CN117043688A - 用于具有高精度和低阿伦偏差的原子时钟的方法和系统 - Google Patents

用于具有高精度和低阿伦偏差的原子时钟的方法和系统 Download PDF

Info

Publication number
CN117043688A
CN117043688A CN202280023230.2A CN202280023230A CN117043688A CN 117043688 A CN117043688 A CN 117043688A CN 202280023230 A CN202280023230 A CN 202280023230A CN 117043688 A CN117043688 A CN 117043688A
Authority
CN
China
Prior art keywords
signal
input
frequency
output
correlator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280023230.2A
Other languages
English (en)
Inventor
M·佩罗特
B·巴赫尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN117043688A publication Critical patent/CN117043688A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/26—Automatic control of frequency or phase; Synchronisation using energy levels of molecules, atoms, or subatomic particles as a frequency reference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F5/00—Apparatus for producing preselected time intervals for use as timing standards
    • G04F5/14—Apparatus for producing preselected time intervals for use as timing standards using atomic clocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transmitters (AREA)

Abstract

一种系统包括数字处理电路(325)、频率调制器(360)、振幅调制器(370)，以及加法器(390)。所述数字处理电路(325)接收输入信号和相关信号并生成频率调谐参数和振幅调制参数。所述频率调制器(360)生成频率调制信号和所述相关信号。所述振幅调制器(370)接收所述振幅调制参数并生成振幅调制信号。所述加法器(390)接收所述频率调谐参数和所述频率调制信号并生成控制信号。在一些实施方案中，所述系统进一步包括DC反馈电路(330)，所述DC反馈电路接收所述输入信号并生成DC补偿信号。在一些实施方案中，所述系统进一步包括温度传感器(345)、温度补偿电路(350)以及第二加法器(355)。

Description

用于具有高精度和低阿伦偏差的原子时钟的方法和系统
背景技术
分子时钟用于生成高度精确的时钟信号，例如用于全球定位系统、全球导航卫星系统和具有高容量、高密度和低时延的无线电接入网络等。在分子时钟利用射频(RF)信号的情况下，分子时钟的物理单元中的反射或分子时钟的发送器的频率调制到振幅调制(FM到AM)转换会在物理单元检测器输出的信号中引入频率相关变化，称为偏置(也称为倾斜)。偏置对工艺、电压和温度变化的灵敏度会相应地导致分子时钟的调谐频率偏离物理单元的吸收频率。为了解决此问题，一些分子时钟通过与频率调制信号的高阶奇次谐波进行相关来降低对偏置的灵敏度，但代价是相较于与基本谐波相关，信噪比较小。另外，对偏置的某种灵敏度保持，这会影响分子时钟的频率精度和阿伦偏差(Allan deviation)。
发明内容
一种系统包含数字处理电路、频率调制器、振幅调制器以及加法器。数字处理电路接收输入信号和相关信号并生成频率调谐参数和振幅调制参数。频率调制器生成频率调制信号和相关信号。振幅调制器接收振幅调制参数并生成振幅调制信号。加法器接收频率调谐参数和频率调制信号并生成控制信号。
在一些实施方案中，系统进一步包含DC反馈电路，所述DC反馈电路接收输入信号并生成DC补偿信号。在一些实施方案中，加法器是第一加法器，并且系统进一步包含温度传感器、温度补偿电路以及第二加法器。温度传感器测量系统温度并将系统温度提供到温度补偿电路，温度补偿电路生成温度补偿信号。第二加法器接收温度补偿信号和频率调谐参数并生成经修改频率调谐参数，所述经修改频率调谐参数被提供到第一加法器。
系统包含分子时钟，在一些实施方案中，分子时钟包含频率信号发生器、发送器、物理单元、接收器，以及模数转换器(ADC)。频率信号发生器从加法器接收控制信号并生成频率调制后的发送频率信号。发送器接收频率调制后的发送频率信号和振幅调制信号，并生成振幅调制且频率调制后的发送频率信号。物理单元接收振幅调制且频率调制后的发送频率信号并生成吸收信号。接收器接收吸收信号并生成接收信号，并且ADC将接收信号转换为输入信号。
在一些实施方案中，加法器是第一加法器，并且系统进一步包含DC反馈电路，所述DC反馈电路接收输入信号并生成DC补偿信号。分子时钟进一步包括第二加法器，所述第二加法器从接收信号减去DC补偿信号以获得差信号。ADC将差信号转换为输入信号。在一些实施方案中，抗混叠滤波器对差信号进行滤波，然后ADC将差信号转换为输入信号。
在一些实施方案中，数字处理电路包含两个相关器和两个滤波器。第一相关器接收输入信号并生成第一相关输出。第一滤波器对第一相关输出进行滤波以获得频率调谐参数。第二相关器接收第一相关输出和相关信号并生成第二相关输出。第二滤波器对第二相关输出进行滤波以获得振幅调制参数。
附图说明
图1A示出存在偏置的示例分子时钟的框图。
图1B示出在图1A所示的示例分子时钟中生成的频率调制后的信号的曲线图。
图2A示出包含在图1A所示的分子时钟中的物理单元的传递函数的曲线图。
图2B-C示出包含在图1A所示的分子时钟中的物理单元的传递函数的曲线图，以及对物理单元的调谐频率与吸收频率之间的未对准的响应。
图2D示出包含在图1A所示的分子时钟中的物理单元的传递函数的曲线图，以及由分子时钟的反射和/或发送器中的FM到AM转换引起的偏置。
图3A示出利用频率调制和振幅调制两者的示例偏置校正电路的框图。
图3B示出在图3A所示的示例偏置校正电路中生成的频率调制后的信号的曲线图。
图3C示出在图3A所示的示例偏置校正电路中生成的振幅调制后的信号的曲线图。
图4A-D示出包含图3A所示的示例偏置校正电路的示例分子时钟的框图。
图4E示出在图4A-D所示的分子时钟中生成的占空比信号的曲线图。
图5示出图3A所示的DC反馈系统中的信号链的框图。
图6A示出具有振幅调制后的信号的缩放因子的连续调谐的图3A所示的示例偏置校正电路的框图。
图6B示出图6A所示的示例偏置校正电路中的basis_bias(t)信号的曲线图。
图7示出具有振幅调制后的信号的相位的连续调谐的图6A所示的示例偏置校正电路的框图。
图8A示出具有对相关信号的相位对准的连续调谐的图7所示的示例偏置校正电路的框图。
图8B示出在图8A所示的示例偏置校正电路中生成的门控和非门控接收器输出信号的曲线图。
图9示出具有基于同相和正交的振幅调制的图3A所示的示例偏置校正电路的框图。
图10A示出对从数字滤波获得的偶次谐波和奇次谐波进行数字处理的示例偏置校正电路的框图。
图10B示出在图10A所示的示例偏置校正电路中生成的信号的曲线图。
图11A-B示出具有数字滤波的其它示例偏置校正电路的框图。
图12A示出利用基于快速傅里叶变换(FFT)的处理的示例偏置校正电路的框图。
图12B示出在图12A所示的示例偏置校正电路中生成的信号的曲线图。
具体实施方式
附图中，相同的参考标号用于相同或相似(通过功能和/或结构任一者)的特征。
所描述的偏置校正电路利用频率和振幅调制两者来补偿物理单元中工艺、电压和温度(PVT)变化对偏置(也称为“倾斜”)的影响。偏置校正电路包含数字处理电路、频率调制器、振幅调制器和加法器。
数字处理电路生成频率调制(FM)波形和振幅调制(AM)波形，AM波形类似于FM波形但根据振幅和相位调制参数而改变。为了计算连续或占空比操作模式下的振幅和相位调制参数，数字处理电路执行物理单元的接收输出与频率调制信号的分量之间的相关，所述分量例如是调制频率Fmod的奇次和偶次谐波的正交正弦波信号和偏置频率Fbias的调制指数信号。在一些实施方案中，数字处理器仅与基频Fmod或仅与选定的高阶奇次谐波(例如，三次谐波(三次Fmod))执行奇次谐波相关。在一些实施方案中，数字处理电路执行偶次谐波相关以实现奇次谐波相关的适当相位对准。在一些实施方案中，数字处理器仅与二次谐波(二次Fmod)或仅与选定的高阶偶次谐波(例如，四次谐波(四次Fmod))执行偶次谐波相关。
数字处理电路还使用相关来计算频率调谐信号，所述频率调谐信号校正输入到物理单元的RF信号的平均频率与物理单元自身的谱线之间的频率误差。频率调谐信号被添加到频率调制信号，使得输入到物理单元的RF信号的瞬时频率响应于FM调制和频率校正两者。在一些实施方案中，数字处理电路包含用于生成频率调谐信号的第一相关器和滤波器、用于生成振幅调制缩放因子调谐参数的第二相关器和滤波器、以及用于生成振幅调制相位调谐参数的第三相关器和滤波器。
图1A示出受偏置影响的常规分子时钟100的框图。分子时钟100包含频率信号发生器110、发送器120、物理单元130、接收器150、相关器165、滤波器170、频率调制器180和加法器190。频率信号发生器110包含时序核心112、分数N合成器116和乘法器118。时序核心112可以是体声波振荡器、石英晶体振荡器、氧化晶体振荡器、温度补偿振荡器等，并且生成参考频率信号Fref 114，所述参考频率信号被提供到分数N合成器116。分数N合成器116还接收加法器190的输出，并基于加法器190的输出乘以Fref 114。在一些实施例中，所得信号被输出为输出时钟信号Fout 115。乘法器118接收来自分数N合成器116的所得信号，进一步将其相乘，并将相乘的信号提供到发送器120，所述发送器产生RF信号。
发送器120的输出耦合到物理单元130。物理单元130可以是具有低压偶极气体的管或波导，其经历量子旋转跃迁并吸收特定频率的询问电磁RF信号。通过调整RF信号的平均频率以使其与吸收线对准，可以使输出信号Fout 115跟踪表示为频率fnotch 135的气体的吸收线。吸收频率的范围2Γ145影响对来自发送器120的RF信号的FM的调制深度选择。物理单元130用偏置传递函数Hbias(f)124和吸收传递函数Hnotch(f)128建模。偏置传递函数Hbias(f)124表示通过物理单元130中的反射和/或发送器120的FM到AM转换而引入到吸收传递函数Hnotch(f)128中的偏置140。偏置140导致Hnotch(f)128的振幅的频率相关变化，这打破了通常由Hnotch(f)128自身提供的围绕频率fnotch 135的均匀对称性。
物理单元130的输出提供到接收器150，所述接收器表示为检测器154和具有传递函数H_LP(f)的低通滤波器158。接收信号Vdet(t)160提供到相关器165，所述相关器将所述接收信号与由频率调制器180提供的频率调制后的信号Fmod 188的基本谐波或高阶奇次谐波进行相关。频率调制后的信号Fmod 188在图1B中示出，并且可以表示为：
其中Δf 194表示FM指数，且Tmod 198表示Fmod 188的周期。
基本谐波或高阶奇次谐波标记为Fcorr 184，并且在一些实施例中表示为：
其中，对于基本谐波，N等于1，而对于高阶奇次谐波，N大于或等于3且为奇数，并且Φalign表示相位偏移。通过针对Fcorr 184利用高阶奇次谐波而不是基本谐波，Vdet(t)160与Fcorr 184之间的相关在对偏置140的灵敏度方面降低。然而，相对于与Fmod 188的基本谐波相关，与Fmod 188的高阶奇次谐波相关降低了分子时钟的信噪比(SNR)，这可能导致更高的噪声引起的阿伦偏差。另外，偏置灵敏度只是降低，而不是消除，并且会影响Fout 115和阿伦偏差的频率精度。
可包含一或多个累加器且还可包含低通滤波的滤波器170耦合到相关器165的输出并且生成调谐信号Ftune 175。频率调制器180还生成频率调制后的信号Fmod 188，加法器190将所述频率调制后的信号与调谐信号Ftune 175组合。加法器190的输出提供到分数N合成器116，如本文先前关于频率信号发生器110所描述。
图2A-D示出包含在图1A所示的分子时钟100中的频率调制后的信号Fmod(t)288、物理单元130的传递函数Hnotch(f)210，以及物理单元130的输出信号Vnotch(t)230的曲线图。Fmod(t)288具有周期Tmod 298和对应于调谐频率ftune 205的平均频率。传递函数Hnotch(f)210具有吸收频率fnotch 215。在图2A中，曲线图200A示出在没有偏置140的情况下物理单元130的传递函数Hnotch(f)210A以及Fmod(t)288A的ftune 205A与Hnotch(f)210A的fnotch 215之间的完全对准。在ftune 205A与fnotch 215之间完全对准的情况下，并且假设Hnotch(f)210A关于fnotch 215对称，则输出信号Vnotch(t)230A仅包含偶次谐波。在实践中，ftune 205对响应于工艺、电压和温度(PVT)变化的变化灵敏，这导致保持ftune 205与fnotch 215对准方面存在挑战。假设不存在偏置，则ftune 205与fnotch 215之间的未对准的结果在图2B-C中示出。
在图2B中，曲线图200B示出ftune 205B小于fnotch 215的情况下的Fmod(t)288B、Hnotch(f)210B和所得的Vnotch(t)230B。ftune 205B与fnotch 215之间的差表示为foffset 220B。在图2C中，曲线图200C示出ftune 205C大于fnotch 215的情况下的Fmod(t)288C、Hnotch(f)210C和所得的Vnotch(t)230C。ftune 205C与fnotch 215之间的差表示为foffset 220C。频差foffset 220B和220C分别将振幅调制引入到Vnotch(t)230B和Vnotch(t)230C中。Vnotch(t)230B与Fmod(t)288B的基本谐波或奇次谐波的相关以及Vnotch(t)230C与Fmod(t)288C的基本谐波或奇次谐波的相关提供了误差信号。
在图2D中，曲线图200D示出在ftune 205B与fnotch 215之间完全对准的情况下的Fmod(t)288D、Hnotch(f)210D和所得的Vnotch(t)230D，但是偏置140在Hnotch(f)210D的振幅中引入了频率相关变化。即使在ftune 205B与fnotch 215之间完全对准使得foffset为零的情况下，偏置140也将具有奇次谐波含量的振幅调制引入到Vnotch(t)230D中。
图3A示出结合频率调制和振幅调制两者的示例偏置校正电路300的框图。偏置校正电路300包含本文关于图1A所示的分子时钟100描述的频率信号发生器110、发送器120、物理单元130、接收器150和加法器190，以及加法器305、模数转换器(ADC)310、数模转换器(DAC)335和380、校正电路320，以及可选的温度传感器345。校正电路320包含数字处理电路325、DC反馈电路330、频率调制器360和振幅调制器370。
加法器305、DC反馈电路330和DAC 335形成DC反馈回路375。在包含可选的温度传感器345的实施方案中，校正电路320还包含补偿电路350和加法器355。在一些实施例中，DAC 335可以在接收器150内实施，例如显式地用DAC电路实施，或隐式地用使用接收器150的实施方案内的可选电阻器阵列或其它数字偏置控制的数字电压或电流控制实施。另外，在一些实施例中，DAC 380可以在发送器120内实施，例如显式地用DAC电路实施，或隐式地用使用发送器120的实施方案内的可选电阻器阵列或其它数字偏置控制的数字电压或电流控制实施。
接收器输出Vdet(t)160提供到加法器305，所述加法器将所述接收器输出与DC校正信号DCcancel(t)340组合。加法器305可以在模拟域中使用例如运算放大器和无源元件(包含电阻器和电容器)或受控电流或电压源之类的适当电路来实施，以调整检测器的DC偏置。ADC 310耦合到加法器305的输出，并且校正电路320中的数字处理电路325和DC反馈电路330耦合到ADC 320的输出。DC反馈电路330确定特定频率调制指数下的DC偏置，并生成数字DC校正信号，所述数字DC校正信号由DAC 335转换为模拟DCcancel(t)340并提供到加法器305的负输入，以将ADC输入保持在其有效操作范围内。
在没有可选的温度传感器345、补偿电路350和加法器355的实施例中，数字处理电路325直接生成调谐信号Ftune 175。在包含可选的温度传感器345、补偿电路350和加法器355的实施方案中，温度传感器345向补偿电路350提供温度信息。温度补偿电路350生成温度补偿信号，并且数字处理电路325生成残余频率调谐信号，以通过利用对物理单元130的谱线的跟踪来补偿温度补偿之后的残余误差。温度补偿信号和残余频率调谐信号由加法器355组合以生成调谐信号Ftune 175。
数字处理电路325还生成用于频率调制器360的控制信号，所述频率调制器生成图3B所示的FM信号Fmod(t)388。Fmod(t)388具有周期Tmod 398，并且在第一频率调制指数Δf0 394A与第二频率调制指数Δf1 394B之间交替。频率调制器360生成Fmod(t)388，使得第一调制指数Df0 394A与第二调制指数Df1 394B之间的交替以周期Tbias 390A发生，其中Δf0 394A用于近似一半的Tbias 390B，而在Δf1 394B处用于近似一半的Tbias 390B。在一些应用中，在Df0与Df1之间交替的占空比可以从Tbias 390A的恰好一半改变，以提高系统性能。加法器190组合Ftune 175和Fmod(t)388，并将结果提供到频率信号发生器110中的分数N合成器116。
数字处理电路325还为振幅调制器370提供振幅调制参数365。振幅调制参数365可以包含用于极性振幅调制的振幅缩放因子Atune、相位参数Φtune或两者，或用于I/Q振幅调制的同相(I)参数Itune、正交(Q)参数Qtune或两者。振幅调制器370生成数字振幅调制信号，所述数字振幅调制信号由DAC 380转换为图3C所示的模拟振幅调制信号Amod(t)385。Amod(t)385以周期Tbias在第一振幅调制指数Δa0 396A与第二振幅调制指数Δa1 396B之间交替。振幅调制信号Amod(t)385可以提供到发送器120以用于基于发送器的FM到AM偏置校正，或提供到接收器150以用于基于接收器的偏置校正。在一些实施方案中，使用基于发送器的FM到AM偏置校正，因为这使偏置校正对从TX 120到RX 150的信号路径中的非线性失敏。
对于基于发送器的FM到AM偏置校正并且假设发送器偏置校正和偏置140的乘积在频率上是平坦的，尽管接收器150中存在电压或电流的非线性，Vdet(t)160也将仅包含偶次谐波，使得响应于调谐频率ftune等于fnotch 135，与奇次谐波(包含基本谐波)的相关将为零。对于基于接收器的偏置校正并且假设接收器偏置校正和偏置140的乘积在频率上是平坦的，Vdet(t)160可以因接收器150中存在电压或电流的非线性而仍包含奇次谐波，使得响应于调谐频率ftune等于fnotch 135，与奇次谐波(包含基本谐波)的相关可不为零。
因此，在其中Amod(t)385提供到接收器150的实施方案中，接收器150可选择为具有比其中Amod(t)385提供到发送器120的实施方案更高的线性度。偏置校正电路300使用具有变化的频率调制指数的频率调制以及振幅调制两者，在存在偏置140的情况下跟踪吸收频率fnotch 135。可以更新调谐信号Ftune 175和振幅调制参数365以保持PVT变化的精度。
图4A-D示出包含图3A所示的示例偏置校正电路300的示例分子时钟的框图。为便于解释，本文参考图3A描述图4A-E。如本文先前关于图3A所讨论的，DAC 335和380可以分别结合在接收器150和发送器120内，例如显式地与DAC电路结合，或隐式地与使用可选电阻器阵列或其它数字偏置控制的数字电压或电流控制结合。
在图4A中，分子时钟400A包含偏置校正电路300和分数N分频器410。频率信号发生器110中的分数N合成器116的输出Fsyn 405锁定到fnotch 135，并且分数N分频器410使用来自频率调制器360的频率调制消除信号Fmod_cancel(t)407以消除Fsyn 405中不期望的频率调制，并生成输出时钟信号Fout 415A。可以通过包含数字到时间转换器以消除抖动噪声并在Fout 415A中实现低抖动来减少由于分数N分频器410的动态分频值变化引起的抖动噪声。可以使用多个分数N分频器，每个分数N分频器具有相应的Fmod-cancel(t)信号，以在Fout 415A之外还产生一或多个输出频率。可以通过将温度补偿信号添加到Ftune 175来利用图3A所示的温度补偿，使得Ftune 175表示残余频率调谐信号。
在图4B中，分子时钟400B包含偏置校正电路300和分数N合成器420。分数N合成器420接收由频率信号发生器110中的时序核心112输出的参考频率信号Fref 114和来自数字处理电路325的第二调谐信号Ftune_out 425。Ftune_out 425是Ftune 175的函数。例如，Ftune_out 425可以表示为：
Ftuneout425(a)(Ftune175)+b
其中a和b是基于Fref 114、Fsyn 405和期望的输出时钟信号Fout 415B选择的常数。分数N合成器420然后生成输出时钟信号Fout 415B。与图4A所示的分子时钟400A中使用的需要Fmod消除相比，分子时钟400B提供了避免FM调制信号Fmod(t)388对Fout 412B的影响的直接方法。分子时钟400B可以与一或多个分频器电路组合，以基于Fout 415B产生多个输出频率。可以通过以下方式来使用图3A所示的温度补偿：将第一温度补偿信号添加到Ftune 175，使得Ftune 175表示第一残余频率调谐信号，并且将第二温度补偿信号增加到Ftune_out 425，使得Ftune_out表示第二残余频率调谐信号。
在图4C中，分子时钟400C包含偏置校正电路300，并且频率信号发生器110包含额外分数N合成器435。分数N合成器435接收时序核心112输出的参考频率信号Fref 114和来自数字处理电路325的调谐信号Ftune 175。分数N合成器435生成输出时钟信号Fout 415C。数字处理电路325生成信号Fc 430并将所述信号提供到加法器190，所述加法器将Fc 430与来自频率调制器360的Fmod(t)388组合。频率信号发生器110中的分数N合成器116接收加法器190和Fout 415C的输出，并生成合成信号Fsyn 405。基于Fsyn 405相对于Fout 415C的期望频率，可以将信号Fc 430设置在恒定频率值。分子时钟400B可以与一或多个分频器电路组合，以基于Fout 415C产生多个输出频率。可以通过将温度补偿信号添加到Ftune 175，使得Ftune 175表示残余频率调谐信号，以此利用图3A所示的温度补偿。
在图4D中，分子时钟400D包含偏置校正电路300和DAC 440，所述DAC接收来自数字处理电路325的调谐信号Ftune 175。模拟调谐使时序核心112能够生成高度精确的参考频率信号Fref 114，使得所述信号可以被直接输出为时钟信号Fout 415D。在一些实施例中，分子时钟400D包含可选的温度传感器345、补偿电路350和加法器355，并且调谐信号Ftune175包含温度补偿信号。在一些实施方案中，DAC 440可以在时序核心112内实施，例如显式地用DAC电路实施，或隐式地用使用时序核心112的实施方案内的分数N合成器或可选电容器阵列的数字频率控制实施。
图4E示出在图4A-D所示的分子时钟400中生成的占空比Fmod(t)388和占空比Amod(t)385的曲线图。Fmod(t)388和Amod(t)385是占空比的，以在时间周期460期间节省功率。时序核心112的频率校正可以在占空比的基础上执行，以平衡分子时钟400使用的功率与可接受的噪声量。时序核心112和时钟信号输出路径保持导通，并且分子时钟400的其它组件视需要断开或转换到低功率操作模式。例如，发送器120、接收器150、ADC 310、DAC 335和380以及加法器305可以在时间周期460期间断开。
图5示出图3A所示的DC反馈系统375中的信号链500的框图。接收器150输出信号Vdet(t)160，在偏移535中示出。具有周期Tbias 390的随时间变化的FM指数的频率调制产生具有周期Tbias 390的随时间变化的峰间振幅的Vdet(t)的振幅调制。Vdet(t)160输入到加法器305的正输入，并且DCcancel(t)340提供到加法器305的负输入。表示为Haa(f)的抗混叠滤波器540耦合到加法器305的输出。抗混叠滤波器540的输出为Vadc_in(t)550(在偏移545中示出)，并且耦合到ADC 310的输入。ADC 310的输出adc_out 570提供到DC反馈电路330和数字处理电路325(未示出)。
DC反馈电路330确定特定FM指数值时的DC偏置，并且生成数字DC校正信号，所述数字DC校正信号由DAC 335转换为模拟DCcancel(t)340。DCcancel(t)340在偏移555中示出，并且具有用于第一FM指数Δf0 394A的第一量值DC0 560A和用于第二FM指数Δf1 394B的第二量值DC1 560B。DC偏置取决于特定的FM指数Δf0 394A或Δf1 394B，因此为每个FM指数计算单独的DC校正值，并在Vdet(t)160输入到ADC 310之前减去DC校正值，以减少Vdet(t)160从一个FM指数转换到另一FM指数时的瞬变。
在对DCcancel(t)340进行进一步滤波以从DAC 335去除不期望的噪声或干扰的一些实施方案中，只要来自抗混叠滤波器Haa(f)540的FM指数从一个值转换到另一值时的瞬变仍然允许可接受的系统性能，DC0 560A就可以设置为等于DC1 560B。本文先前关于图3A所论述，DAC 335可以在接收器150内实施，例如显式地用DAC电路实施，或隐式地用使用接收器150的实施方案内的可选电阻器阵列或其它数字偏置控制的数字电压或电流控制实施。
图6A示出具有振幅调制后的信号Amod(t)385的缩放因子Atune 630的连续调谐的示例偏置校正电路600的框图。偏置校正电路600类似于图3A所示的偏置校正电路300，但是包含频率调制器680代替频率调制器360和数字处理电路625代替数字处理电路325。数字处理电路625包含图1A所示的相关器165和滤波器170以及相关器610和滤波器620。为便于说明，省略了可选的温度传感器345、补偿电路350、加法器305、DC反馈电路330以及DAC 335和380。
相关器165接收ADC 310的输出(所述ADC对来自接收器150的Vdet(t)160数字化)和来自频率调制器680的Fcorr 684。Fcorr 684可以表示为：
Fcorr 684可以使用Fmod(t)388的基本谐波，使得N＝1，以及使用类似于图1A所示的Fcorr 184的高阶奇次谐波(N＝3、5、...)。滤波器170对相关器165的相关输出进行累加，以生成Ftune 175。
相关器610进一步将相关器165的相关输出与偏置信号basisbias(t)605进行相关，如图6B所示。Basisbias(t)605是根据Fmod(t)388中Δf0 394A与Δf1 394B之间的FM指数交替，在Tbias 390A的交替部分中在正方波与负方波之间交替的方波。尽管图6B所示的示例basisbias(t)605具有近似等于Tbias 390B的一半的均匀占空比，但在一些实施方案中，可以使用不均匀占空比。滤波器620耦合到相关器610的输出并对相关器610的输出进行累加以生成缩放因子Atune 630。在一些实施方案中，Atune 630表示为：
连续计算Atune 630允许即使PVT变化的情况下偏置消除也能保持精确。AM调制器370接收Fmod(t)388和Atune 630，并生成Amod(t)385。
偏置校正电路600中的滤波器延迟可以在FM和AM调制路径之间产生相位差，并且将误差引入偏置校正中。图7示出具有振幅调制后的信号Amod(t)385的相位的连续调谐的示例偏置校正电路700的框图。偏置校正电路700类似于图6A所示的偏置校正电路600，但是包含频率调制器780代替频率调制器680和数字处理电路725代替数字处理电路625。数字处理电路725类似于数字处理电路625，但还包含相关器710和滤波器720。为便于说明，省略了可选的温度传感器345、补偿电路350、加法器305、ADC 310、DC反馈电路330以及DAC 335和380。
相关器710接收来自ADC 310的输出的adc_out 570(所述ADC对Vdet(t)160进行数字化)和来自频率调制器780的Fcorr_q 705。Fcorr_q 705可以表示为：
其中，Φquad选择为使得Fcorr_q 705相对于Fcorr 684相移90度。滤波器720对相关器710的相关输出进行累加以生成Φtune 730，Φtune可以针对每个调制指数Δf0 394A和Δf1 394B独立计算。在一些实施方案中，Φtune 730通过利用Fmod(t)388的同相和正交分量来调整Amod(t)385的相位。AM调制器370接收Fmod(t)388、Atune 630和Φtune 730，并生成Amod(t)385。连续计算Φtune730允许偏置校正电路700调整Amod(t)385，直到adc_out570和Fcorr_q 705的相关达到近似零。
如先前关于图6A所讨论的，Fcorr 684可以表示为：
Fcorr 684和Fcorr_q 705都包含相位偏移项Φalign。PVT变化可将误差引入到相关信号Fcorr 684和Fcorr_q 705的相位偏移项Φalign中，这可产生计算ftune以匹配fnotch时的误差以及因此产生非零foffset。
图8A示出包含对相关信号Fcorr 684和Fcorr_q 705的相位偏移项Φalign的连续调谐的示例偏置校正电路800的框图。另外，图8A包含门控电路850，所述门控电路防止来自FM指数变化的不希望的瞬变影响相关结果。虽然在稳态操作期间，频率调谐和偏置校正在门控检测器输出Vdet_gated(t)860处将Fmod(t)388的奇次谐波(包含基本谐波)推进为零，但Fmod(t)388的偶次谐波在Vdet_gated(t)860中仍然存在，并且可用于计算相位偏移项Φalign。在此实例中，偏置校正电路800使用相关器810将Vdet_gated(t)860与具有适当相移的Fmod(t)388的二次谐波进行相关，表示为Fcorr_2x 885。
滤波器820对相关器810的相关输出进行累加以生成用于Fcorr和Forr_q的适当相位对准的相位偏移项Φalign。相位偏移项Φalign的值可以调整，直到相关器810的相关输出具有平均值零。偏置校正电路800类似于图7所示的偏置校正电路700，但是包含可选的门850、频率调制器880代替频率调制器780，以及数字处理电路825代替数字处理电路725。数字处理电路825类似于数字处理电路725，但还包含相关器810和滤波器820。为便于说明，省略了可选的温度传感器345、补偿电路350、加法器305、DC反馈电路330以及DAC 335和380。
由于FM指数从Δf0 394A变为Δf1 394B以及从Δf1 394B变为Δf0 394A，Vdet(t)160中可能发生瞬变，并将误差引入到相关器165、610、710和810执行的相关计算中。可以对数字化的Vdet(t)160(adc_out 570)门控预定次数的调制循环，以避免相关计算中瞬变的影响。图8B示出来自ADC 310的输出的非门控数字化Vdet(t)160和所得的门控Vdet_gated(t)860，其在FM指数在865A处从Δf0 394A变为Δf1 394B以及在865B处从Δf1 394B变为Δf0 394A时设置为零。
可选的门850可以用于基于来自ADC 310的输出的数字化的Vdet(t)160(adc_out570)来生成门控信号Vdet_gated(t)860。相关器165、610、710和810从可选门850接收门控信号Vdet_gated(t)860。替代地，在865A处从Δf0 394A到Δf1 394B以及在865B处从Δf1394B到Δf0 394A的转换期间，相关器165、610、710和810的相关输出可以设置为零。
相关器810接收二次谐波基础信号Fcorr_2x 885和门控信号Vdet_gated(t)860。二次谐波基础信号885可以表示为：
其中Φquad_2x选择为使得Fcorr_2x 885相对于Vdet_gated(t)860中存在的Fmod(t)388的二次谐波名义上相移90度。在一些实施方案中，f(Φalign)等于Φalign的两倍，使得调整Φalign以将来自相关器810的平均相关输出设置为等于零也将响应于PVT变化而适当地调整Fcorr 684和Fcorr_2x 885。在一些实施方案中，通过基于同相和正交(I/Q)的相移实施Fcorr_2x 885的相位调整，所述相移使用二次谐波基础信号，表示为：
和
类似地，通过基于(I/Q)的相移实施Fcorr 684和Fcorr_q 705的相位调整，所述相移使用基本谐波或奇次谐波基础信号，表示为：
和
其中N是大于或等于1的奇数整数，对应于Fmod(t)388的基本谐波或给定奇次谐波。
在没有可选的门850的实施方案中，adc_out 570与二次谐波基础信号Fcorr_2x885的相关提供到滤波器820。在具有可选的门850的实施方案中，Vdet_gated(t)860与二次谐波基础信号Fcorr_2x 885的相关提供到滤波器820。
滤波器820对相关器810的输出进行累加，并将相位偏移Φalign 830提供到频率调制器880，用于Fcorr 684、Fcorr_q 705和Fcorr_2x 885的相位对准。可以针对每个FM调制指数Δf0 394A和Δf1 394B独立地计算相位偏移Φalign 830，并对其进行调整，使得二次谐波基础信号Fcorr_2x 885与adc_out 570或Vdet_gated(t)860的相关在PVT变化中平均为零。
图9示出具有用于Amod(t)385的基于同相和正交的AM参数的示例偏置校正电路900的框图。偏置校正电路900类似于图3A所示的偏置校正电路300，但是包含图7所示的频率调制器780代替频率调制器360和数字处理电路925代替数字处理电路325。数字处理电路925包含图1A所示的相关器165和滤波器170，并且还包含控制器910。频率调制器780生成本文关于图6A所描述的相关基础信号Fcorr 684和本文关于图7所描述的Fcorr_q 705。
频率调制器780将Fcorr 684提供到相关器165，并且将Fcorr 684和Fcorr_q 705两者提供到控制器910，所述控制器还接收数字化的Vdet(t)160、从ADC 310输出的adc_out570以及本文关于图6A所描述的basisbias(t)605。控制器910执行本文关于图7所描述的相关和滤波，以基于Atune和Φtune的计算来生成同相参数Itune 920和正交参数Qtune 930。控制器910可以可选地使用本文关于图8A所描述的门控。Itune 920和Qtune 930以及Fmod(t)388和Fmod_q(t)905提供到AM调制器370。Fmod_q(t)905表示Fmod(t)388的正交版本。然后，AM调制器370基于Fmod(t)388、Fmod_q(t)905、Itune 920和Qtune 930生成Amod(t）385。
图10A示出具有分离偶次谐波和奇次谐波用于数字处理的数字滤波系统1020的示例偏置校正电路1000的框图。示例偏置校正电路1000类似于图8A所示的偏置校正电路800，但是包含频率调制器1080代替频率调制器880和数字处理电路1025代替数字处理电路825。为便于说明，由相关器165、610和710以及滤波器170、620和720执行的相关和累加示出为奇次谐波数字处理电路1060，并且由相关器810和滤波器820执行的相关和累加示出为偶次谐波数字处理电路1070。关于图3A、5和8A描述了偏置校正电路1000。图5所描述的DC消除回路375可以包含在示例偏置校正电路1000中，但为便于说明而省略。
频率调制器1080将二次谐波信号Fcorr_2x 885提供到偶次谐波数字处理电路1070，并接收相位对准Φalign 830。频率调制器1080还将时序信号1085和相关信号Fcorr1090提供到奇次谐波数字处理电路1060。相关信号Fcorr 1090包含相关信号Fcorr 684和Fcorr_q 705。时序信号1085包含第一时序信号mod_bool 1085A和第二时序信号mod_bias_bool 1085B，在本文中关于图10B进一步描述。
信号Vdet(t)160输入到ADC 310，所述ADC将信号adc_out 570输出到延迟电路1030以及数字滤波系统1020中的加法器1040和1050的正输入。延迟1030引入Tmod 398除以2的延迟，并将延迟信号1035提供到加法器1040的负输入和加法器1050的正输入。加法器1040的输出是差信号diff(t)1045，其仅包含adc_out 570中存在的Fmod(t)398的奇次谐波，包含基本谐波。在信号diff(t)1045中不存在偶次谐波允许减小乘法器的位宽要求以及由数字处理电路针对奇次谐波1060执行的其它计算。类似地，加法器1050的输出是和信号sum(t)1055，其仅包含偶次谐波并且可以用于计算用于时序对准的Φalign 830。
图10B示出在图10A所示的示例偏置校正电路中生成的时序信号1085、Fmod(t)388和adc_out 570的曲线图1090。假定频率调谐和偏置校正的稳态操作，其抑制adc_out 570中存在的Fmod(t)388的基本谐波和奇次谐波，因此信号adc_out 570具有与Fmod(t)388的周期Tmod 398的近似一半相对应的周期。mod_bool信号1085A和Fmod(t)信号388都具有周期Tmod 398。mod_bias_bool信号1085B具有与basisbias(t)信号605的周期相同的周期Tbias 390A。
图11A示出具有数字滤波系统1020的示例偏置校正电路1100A的框图。为便于说明，偏置校正电路1100A参考图10A所示的偏置校正电路1000来描述，并且包含数字滤波系统1020；相关器165、610、710；滤波器170、620和720以及1145；门850；控制器1110；正负号检测器1150和乘法器1160。数字滤波系统1020接收adc_out 570和第一时钟信号clk 1105，并将差信号diff(t)1045输出到相关器165和710，将和信号1055输出到控制器1110。控制器1110表示用于偶次谐波数字处理电路1070和频率调制器1080，并生成用于相关器165的相关信号Fcorr 684和用于相关器710的相关信号Fcorr_q 705。
将来自相关器165的输出相关corr(t)1115和来自相关器710的输出相关corrq(t)1120以及用于在偏置调制转换之后将corr(t)1115的值和corrq(t)1120的值清零的时序信号mod_bias_bool 1125和mod_bias 1130提供到门850。门控相关corr(t)1115被称为error(t)1135，并且提供到滤波器170和相关器610。滤波器170对error(t)1135进行累加以生成调谐信号Ftune(t)175。相关器610还接收时序信号mod_bias_bool 1125，并将相关提供到滤波器620，所述滤波器对相关进行累加以生成Atune(t)630。
来自门850的门控相关corrq(t)1120被称为errorq(t)1140，并提供到相关器1145。相关器1145的输出提供到乘法器1160。Atune(t)630提供到正负号检测器1150，所述正负号检测器基于Atune(t)630的正负号生成为正信号的或负信号的信号1155。信号1155提供到乘法器1160，所述乘法器将所述信号与相关器1145的相关输出相乘。结果提供到滤波器720，所述滤波器对结果进行累加以生成相位调谐信号Φtune(t)730。通过经由Atune(t)630的瞬时正负号所控制的信号1155改变反馈回路的正负号来稳定AM相位调谐信号路径。
图11B示出具有数字滤波系统1020的另一示例偏置校正电路1100B的框图。偏置校正电路1100B类似于图11A所示的偏置校正电路1100A，但是包含限幅器电路1165代替正负号检测器1150。限幅器电路1165从滤波器620接收Atune(t)630，并对其倒数进行缩放以作为缩放因子应用于AM相位调谐反馈回路，并且还实施最大和最小阈值以防止过大的增益，这可以提高带宽一致性，即AM相位调谐信号路径的收敛时间的一致性。限幅器电路1165的输出1170可以表示为：
其中KΦ表示要应用于Atune(t)630的导数的缩放因子，并且限制函数根据Atune(t)630的正负号实施正限制和负限制。
图12A示出利用基于快速傅里叶变换(FFT)的处理的示例偏置校正电路1200的框图。偏置校正电路1200在本文关于图10A所示的偏置校正电路1000来描述，并且包含ADC310、FFT处理器1210、奇次谐波数字处理电路1060、偶次谐波数字处理电路1070以及频率调制器1240。Vdet(t)160输入到ADC 310，所述ADC输出adc_out 570。FFT处理器1210接收adc_out 570并执行基于帧的FFT以分离FM指数Δf0 394A和Δf1 394B的奇次谐波和偶次谐波。FFT处理器1210可以在硬件或软件中实施，并且基于帧的FFT可以基于偏置校正电路1200的期望时延来选择。
奇次谐波作为信号1220输出到奇次谐波数字处理电路1060，所述数字处理电路还接收来自频率调制器1240的时序信号1085，并生成Ftune 175、Atune 630和Φtune 730。偶次谐波作为信号1230输出到偶次谐波数字处理电路1070，所述数字处理电路还接收来自频率调制器1240的时序信号1085，并生成相位对准信号Φalign 830。频率调制器1240还生成Fmod(t）388。
在一些实施方案中，FFT处理器1210可以用于同时提取多个FM指数的偶次谐波和奇次谐波，并且Fmod(t)388可以同时包含不同调制频率下的多个FM指数。例如，adc_out570可以受Fmod(t)388的影响，使得Fmod(t)388表示为：
Fmod(t)388＝Δf(t)＝Δf0(t)1255+Δf1(t)1260
Δf0(t)1255和Δf1(t)1260的波形在图12B中示出，并且信号Δf0(t)1255表示为：
Δf0(t)1255＝(Δf0 394A)sin(2π(fm0)t)
其中，fm0是第一调制频率。信号Δf1(t)1260表示为：
Δf1(t)1260＝(Δf1 394B)sin(2π(fm1)t)
其中fm1是第二调制频率。调制频率fm0和fm1可以选择为使得这些频率及其互调产物落在精确的FFT块组上。例如，fm0可以等于f0的四倍，其中f0是最小FFT块组，并且fm1可以等于f0的六倍。
在本说明书中，术语“耦合”可涵盖使得函数关系能够与本说明书一致的连接、通信或信号路径。例如，如果装置A生成信号以控制装置B执行动作，则：(a)在第一实例中，装置A通过直接连接耦合到装置B；或(b)在第二实例中，装置A通过中间组件C耦合到装置B，条件是中间组件C不更改装置A与装置B之间的功能关系，使得装置B通过装置A生成的控制信号而受装置A控制。
“被配置成”执行任务或功能的装置可在由制造商制造时配置(例如，被编程和/或硬接线)成执行所述功能，和/或可在制造之后由用户配置(或可重新配置)成执行所述功能和/或其它额外或替代功能。配置可为通过装置的固件和/或软件编程、通过装置的硬件组件和互连的构造和/或布局，或其组合。
本文描述的电路可重新配置以包含额外组件或不同组件，以提供至少部分类似于组件更换之前可用的功能性的功能性。除非另有说明，否则示为电阻器的组件通常表示串联和/或并联耦合以提供由所示电阻器表示的阻抗量的任何一或多个元件。例如，本文示出且描述为单个组件的电阻器或电容器可替代地分别为在相同节点之间并联耦合的多个电阻器或电容器。例如，本文示出且描述为单个组件的电阻器或电容器可替代地分别为在与单个电阻器或电容器相同的两个节点之间串联耦合的多个电阻器或电容器。
在本说明书中，除非另有说明，否则参数前的“约”、“近似”或“基本上”表示在所述参数的+/-10％范围内。
在所描述的实施例中可能进行修改，且其它实施例在权利要求书的范围内是可能的。

Claims (25)

1.一种系统，其包括：
数字处理电路，其被配置成接收输入信号和相关信号并生成频率调谐参数和振幅调制参数；
频率调制器，其耦合到所述数字处理电路，所述频率调制器被配置成生成频率调制信号和所述相关信号；
振幅调制器，其耦合到所述数字处理电路，所述振幅调制器被配置成接收所述振幅调制参数并生成振幅调制信号；以及
加法器，其耦合到所述频率调制器，所述加法器被配置成接收所述频率调谐参数和所述频率调制信号并生成控制信号。
2.根据权利要求1所述的系统，其进一步包括DC反馈电路，所述DC反馈电路被配置成接收所述输入信号并生成DC补偿信号。
3.根据权利要求1所述的系统，其中所述加法器是第一加法器，所述系统进一步包括：
温度传感器，其被配置成测量系统温度；
温度补偿电路，其被配置成接收所述系统温度并生成温度补偿信号；以及
第二加法器，其被配置成接收所述温度补偿信号和所述频率调谐参数并生成经修改频率调谐参数，其中所述第一加法器被配置成接收所述经修改频率调谐参数。
4.根据权利要求1所述的系统，其进一步包括分子时钟，其中所述分子时钟包括：
频率信号发生器，其被配置成接收所述控制信号并生成频率调制后的发送频率信号；
发送器，其被配置成接收所述频率调制后的发送频率信号和振幅调制信号，并生成振幅调制且频率调制后的发送频率信号；
物理单元，其被配置成接收所述振幅调制且频率调制后的发送频率信号并生成吸收信号；
接收器，其被配置成接收所述吸收信号并生成接收信号；以及
模数转换器(ADC)，其被配置成将所述接收信号转换为所述输入信号。
5.根据权利要求4所述的系统，其中：
所述加法器是第一加法器；
所述系统进一步包括DC反馈电路，所述DC反馈电路被配置成接收所述输入信号并生成DC补偿信号；
所述分子时钟进一步包括第二加法器，所述第二加法器被配置成从所述接收信号减去所述DC补偿信号以获得差信号；并且
所述ADC进一步被配置成将所述差信号转换为所述输入信号。
6.根据权利要求5所述的系统，其进一步包括抗混叠滤波器，所述抗混叠滤波器被配置成对所述差信号进行滤波以获得滤波后的差信号，其中所述ADC被配置成将所述滤波后的差信号转换为所述输入信号。
7.根据权利要求4所述的系统，其中所述频率信号发生器包括：
时序核心，其被配置为生成参考频率信号；
分数N合成器，其被配置成基于所述控制信号将所述参考频率信号相乘以获得频率调制后的经合成频率信号；以及
倍频器，其被配置成将所述频率调制后的经合成频率信号相乘以获得频率调制后的发送频率信号。
8.根据权利要求7所述的系统，其中所述分子时钟进一步包括分数N分频器，所述分数N分频器被配置成：
接收所述频率调制后的经合成频率信号和频率调制消除信号；以及
生成输出时钟信号。
9.根据权利要求7所述的系统，其中：
所述分数N合成器是第一分数N合成器；
所述数字处理电路进一步被配置成生成第二频率调谐参数；并且
所述分子时钟进一步包括第二分数N合成器，所述第二分数N合成器被配置成接收所述参考频率信号和所述第二频率调谐参数并生成输出时钟信号。
10.根据权利要求7所述的系统，其中：
所述分数N合成器是第一分数N合成器；
所述频率调谐参数是第一频率调谐参数；
所述数字处理电路进一步被配置成生成第二频率调谐参数；
所述加法器被配置成接收所述第二频率调谐参数和所述频率调制信号并生成所述控制信号；
所述分子时钟进一步包括第二分数N合成器，所述第二分数N合成器被配置成接收所述参考频率信号和所述第一频率调谐参数并生成输出时钟信号；并且
所述第一分数N合成器进一步被配置成将所述输出时钟信号与所述控制信号进行频率相乘以获得所述频率调制后的发送频率信号。
11.根据权利要求7所述的系统，其中：
所述频率调谐参数是第一频率调谐参数；
所述数字处理电路进一步被配置成生成第二频率调谐参数；
所述加法器被配置成接收所述第二频率调谐参数和所述频率调制信号并生成所述控制信号；
所述分子时钟进一步被配置成接收所述第一频率调谐参数并生成第一频率调谐参数；
所述时序核心进一步被配置成基于所述第一频率调谐参数生成所述参考频率信号；并且
所述参考频率信号是输出时钟信号。
12.根据权利要求4所述的系统，其中：
所述分子时钟进一步包括：
温度传感器，其被配置成测量系统温度；以及
温度补偿电路，其被配置成接收所述系统温度并生成温度补偿信号；
所述加法器是第一加法器；
所述系统进一步包括第二加法器，所述第二加法器被配置成接收所述温度补偿信号和所述频率调谐参数并生成经修改频率调谐参数；并且
所述第一加法器被配置成接收所述经修改频率调谐参数。
13.一种装置，其包括：
数字处理电路，其包括：
第一相关器，其耦合到装置输入并且具有第一相关器输入和第一相关器输出；
第一滤波器，其耦合到所述第一相关器输出并且具有第一滤波器输出；
第二相关器，其耦合到所述第一相关器输出并且具有第二相关器输入和第二相关器输出；
第二滤波器，其耦合到所述第二相关器输出并且具有第二滤波器输出；
频率调制器，其具有第一频率调制(FM)输出和第二FM输出，所述第一FM输出耦合到所述第一相关器输入；
加法器，其具有耦合到所述第二FM输出的第一加法器输入和耦合到所述第一滤波器输出的第二加法器输入；以及
振幅调制器，其具有第一振幅调制(AM)输入、第二AM输入以及AM输出，其中所述第一AM输入耦合到所述第二FM输出，并且所述第二AM输入耦合到第二滤波器输出。
14.根据权利要求13所述的装置，其中：
所述数字处理电路进一步包括：
第三相关器，其耦合到所述装置输入并且具有第三相关器输入和第三相关器输出；以及
第三滤波器，其耦合到所述第三相关器输出并且具有第三滤波器输出；
所述频率调制器进一步包括耦合到所述第三相关器输入的第三FM输出；并且
所述振幅调制器进一步包括耦合到所述第三滤波器输出的第三AM输入。
15.根据权利要求14所述的装置，其中：
所述数字处理电路进一步包括：
第四相关器，其耦合到所述装置输入并且具有第四相关器输入和第四相关器输出；以及
第四滤波器，其耦合到所述第四相关器输出并且具有第四滤波器输出；并且
所述频率调制器进一步包括耦合到所述第四相关器输入的第四FM输出和耦合到所述第四滤波器输出的FM输入。
16.根据权利要求15所述的装置，其中所述加法器是第一加法器，所述装置进一步包括：
延迟电路，其耦合在所述装置输入与所述第一、第二、第三和第四相关器之间，并且具有延迟输出；
第二加法器，其具有耦合到所述装置输入的正第三加法器输入、耦合到所述延迟输出的负第四加法器输入，以及耦合到所述第一、第二和第三相关器的第二加法器输出；以及
第三加法器，其具有耦合到所述装置输入的正第五加法器输入、耦合到所述延迟输出的正第六加法器输入，以及耦合到所述第四相关器的第三加法器输出。
17.根据权利要求15所述的装置，其进一步包括快速傅里叶变换(FFT)处理器，所述FFT处理器耦合到所述装置输入，并且具有耦合到所述第一、第二和第三相关器的第一FFT输出以及耦合到所述第四相关器的第二FFT输出。
18.根据权利要求13所述的装置，其进一步包括门控装置，其中所述门控装置耦合在所述装置输入与所述第一和第二相关器之间。
19.一种设备，其包括：
第一相关器，其具有被配置成接收输入信号的第一相关器输入、被配置成接收第一信号的第二相关器输入，以及第一相关器输出；
第一滤波器，其具有耦合到所述第一相关器输出的第一滤波器输入以及第一滤波器输出；
第二相关器，其具有耦合到所述第一相关器输出的第三相关器输入、被配置成接收第二信号的第四相关器输入，以及第二相关器输出；
第二滤波器，其具有耦合到所述第二相关器输出的第二滤波器输入以及第二滤波器输出；
第三相关器，其具有被配置成接收所述输入信号的第五相关器输入、被配置成接收第三信号的第六相关器输入，以及第三相关器输出；
第三滤波器，其具有耦合到所述第三相关器输出的第三滤波器输入以及第三滤波器输出；
频率调制器，其被配置成生成所述第一、第二和第三信号以及频率调制(FM)信号；
加法器，其具有被配置成接收所述FM信号的第一加法器输入和耦合到所述第一滤波器输出的第二加法器输入；以及
振幅调制器，其具有被配置成接收所述FM信号的第一振幅调制(AM)输入、耦合到所述第二滤波器输出的第二AM输入、耦合到所述第三滤波器输出的第三AM输入，以及AM输出。
20.根据权利要求19所述的设备，其进一步包括：
第四相关器，其具有被配置成接收所述输入信号的第七相关器输入、被配置成接收第四信号的第八相关器输入，以及第四相关器输出；以及
第四滤波器，其具有耦合到所述第四相关器输出的第四滤波器输入以及第四滤波器输出，其中所述频率调制器进一步被配置成生成所述第四信号并且包括耦合到所述第四相关器输出的FM输入。
21.根据权利要求19所述的设备，其进一步包括门控装置，所述门控装置被配置成接收初步信号并生成所述输入信号。
22.根据权利要求19所述的设备，其中所述加法器是第一加法器，所述设备进一步包括：
延迟电路，其被配置成接收初步信号并生成延迟信号；以及
第二加法器，其具有被配置成接收所述初步信号的正第三加法器输入、被配置成接收所述延迟信号的负第四加法器输入，以及被配置成生成所述输入信号的第二加法器输出。
23.根据权利要求22所述的设备，其中所述输入信号是第一输入信号，所述设备进一步包括：
第三加法器，其具有被配置成接收所述初步信号的第五加法器输入、被配置成接收所述延迟信号的第六加法器输入，以及被配置成生成第二输入信号的第三加法器输出；
第四相关器，其具有被配置成接收所述第二输入信号的第七相关器输入、被配置成接收第四信号的第八相关器输入，以及第四相关器输出；以及
第四滤波器，其具有耦合到所述第四相关器输出的第四滤波器输入以及第四滤波器输出，其中所述频率调制器进一步被配置成生成所述第四信号并且包括耦合到所述第四相关器输出的FM输入。
24.根据权利要求19所述的设备，其进一步包括快速傅里叶变换(FFT)处理器，所述FFT处理器被配置成接收初步信号并生成所述输入信号。
25.根据权利要求24所述的设备，其中：
所述输入信号是第一输入信号；
所述设备进一步包括
第四相关器，其具有被配置成接收第二输入信号的第七相关器输入、被配置成接收第四信号的第八相关器输入，以及第四相关器输出；以及
第四滤波器，其具有耦合到所述第四相关器输出的第四滤波器输入以及第四滤波器输出；
所述FFT处理器进一步被配置成生成所述第二输入信号；并且
所述频率调制器进一步被配置成生成所述第四信号并且包括耦合到所述第四相关器输出的FM输入。
CN202280023230.2A 2021-06-22 2022-06-13 用于具有高精度和低阿伦偏差的原子时钟的方法和系统 Pending CN117043688A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202163213590P 2021-06-22 2021-06-22
US63/213,590 2021-06-22
US17/731,795 US12003246B2 (en) 2021-06-22 2022-04-28 Methods and systems for atomic clocks with high accuracy and low Allan deviation
US17/731,795 2022-04-28
PCT/US2022/033197 WO2022271474A1 (en) 2021-06-22 2022-06-13 Methods and systems for atomic clocks with high accuracy and low allan deviation

Publications (1)

Publication Number Publication Date
CN117043688A true CN117043688A (zh) 2023-11-10

Family

ID=84490803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280023230.2A Pending CN117043688A (zh) 2021-06-22 2022-06-13 用于具有高精度和低阿伦偏差的原子时钟的方法和系统

Country Status (5)

Country Link
US (1) US12003246B2 (zh)
EP (1) EP4359870A1 (zh)
JP (1) JP2024524245A (zh)
CN (1) CN117043688A (zh)
WO (1) WO2022271474A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117728137A (zh) * 2024-02-18 2024-03-19 成都中微达信科技有限公司 气室和分子时钟
CN117914308A (zh) * 2024-03-19 2024-04-19 成都中微达信科技有限公司 分子时钟装置、分子时钟频率控制方法和电子设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060022761A1 (en) 2004-07-16 2006-02-02 Abeles Joseph H Chip-scale atomic clock (CSAC) and method for making same
US8159736B2 (en) 2008-11-13 2012-04-17 Oewaves, Inc. Tunable single sideband modulators based on electro-optic optical whispering gallery mode resonators and their applications
WO2013003859A2 (en) 2011-06-30 2013-01-03 Oewaves, Inc. Compact optical atomic clocks and applications based on parametric nonlinear optical mixing in whispering gallery mode optical resonators
US8270465B1 (en) 2011-11-15 2012-09-18 Xw Llc Timing and time information extraction from a phase modulated signal in a radio controlled clock receiver
JP5818000B2 (ja) * 2011-12-09 2015-11-18 セイコーエプソン株式会社 原子発振器、原子発振器の制御方法及び量子干渉装置
JP6187758B2 (ja) * 2013-09-27 2017-08-30 セイコーエプソン株式会社 原子発振器、電子機器及び移動体
US10389514B2 (en) 2017-04-06 2019-08-20 Government Of The United States Of America, As Represented By The Secretary Of Commerce Optical time distributor and process for optical two-way time-frequency transfer
JP2020025166A (ja) * 2018-08-06 2020-02-13 セイコーエプソン株式会社 原子発振器および周波数信号生成システム
US11353827B1 (en) * 2019-12-18 2022-06-07 The Regents of the Univ. of Colorado, a body corp. Optical local oscillator for all-optical time scales, and associated timekeeping methods
JP7443862B2 (ja) * 2020-03-23 2024-03-06 セイコーエプソン株式会社 共鳴発生方法及び原子発振器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117728137A (zh) * 2024-02-18 2024-03-19 成都中微达信科技有限公司 气室和分子时钟
CN117914308A (zh) * 2024-03-19 2024-04-19 成都中微达信科技有限公司 分子时钟装置、分子时钟频率控制方法和电子设备
CN117914308B (zh) * 2024-03-19 2024-05-31 成都中微达信科技有限公司 分子时钟装置、分子时钟频率控制方法和电子设备

Also Published As

Publication number Publication date
EP4359870A1 (en) 2024-05-01
JP2024524245A (ja) 2024-07-05
US12003246B2 (en) 2024-06-04
US20220407528A1 (en) 2022-12-22
WO2022271474A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
CN117043688A (zh) 用于具有高精度和低阿伦偏差的原子时钟的方法和系统
US8937572B2 (en) Signal generator, oscillator, and radar device
US8258877B2 (en) Feed-back and feed-forward systems and methods to reduce oscillator phase-noise
US8064848B2 (en) Transmitter and control method for transmitting and calibrating a phase signal and an amplitude signal
US7146146B2 (en) Systems and methods for coherent adaptive calibration in a receiver
US7772997B2 (en) Reducing leakage noise in directly sampled radio frequency signals
US6842489B2 (en) Coherent adaptive calibration system and method
JP5606400B2 (ja) 信号生成回路、レーダー装置
EP2100378B1 (en) Digitally controlled analog frequency synthesizer
CN112291173B (zh) 一种iq不平衡系数获取方法及装置、可读存储介质
JP2004208314A (ja) フィードフォーワード型位相変調を用いて位相ロックループのトラッキング誤差を補正するためのシステム及び方法
US9257999B1 (en) Compensating for a known modulated interferer to a controlled oscillator of a phase-locked loop
US20100315169A1 (en) Pll disturbance cancellation
JP7301766B2 (ja) 位相補正装置、測距装置及び位相変動検出装置
US6806780B2 (en) Efficient modulation compensation of sigma delta fractional phase locked loop
JP2014135641A (ja) 発振回路と、それを用いた無線通信装置および半導体装置
US4426627A (en) Phase-locked loop oscillator circuit utilizing a sub-loop with a second phase comparator
EP2083515B1 (en) Phase locked loop calibration
WO2003019788A1 (en) System and method for wide dynamic range clock recovery.
US11601089B1 (en) BAW oscillators with dual BAW temperature sensing
Simrock et al. RF Detection and Actuation
RU8856U1 (ru) Цифровой синтезатор частот
Wang et al. A 15-GHz Reconfigurable Calibration-Free Linear FMCW Chirp Generator with Type-III Nested-PLL
JP2000286902A (ja) 信号品質監視器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination