CN117037888A - 参考电路及其偏置方法 - Google Patents

参考电路及其偏置方法 Download PDF

Info

Publication number
CN117037888A
CN117037888A CN202310810498.7A CN202310810498A CN117037888A CN 117037888 A CN117037888 A CN 117037888A CN 202310810498 A CN202310810498 A CN 202310810498A CN 117037888 A CN117037888 A CN 117037888A
Authority
CN
China
Prior art keywords
current
gate
temperature coefficient
cell
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310810498.7A
Other languages
English (en)
Inventor
杨光军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202310810498.7A priority Critical patent/CN117037888A/zh
Publication of CN117037888A publication Critical patent/CN117037888A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种参考电路，包括：采用分离栅浮栅器件的参考单元，分离栅浮栅器件包括：第一和第二源漏区，位于第一和第二源漏区之间的多个分离的具有浮栅的第一栅极结构，位于第一栅极结构之间的第二栅极结构。参考单元用于提供第一参考电流。在提供第一参考电流时，各浮栅都处于编程状态，各浮栅顶部的控制栅都连接在一起并连接第一控制栅电压。利用第一控制栅电压大小不同时第一参考电流的温度系数不同的特点，通过设置第一控制栅电压的大小来设置第一参考电流的温度系数。本发明还公开了一种参考电路的偏置方法。本发明能对所提供的参考电流的温度系数进行控制，应用于存储器中时能增加编程窗口。

Description

参考电路及其偏置方法
技术领域
本发明涉及半导体集成电路，特别是涉及一种参考电路；本发明还涉及一种参考电路的偏置方法。
背景技术
如图1所示，是现有存储器的存储单元101的电路结构示意图；如图2所示，是现有存储器的存储单元101的剖面结构示意图；现有存储器如闪存包括多个存储单元101，由多个所述存储单元101排列形成存储器的阵列结构。
各所述存储单元101都采用分离栅浮栅器件。
如图2所示，所述分离栅浮栅器件包括：对称的第一源漏区205a和第二源漏区206，位于所述第一源漏区205a和所述第二源漏区205b之间的多个分离的具有浮栅104的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构103；所述第一栅极结构中具有位于所述浮栅104顶部的控制栅105。
所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个，分别用标记102a和102b表示。
所述分离栅浮栅器件为N型器件，所述第一源漏区205a和所述第二源漏区205b都由N+区组成。
P型掺杂的沟道区位于所述第一源漏区205a和所述第二源漏区205b之间且被各所述第一栅极结构和所述第二栅极结构103所覆盖。所述第一源漏区205a和所述第二源漏区205b都形成于P型半导体衬底201且和对应的两个所述第一栅极结构的外侧面自对准，所述沟道区之间由所述第一源漏区205a和所述第二源漏区205b之间的所述P型半导体衬底201组成或者进一步在所述P型半导体衬底201上进行掺杂形成。
所述存储单元101的所述第二源漏区205b连接到第二源漏电极，第二源漏电极会连接到位线BL1。
所述存储单元101的所述第一源漏区205a连接第一源漏电极，第一源漏电极会连接到位线BL0。
各所述第一栅极结构由隧穿介质层202、所述浮栅104、控制栅介质层203和所述控制栅105叠加而成。
各所述第二栅极结构103由字线栅介质层204和字线栅106叠加而成。
所述控制栅105连接到对应的控制栅线，所述字线栅106连接到字线WL。图1中，所述存储单元101包括两个所述第一栅极结构，故所述控制栅线也包括两根，分别用CG0和CG1表示，第一栅极结构102a的所述控制栅105连接到控制栅线CG0，第一栅极结构102b的所述控制栅105连接到控制栅线CG1。
对所述存储单元101的操作包括：擦除(erase)、编程(program)和读(read)，以图1中的所述第一栅极结构102a中的所述浮栅104所对应的存储位‘a’为例，3种操作电压请参考表一所示：
表一
表一中，Erase表示擦除，Prog表示编程即写，Read表示读，Idp表示位线编程电流，Isense表示感测电流即读取电流。CG0表示第一栅极结构102a的所述控制栅105的电压，WL表示第二栅极结构103的字线栅106的电压，CG1表示第一栅极结构102b的所述控制栅105的电压，BL0表示位线BL0的电压，BL1表示位线BL1的信号。
可以看出，在擦除时，CG0和CG1都是-7V，WL为8V，BL0和BL1都是0V，这样，在CG0和WL的较大电压差的作用下实现对存储位‘a’的擦除；通常，CG1和WL的电压作用下，还会对所述第一栅极结构102b中的所述浮栅104所对应的存储位进行擦除。
编程即写入时，WL为1.5V和CG1位5V，分别能使所述第二栅极结构103和所述第一栅极结构102b所控制的沟道导通，CG0为8V，BL0为5V以及BL1加编程电流Idp，这样，编程电流Idp会通过所述第一栅极结构102b和所述第二栅极结构103所控制的沟道向BL0流动，在BL0的5V电压作用下会形成热载流子，热载流子在CG0的8V的高压作用下会注入到存储位‘a’对应的所述浮栅104中。
读取时，CG0为0V，这样，CG0对应的所述第一栅极结构102a的沟道将完全由存储位‘a’的状态确定，WL的3.5V电压以及CG1的5V电压所述第二栅极结构103和所述第一栅极结构102b所控制的沟道导通，BL0为0V即接地，BL1则能读出读取电流即Isense。在灵敏放大器中，读取电流Isense会作为存储单元电流，灵敏放大器会将Isense和参考电流进行比较，来实现对数据的读取。
参考电流需要采用参考电路实现，现有参考电路采用和存储单元101相同结构的参考单元。但是，参考单元的也同样能实现擦除，编程和读取操作，相应的信号设置也能和表一一致。
现有参考电路中，参考单元通常采用“10”状态作为提供参考电流的状态，例如，图1中的所述第一栅极结构102a的浮栅存储信号为“1”以及所述第一栅极结构102b的浮栅存储位为‘0’。
在读取过程中，所述参考单元会导通并提供参考电流供存储单元读取，但是现有参考单元所提供的参考电流仅具有负温度系数，这样对编程窗口(program window)不利。例如，编程时，存储阵列上的各存储单元的阈值电压并不会完全相同，而是处于一定的范围，如位于最小阈值电压以及最大阈值电压之间，对应的存储单元的单元电流也会在最小单元电流和最大单元电流之间的变化。由于读取是通过参考电流和单元电流进行比较实现的，当单元电流的温度系数和参考电流的温度系数不一致时，显然会使所能读取的最小单元电流和最大单元电流的范围变小，从而对增加编程窗口不利。
发明内容
本发明是提供一种参考电路，能对所提供的参考电流的温度系数进行控制，应用于存储器中时能增加编程窗口。为此，本发明还提供一种参考电路的偏置方法。
本发明提供的参考电路包括：参考单元，所述参考单元采用分离栅浮栅器件；所述分离栅浮栅器件包括：第一源漏区和第二源漏区，位于所述第一源漏区和所述第二源漏区之间的多个分离的具有浮栅的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构；所述第一栅极结构中具有位于所述浮栅顶部的控制栅。
所述参考单元用于提供第一参考电流。
在提供所述第一参考电流时，所述参考单元的各所述第一栅极结构的所述浮栅都处于编程状态，各所述控制栅都连接在一起并连接第一控制栅电压。
利用所述第一控制栅电压大小不同时所述第一参考电流的温度系数不同的特点，通过设置所述第一控制栅电压的大小来设置所述第一参考电流的温度系数。
进一步的改进是，所述第一参考电流作为存储器的存储单元的单元电流的参考电流，在所述存储单元的读取过程中，所述第一参考电流用于和所述存储单元的单元电流进行比较以确定所述存储单元的存储状态。
进一步的改进是，根据所述存储单元的所述单元电流的温度系数设置所述第一参考电流的温度系数，以提升所述存储单元的编程窗口。
进一步的改进是，所述参考单元的结构和所述存储单元的结构相同。
所述存储单元的各所述控制栅独立连接对应的控制栅电压。
进一步的改进是，所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个。
进一步的改进是，所述存储器包括存储阵列以及灵敏放大器，所述存储单元位于所述存储阵列中。
所述灵敏放大器包括第一电流路径、第二电流路径和第三电流路径。
所述第一电流路径上设置有所述参考单元。
所述第二电流路径和所述第一电流路径互为镜像，所述第二电流路径输出的第二参考电流为所述第一参考电流的镜像电流。
在对选定的所述存储单元进行读取时，所述第三电流路径包括选定的所述存储单元，所述第三电流路径提供所选定的所述存储单元的所述单元电流。
所述第二电流路径和所述第三电流路径形成电流比较电路并用于对所述第二参考电流和所选定的所述存储单元的所述单元电流的大小进行比较并根据比较结果输出读取电压。
进一步的改进是，各所述第一栅极结构由隧穿介质层、所述浮栅、控制栅介质层和所述控制栅叠加而成；
所述第二栅极结构由字线栅介质层和字线栅叠加而成。
进一步的改进是，所述第一参考电流的温度系数包括正温度系数和负温度系数，所述负温度系数对应的所述第一控制栅电压大于所述正温度系数对应的所述第一控制栅电压。
为解决上述技术问题，本发明提供的参考电路的偏置方法中，参考电路包括参考单元，所述参考单元采用分离栅浮栅器件；所述分离栅浮栅器件包括：第一源漏区和第二源漏区，位于所述第一源漏区和所述第二源漏区之间的多个分离的具有浮栅的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构；所述第一栅极结构中具有位于所述浮栅顶部的控制栅；所述参考单元用于提供第一参考电流，得到所述第一参考电流的偏置方法包括如下步骤：
将各所述控制栅都连接在一起。
对所述参考单元进行编程，以将所述参考单元的各所述第一栅极结构的所述浮栅都设置为编程状态。
将各所述控制栅连接到第一控制栅电压，利用所述第一控制栅电压大小不同时所述第一参考电流的温度系数不同的特点，通过设置所述第一控制栅电压的大小来设置所述第一参考电流的温度系数。
进一步的改进是，所述第一参考电流作为存储器的存储单元的单元电流的参考电流，在所述存储单元的读取过程中，所述第一参考电流用于和所述存储单元的单元电流进行比较以确定所述存储单元的存储状态。
进一步的改进是，根据所述存储单元的所述单元电流的温度系数设置所述第一参考电流的温度系数，以提升所述存储单元的编程窗口。
进一步的改进是，所述参考单元的结构和所述存储单元的结构相同；
所述存储单元的各所述控制栅独立连接对应的控制栅电压。
进一步的改进是，所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个。
进一步的改进是，所述存储器包括存储阵列以及灵敏放大器，所述存储单元位于所述存储阵列中。
所述灵敏放大器包括第一电流路径、第二电流路径和第三电流路径。
所述第一电流路径上设置有所述参考单元。
所述第二电流路径和所述第一电流路径互为镜像，所述第二电流路径输出的第二参考电流为所述第一参考电流的镜像电流。
在对选定的所述存储单元进行读取时，所述第三电流路径包括选定的所述存储单元，所述第三电流路径提供所选定的所述存储单元的所述单元电流。
所述第二电流路径和所述第三电流路径形成电流比较电路并用于对所述第二参考电流和所选定的所述存储单元的所述单元电流的大小进行比较并根据比较结果输出读取电压。
进一步的改进是，各所述第一栅极结构由隧穿介质层、所述浮栅、控制栅介质层和所述控制栅叠加而成。
所述第二栅极结构由字线栅介质层和字线栅叠加而成。
进一步的改进是，所述第一参考电流的温度系数包括正温度系数和负温度系数，所述负温度系数对应的所述第一控制栅电压大于所述正温度系数对应的所述第一控制栅电压。
本发明参考电路中采用分离栅浮栅器件作为参考单元，参考单元的各第一栅极结构的浮栅都设置为编程状态，各第一栅极结构的控制栅都连接在一起并连接第一控制栅电压，在第一栅极结构的浮栅为编程状态以及各控制栅都连接在一起的条件下，第一控制栅电压不同时，参考单元的电流即第一参考电流的温度系数也不同，故能通过设置第一控制栅电压的大小来设置第一参考电流的温度系数，实现第一参考电流的温度系数可调，故本发明能对所提供的参考电流的温度系数进行控制，应用于存储器中时能增加编程窗口。而且，本发明还能实现从正温度系数到负温度系数的调节，从而能进一步增加存储器的编程窗口。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有存储器的存储单元的电路结构示意图；
图2是现有存储器的存储单元的剖面结构示意图；
图3A是本发明实施例参考电路的参考单元的电路结构示意图；
图3B是本发明实施例参考电路的参考单元的剖面结构示意图；
图4是本发明实施例参考电路的参考单元的第一参考电流随温度变化的曲线；
图5是应用了本发明实施例参考电路的灵敏放大器的结构示意图。
具体实施方式
如图3A所示，是本发明实施例参考电路的参考单元101a的电路结构示意图；如图3B所示，是本发明实施例参考电路的参考单元101a的剖面结构示意图；本发明实施例参考电路包括：参考单元101a，所述参考单元101a采用分离栅浮栅104器件；所述分离栅浮栅104器件包括：第一源漏区205a和第二源漏区205b，位于所述第一源漏区205a和所述第二源漏区205b之间的多个分离的具有浮栅104的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构103；所述第一栅极结构中具有位于所述浮栅104顶部的控制栅105。
所述参考单元101a用于提供第一参考电流Ir1。
在提供所述第一参考电流时，所述参考单元101a的各所述第一栅极结构的所述浮栅104都处于编程状态，各所述控制栅105都连接在一起并连接第一控制栅电压RCG。
利用所述第一控制栅电压RCG大小不同时所述第一参考电流Ir1的温度系数不同的特点，通过设置所述第一控制栅电压RCG的大小来设置所述第一参考电流Ir1的温度系数。
所述第一参考电流Ir1作为存储器的存储单元101的单元电流Ic的参考电流，在所述存储单元101的读取过程中，所述第一参考电流Ir1用于和所述存储单元101的单元电流Ic进行比较以确定所述存储单元101的存储状态。
本发明实施例中，所述参考单元101a的结构和所述存储单元101的结构相同。
所述存储单元101的各所述控制栅105独立连接对应的控制栅105电压。所述存储单元101的结构请参考图1和图2所示。
所述分离栅浮栅104器件为双分离栅浮栅104器件，所述第一栅极结构的数量为两个，两个所述第一栅极结构分别用标记102a和102b表示。图3A中，所述第一栅极结构102a的所述浮栅104对应于存储位‘a’，所述第一栅极结构102b的所述浮栅104对应于存储位‘b’。
在一些实施例中，所述分离栅浮栅器件为N型器件，所述第一源漏区205a和所述第二源漏区205b都由N+区组成。
P型掺杂的沟道区位于所述第一源漏区205a和所述第二源漏区205b之间且被各所述第一栅极结构和所述第二栅极结构103所覆盖。所述第一源漏区205a和所述第二源漏区205b都形成于P型半导体衬底201且和对应的两个所述第一栅极结构的外侧面自对准，所述沟道区之间由所述第一源漏区205a和所述第二源漏区205b之间的所述P型半导体衬底201组成或者进一步在所述P型半导体衬底201上进行掺杂形成。
所述第一源漏区205a和所述第二源漏区205b会分别连接到对应的位线，两条对应的位线分别用标记BL0和BL1表示。
各所述第一栅极结构由隧穿介质层202、所述浮栅104、控制栅介质层203和所述控制栅105叠加而成。
所述第二栅极结构103由字线栅106介质层204和字线栅106叠加而成。
如图3A所示，所述参考单元101a的两个所述第一栅极结构102a和102b的所述控制栅105都连接到所述第一控制栅电压RCG；所述字线栅106连接到参考字线RWL。
如图1所示，所述存储单元101的所述第一栅极结构102a的所述控制栅105的控制栅电压CG0，所述第一栅极结构102b的所述控制栅105的控制栅电压CG1，所述字线栅106连接到字线RWL。
本发明实施例中，所述第一参考电流Ir1的温度系数包括正温度系数和负温度系数，所述负温度系数对应的所述第一控制栅电压RCG大于所述正温度系数对应的所述第一控制栅电压RCG。
根据所述存储单元101的所述单元电流Ic的温度系数设置所述第一参考电流Ir1的温度系数，以提升所述存储单元101的编程窗口。由于所述存储单元101的编程窗口是由编程时所述存储单元101的阈值电压分布决定，而阈值电压分布由决定所述单元电流Ic的分布；通过所述第一参考电流Ir1的温度系数设置，能使得所能读取处于编程状态的所述存储单元101的所述单元电路Ic的分布范围变大，故能提高编程窗口。
如图4所示，是本发明实施例参考电路的参考单元的第一参考电流随温度变化的曲线；本发明实施例参考电路的参考单元的第一参考电流随温度变化的数据请参考表二所示：
表二
VRCG/T -40℃ 25℃ 85℃
5V 16.6 15.5 14.7
4.5V 12 11.97 11.8
4V 8.2 8.63 8.98
图4中，横坐标中的T表示温度，纵坐标的Ir1表示所述第一参考电流，曲线301表示所述第一控制栅电压RCG为5V时的Ir1随T变化的曲线，曲线302表示所述第一控制栅电压RCG为4.5V时的Ir1随T变化的曲线，曲线303表示所述第一控制栅电压RCG为4V时的Ir1随T变化的曲线。表二中，VRCG表示所述第一控制栅电压RCG的大小，可以看出：在所述第一控制栅电压RCG为5V，所述第一参考电流的温度系数为负值；在所述第一控制栅电压RCG为4V，所述第一参考电流的温度系数为正值。故本发明实施例能实现所述第一参考电流的温度系数的调节且能实现从负到正的调节，这能很好的适用于所述存储单元101的单元电流Ic的温度系数会从负变化到正的情形。
本发明实施例中，所述存储器包括存储阵列以及灵敏放大器，所述存储单元101位于所述存储阵列中。
如图5所示，是应用了本发明实施例参考电路的灵敏放大器的结构示意图；所述灵敏放大器包括第一电流路径、第二电流路径和第三电流路径。
所述第一电流路径上设置有所述参考单元101a。图5中，所述第一电流路径上具有所述第一参考电流Ir1。
所述第二电流路径和所述第一电流路径互为镜像，所述第二电流路径输出的第二参考电流Ir2为所述第一参考电流Ir1的镜像电流，镜像电路是通过栅极连接在一起的PMOS管MP1和MP2实现。
在对选定的所述存储单元101进行读取时，所述第三电流路径包括选定的所述存储单元101，所述第三电流路径提供所选定的所述存储单元101的所述单元电流Ic。由图5所示可知，所述第三电流路径中是通过译码电路401来选定对应的所述存储单元101。译码电路401由多个开关加译码信号组成，图5中仅显示了一个NMOS管MN1以及译码信号Y。
在一些实施例中，还能在所述第三电流路径中设置所述位线调整单元。
所述第二电流路径和所述第三电流路径形成电流比较电路并用于对所述第二参考电流Ir2和所选定的所述存储单元101的所述单元电流Ic的大小进行比较并根据比较结果输出读取电压Sout。图5中，所述灵敏放大器的输出电路包括两个串联在一起的反相器402和403，所述读取电压Sout从反相器403的输出端输出。
本发明实施例参考电路中采用分离栅浮栅104器件作为参考单元101a，参考单元101a的各第一栅极结构的浮栅104都设置为编程状态，各第一栅极结构的控制栅105都连接在一起并连接第一控制栅电压RCG，在第一栅极结构的浮栅104为编程状态以及各控制栅105都连接在一起的条件下，第一控制栅电压RCG不同时，参考单元101a的电流即第一参考电流Ir1的温度系数也不同，故能通过设置第一控制栅电压RCG的大小来设置第一参考电流Ir1的温度系数，实现第一参考电流Ir1的温度系数可调，故本发明实施例能对所提供的参考电流的温度系数进行控制，应用于存储器中时能增加编程窗口。而且，本发明实施例还能实现从正温度系数到负温度系数的调节，从而能进一步增加存储器的编程窗口。
本发明实施例参考电路的偏置方法：
本发明提供的参考电路的偏置方法中，参考电路包括参考单元101a。所述参考单元101a的结构请参考图3A和图3B所示。所述参考单元101a采用分离栅浮栅104器件；所述分离栅浮栅104器件包括：第一源漏区205a和第二源漏区205b，位于所述第一源漏区205a和所述第二源漏区205b之间的多个分离的具有浮栅104的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构103；所述第一栅极结构中具有位于所述浮栅104顶部的控制栅105。
所述参考单元101a用于提供第一参考电流Ir1。得到所述第一参考电流Ir1的偏置方法包括如下步骤：
将各所述控制栅105都连接在一起。
对所述参考单元101a进行编程，以将所述参考单元101a的各所述第一栅极结构的所述浮栅104都设置为编程状态。
将各所述控制栅105连接到第一控制栅电压RCG，利用所述第一控制栅电压RCG大小不同时所述第一参考电流Ir1的温度系数不同的特点，通过设置所述第一控制栅电压RCG的大小来设置所述第一参考电流Ir1的温度系数。
本发明实施例方法中，所述第一参考电流Ir1作为存储器的存储单元101的单元电流Ic的参考电流，在所述存储单元101的读取过程中，所述第一参考电流Ir1用于和所述存储单元101的单元电流Ic进行比较以确定所述存储单元101的存储状态。
本发明实施例方法中，所述参考单元101a的结构和所述存储单元101的结构相同。
所述存储单元101的各所述控制栅105独立连接对应的控制栅105电压。所述存储单元101的结构请参考图1和图2所示。
所述分离栅浮栅104器件为双分离栅浮栅104器件，所述第一栅极结构的数量为两个，两个所述第一栅极结构分别用标记102a和102b表示。
在一些实施例方法中，所述分离栅浮栅器件为N型器件，所述第一源漏区205a和所述第二源漏区205b都由N+区组成。
P型掺杂的沟道区位于所述第一源漏区205a和所述第二源漏区205b之间且被各所述第一栅极结构和所述第二栅极结构103所覆盖。所述第一源漏区205a和所述第二源漏区205b都形成于P型半导体衬底201且和对应的两个所述第一栅极结构的外侧面自对准，所述沟道区之间由所述第一源漏区205a和所述第二源漏区205b之间的所述P型半导体衬底201组成或者进一步在所述P型半导体衬底201上进行掺杂形成。
所述第一源漏区205a和所述第二源漏区205b会分别连接到对应的位线，两条对应的位线分别用标记BL0和BL1表示。
各所述第一栅极结构由隧穿介质层202、所述浮栅104、控制栅介质层203和所述控制栅105叠加而成。
所述第二栅极结构103由字线栅106介质层204和字线栅106叠加而成。
如图3A所示，所述参考单元101a的两个所述第一栅极结构102a和102b的所述控制栅105都连接到所述第一控制栅电压RCG；所述字线栅106连接到参考字线RWL。
如图1所示，所述存储单元101的所述第一栅极结构102a的所述控制栅105的控制栅电压CG0，所述第一栅极结构102b的所述控制栅105的控制栅电压CG1，所述字线栅106连接到字线RWL。
本发明实施例方法中，所述第一参考电流Ir1的温度系数包括正温度系数和负温度系数，所述负温度系数对应的所述第一控制栅电压RCG大于所述正温度系数对应的所述第一控制栅电压RCG。
根据所述存储单元101的所述单元电流Ic的温度系数设置所述第一参考电流Ir1的温度系数，以提升所述存储单元101的编程窗口。由于所述存储单元101的编程窗口是由编程时所述存储单元101的阈值电压分布决定，而阈值电压分布由决定所述单元电流Ic的分布；通过所述第一参考电流Ir1的温度系数设置，能使得所能读取处于编程状态的所述存储单元101的所述单元电路Ic的分布范围变大，故能提高编程窗口。
如图4所示，是本发明实施例参考电路的参考单元的第一参考电流随温度变化的曲线；本发明实施例参考电路的参考单元的第一参考电流随温度变化的数据请参考表二所示。
图4中，横坐标中的T表示温度，纵坐标的Ir1表示所述第一参考电流，曲线301表示所述第一控制栅电压RCG为5V时的Ir1随T变化的曲线，曲线302表示所述第一控制栅电压RCG为4.5V时的Ir1随T变化的曲线，曲线303表示所述第一控制栅电压RCG为4V时的Ir1随T变化的曲线。表二中，VRCG表示所述第一控制栅电压RCG的大小，可以看出：在所述第一控制栅电压RCG为5V，所述第一参考电流的温度系数为负值；在所述第一控制栅电压RCG为4V，所述第一参考电流的温度系数为正值。故本发明实施例能实现所述第一参考电流的温度系数的调节且能实现从负到正的调节，这能很好的适用于所述存储单元101的单元电流Ic的温度系数会从负变化到正的情形。
本发明实施例方法中，所述存储器包括存储阵列以及灵敏放大器，所述存储单元101位于所述存储阵列中。
如图5所示，是应用了本发明实施例参考电路的灵敏放大器的结构示意图；所述灵敏放大器包括第一电流路径、第二电流路径和第三电流路径。
所述第一电流路径上设置有所述参考单元101a。图5中，所述第一电流路径上具有所述第一参考电流Ir1。
所述第二电流路径和所述第一电流路径互为镜像，所述第二电流路径输出的第二参考电流Ir2为所述第一参考电流Ir1的镜像电流，镜像电路是通过栅极连接在一起的PMOS管MP1和MP2实现。
在对选定的所述存储单元101进行读取时，所述第三电流路径包括选定的所述存储单元101，所述第三电流路径提供所选定的所述存储单元101的所述单元电流Ic。由图5所示可知，所述第三电流路径中是通过译码电路401来选定对应的所述存储单元101。译码电路401由多个开关加译码信号组成，图5中仅显示了一个NMOS管MN1以及译码信号Y。
在一些实施例方法中，还能在所述第三电流路径中设置所述位线调整单元。
所述第二电流路径和所述第三电流路径形成电流比较电路并用于对所述第二参考电流Ir2和所选定的所述存储单元101的所述单元电流Ic的大小进行比较并根据比较结果输出读取电压Sout。图5中，所述灵敏放大器的输出电路包括两个串联在一起的反相器402和403，所述读取电压Sout从反相器403的输出端输出。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (16)

1.一种参考电路，其特征在于，包括：参考单元，所述参考单元采用分离栅浮栅器件；所述分离栅浮栅器件包括：第一源漏区和第二源漏区，位于所述第一源漏区和所述第二源漏区之间的多个分离的具有浮栅的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构；所述第一栅极结构中具有位于所述浮栅顶部的控制栅；
所述参考单元用于提供第一参考电流；
在提供所述第一参考电流时，所述参考单元的各所述第一栅极结构的所述浮栅都处于编程状态，各所述控制栅都连接在一起并连接第一控制栅电压；
利用所述第一控制栅电压大小不同时所述第一参考电流的温度系数不同的特点，通过设置所述第一控制栅电压的大小来设置所述第一参考电流的温度系数。
2.如权利要求1所述的参考电路，其特征在于：所述第一参考电流作为存储器的存储单元的单元电流的参考电流，在所述存储单元的读取过程中，所述第一参考电流用于和所述存储单元的单元电流进行比较以确定所述存储单元的存储状态。
3.如权利要求3所述的参考电路，其特征在于：根据所述存储单元的所述单元电流的温度系数设置所述第一参考电流的温度系数，以提升所述存储单元的编程窗口。
4.如权利要求2所述的参考电路，其特征在于：所述参考单元的结构和所述存储单元的结构相同；
所述存储单元的各所述控制栅独立连接对应的控制栅电压。
5.如权利要求4所述的参考电路，其特征在于：所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个。
6.如权利要求4所述的参考电路，其特征在于：所述存储器包括存储阵列以及灵敏放大器，所述存储单元位于所述存储阵列中；
所述灵敏放大器包括第一电流路径、第二电流路径和第三电流路径；
所述第一电流路径上设置有所述参考单元；
所述第二电流路径和所述第一电流路径互为镜像，所述第二电流路径输出的第二参考电流为所述第一参考电流的镜像电流；
在对选定的所述存储单元进行读取时，所述第三电流路径包括选定的所述存储单元，所述第三电流路径提供所选定的所述存储单元的所述单元电流；
所述第二电流路径和所述第三电流路径形成电流比较电路并用于对所述第二参考电流和所选定的所述存储单元的所述单元电流的大小进行比较并根据比较结果输出读取电压。
7.如权利要求4所述的参考电路，其特征在于：各所述第一栅极结构由隧穿介质层、所述浮栅、控制栅介质层和所述控制栅叠加而成；
所述第二栅极结构由字线栅介质层和字线栅叠加而成。
8.如权利要求1所述的参考电路，其特征在于：所述第一参考电流的温度系数包括正温度系数和负温度系数，所述负温度系数对应的所述第一控制栅电压大于所述正温度系数对应的所述第一控制栅电压。
9.一种参考电路的偏置方法，其特征在于，参考电路包括参考单元，所述参考单元采用分离栅浮栅器件；所述分离栅浮栅器件包括：第一源漏区和第二源漏区，位于所述第一源漏区和所述第二源漏区之间的多个分离的具有浮栅的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构；所述第一栅极结构中具有位于所述浮栅顶部的控制栅；所述参考单元用于提供第一参考电流，得到所述第一参考电流的偏置方法包括如下步骤：
将各所述控制栅都连接在一起；
对所述参考单元进行编程，以将所述参考单元的各所述第一栅极结构的所述浮栅都设置为编程状态；
将各所述控制栅连接到第一控制栅电压，利用所述第一控制栅电压大小不同时所述第一参考电流的温度系数不同的特点，通过设置所述第一控制栅电压的大小来设置所述第一参考电流的温度系数。
10.如权利要求9所述的参考电路的偏置方法，其特征在于：所述第一参考电流作为存储器的存储单元的单元电流的参考电流，在所述存储单元的读取过程中，所述第一参考电流用于和所述存储单元的单元电流进行比较以确定所述存储单元的存储状态。
11.如权利要求10所述的参考电路的偏置方法，其特征在于：根据所述存储单元的所述单元电流的温度系数设置所述第一参考电流的温度系数，以提升所述存储单元的编程窗口。
12.如权利要求10所述的参考电路的偏置方法，其特征在于：所述参考单元的结构和所述存储单元的结构相同；
所述存储单元的各所述控制栅独立连接对应的控制栅电压。
13.如权利要求12所述的参考电路的偏置方法，其特征在于：所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个。
14.如权利要求12所述的参考电路的偏置方法，其特征在于：所述存储器包括存储阵列以及灵敏放大器，所述存储单元位于所述存储阵列中；
所述灵敏放大器包括第一电流路径、第二电流路径和第三电流路径；
所述第一电流路径上设置有所述参考单元；
所述第二电流路径和所述第一电流路径互为镜像，所述第二电流路径输出的第二参考电流为所述第一参考电流的镜像电流；
在对选定的所述存储单元进行读取时，所述第三电流路径包括选定的所述存储单元，所述第三电流路径提供所选定的所述存储单元的所述单元电流；
所述第二电流路径和所述第三电流路径形成电流比较电路并用于对所述第二参考电流和所选定的所述存储单元的所述单元电流的大小进行比较并根据比较结果输出读取电压。
15.如权利要求12所述的参考电路的偏置方法，其特征在于：各所述第一栅极结构由隧穿介质层、所述浮栅、控制栅介质层和所述控制栅叠加而成；
所述第二栅极结构由字线栅介质层和字线栅叠加而成。
16.如权利要求9所述的参考电路的偏置方法，其特征在于：所述第一参考电流的温度系数包括正温度系数和负温度系数，所述负温度系数对应的所述第一控制栅电压大于所述正温度系数对应的所述第一控制栅电压。
CN202310810498.7A 2023-07-04 2023-07-04 参考电路及其偏置方法 Pending CN117037888A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310810498.7A CN117037888A (zh) 2023-07-04 2023-07-04 参考电路及其偏置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310810498.7A CN117037888A (zh) 2023-07-04 2023-07-04 参考电路及其偏置方法

Publications (1)

Publication Number Publication Date
CN117037888A true CN117037888A (zh) 2023-11-10

Family

ID=88643747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310810498.7A Pending CN117037888A (zh) 2023-07-04 2023-07-04 参考电路及其偏置方法

Country Status (1)

Country Link
CN (1) CN117037888A (zh)

Similar Documents

Publication Publication Date Title
US7277311B2 (en) Flash cell fuse circuit
US6788601B2 (en) Semiconductor memory device and current mirror circuit
US6654272B2 (en) Flash cell fuse circuit
US7920419B2 (en) Isolated P-well architecture for a memory device
US9293215B2 (en) Reference current circuit with temperature coefficient correction
US7911864B2 (en) Semiconductor memory device
US7605643B2 (en) Voltage generation circuit and method thereof
US20110080790A1 (en) Array Of Non-volatile Memory Cells Including Embedded Local And Global Reference Cells And System
US6816413B2 (en) Nonvolatile semiconductor memory capable of generating read-mode reference current and verify-mode reference current from the same reference cell
US5198997A (en) Ultraviolet erasable nonvolatile memory with current mirror circuit type sense amplifier
US20070014183A1 (en) Nonvolatile semiconductor memory device in which write and erase threshold voltages are set at levels symmetrical about neutral threshold voltage of cell transistor
JP2725565B2 (ja) 仮想接地型フラッシュメモリの消去ベリファイ方法と仮想接地型フラッシュメモリ
US6134142A (en) Redundancy method and a device for a non-volatile semiconductor memory
US6775186B1 (en) Low voltage sensing circuit for non-volatile memory device
CN117037888A (zh) 参考电路及其偏置方法
JP2735498B2 (ja) 不揮発性メモリ
US20230085583A1 (en) Three dimension memory device
US6643210B2 (en) Semiconductor integrated circuit device and method of controlling the same
US20170323684A1 (en) Method for Reading an EEPROM and Corresponding Device
JP3176011B2 (ja) 半導体記憶装置
CN113963738A (zh) 反熔丝装置及反熔丝单元的编程方法
US6266280B1 (en) Method of programming nonvolatile semiconductor device at low power
US20190295667A1 (en) Temperature compensation for unselected memory cells and string select switches in nand flash memory
CN117253528A (zh) 参考电路及其偏置方法
JP3563702B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination