CN117037885A - 移位寄存器、驱动方法、栅极驱动电路及显示面板 - Google Patents

Abstract

本申请实施例提供了一种移位寄存器、驱动方法、栅极驱动电路及显示面板，移位寄存器包括：输出模块，输出模块与移位寄存器的输出端电连接，输出模块用于输出栅极驱动信号；耦合模块，耦合模块的第一端与移位寄存器的输出端电连接，耦合模块的第二端与可变电位电连接，耦合模块用于在耦合作用下改变栅极驱动信号的电位。本申请实施例能够改善显示面板的闪烁现象，提高显示面板的显示质量。

Description

移位寄存器、驱动方法、栅极驱动电路及显示面板

技术领域

本申请属于显示技术领域，尤其涉及一种移位寄存器、驱动方法、栅极驱动电路及显示面板。

背景技术

随着显示技术的发展，用户对显示画面的显示质量的要求也越来越高。然而，目前显示面板在显示时存在闪烁现象，影响了显示面板的显示质量。

发明内容

本申请实施例提供了一种移位寄存器、驱动方法、栅极驱动电路及显示面板，能够改善显示面板的闪烁现象，提高显示面板的显示质量。

一方面，本申请实施例提供了一种移位寄存器，移位寄存器包括：输出模块，输出模块与移位寄存器的输出端电连接，输出模块用于输出栅极驱动信号；耦合模块，耦合模块的第一端与移位寄存器的输出端电连接，耦合模块的第二端与可变电位电连接，耦合模块用于在耦合作用下改变栅极驱动信号的电位。

另二方面，本申请实施例提供了一种驱动方法，应用于如第一方面的移位寄存器，驱动方法包括：在输出栅极驱动信号时，控制可变电位的电位发生变化，以使耦合模块发生耦合而改变栅极驱动信号的电位。

另三方面，本申请实施例提供了一种栅极驱动电路，栅极驱动电路包括如第一方面提供的移位寄存器。

再四方面，本申请实施例提供了一种显示面板，显示面板包括如第三方面提供的栅极驱动电路。

本申请实施例的移位寄存器、驱动方法、栅极驱动电路及显示面板，移位寄存器包括输出模块和耦合模块，输出模块与移位寄存器的输出端电连接，输出模块用于输出栅极驱动信号；耦合模块的第一端与移位寄存器的输出端电连接，耦合模块的第二端与可变电位电连接，在输出模块输出栅极驱动信号时，耦合模块可以在耦合作用下改变栅极驱动信号的电位，如使得栅极驱动信号的电位与像素电路中的目标晶体管的理想关断状态对应的栅极电压相同或相近，从而可以较好的关断像素电路中的目标晶体管，减小目标晶体管的漏电流，保证像素电路中的驱动晶体管的栅极电位的稳定性，进而改善闪烁现象，提高显示面板的显示质量。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的移位寄存器的一种电路示意图；

图2为本申请实施例提供的移位寄存器的另一种电路示意图；

图3为本申请实施例提供的移位寄存器的又一种电路示意图；

图4为本申请实施例提供的移位寄存器的一种驱动时序示意图；

图5为本申请实施例提供的移位寄存器的又一种电路示意图；

图6为本申请实施例提供的移位寄存器的又一种电路示意图；

图7为本申请实施例提供的移位寄存器的又一种电路示意图；

图8为本申请实施例提供的移位寄存器的又一种电路示意图；

图9为本申请实施例提供的移位寄存器中的输出模块的一种电路示意图；

图10为本申请实施例提供的移位寄存器中的输出模块的另一种电路示意图；

图11为本申请实施例提供的移位寄存器的另一种驱动时序示意图；

图12为本申请实施例提供的驱动方法的一种流程示意图；

图13为本申请实施例提供的栅极驱动电路的一种电路示意图；

图14为本申请实施例提供的显示面板的一种电路示意图；

图15为本申请实施例提供的移位寄存器的又一种驱动时序示意图；

图16为本申请实施例提供的显示面板中的像素电路的一种电路示意图；

图17为本申请实施例提供的显示装置的一种结构示意图。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

需要说明的是，本申请实施例中的晶体管可以为N型晶体管，也可以为P型晶体管。对于N型晶体管来说，导通电平为高电平，截止电平为低电平。即，N型晶体管的栅极为高电平时，其第一极和第二极之间导通，N型晶体管的栅极为低电平时，其第一极和第二极之间关断。对于P型晶体管来说，导通电平为低电平，截止电平为高电平。即，P型晶体管的栅极为低电平时，其第一极和第二极之间导通，P型晶体管的栅极为高电平时，其第一极和第二极之间关断。在具体实施时，上述各晶体管的栅极作为其控制极，并且，根据各晶体管的栅极的信号以及其类型，可以将其第一极作为源极，第二极作为漏极，或者将其第一极作为漏极，第二极作为源极，在此不做区分，另外本发明实施例中的导通电平和截止电平均为泛指，导通电平是指任何能够使晶体管导通的电平，截止电平是指任何能够使晶体管截止/关断的电平。

在本申请实施例中，术语“电连接”可以是指两个组件直接电连接，也可以是指两个组件之间经由一个或多个其它组件电连接。

在本申请实施例中，第一节点、第二节点和第三节点只是为了便于描述电路结构而定义的，第一节点、第二节点和第三节点并不是一个实际的电路单元。

在不脱离本申请的精神或范围的情况下，在本申请中能进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本申请意在覆盖落入所对应权利要求(要求保护的技术方案)及其等同物范围内的本申请的修改和变化。需要说明的是，本申请实施例所提供的实施方式，在不矛盾的情况下可以相互组合。

在阐述本申请实施例所提供的技术方案之前，为了便于对本申请实施例理解，本申请首先对相关技术中存在的问题进行具体说明：

栅极驱动电路可以包括多个级联的移位寄存器，移位寄存器的输出端可以与像素电路中的晶体管的栅极电连接，移位寄存器可以用于输出栅极驱动信号。栅极驱动信号可以用于控制像素电路中的晶体管导通/关断。

经本申请的发明人发现，当像素电路中的目标晶体管处于关断状态时，移位寄存器输出的栅极驱动信号的电位与目标晶体管在理想关断状态时对应的栅极电压Vg存在一定偏差，导致目标晶体管的漏电流较大，进而导致像素电路中的驱动晶体管的栅极电位无法保持稳定，驱动晶体管的输出电流随时间发生变化，导致发光元件的亮度发生跳变，即闪烁现象。其中，目标晶体管包括但不限于像素电路中的与驱动晶体管的栅极电连接的至少一个晶体管。

目标晶体管的理想关断状态可以理解为目标晶体管关断、且目标晶体管的漏电流较小(甚至漏电流最小)时所处的状态。举例而言，例如当目标晶体管为N型晶体管时，目标晶体管的栅极电压Vg为-5V时，目标晶体管的漏电流最小或接近最小。因此，目标晶体管在理想关断状态时对应的栅极电压Vg可以为-5V。而目前移位寄存器输出的栅极驱动信号的电位例如在-7V，所以目标晶体管实际的栅极电压Vg也为-7V，但是目标晶体管的栅极电压Vg为-7V时的漏电流大于目标晶体管的栅极电压Vg为-5V时的漏电流。因此，移位寄存器输出的栅极驱动信号的电位与目标晶体管在理想关断状态时对应的栅极电压Vg存在一定偏差，导致目标晶体管的漏电流较大，进而导致闪烁现象。

需要说明的是，上述的-5V和-7V仅是为了便于理解而作出的举例，并不构成对本申请实施例的限定。

鉴于发明人的上述研究发现，本申请实施例提供了一种移位寄存器、驱动方法、栅极驱动电路及显示面板，能够解决相关技术中存在的显示面板的闪烁问题。

本申请实施例的技术构思在于：移位寄存器包括输出模块和耦合模块，输出模块与移位寄存器的输出端电连接，输出模块用于输出栅极驱动信号；耦合模块的第一端与移位寄存器的输出端电连接，耦合模块的第二端与可变电位电连接，在输出模块输出栅极驱动信号时，耦合模块可以在耦合作用下改变栅极驱动信号的电位，如使得栅极驱动信号的电位与像素电路中的目标晶体管的理想关断状态对应的栅极电压相同或相近，从而可以较好的关断像素电路中的目标晶体管，减小目标晶体管的漏电流，保证像素电路中的驱动晶体管的栅极电位的稳定性，进而改善闪烁现象，提高显示面板的显示质量。

下面首先对本申请实施例所提供的移位寄存器进行介绍。

图1为本申请实施例提供的移位寄存器的一种电路示意图。如图1所示，移位寄存器100可以包括输出模块101和耦合模块102。其中，输出模块101可以与移位寄存器100的输出端OUT电连接，输出模块101可以用于输出栅极驱动信号。栅极驱动信号可以用于控制像素电路中的晶体管导通/关断。

耦合模块102的第一端可以与移位寄存器100的输出端OUT电连接，耦合模块102的第二端可以与可变电位V1电连接。可变电位V1的电位可以发生变化，从而可以引发耦合模块102耦合。耦合模块102可以用于在自身的耦合作用下改变栅极驱动信号的电位。

例如，在输出模块101输出栅极驱动信号时，可变电位V1的电位可以发生跳变，从而耦合模块102发生耦合。由于耦合模块102的第一端与移位寄存器100的输出端OUT电连接，所以耦合模块102可以在自身的耦合作用下改变栅极驱动信号的电位。

本申请实施例的移位寄存器，移位寄存器100包括输出模块101和耦合模块102，输出模块101与移位寄存器的输出端OUT电连接，输出模块101用于输出栅极驱动信号；耦合模块102的第一端与移位寄存器的输出端OUT电连接，耦合模块102的第二端与可变电位V1电连接，在输出模块101输出栅极驱动信号时，耦合模块102可以在耦合作用下改变栅极驱动信号的电位，如使得栅极驱动信号的电位与像素电路中的目标晶体管的理想关断状态对应的栅极电压相同或相近，从而可以较好的关断像素电路中的目标晶体管，减小目标晶体管的漏电流，保证像素电路中的驱动晶体管的栅极电位的稳定性，进而改善闪烁现象，提高显示面板的显示质量。

图2为本申请实施例提供的移位寄存器的另一种电路示意图。如图2所示，根据本申请的一些实施例，可选地，移位寄存器100还可以包括第一开关模块103，第一开关模块103的控制端与第一控制信号线KZ1电连接，第一开关模块103的第一端与移位寄存器100的输出端OUT电连接。

耦合模块102的第一端可以与第一开关模块103的第二端电连接，耦合模块102的第二端可以与可变电位V1电连接。

栅极驱动信号为第一电平的至少部分时间段为目标时间段。当栅极驱动信号为第一电平时，即像素电路中的目标晶体管的栅极为第一电平时，像素电路中的目标晶体管可以关断，因此，第一电平又可以称作截止电平。示例性地，第一电平包括但不限于低电平。

在目标刷新频率下的目标时间段，第一开关模块103可以在第一控制信号线KZ1的控制下导通，耦合模块102可以在可变电位V1的作用下发生耦合而拉高栅极驱动信号的电位。其中，目标刷新频率可以根据实际情况灵活设定，本申请实施例对此不作限定。例如，在一些示例中，由于显示面板在较低刷新频率时，晶体管的漏电时间较长，闪烁比较明显，所以目标刷新频率可以为小于第一预设频率阈值的刷新频率，即较低刷新频率。

也就是说，可以是在显示面板处于较低刷新频率时，在移位寄存器100输出第一电平的至少部分时间段，第一开关模块103在第一控制信号线KZ1的控制下导通，耦合模块102在可变电位V1的作用下发生耦合而拉高栅极驱动信号的电位。例如，在一些示例中，耦合模块102可以将栅极驱动信号的电位由原本的-7V拉高至与像素电路中的目标晶体管的理想关断状态对应的栅极电压相同或相近，如拉高至-5V。

这样，在移位寄存器100输出第一电平时，通过耦合模块102拉高栅极驱动信号的电位，例如可以使得栅极驱动信号的电位与像素电路中的目标晶体管的理想关断状态对应的栅极电压相同或相近，从而可以较好的关断像素电路中的目标晶体管，减小目标晶体管的漏电流，保证像素电路中的驱动晶体管的栅极电位的稳定性，进而改善闪烁现象，提高显示面板的显示质量。

根据本申请的一些实施例，可选地，当显示面板处于除目标刷新频率之外的其他刷新频率时，和/或，当移位寄存器100输出第二电平时，第一开关模块103可以在第一控制信号线KZ1的控制下关断。其中，当栅极驱动信号为第二电平时，即像素电路中的目标晶体管的栅极为第二电平时，像素电路中的目标晶体管可以导通，因此，第二电平又可以称作导通电平。示例性地，第二电平包括但不限于高电平。

如此，由于第一开关模块103关断，所以可以减小耦合模块102的耦合对移位寄存器100输出的栅极驱动信号的影响，保证移位寄存器100能够输出期望电位的栅极驱动信号。例如，当移位寄存器100输出第二电平时，第一开关模块103关断，可以保证移位寄存器100输出期望电位且稳定的第二电平。

图3为本申请实施例提供的移位寄存器的又一种电路示意图。如图3所示，根据本申请的一些实施例，可选地，移位寄存器100还可以包括第二开关模块104和第三开关模块105。

第二开关模块104的控制端与移位寄存器100的输出端OUT电连接，第二开关模块104的第一端与第一电源电压信号线VG1电连接。

第三开关模块105的控制端与第二开关模块104的第二端电连接，第三开关模块105的第一端与移位寄存器100的输出端OUT电连接，第三开关模块105的第二端与第一开关模块103的第一端电连接。

在一些示例中，第三开关模块105可以包括N型晶体管，第一电源电压信号线VG1可以用于输出正性的第一电源电压信号，即电压值大于0V的第一电源电压信号。第二开关模块104将第一电源电压信号线VG1的正性的第一电源电压信号传输至第三开关模块105的控制端，从而控制第三开关模块105导通。

在另一些示例中，第三开关模块105可以包括P型晶体管，第一电源电压信号线VG1可以用于输出负性的第一电源电压信号，即电压值小于0V的第一电源电压信号。第二开关模块104将第一电源电压信号线VG1的负性的第一电源电压信号传输至第三开关模块105的控制端，从而控制第三开关模块105导通。

在目标刷新频率下的目标时间段，第二开关模块104可以在移位寄存器的输出端OUT输出的栅极驱动信号的控制下导通，第一电源电压信号线VG1的第一电源电压信号通过第二开关模块104传输至第三开关模块105的控制端，第三开关模块105导通，栅极驱动信号通过第三开关模块105和第一开关模块103传输至耦合模块102的第一端，耦合模块102可以在可变电位V1的作用下发生耦合而拉高栅极驱动信号的电位。

图4为本申请实施例提供的移位寄存器的一种驱动时序示意图。结合图3和图4所示，在目标刷新频率下，在移位寄存器100的输出端OUT输出第一电平的目标时间段T，第一开关模块103可以响应于第一控制信号线KZ1的导通电平导通，第二开关模块104可以在移位寄存器的输出端OUT输出的第一电平的控制下导通，第一电源电压信号线VG1的第一电源电压信号通过第二开关模块104传输至第三开关模块105的控制端，第三开关模块105导通。由于第一开关模块103和第三开关模块105导通，所以耦合模块102的第一端与移位寄存器100的输出端OUT之间形成通路，耦合模块102可以在可变电位V1的作用下发生耦合而拉高栅极驱动信号的电位。

这样，在移位寄存器100输出第一电平时，第一开关模块103、第二开关模块104和第三开关模块105导通，耦合模块102的第一端与移位寄存器100的输出端OUT之间形成通路，通过耦合模块102拉高栅极驱动信号的电位，例如可以使得栅极驱动信号的电位与像素电路中的目标晶体管的理想关断状态对应的栅极电压相同或相近，从而可以较好的关断像素电路中的目标晶体管，减小目标晶体管的漏电流，保证像素电路中的驱动晶体管的栅极电位的稳定性，进而改善闪烁现象，提高显示面板的显示质量。

根据本申请的一些实施例，可选地，在移位寄存器100输出第二电平时，第一开关模块103可以在第一控制信号线KZ1的控制下关断，第二开关模块104可以在移位寄存器的输出端OUT输出的第二电平的控制下关断，第一电源电压信号线VG1的第一电源电压信号无法通过第二开关模块104传输至第三开关模块105的控制端，所以第三开关模块105关断。

如此，一方面，由于第一开关模块103和第三开关模块105关断，所以耦合模块102的第一端与移位寄存器100的输出端OUT之间无法形成通路，可以减小耦合模块102的耦合对移位寄存器100输出的第二电平的影响，保证移位寄存器100能够输出期望电位且稳定的第二电平；另一方面，第一开关模块103和第三开关模块105可以构成双开关结构，第一开关模块103和第三开关模块105均关断，可以进一步降低耦合模块102的第一端向移位寄存器100的输出端OUT的漏电流，较大程度上减小耦合模块102的耦合对移位寄存器100输出的第二电平的影响，保证移位寄存器100能够输出期望电位且稳定的第二电平。

需要说明的是，图4以第一开关模块103为N型晶体管，第一控制信号线KZ1的导通电平为高电平为例进行示出。但是，在其他实施例中，第一开关模块103也可以为P型晶体管，第一控制信号线KZ1的导通电平也可以为低电平。

图5为本申请实施例提供的移位寄存器的又一种电路示意图。如图5所示，根据本申请的一些实施例，可选地，第一电源电压信号线VG1输出的第一电源电压信号的电压值可以大于0V。第一开关模块103和第三开关模块105均可以为N型晶体管。第一开关模块103可以响应于第一控制信号线KZ1的高电平导通，响应于第一控制信号线KZ1的低电平关断。第三开关模块105可以响应于第一电源电压信号线VG1的正性的第一电源电压信号导通。

第二开关模块104可以为P型晶体管。这样，在移位寄存器的输出端OUT输出第一电平(如低电平)时，第二开关模块104可以响应于移位寄存器的输出端OUT的第一电平导通，将第一电源电压信号线VG1的第一电源电压信号传输至第三开关模块105的控制端，以使第三开关模块105导通。

如图5所示，在一些具体的示例中，第一开关模块103可以包括第一晶体管T1，第二开关模块104可以包括第二晶体管T2，第三开关模块105可以包括第三晶体管T3，耦合模块102可以包括耦合电容C1。

第一晶体管T1的栅极可以与第一控制信号线KZ1电连接，第一晶体管T1的第一极可以与第三晶体管T3的第二极电连接，第一晶体管T1的第二极可以与耦合电容C1的第一极板电连接。

耦合电容C1的第二极板可以与可变电位V1电连接。

第二晶体管T2的栅极可以与移位寄存器100的输出端OUT电连接，第二晶体管T2的第一极可以与第一电源电压信号线VG1电连接。

第三晶体管T3的栅极可以与第二晶体管T2的第二极电连接，第三晶体管T3的第一极与移位寄存器100的输出端OUT电连接。

在图5所示实施例中，第一晶体管T1和第三晶体管T3可以为N型晶体管，第二晶体管T2可以为P型晶体管。在图5所示实施例中，第一晶体管T1和第三晶体管T3可以为低温多晶氧化物(Low Temperature Polycrystalline Oxide，LTPO)晶体管，第二晶体管T2可以为低温多晶硅(Low Temperature Poly-Silicon，LTPS)晶体管。

如此，由于第一晶体管T1和第三晶体管T3为LTPO晶体管，漏电流较小，所以在移位寄存器100输出第二电平时，可以进一步降低耦合电容C1向移位寄存器100的输出端OUT的漏电流，较大程度上减小耦合电容C1的耦合对移位寄存器100输出的第二电平的影响，保证移位寄存器100能够输出期望电位且稳定的第二电平。

图6为本申请实施例提供的移位寄存器的又一种电路示意图。如图6所示，与图5所示实施例不同的是，根据本申请的另一些实施例，可选地，第一电源电压信号线VG1输出的第一电源电压信号的电压值可以小于0V，第一开关模块103和第三开关模块105可以为P型晶体管。第一开关模块103可以响应于第一控制信号线KZ1的低电平导通，响应于第一控制信号线KZ1的高电平关断。第三开关模块105可以响应于第一电源电压信号线VG1的负性的第一电源电压信号导通。

第二开关模块104可以为P型晶体管。这样，在移位寄存器的输出端OUT输出第一电平(如低电平)时，第二开关模块104可以响应于移位寄存器的输出端OUT的第一电平导通，将第一电源电压信号线VG1的第一电源电压信号传输至第三开关模块105的控制端，以使第三开关模块105导通。

如图6所示，在一些具体的示例中，第一开关模块103可以包括第一晶体管T1，第二开关模块104可以包括第二晶体管T2，第三开关模块105可以包括第三晶体管T3，耦合模块102可以包括耦合电容C1。

与图5所示实施例不同的是，在图6所示实施例中，第一晶体管T1、第二晶体管T2和第三晶体管T3均可以为P型晶体管。在图6所示实施例中，第一晶体管T1、第二晶体管T2和第三晶体管T3均可以为LTPS晶体管。

图7为本申请实施例提供的移位寄存器的又一种电路示意图。如图7所示，根据本申请的一些实施例，可选地，移位寄存器100还可以包括第二开关模块104。

第二开关模块104的控制端和第二开关模块104的第一端均可以与移位寄存器100的输出端OUT电连接，第二开关模块104的第二端与第一开关模块103的第一端电连接。

在目标刷新频率下的目标时间段，第二开关模块104可以在移位寄存器100的输出端OUT输出的栅极驱动信号的控制下导通，栅极驱动信号通过第二开关模块104和第一开关模块103传输至耦合模块102的第一端。由于第一开关模块103和第二开关模块104导通，所以耦合模块102的第一端与移位寄存器100的输出端OUT之间形成通路，耦合模块102可以在可变电位V1的作用下发生耦合而拉高栅极驱动信号的电位。

这样，在移位寄存器100输出第一电平时，第一开关模块103和第二开关模块104导通，耦合模块102的第一端与移位寄存器100的输出端OUT之间形成通路，通过耦合模块102拉高栅极驱动信号的电位，例如可以使得栅极驱动信号的电位与像素电路中的目标晶体管的理想关断状态对应的栅极电压相同或相近，从而可以较好的关断像素电路中的目标晶体管，减小目标晶体管的漏电流，保证像素电路中的驱动晶体管的栅极电位的稳定性，进而改善闪烁现象，提高显示面板的显示质量。

根据本申请的一些实施例，可选地，在移位寄存器100输出第二电平时，第一开关模块103可以在第一控制信号线KZ1的控制下关断，第二开关模块104可以在移位寄存器的输出端OUT输出的第二电平的控制下关断。

如此，一方面，由于第一开关模块103和第二开关模块104关断，所以耦合模块102的第一端与移位寄存器100的输出端OUT之间无法形成通路，可以减小耦合模块102的耦合对移位寄存器100输出的第二电平的影响，保证移位寄存器100能够输出期望电位且稳定的第二电平；另一方面，第一开关模块103和第二开关模块104可以构成双开关结构，第一开关模块103和第二开关模块104均关断，可以进一步降低耦合模块102的第一端向移位寄存器100的输出端OUT的漏电流，较大程度上减小耦合模块102的耦合对移位寄存器100输出的第二电平的影响，保证移位寄存器100能够输出期望电位且稳定的第二电平。

图8为本申请实施例提供的移位寄存器的又一种电路示意图。如图8所示，根据本申请的一些实施例，可选地，第二开关模块104可以为P型晶体管，第一开关模块103可以为N型晶体管或者P型晶体管。图8以第一开关模块103为N型晶体管为例进行示出。

具体而言，第一开关模块103可以包括第一晶体管T1，第二开关模块104可以包括第二晶体管T2，耦合模块102可以包括耦合电容C1。

第一晶体管T1的栅极可以与第一控制信号线KZ1电连接，第一晶体管T1的第一极可以与第二晶体管T2的第二极电连接，第一晶体管T1的第二极可以与耦合电容C1的第一极板电连接。

耦合电容C1的第二极板可以与可变电位V1电连接。

第二晶体管T2的栅极和第二晶体管T2的第一极均可以与移位寄存器100的输出端OUT电连接。

第一晶体管T1可以为N型晶体管或者P型晶体管，第二晶体管T2可以为P型晶体管。在一些示例中，第一晶体管T1可以为LTPO晶体管或者LTPS晶体管，第二晶体管T2可以为LTPS晶体管。

图9为本申请实施例提供的移位寄存器中的输出模块的一种电路示意图。如图9所示，根据本申请的一些实施例，可选地，输出模块101可以包括第一输出单元901、第二输出单元902、第一控制单元903和第二控制单元904。

第一输出单元901的控制端与第一控制节点N1电连接，第一输出单元901的第一端与第二电源电压信号线VGL电连接，第一输出单元901的第二端与移位寄存器的输出端OUT电连接。示例性地，第二电源电压信号线VGL可以用于传输负性的第二电源电压信号。

在输出第一电平(如低电平)的阶段，第一输出单元901可以在第一控制节点N1的控制下导通，将第二电源电压信号线VGL的负性的第二电源电压信号(即低电平)传输至移位寄存器的输出端OUT。

第二输出单元902的控制端与第二控制节点N2电连接，第二输出单元902的第一端与第一时钟信号线CKV1电连接，第二输出单元902的第二端与移位寄存器的输出端OUT电连接。

第二输出单元902可以在第二控制节点N2的控制下导通，将第一时钟信号线CKV1的第一电平或者第二电平传输至移位寄存器的输出端OUT。

第一控制单元903电连接于第二控制节点N2、第二电源电压信号线VGL、第一控制节点N1、正向扫描线U2D、反向扫描线D2U、第二时钟信号线CKV2、第三时钟信号线CKV3和第三电源电压信号线VGH，第一控制单元903用于在第二控制节点N2的控制下，将第二电源电压信号线VGL的第二电源电压信号写入第一控制节点N1，以及在正向扫描线U2D和第二时钟信号线CKV2的控制下，将第三电源电压信号线VGH的第三电源电压信号写入第一控制节点N1。即，第一控制单元903可以用于调整第一控制节点N1的电位。

第二控制单元904电连接于正向扫描线U2D、反向扫描线D2U、移位寄存器的第一输入端IN1、移位寄存器的第二输入端IN2、第一控制节点N1、第二控制节点N2和第二电源电压信号线VGL，第二控制单元904用于在第一控制节点N1的控制下，将第二电源电压信号线VGL的第二电源电压信号写入第二控制节点N2，以及在移位寄存器的第二输入端IN2的控制下，将正向扫描线U2D的正向扫描信号写入第二控制节点N2，在移位寄存器的第一输入端IN1的控制下，将反向扫描线D2U的反向扫描信号写入第二控制节点N2。即，第二控制单元904可以用于调整第二控制节点N2的电位。

在一些实施例中，移位寄存器的第一输入端IN1例如可以与下n级移位寄存器的输出端电连接，用于接收下n级移位寄存器输出的栅极驱动信号，n为正整数。移位寄存器的第二输入端IN2例如可以与上n级移位寄存器的输出端电连接，用于接收上n级移位寄存器输出的栅极驱动信号，n为正整数。

例如，以n＝1为例，第2级移位寄存器的第一输入端IN1例如可以与第3级移位寄存器的输出端电连接，第2级移位寄存器的第二输入端IN2例如可以与第1级移位寄存器的输出端电连接。

图10为本申请实施例提供的移位寄存器中的输出模块的另一种电路示意图。如图10所示，根据本申请的一些实施例，可选地，第一控制单元903可以包括第一开关器件K1、第二开关器件K2、第三开关器件K3和第四开关器件K4。

第一开关器件K1的控制端与第二控制节点N2电连接，第一开关器件K1的第一端与第二电源电压信号线VGL电连接，第一开关器件K1的第二端与第一控制节点N1电连接，第一开关器件K1用于在第二控制节点N2的控制下，将第二电源电压信号线VGL的第二电源电压信号写入第一控制节点N1。

第二开关器件K2的控制端与正向扫描线U2D电连接，第二开关器件K2的第一端与第二时钟信号线CKV2电连接。

第三开关器件K3的控制端与反向扫描线D2U电连接，第三开关器件K3的第一端与第三时钟信号线CKV3电连接。

第四开关器件K4的控制端分别与第二开关器件K2的第二端和第三开关器件K3的第二端电连接，第四开关器件K4的第一端与第三电源电压信号线VGH电连接，第四开关器件K4的第二端与第一控制节点N1电连接。

第二控制单元904可以包括第五开关器件K5、第六开关器件K6和第七开关器件K7。

第五开关器件K5的控制端与移位寄存器的第二输入端IN2电连接，第五开关器件K5的第一端与正向扫描线U2D电连接，第五开关器件K5的第二端与第二控制节点N2电连接，第五开关器件K5用于在移位寄存器的第二输入端IN2的控制下，将正向扫描线U2D的正向扫描信号写入第二控制节点N2。

第六开关器件K6的控制端与移位寄存器的第一输入端IN1电连接，第六开关器件K6的第一端与反向扫描线D2U电连接，第六开关器件K6的第二端与第二控制节点N2电连接，第六开关器件K6用于在移位寄存器的第一输入端IN1的控制下，将反向扫描线D2U的反向扫描信号写入第二控制节点N2。

第七开关器件K7的控制端与第一控制节点N1电连接，第七开关器件K7的第一端与第二电源电压信号线VGL电连接，第七开关器件K7的第二端与第二控制节点N2电连接，第七开关器件K7用于在第一控制节点N1的控制下，将第二电源电压信号线VGL的第二电源电压信号写入第二控制节点N2。

在一些具体的实施例中，可选地，第一开关器件K1可以包括第四晶体管T4，第二开关器件K2可以包括第五晶体管T5，第三开关器件K3可以包括第六晶体管T6，第四开关器件K4可以包括第七晶体管T7，第五开关器件K5可以包括第八晶体管T8，第六开关器件K6可以包括第九晶体管T9，第七开关器件K7可以包括第十晶体管T10。第一输出单元901可以包括第十一晶体管T11，第二输出单元902可以包括第十二晶体管T12。各个晶体管的连接方式请参见上述各个输出单元和各个开关器件的连接方式的描述，在此不再赘述。

继续参见图10，根据本申请的一些实施例，可选地，移位寄存器100还可以包括第八开关器件K8、第一耦合单元C2和第一存储单元C3。

第八开关器件K8的控制端与第三电源电压信号线VGH电连接，第八开关器件K8的第一端与第二控制节点N2电连接，第八开关器件K8的第二端与第二输出单元902的控制端电连接。示例性地，第三电源电压信号线VGH可以用于传输正性的第三电源电压信号。

第一耦合单元C2的第一端与第二输出单元902的控制端电连接，第一耦合单元C2的第二端与移位寄存器的输出端OUT电连接。当移位寄存器的输出端OUT由输出第一电平(如低电平)切换至第二电平(如高电平)时，第一耦合单元C2可以发生耦合，进一步拉高第二输出单元902的控制端的电位，使得第二输出单元902打开的更加彻底，从而输出电压值较高的第二电平。示例性地，第一耦合单元C2可以为第一耦合电容。

第一存储单元C3的第一端与第二电源电压信号线VGL电连接，第一存储单元C3的第二端与第一控制节点N1电连接。第一存储单元C3可以用于维持第一控制节点N1的电位。示例性地，第一存储单元C3可以为第一存储电容。

根据本申请的一些实施例，可选地，移位寄存器100可以应用于显示面板。在目标刷新频率时，如较低刷新频率时，显示面板的工作过程至少包括刷新帧。在刷新帧，像素电路中的驱动晶体管的栅极电位刷新，如驱动晶体管的栅极存在复位过程和写入数据信号的过程。

图11为本申请实施例提供的移位寄存器的另一种驱动时序示意图。如图11所示，根据本申请的一些实施例，可选地，刷新帧H1可以包括第一阶段t1、第二阶段t2和第三阶段t3。

结合图10和图11所示，在第一阶段t1，第五开关器件K5在移位寄存器的第二输入端IN2的控制下导通，将正向扫描线U2D的使能电平写入第二控制节点N2，第一开关器件K1在第二控制节点N2的使能电平的控制下导通，将第二电源电压信号线VGL的非使能电平写入第一控制节点N1，第一输出单元901在第一控制节点N1的非使能电平的控制下关断，第二输出单元902在第二控制节点N2的使能电平的控制下导通，将第一时钟信号线CKV1的第一电平(如低电平)传输至移位寄存器的输出端OUT。图11以使能电平为高电平，非使能电平为低电平为例进行示出。

在第二阶段t2，第二控制节点N2维持使能电平，第一控制节点N1维持非使能电平，第一输出单元901在第一控制节点N1的非使能电平的控制下关断，第二输出单元902在第二控制节点N2的使能电平的控制下导通，将第一时钟信号线CKV1的第二电平(如高电平)传输至移位寄存器的输出端OUT。

在第三阶段t3，第六开关器件K6在移位寄存器的第一输入端IN1的控制下导通，将反向扫描线D2U的非使能电平写入第二控制节点N2，第二开关器件K2在正向扫描线U2D的控制下导通，将第二时钟信号线CKV2的使能电平传输至第四开关器件K4的控制端，第四开关器件K4导通，将第三电源电压信号线VGH的使能电平写入第一控制节点N1，第一输出单元901在第一控制节点N1的使能电平的控制下导通，将第二电源电压信号线VGL的第一电平(如低电平)传输至移位寄存器的输出端OUT，第二输出单元902在第二控制节点N2的非使能电平的控制下关断。

结合图10和图11所示，根据本申请的一些实施例，可选地，在目标刷新频率时，如较低刷新频率时，显示面板的工作过程还包括位于刷新帧H1之后的保持帧H2。在保持帧H2，移位寄存器的输出端OUT可以保持输出第一电平(如低电平)。

目标时间段可以包括保持帧中的至少部分时间段。即，结合图1和图11所示，在保持帧H2中的至少部分时间段，耦合模块102可以在可变电位V1的作用下发生耦合而拉高栅极驱动信号的电位。

基于上述实施例提供的移位寄存器100，相应地，本申请还提供了一种驱动方法。该驱动方法可以应用于上述实施例提供的移位寄存器100。请参见以下实施例。

图12为本申请实施例提供的驱动方法的一种流程示意图。如图12所示，该驱动方法可以包括以下步骤：

S101、在输出栅极驱动信号时，控制可变电位的电位发生变化，以使耦合模块发生耦合而改变栅极驱动信号的电位。

S101的具体过程已在上文详细描述，在此不再赘述。

本申请实施例的驱动方法，移位寄存器包括输出模块和耦合模块，输出模块与移位寄存器的输出端电连接，输出模块用于输出栅极驱动信号；耦合模块的第一端与移位寄存器的输出端电连接，耦合模块的第二端与可变电位电连接，在输出模块输出栅极驱动信号时，耦合模块可以在耦合作用下改变栅极驱动信号的电位，如使得栅极驱动信号的电位与像素电路中的目标晶体管的理想关断状态对应的栅极电压相同或相近，从而可以较好的关断像素电路中的目标晶体管，减小目标晶体管的漏电流，保证像素电路中的驱动晶体管的栅极电位的稳定性，进而改善闪烁现象，提高显示面板的显示质量。

基于上述实施例提供的移位寄存器100，相应地，本申请还提供了一种栅极驱动电路。

图13为本申请实施例提供的栅极驱动电路的一种电路示意图。如图13所示，栅极驱动电路10可以包括如上述实施例提供的移位寄存器100。例如，在一些实施例中，栅极驱动电路10可以包括多个级联的移位寄存器100。移位寄存器100的输出端OUT可以与显示面板中的扫描信号线电连接，以向与扫描信号线连接的子像素提供栅极驱动信号。

基于上述实施例提供的移位寄存器100或栅极驱动电路10，相应地，本申请还提供了一种显示面板。图14为本申请实施例提供的显示面板的一种电路示意图。如图14所示，本申请实施例提供的显示面板1000可以包括如上述实施例提供的栅极驱动电路10。

需要说明的是，栅极驱动电路10可以位于显示面板1000的一侧，也可以位于显示面板1000的两侧。即，栅极驱动电路10所应用的显示面板1000可以采取单边扫描(或称单边驱动)方式，也可以采取双边扫描(或称双边驱动)方式，还可以采取交叉扫描方式，本申请实施例对此不作限定。图14以栅极驱动电路10位于显示面板1000的一侧为例进行示出。

根据本申请的一些实施例，可选地，显示面板在目标刷新频率时，显示面板的一个画面刷新周期包括刷新帧和保持帧。在刷新帧，显示面板中的像素电路的目标节点的电位刷新，目标节点包括但不限于像素电路中的驱动晶体管的栅极。在保持帧，显示面板中的像素电路的目标节点的电位不刷新。由于保持帧中的像素电路的目标节点的电位不刷新，所以可以降低功耗。

在保持帧，移位寄存器的输出端OUT可以保持输出第一电平(如低电平)。相应地，目标时间段可以包括保持帧中的至少部分时间段。

即，结合图1所示，在保持帧中的至少部分时间段，耦合模块102可以在可变电位V1的作用下发生耦合而拉高栅极驱动信号的电位。

在保持帧中的至少部分时间段，通过耦合模块耦合改变栅极驱动信号的电位，如可以使得栅极驱动信号的电位与像素电路中的目标晶体管的理想关断状态对应的栅极电压相同或相近，从而可以较好的关断像素电路中的目标晶体管，减小目标晶体管的漏电流，保证像素电路中的驱动晶体管的栅极电位的稳定性，进而改善闪烁现象，提高显示面板的显示质量。

根据本申请的一些实施例，可选地，在刷新帧的第一目标时间段，栅极驱动信号为第一电平。其中，第一目标时间段例如可以包括图11所示实施例中的第一阶段t1和/或第三阶段t3。相应地，目标时间段还可以包括第一目标时间段。

也就是说，结合图1所示，在刷新帧输出第一电平的至少部分阶段，耦合模块102也可以在可变电位V1的作用下发生耦合而改变栅极驱动信号的电位。

图15为本申请实施例提供的移位寄存器的又一种驱动时序示意图。结合图1和图15所示，根据本申请的一些实施例，可选地，一个画面刷新周期H可以包括一个刷新帧H1和至少一个保持帧H2。

考虑到耦合模块102通过耦合拉高栅极驱动信号的电位之后，随着时间的增长，栅极驱动信号的电位可以会降低，进而导致目标晶体管的漏电流增大。因此，在一些实施例中，在目标刷新频率下的一个画面刷新周期H内，一个移位寄存器100中的耦合模块102可以在可变电位V1的作用下多次耦合。即，在目标刷新频率下的一个画面刷新周期H内，可以通过耦合模块102的耦合多次拉高栅极驱动信号的电位，如每隔一段时间拉高一次栅极驱动信号的电位。

如此，在目标刷新频率下的一个画面刷新周期H内，一个移位寄存器100中的耦合模块102在可变电位V1的作用下多次耦合，可以有效避免栅极驱动信号的电位随时间的增长而降低，进而使得栅极驱动信号的电位维持在与像素电路中的目标晶体管的理想关断状态对应的栅极电压相同或相近的水平，从而较大程度上减小目标晶体管的漏电流，保证像素电路中的驱动晶体管的栅极电位的稳定性，进而改善闪烁现象，提高显示面板的显示质量。

结合图1和图15所示，根据本申请的一些实施例，可选地，一个画面刷新周期H可以包括一个刷新帧H1和M个保持帧H2，M≥1且M为整数。图15以M＝2为例进行示意，但是M也可以为其他数值。在目标刷新频率下的一个保持帧H2内，耦合模块102可以在可变电位V1的作用下发生至少一次耦合。即，在每个保持帧H2，耦合模块102均可以发生至少一次耦合，从而拉高栅极驱动信号的电位。

如此，可以保证在每个保持帧H2内，栅极驱动信号的电位均能够维持在与像素电路中的目标晶体管的理想关断状态对应的栅极电压相同或相近的水平，从而较大程度上减小在各个保持帧H2内的目标晶体管的漏电流，保证像素电路中的驱动晶体管的栅极电位的稳定性，进而改善闪烁现象，提高显示面板的显示质量。

图16为本申请实施例提供的显示面板中的像素电路的一种电路示意图。结合图14和图16所示，根据本申请的一些实施例，可选地，显示面板1000可以包括像素电路160，像素电路160可以包括驱动模块161和第一复位模块162。

驱动模块161的控制端与第一节点ND1电连接，驱动模块161的第一端与第二节点ND2电连接，驱动模块161的第二端与第三节点ND3电连接。

第一复位模块162的控制端与第一扫描信号线S1电连接，第一复位模块162的第一端与第一参考电压信号线Vref1电连接，第一复位模块162的第二端与第一节点ND1电连接，第一复位模块162用于在第一扫描信号线S1的控制下导通，将第一参考电压信号线Vref1的第一参考电压信号传输至第一节点ND1，以对第一节点ND1进行复位。

在一些实施例中，移位寄存器100的输出端OUT可以通过第一扫描信号线S1与第一复位模块162的控制端电连接。也就是说，移位寄存器100的输出端OUT输出的栅极控制信号可以用于控制第一复位模块162导通/关断。

在一些具体的实施例中，驱动模块161可以包括驱动晶体管M1，第一复位模块162可以包括第一复位晶体管M2。示例性地，第一复位晶体管M2可以为N型晶体管。上文所述的目标晶体管可以包括第一复位晶体管M2。由此，可以减小第一复位晶体管M2的漏电流。

结合图14和图16所示，根据本申请的一些实施例，可选地，像素电路可以包括阈值补偿模块163，阈值补偿模块163的控制端与第二扫描信号线S2电连接，阈值补偿模块163的第一端与第一节点ND1电连接，阈值补偿模块163的第二端与第三节点ND3电连接，阈值补偿模块163用于在第二扫描信号线S2的控制下导通，连通第一节点ND1与第二节点ND2，用于实现驱动模块161的阈值电压的补偿。

在一些实施例中，移位寄存器100的输出端OUT可以通过第二扫描信号线S2与阈值补偿模块163的控制端电连接。也就是说，移位寄存器100的输出端OUT输出的栅极控制信号可以用于控制阈值补偿模块163导通/关断。

在一些具体的实施例中，阈值补偿模块163可以包括阈值补偿晶体管M3。示例性地，阈值补偿晶体管M3可以为N型晶体管。上文所述的目标晶体管可以包括阈值补偿晶体管M3。由此，可以减小阈值补偿晶体管M3的漏电流。

如图16所示，根据本申请的一些实施例，可选地，像素电路160还可以包括数据写入晶体管M4、第二复位晶体管M5、第一发光控制晶体管M6、第二发光控制晶体管M7和存储电容Cst。各个晶体管和存储电容的连接方式请参见图16，在此不再赘述。

需要说明的是，图16以像素电路160为7T1C像素电路进行示意，但是像素电路160不限于7T1C像素电路，也可以是其他类型的像素电路，如8T1C像素电路、9T1C像素电路等。

基于上述实施例提供的显示面板，相应地，本申请还提供了一种显示装置，包括本申请提供的显示面板。请参考图17，图17为本申请实施例提供的显示装置的一种结构示意图。图17提供的显示装置170包括本申请上述任一实施例提供的显示面板1000。图17实施例例如以手机为例，对显示装置170进行说明，可以理解的是，本申请实施例提供的显示装置，可以是可穿戴产品、电脑、电视、车载显示装置等其他具有显示功能的显示装置，本申请对此不作具体限制。本申请实施例提供的显示装置，具有本申请实施例提供的显示面板1000的有益效果，具体可以参考上述各实施例对于显示面板1000的具体说明，本实施例在此不再赘述。

应当理解的是，本申请实施例附图提供的电路的具体结构以及显示面板的时序仅仅是一些示例，并不用于限定本申请。另外，在不矛盾的情况下，本申请提供的上述各实施例可以相互结合。

需要明确的是，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同或相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。

本领域技术人员应能理解，上述实施例均是示例性而非限制性的。在不同实施例中出现的不同技术特征可以进行组合，以取得有益效果。本领域技术人员在研究附图、说明书及权利要求书的基础上，应能理解并实现所揭示的实施例的其他变化的实施例。在权利要求书中，术语“包括”并不排除其他结构；数量涉及“一个”但不排除多个；术语“第一”、“第二”用于标示名称而非用于表示任何特定的顺序。权利要求中的任何附图标记均不应被理解为对保护范围的限制。某些技术特征出现在不同的从属权利要求中并不意味着不能将这些技术特征进行组合以取得有益效果。

Claims (19)

1.一种移位寄存器，其特征在于，包括：

输出模块，所述输出模块与所述移位寄存器的输出端电连接，所述输出模块用于输出栅极驱动信号；

耦合模块，所述耦合模块的第一端与所述移位寄存器的输出端电连接，所述耦合模块的第二端与可变电位电连接，所述耦合模块用于在耦合作用下改变所述栅极驱动信号的电位。

2.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器还包括第一开关模块，所述第一开关模块的控制端与第一控制信号线电连接，所述第一开关模块的第一端与所述移位寄存器的输出端电连接；

所述耦合模块的第一端与所述第一开关模块的第二端电连接；

所述栅极驱动信号为第一电平的至少部分时间段为目标时间段，在目标刷新频率下的所述目标时间段，所述第一开关模块在所述第一控制信号线的控制下导通，所述耦合模块在所述可变电位的作用下发生耦合而拉高所述栅极驱动信号的电位。

3.根据权利要求2所述的移位寄存器，其特征在于，所述移位寄存器还包括：

第二开关模块，所述第二开关模块的控制端与所述移位寄存器的输出端电连接，所述第二开关模块的第一端与第一电源电压信号线电连接；

第三开关模块，所述第三开关模块的控制端与所述第二开关模块的第二端电连接，所述第三开关模块的第一端与所述移位寄存器的输出端电连接，所述第三开关模块的第二端与所述第一开关模块的第一端电连接；

在所述目标刷新频率下的所述目标时间段，所述第二开关模块在所述移位寄存器的输出端输出的所述栅极驱动信号的控制下导通，所述第一电源电压信号线的第一电源电压信号通过所述第二开关模块传输至所述第三开关模块的控制端，所述第三开关模块导通，所述栅极驱动信号通过所述第三开关模块和所述第一开关模块传输至所述耦合模块的第一端。

4.根据权利要求3所述的移位寄存器，其特征在于，所述第一电源电压信号的电压值大于0V，所述第一开关模块和所述第三开关模块为N型晶体管；

或者，所述第一电源电压信号的电压值小于0V，所述第一开关模块和所述第三开关模块为P型晶体管。

5.根据权利要求2所述的移位寄存器，其特征在于，所述移位寄存器还包括：

第二开关模块，所述第二开关模块的控制端和所述第二开关模块的第一端均与所述移位寄存器的输出端电连接，所述第二开关模块的第二端与所述第一开关模块的第一端电连接；

在所述目标刷新频率下的所述目标时间段，所述第二开关模块在所述移位寄存器的输出端输出的所述栅极驱动信号的控制下导通，所述栅极驱动信号通过所述第二开关模块和所述第一开关模块传输至所述耦合模块的第一端。

6.根据权利要求5所述的移位寄存器，其特征在于，所述第二开关模块为P型晶体管，所述第一开关模块为N型晶体管或者P型晶体管。

7.根据权利要求1所述的移位寄存器，其特征在于，所述输出模块包括：

第一输出单元，所述第一输出单元的控制端与第一控制节点电连接，所述第一输出单元的第一端与第二电源电压信号线电连接，所述第一输出单元的第二端与所述移位寄存器的输出端电连接；

第二输出单元，所述第二输出单元的控制端与第二控制节点电连接，所述第二输出单元的第一端与第一时钟信号线电连接，所述第二输出单元的第二端与所述移位寄存器的输出端电连接；

第一控制单元，电连接于所述第二控制节点、所述第二电源电压信号线、所述第一控制节点、正向扫描线、反向扫描线、第二时钟信号线、第三时钟信号线和第三电源电压信号线，用于在所述第二控制节点的控制下，将所述第二电源电压信号线的第二电源电压信号写入所述第一控制节点，以及在所述正向扫描线和所述第二时钟信号线的控制下，将所述第三电源电压信号线的第三电源电压信号写入所述第一控制节点；

第二控制单元，电连接于所述正向扫描线、所述反向扫描线、所述移位寄存器的第一输入端、所述移位寄存器的第二输入端、所述第一控制节点、所述第二控制节点和所述第二电源电压信号线，用于在所述第一控制节点的控制下，将所述第二电源电压信号线的第二电源电压信号写入所述第二控制节点，以及在所述移位寄存器的第二输入端的控制下，将所述正向扫描线的正向扫描信号写入所述第二控制节点，在所述移位寄存器的第一输入端的控制下，将所述反向扫描线的反向扫描信号写入所述第二控制节点。

8.根据权利要求7所述的移位寄存器，其特征在于，

所述第一控制单元包括第一开关器件、第二开关器件、第三开关器件和第四开关器件，其中：

所述第一开关器件的控制端与所述第二控制节点电连接，所述第一开关器件的第一端与所述第二电源电压信号线电连接，所述第一开关器件的第二端与所述第一控制节点电连接，用于在所述第二控制节点的控制下，将所述第二电源电压信号线的第二电源电压信号写入所述第一控制节点；

所述第二开关器件的控制端与所述正向扫描线电连接，所述第二开关器件的第一端与所述第二时钟信号线电连接；

所述第三开关器件的控制端与所述反向扫描线电连接，所述第三开关器件的第一端与所述第三时钟信号线电连接；

所述第四开关器件的控制端分别与所述第二开关器件的第二端和所述第三开关器件的第二端电连接，所述第四开关器件的第一端与所述第三电源电压信号线电连接，所述第四开关器件的第二端与所述第一控制节点电连接；

所述第二控制单元包括第五开关器件、第六开关器件和第七开关器件，其中：

所述第五开关器件的控制端与所述移位寄存器的第二输入端电连接，所述第五开关器件的第一端与所述正向扫描线电连接，所述第五开关器件的第二端与所述第二控制节点电连接，用于在所述移位寄存器的第二输入端的控制下，将所述正向扫描线的正向扫描信号写入所述第二控制节点；

所述第六开关器件的控制端与所述移位寄存器的第一输入端电连接，所述第六开关器件的第一端与所述反向扫描线电连接，所述第六开关器件的第二端与所述第二控制节点电连接，用于在所述移位寄存器的第一输入端的控制下，将所述反向扫描线的反向扫描信号写入所述第二控制节点；

所述第七开关器件的控制端与所述第一控制节点电连接，所述第七开关器件的第一端与所述第二电源电压信号线电连接，所述第七开关器件的第二端与所述第二控制节点电连接，用于在所述第一控制节点的控制下，将所述第二电源电压信号线的第二电源电压信号写入所述第二控制节点。

9.根据权利要求8所述的移位寄存器，其特征在于，所述移位寄存器还包括：

第八开关器件，所述第八开关器件的控制端与所述第三电源电压信号线电连接，所述第八开关器件的第一端与所述第二控制节点电连接，所述第八开关器件的第二端与所述第二输出单元的控制端电连接；

第一耦合单元，所述第一耦合单元的第一端与所述第二输出单元的控制端电连接，所述第一耦合单元的第二端与所述移位寄存器的输出端电连接；

第一存储单元，所述第一存储单元的第一端与所述第二电源电压信号线电连接，所述第一存储单元的第二端与所述第一控制节点电连接。

10.根据权利要求8或9所述的移位寄存器，其特征在于，所述移位寄存器应用于显示面板，在所述目标刷新频率时，所述显示面板的工作过程至少包括刷新帧；

所述刷新帧包括第一阶段、第二阶段和第三阶段；

在所述第一阶段，所述第五开关器件在所述移位寄存器的第二输入端的控制下导通，将所述正向扫描线的使能电平写入所述第二控制节点，所述第一开关器件在所述第二控制节点的使能电平的控制下导通，将所述第二电源电压信号线的非使能电平写入所述第一控制节点，所述第一输出单元在所述第一控制节点的非使能电平的控制下关断，所述第二输出单元在所述第二控制节点的使能电平的控制下导通，将所述第一时钟信号线的低电平传输至所述移位寄存器的输出端；

在所述第二阶段，所述第二控制节点维持使能电平，所述第一控制节点维持非使能电平，所述第一输出单元在所述第一控制节点的非使能电平的控制下关断，所述第二输出单元在所述第二控制节点的使能电平的控制下导通，将所述第一时钟信号线的高电平传输至所述移位寄存器的输出端；

在所述第三阶段，所述第六开关器件在所述移位寄存器的第一输入端的控制下，将所述反向扫描线的非使能电平写入所述第二控制节点，所述第二开关器件在所述正向扫描线的控制下导通，将所述第二时钟信号线的使能电平传输至所述第四开关器件的控制端，所述第四开关器件导通，将所述第三电源电压信号线的使能电平写入所述第一控制节点，所述第一输出单元在所述第一控制节点的使能电平的控制下导通，将所述第二电源电压信号线的低电平传输至所述移位寄存器的输出端，所述第二输出单元在所述第二控制节点的非使能电平的控制下关断。

11.一种驱动方法，其特征在于，应用于如权利要求1-10中任一项所述的移位寄存器，所述驱动方法包括：

在输出栅极驱动信号时，控制所述可变电位的电位发生变化，以使所述耦合模块发生耦合而改变所述栅极驱动信号的电位。

12.一种栅极驱动电路，其特征在于，包括如权利要求1-10中任一项所述的移位寄存器。

13.一种显示面板，其特征在于，包括如权利要求12所述的栅极驱动电路。

14.根据权利要求13所述的显示面板，其特征在于，所述显示面板在所述目标刷新频率时，所述显示面板的一个画面刷新周期包括刷新帧和保持帧，在所述刷新帧，所述显示面板中的像素电路的目标节点的电位刷新，在所述保持帧，所述显示面板中的像素电路的目标节点的电位不刷新；

所述目标时间段包括所述保持帧中的至少部分时间段。

15.根据权利要求14所述的显示面板，其特征在于，在所述刷新帧的第一目标时间段，所述栅极驱动信号为所述第一电平，所述目标时间段还包括所述第一目标时间段。

16.根据权利要求14所述的显示面板，其特征在于，在所述目标刷新频率下的一个所述画面刷新周期内，一个所述移位寄存器中的所述耦合模块在所述可变电位的作用下多次耦合。

17.根据权利要求16所述的显示面板，其特征在于，一个所述画面刷新周期包括一个所述刷新帧和M个所述保持帧，M≥1且M为整数，在所述目标刷新频率下的一个所述保持帧内，所述耦合模块在所述可变电位的作用下发生至少一次耦合。

18.根据权利要求13所述的显示面板，其特征在于，所述显示面板包括像素电路，所述像素电路包括：

驱动模块，所述驱动模块的控制端与第一节点电连接，所述驱动模块的第一端与第二节点电连接，所述驱动模块的第二端与第三节点电连接；

第一复位模块，所述第一复位模块的控制端与第一扫描信号线电连接，所述第一复位模块的第一端与第一参考电压信号线电连接，所述第一复位模块的第二端与所述第一节点电连接，所述第一复位模块用于在所述第一扫描信号线的控制下导通，将所述第一参考电压信号线的第一参考电压信号传输至所述第一节点，以对所述第一节点进行复位；

所述移位寄存器的输出端通过所述第一扫描信号线与所述第一复位模块的控制端电连接。

19.根据权利要求13所述的显示面板，其特征在于，所述移位寄存器应用于显示面板，所述显示面板包括像素电路，所述像素电路包括：

驱动模块，所述驱动模块的控制端与第一节点电连接，所述驱动模块的第一端与第二节点电连接，所述驱动模块的第二端与第三节点电连接；

阈值补偿模块，所述阈值补偿模块的控制端与第二扫描信号线电连接，所述阈值补偿模块的第一端与所述第一节点电连接，所述阈值补偿模块的第二端与所述第三节点电连接，所述阈值补偿模块用于在所述第二扫描信号线的控制下导通，连通所述第一节点与所述第三节点；

所述移位寄存器的输出端通过所述第二扫描信号线与所述阈值补偿模块的控制端电连接。