CN117034856B - 等效传热系数确定方法、装置、电子设备及存储介质 - Google Patents
等效传热系数确定方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN117034856B CN117034856B CN202311301869.5A CN202311301869A CN117034856B CN 117034856 B CN117034856 B CN 117034856B CN 202311301869 A CN202311301869 A CN 202311301869A CN 117034856 B CN117034856 B CN 117034856B
- Authority
- CN
- China
- Prior art keywords
- array
- heat transfer
- array structure
- transfer coefficient
- formula
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 187
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000003860 storage Methods 0.000 title claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 118
- 238000004364 calculation method Methods 0.000 claims abstract description 84
- 230000004927 fusion Effects 0.000 claims abstract description 32
- 238000000547 structure data Methods 0.000 claims abstract description 29
- 238000004088 simulation Methods 0.000 claims abstract description 21
- 230000000737 periodic effect Effects 0.000 claims description 134
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 229910003460 diamond Inorganic materials 0.000 claims description 19
- 239000010432 diamond Substances 0.000 claims description 19
- 238000004590 computer program Methods 0.000 claims description 12
- 230000015654 memory Effects 0.000 claims description 10
- 238000012545 processing Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 107
- 238000010586 diagram Methods 0.000 description 18
- 239000002131 composite material Substances 0.000 description 7
- 238000003491 array Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 238000013316 zoning Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/10—Geometric CAD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/08—Thermal analysis or thermal optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Architecture (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Investigating Or Analyzing Materials Using Thermal Means (AREA)
Abstract
本发明提供了一种等效传热系数确定方法、装置、电子设备及存储介质，涉及热仿真技术领域，本发明获取3DIC芯片的阵列结构数据，该阵列结构数据包括每个阵列结构的几何参数数据和材料参数数据；然后根据阵列结构数据、预设的物理公式和预设的传热系数融合经验公式，对每个阵列结构进行分区域、分层的等效传热系数计算，得到3DIC芯片对应的等效传热系数数据，以基于等效传热系数数据进行3DIC芯片的热仿真；其中，物理公式包括串联热阻模型公式和并联热阻模型公式。这样通过融合传热系数融合经验公式结合串联热阻模型公式和并联热阻模型公式，对3DIC芯片的不同区域、不同芯片层进行传热系数等效处理，提高了等效传热系数的计算精度。
Description
技术领域
本发明涉及热仿真技术领域，尤其是涉及一种等效传热系数确定方法、装置、电子设备及存储介质。
背景技术
在3DIC芯片中存在一些周期性排列的单层、多层结构，如Bump（金属凸点）阵列、TSV（硅通孔）阵列、Hybrid Bonding（低温混合键合技术）阵列等。如何简化并准确处理这些阵列结构的等效材料属性，对于3DIC芯片的热仿真是非常重要的。良好的几何结构的简化处理既可以加速计算，又可以保持计算精度。
在确定等效传热系数时，现有的技术通常采用Maxwell-Eucken模型、EMT模型、串联热阻模型、并联热阻模型、拟合公式或经验公式等，然而这些方法均无法满足3DIC芯片热仿真时的计算精度需求。
发明内容
本发明的目的在于提供一种等效传热系数确定方法、装置、电子设备及存储介质，以提高等效传热系数的计算精度。
第一方面，本发明实施例提供了一种等效传热系数确定方法，包括：
获取3DIC芯片的阵列结构数据，所述阵列结构数据包括每个阵列结构的几何参数数据和材料参数数据；
根据所述阵列结构数据、预设的物理公式和预设的传热系数融合经验公式，对每个所述阵列结构进行分区域、分层的等效传热系数计算，得到所述3DIC芯片对应的等效传热系数数据，以基于所述等效传热系数数据进行所述3DIC芯片的热仿真；其中，所述物理公式包括串联热阻模型公式和并联热阻模型公式；所述等效传热系数数据包括每个所述阵列结构在相应芯片层的每个阵列区域下的等效传热系数。
进一步地，所述几何参数数据包括排列方式、覆盖范围、涉及的芯片层、阵元的尺寸和周期单元的尺寸；材料参数数据包括阵元材料的导热系数和周围材料的导热系数；所述根据所述阵列结构数据、预设的物理公式和预设的传热系数融合经验公式，对每个所述阵列结构进行分区域、分层的等效传热系数计算，得到所述3DIC芯片对应的等效传热系数数据，包括：
对于每个所述阵列结构，根据该阵列结构的覆盖范围和涉及的芯片层，确定该阵列结构在相应芯片层的至少一个阵列区域；
根据该阵列结构的排列方式和与阵元的尺寸对应的阵元形状，确定该阵列结构对应的目标计算公式；其中，所述目标计算公式包括厚度方向计算公式和周期单元面内计算公式，所述周期单元面内计算公式包括周期单元长度方向的第一串联热阻模型公式、周期单元长度方向的第一并联热阻模型公式、周期单元宽度方向的第二串联热阻模型公式、周期单元宽度方向的第二并联热阻模型公式和与阵元形状有关的传热系数融合经验公式；
根据所述目标计算公式，以及该阵列结构的阵元的尺寸、周期单元的尺寸、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，计算得到该阵列结构在相应芯片层的每个阵列区域下的等效传热系数。
进一步地，所述根据所述目标计算公式，以及该阵列结构的阵元的尺寸、周期单元的尺寸、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，计算得到该阵列结构在相应芯片层的每个阵列区域下的等效传热系数，包括：
根据该阵列结构中阵元的尺寸和周期单元的尺寸，确定该阵列结构中周期单元的面积和阵元的面积；
当该阵列结构的排列方式为矩形排列时，通过如下第一厚度方向计算公式计算得到该阵列结构在相应芯片层的每个阵列区域下厚度方向的等效传热系数：
；
其中，是周期单元的面积，是阵元的面积，是阵元材料的导热系数，是周围材料的导热系数；
当该阵列结构的排列方式为菱形排列时，通过如下第二厚度方向计算公式计算得到该阵列结构在相应芯片层的每个阵列区域下厚度方向的等效传热系数：
；
其中，和分别是两种阵元的面积，和是两种阵元材料的导热系数。
进一步地，所述几何参数数据还包括芯片层的厚度；所述根据所述目标计算公式，以及该阵列结构的阵元的尺寸、周期单元的尺寸、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，计算得到该阵列结构在相应芯片层的每个阵列区域下的等效传热系数，包括：
将该阵列结构的阵元的尺寸、周期单元的尺寸、相应芯片层的厚度、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，代入该阵列结构对应的第一串联热阻模型公式和预设的导热系数热阻转换公式，计算得到该阵列结构在相应芯片层的每个阵列区域下周期单元长度方向的第一导热系数；
将该阵列结构的阵元的尺寸、周期单元的尺寸、相应芯片层的厚度、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，代入该阵列结构对应的第一并联热阻模型公式和所述导热系数热阻转换公式，计算得到该阵列结构在相应芯片层的每个阵列区域下周期单元长度方向的第二导热系数；
将该阵列结构在相应芯片层的每个阵列区域下周期单元长度方向的第一导热系数和第二导热系数，代入该阵列结构对应的传热系数融合经验公式，计算得到该阵列结构在相应芯片层的每个阵列区域下周期单元长度方向的等效传热系数。
进一步地，所述几何参数数据还包括芯片层的厚度；所述根据所述目标计算公式，以及该阵列结构的阵元的尺寸、周期单元的尺寸、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，计算得到该阵列结构在相应芯片层的每个阵列区域下的等效传热系数，包括：
将该阵列结构的阵元的尺寸、周期单元的尺寸、相应芯片层的厚度、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，代入该阵列结构对应的第二串联热阻模型公式和预设的导热系数热阻转换公式，计算得到该阵列结构在相应芯片层的每个阵列区域下周期单元宽度方向的第三导热系数；
将该阵列结构的阵元的尺寸、周期单元的尺寸、相应芯片层的厚度、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，代入该阵列结构对应的第二并联热阻模型公式和所述导热系数热阻转换公式，计算得到该阵列结构在相应芯片层的每个阵列区域下周期单元宽度方向的第四导热系数；
将该阵列结构在相应芯片层的每个阵列区域下周期单元宽度方向的第三导热系数和第四导热系数，代入该阵列结构对应的传热系数融合经验公式，计算得到该阵列结构在相应芯片层的每个阵列区域下周期单元宽度方向的等效传热系数。
进一步地，定义x方向为周期单元长度方向，y方向为周期单元宽度方向；
当该阵列结构的排列方式为矩形排列时，所述第一串联热阻模型公式为：
；
当该阵列结构的排列方式为矩形排列时，所述第一并联热阻模型公式为：
；
当该阵列结构的排列方式为菱形排列时，所述第一串联热阻模型公式为：
；
当该阵列结构的排列方式为菱形排列时，所述第一并联热阻模型公式为：
；
当该阵列结构的阵元形状为椭圆形时，x方向的所述传热系数融合经验公式为：
；
当该阵列结构的阵元形状为矩形时，x方向的所述传热系数融合经验公式为：
；
其中，是x方向的总热阻，是周期单元的长度，是周期单元的宽度，是周围材料的导热系数，是阵元材料的导热系数，是在x方向的切片长度，是在y方向的切片长度，是切片后周围材料的长度，是切片后阵元的长度，是芯片层的厚度，和是两种阵元材料的导热系数，和是切片后两种阵元的长度，是基于第一串联热阻模型公式计算得到的x方向的导热系数，是基于第一并联热阻模型公式计算得到的x方向的导热系数。
进一步地，所述阵列结构包括Bump阵列、TSV阵列和Hybrid Bonding阵列中的至少一种。
第二方面，本发明实施例还提供了一种等效传热系数确定装置，包括：
获取模块，用于获取3DIC芯片的阵列结构数据，所述阵列结构数据包括每个阵列结构的几何参数数据和材料参数数据；
计算模块，用于根据所述阵列结构数据、预设的物理公式和预设的传热系数融合经验公式，对每个所述阵列结构进行分区域、分层的等效传热系数计算，得到所述3DIC芯片对应的等效传热系数数据，以基于所述等效传热系数数据进行所述3DIC芯片的热仿真；其中，所述物理公式包括串联热阻模型公式和并联热阻模型公式；所述等效传热系数数据包括每个所述阵列结构在相应芯片层的每个阵列区域下的等效传热系数。
第三方面，本发明实施例还提供了一种电子设备，包括存储器、处理器，所述存储器中存储有可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现第一方面所述方法。
第四方面，本发明实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器运行时执行第一方面所述方法。
本发明实施例提供的等效传热系数确定方法、装置、电子设备及存储介质，在确定3DIC芯片对应的等效传热系数时，先获取3DIC芯片的阵列结构数据，该阵列结构数据包括每个阵列结构的几何参数数据和材料参数数据；然后根据阵列结构数据、预设的物理公式和预设的传热系数融合经验公式，对每个阵列结构进行分区域、分层的等效传热系数计算，得到3DIC芯片对应的等效传热系数数据，以基于等效传热系数数据进行3DIC芯片的热仿真；其中，物理公式包括串联热阻模型公式和并联热阻模型公式；等效传热系数数据包括每个阵列结构在相应芯片层的每个阵列区域下的等效传热系数。这样通过融合传热系数融合经验公式结合串联热阻模型公式和并联热阻模型公式，对3DIC芯片的不同区域、不同芯片层进行传热系数等效处理，提高了等效传热系数的计算精度。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种等效传热系数确定方法的流程示意图；
图2为本发明实施例提供的一种3DIC芯片中矩形排列、椭圆形阵元的TSV阵列沿厚度方向的剖面示意图；
图3为本发明实施例提供的一种3DIC芯片中矩形排列、椭圆形阵元的TSV阵列沿周期单元宽度方向的剖面示意图；
图4为本发明实施例提供的一种矩形排列、椭圆形阵元的阵列结构中的周期单元沿x方向切片的示意图；
图5为本发明实施例提供的一种矩形排列、椭圆形阵元的阵列结构中的周期单元沿y方向切片的示意图；
图6为本发明实施例提供的一种3DIC芯片中矩形排列、椭圆形阵元的阵列结构按不同区域计算的等效传热系数示意图；
图7为本发明实施例提供的一种3DIC芯片中矩形排列、椭圆形阵元的阵列结构按不同芯片层计算的等效传热系数示意图；
图8为本发明实施例提供的一种3DIC芯片中矩形排列、椭圆形阵元的TSV阵列等效后的模型示意图；
图9为本发明实施例提供的一种3DIC芯片中菱形排列、椭圆形阵元的Bump阵列的示意图；
图10为本发明实施例提供的一种菱形排列、椭圆形阵元的Bump阵列的周期单元示意图；
图11为本发明实施例提供的一种矩形排列、矩形阵元的阵列结构的周期单元示意图；
图12为本发明实施例提供的一种3DIC芯片中菱形排列、矩形阵元的Bump阵列的示意图；
图13为本发明实施例提供的一种矩形排列、圆形阵元的Bump阵列的一个周期单元经热仿真得到的热流示意图；
图14为本发明实施例提供的一种不同计算方法下矩形排列、圆形阵元的Bump阵列的等效导热系数误差对比示意图；
图15为本发明实施例提供的一种不同计算方法下菱形排列、圆形阵元的Bump阵列的等效导热系数误差对比示意图；
图16为本发明实施例提供的一种等效传热系数确定装置的结构示意图；
图17为本发明实施例提供的一种电子设备的结构示意图。
具体实施方式
下面将结合实施例对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在3DIC热仿真中，直接对Bump、TSV、Hybrid Bonding等精细结构进行建模仿真的代价是很大的，而这些结构对传热效果的影响是比较明显的。因此，对上述结构的精确的等效建模，对简化后续的热仿真计算是非常必要的。现有的等效热模型处理方法中，拟合公式或经验公式通常只对特定的复合层结构、尺寸能得到准确的等效传热系数；而基于物理公式的等效传热系数计算方法，由于近似模型的局限性，也存在计算误差比较大的问题。基于此，本发明实施例提供的一种等效传热系数确定方法、装置、电子设备及存储介质，提出了一种串联热阻模型+并联热阻模型结合的等效热阻计算方案，结合了物理公式和经验公式方法，可以提高等效传热系数的计算精度。
为便于对本实施例进行理解，首先对本发明实施例所公开的一种等效传热系数确定方法进行详细介绍。
本发明实施例提供了一种等效传热系数确定方法，该方法可以由具有数据处理能力的电子设备执行。参见图1所示的一种等效传热系数确定方法的流程示意图，该方法主要包括如下步骤S102~步骤S104：
步骤S102，获取3DIC芯片的阵列结构数据，该阵列结构数据包括每个阵列结构的几何参数数据和材料参数数据。
上述阵列结构可以包括Bump阵列、TSV阵列和Hybrid Bonding阵列中的至少一种，例如，某个3DIC芯片包括Bump阵列、TSV阵列和Hybrid Bonding阵列三种阵列结构。一个芯片层可以分布一个或多个无区域重叠的阵列结构；Bump阵列和Hybrid Bonding阵列均可以分布在一个芯片层，也均可以分布在无关联的多个芯片层；TSV阵列可以穿过相邻的多个芯片层。需要说明的是，阵列结构并不限于这三种阵列结构之一，也可以采用其他类型的阵列结构。
上述几何参数数据可以包括排列方式、覆盖范围、涉及的芯片层、阵元的尺寸和周期单元的尺寸，还可以包括芯片层的厚度；材料参数数据可以包括阵元材料的导热系数和周围材料的导热系数。不同排列方式对应的周期单元结构不同，排列方式可以包括矩形排列和菱形排列等，矩形排列仅包括一种阵元，菱形排列包括两种阵元，两种阵元的尺寸和/或导热系数不同。阵元形状可以是椭圆形或矩形等，其中，椭圆形包括圆形，矩形包括正方形。
步骤S104，根据阵列结构数据、预设的物理公式和预设的传热系数融合经验公式，对每个阵列结构进行分区域、分层的等效传热系数计算，得到3DIC芯片对应的等效传热系数数据，以基于等效传热系数数据进行3DIC芯片的热仿真；其中，物理公式包括串联热阻模型公式和并联热阻模型公式；等效传热系数数据包括每个阵列结构在相应芯片层的每个阵列区域下的等效传热系数。
在一些可能的实施例中，步骤S104可以通过如下过程实现：对于每个阵列结构，先根据该阵列结构的覆盖范围和涉及的芯片层，确定该阵列结构在相应芯片层的至少一个阵列区域；然后根据该阵列结构的排列方式和与阵元的尺寸对应的阵元形状，确定该阵列结构对应的目标计算公式；其中，目标计算公式包括厚度方向计算公式和周期单元面内计算公式，周期单元面内计算公式包括周期单元长度方向的第一串联热阻模型公式、周期单元长度方向的第一并联热阻模型公式、周期单元宽度方向的第二串联热阻模型公式、周期单元宽度方向的第二并联热阻模型公式和与阵元形状有关的传热系数融合经验公式；进而根据目标计算公式，以及该阵列结构的阵元的尺寸、周期单元的尺寸、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，计算得到该阵列结构在相应芯片层的每个阵列区域下的等效传热系数。
在一种可能的实现方式中，厚度方向的等效传热系数可以通过如下方式计算得到：
根据该阵列结构中阵元的尺寸和周期单元的尺寸，确定该阵列结构中周期单元的面积和阵元的面积；
当该阵列结构的排列方式为矩形排列时，通过如下第一厚度方向计算公式计算得到该阵列结构在相应芯片层的每个阵列区域下厚度方向的等效传热系数：
；
其中，是周期单元的面积，是阵元的面积，是阵元材料的导热系数，是周围材料的导热系数；
当该阵列结构的排列方式为菱形排列时，通过如下第二厚度方向计算公式计算得到该阵列结构在相应芯片层的每个阵列区域下厚度方向的等效传热系数：
；
其中，和分别是两种阵元的面积，和是两种阵元材料的导热系数。
在一种可能的实现方式中，周期单元长度方向的等效传热系数可以通过如下方式计算得到：
1、将该阵列结构的阵元的尺寸、周期单元的尺寸、相应芯片层的厚度、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，代入该阵列结构对应的第一串联热阻模型公式和预设的导热系数热阻转换公式，计算得到该阵列结构在相应芯片层的每个阵列区域下周期单元长度方向的第一导热系数；
2、将该阵列结构的阵元的尺寸、周期单元的尺寸、相应芯片层的厚度、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，代入该阵列结构对应的第一并联热阻模型公式和导热系数热阻转换公式，计算得到该阵列结构在相应芯片层的每个阵列区域下周期单元长度方向的第二导热系数；
3、将该阵列结构在相应芯片层的每个阵列区域下周期单元长度方向的第一导热系数和第二导热系数，代入该阵列结构对应的传热系数融合经验公式，计算得到该阵列结构在相应芯片层的每个阵列区域下周期单元长度方向的等效传热系数。
在一种可能的实现方式中，周期单元宽度方向的等效传热系数可以通过如下方式计算得到：
1、将该阵列结构的阵元的尺寸、周期单元的尺寸、相应芯片层的厚度、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，代入该阵列结构对应的第二串联热阻模型公式和预设的导热系数热阻转换公式，计算得到该阵列结构在相应芯片层的每个阵列区域下周期单元宽度方向的第三导热系数；
2、将该阵列结构的阵元的尺寸、周期单元的尺寸、相应芯片层的厚度、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，代入该阵列结构对应的第二并联热阻模型公式和导热系数热阻转换公式，计算得到该阵列结构在相应芯片层的每个阵列区域下周期单元宽度方向的第四导热系数；
3、将该阵列结构在相应芯片层的每个阵列区域下周期单元宽度方向的第三导热系数和第四导热系数，代入该阵列结构对应的传热系数融合经验公式，计算得到该阵列结构在相应芯片层的每个阵列区域下周期单元宽度方向的等效传热系数。
具体实现时，定义x方向为周期单元长度方向，y方向为周期单元宽度方向，则周期单元面内计算公式包括：
当该阵列结构的排列方式为矩形排列时，第一串联热阻模型公式为：
；
当该阵列结构的排列方式为矩形排列时，第一并联热阻模型公式为：
；
当该阵列结构的排列方式为菱形排列时，第一串联热阻模型公式为：
；
当该阵列结构的排列方式为菱形排列时，第一并联热阻模型公式为：
；
当该阵列结构的阵元形状为椭圆形时，x方向的传热系数融合经验公式为：
；
当该阵列结构的阵元形状为矩形时，x方向的传热系数融合经验公式为：
；
其中，是x方向的总热阻，是周期单元的长度，是周期单元的宽度，是周围材料的导热系数，是阵元材料的导热系数，是在x方向的切片长度，是在y方向的切片长度，是切片后周围材料的长度，是切片后阵元的长度，是芯片层的厚度，和是两种阵元材料的导热系数，和是切片后两种阵元的长度，是基于第一串联热阻模型公式计算得到的x方向的导热系数，是基于第一并联热阻模型公式计算得到的x方向的导热系数。
y方向的第二串联热阻模型公式和第二并联热阻模型公式均可以参照x方向的第一串联热阻模型公式和第一并联热阻模型公式，只需将与交换，将x换成y即可；y方向的传热系数融合经验公式可以参照x方向的传热系数融合经验公式，这里不再赘述。
上述导热系数热阻转换公式可以为：
；
其中，k为导热系数，是周期单元的长度，是周期单元的宽度，R是热阻，是芯片层的厚度。
另外，阵元形状为矩形时，可以对上述第一串联热阻模型公式和第一并联热阻模型公式进行简化，并结合导热系数热阻转换公式，得到x方向的与第一串联热阻模型公式对应的第一导热系数计算公式和x方向的与第一并联热阻模型公式对应的第二导热系数计算公式。需要说明的是，y方向的相应导热系数计算公式可以参照x方向的相应导热系数计算公式，只需将长度与相应宽度交换，将x换成y即可，这里不再赘述。
上述第一导热系数计算公式和第二导热系数计算公式具体如下：
当该阵列结构的排列方式为矩形排列，阵元形状为矩形时，第一导热系数计算公式为：
；
当该阵列结构的排列方式为矩形排列，阵元形状为矩形时，第二导热系数计算公式为：
；
其中，、分别是周期单元的长度和宽度，、分别是阵元的长度和宽度，是周围材料的导热系数，是阵元材料的导热系数。
当该阵列结构的排列方式为菱形排列，阵元形状为矩形时，第一导热系数计算公式为：
；
；
；
当该阵列结构的排列方式为菱形排列，阵元形状为矩形时，第二导热系数计算公式为：
；
其中，、分别是周期单元的长度和宽度，、分别是一种阵元的长度和宽度，、分别是另一种阵元的长度和宽度，是周围材料的导热系数，和是两种阵元材料的导热系数。
需要说明的是，上述物理公式和传热系数融合经验公式均是针对已知的Bump、TSV、Hybrid Bonding等阵列结构得到的，本发明实施例对物理公式和传热系数融合经验公式并不限定，当针对其他阵列结构时，也可以采用其他的公式。
本发明实施例中，在确定3DIC芯片对应的等效传热系数时，先获取3DIC芯片的阵列结构数据，该阵列结构数据包括每个阵列结构的几何参数数据和材料参数数据；然后根据阵列结构数据、预设的物理公式和预设的传热系数融合经验公式，对每个阵列结构进行分区域、分层的等效传热系数计算，得到3DIC芯片对应的等效传热系数数据，以基于等效传热系数数据进行3DIC芯片的热仿真；其中，物理公式包括串联热阻模型公式和并联热阻模型公式；等效传热系数数据包括每个阵列结构在相应芯片层的每个阵列区域下的等效传热系数。这样通过融合传热系数融合经验公式结合串联热阻模型公式和并联热阻模型公式，对3DIC芯片的不同区域、不同芯片层进行传热系数等效处理，提高了等效传热系数的计算精度。
为了便于理解，下面参照图2至图15对上述等效传热系数确定方法进行示例性介绍。
1. 提取3DIC芯片中需要等效建模的Bump、TSV、Hybrid Bonding等阵列结构的几何参数，以及组成这些结构的成分的材料参数。
几何参数主要包括：阵列的覆盖范围，涉及的芯片层，Bump、TSV、Hybrid Bonding等阵元的尺寸以及排列周期（即周期单元）的长、宽。如图2所示，虚线框所示的两个区域范围即为TSV阵列两个区域的覆盖范围；如图3所示，TSV阵列穿过层1、层2、层3和层4共4个芯片层；如图4所示，排列周期的长、宽即为、。阵元的尺寸可以为如图4中圆形阵元的直径或半径，也可以为如图11中矩形阵元的长、宽。
材料参数主要包括：Bump、TSV、Hybrid Bonding等阵元材料的导热系数，以及周围材料（如填充胶Underfill或基底材料）的导热系数。
定义x方向为周期单元长度方向，y方向为周期单元宽度方向，z为厚度方向。
2. 计算矩形排列下厚度方向的等效传热系数，直接代入下述公式中计算（适用于椭圆形阵元和矩形阵元）：
其中，是一个周期单元的面积，是单个Bump、TSV、Hybrid Bonding等阵元的面积，是Bump、TSV、Hybrid Bonding等阵元材料的导热系数，是周围材料的导热系数。
3. 对于面内的等效传热系数，分别将提取的几何参数、材料参数代入到串联热阻模型公式、并联热阻模型公式中，得到导热系数k 1和k 2。
先按串联热阻计算，如图4所示，将域（即周期单元）在x方向切成一片片薄片：
是切片的热阻，
其中，是切片的周围材料长度、是切片的Bump、TSV、Hybrid Bonding等阵元的长度。
则总的x方向热阻为
再由，计算x方向的导热系数。
然后按并联热阻计算，如图5所示，将域在y方向切成一片片薄片：
是切片的热阻，
则总的热阻可由下式计算
再由，计算x方向的导热系数。
4. 将和代入经验公式，得到复合材料等效传热系数。
对于椭圆形Bump、TSV、Hybrid Bonding等阵元，本实施例采用的计算公式为
5. 以同样的方法计算得到复合材料y方向等效传热系数。
6. 得到一个Bump、TSV、Hybrid Bonding阵列区域的等效传热系数的三个分量、、后，组合得到完整的等效传热系数
7. 将上述等效传热系数代入到3DIC热仿真有限元计算模型中，进行热仿真。
图6是按不同区域分别计算的等效传热系数和，其他区域的传热系数为周围材料的传热系数。
对于穿过多层的TSV阵列结构，如图7所示，本实施例采用分别按每一层计算等效传热系数，计算得到。
等效后的模型如图8所示。
上述提到的分区域、分层等效传热系数都是各向异性的，需分别计算、和。
8. 上述方法同样适用于如图9和图10所示菱形排列的情况。
先按串联热阻计算，切片热阻
总的热阻
其中，和是两种Bump、TSV、Hybrid Bonding等阵元材料的导热系数，和是两种切片的Bump、TSV、Hybrid Bonding等阵元的长度。
进而计算得到x方向的导热系数。
然后按并联热阻计算，切片热阻
则总的热阻可由下式计算
进而计算得到x方向的导热系数。
同样地，用经验公式结合两种方式计算的导热系数，得到最后的x方向等效传热系数。本实施例采用以下计算公式：
y方向的等效传热系数用上述同样的方法计算。
z方向的等效传热系数采用下式计算
其中，是一个周期单元的面积，和分别是两种Bump、TSV、Hybrid Bonding等阵元的面积，和是两种Bump、TSV、Hybrid Bonding等阵元材料的导热系数，是周围材料的导热系数。
9. 对于矩形Bump，如图11所示，由于形状规则，等效传热系数可直接由解析式计算得到，串联模型：
并联模型：
用经验公式结合两种方式计算的导热系数，本实施例采用的计算公式：
计算y方向的等效传热系数采用上述相似过程。
10. 对于如图12所示复合形状的等效导热计算，有：
其中
采用经验公式合并结果：
计算y方向的等效传热系数采用上述相似过程。
本发明实施例还对上述等效传热系数确定方法进行了实验验证，具体结果如下：
Bump阵列一个周期单元的有限元仿真的热流，如图13所示；实际的热流方向、热流分布比较复杂，如图14所示，对于传统方法（其中，ME1指Maxwell-Eucken模型，EMT指EMT模型，串联模型指串联热阻模型，并联模型指并联热阻模型），计算误差随着Bump尺寸的增大而增大，本方案采用了两种热阻模型结合的方法，得到的等效传热系数要明显小于传统方法。
菱形排列复合Bump阵列的等效传热系数计算对比（固定Bump1直径，改变Bump2直径），如图15所示，本方案的准确性均高于串联模型和并联模型。
本发明实施例的主要创新在于：
一、综合考虑了芯片平面内的热流方向，结合了两种等效传热系数计算模型，降低了计算误差，并推广到了菱形排列的包含两种Bump的情形。
二、自动对不同的Bump、TSV、Hybrid Bonding区域、涉及的不同层进行等效处理，在保证模型的精度的同时，降低了有限元热仿真模型复杂度。
本发明实施例的关键技术点包括：
1、提出了一种适用于Bump、TSV、Hybrid Bonding等阵列结构的串联热阻、并联热阻复合的等效传热系数计算方法。
2、提出了上述等效传热系数计算方法推广用于菱形复合排列Bump、TSV、HybridBonding等阵列结构的等效传热系数。
3、提出了分区域、分层计算Bump、TSV、Hybrid Bonding等阵列区域的等效传热系数，将等效模型代入到有限元模型中进行热仿真。
对应于上述的等效传热系数确定方法，本发明实施例还提供了一种等效传热系数确定装置。参见图16所示的一种等效传热系数确定装置的结构示意图，该装置包括：
获取模块1601，用于获取3DIC芯片的阵列结构数据，该阵列结构数据包括每个阵列结构的几何参数数据和材料参数数据；
计算模块1602，用于根据阵列结构数据、预设的物理公式和预设的传热系数融合经验公式，对每个阵列结构进行分区域、分层的等效传热系数计算，得到3DIC芯片对应的等效传热系数数据，以基于等效传热系数数据进行3DIC芯片的热仿真；其中，物理公式包括串联热阻模型公式和并联热阻模型公式；等效传热系数数据包括每个阵列结构在相应芯片层的每个阵列区域下的等效传热系数。
进一步地，上述几何参数数据包括排列方式、覆盖范围、涉及的芯片层、阵元的尺寸和周期单元的尺寸；材料参数数据包括阵元材料的导热系数和周围材料的导热系数；计算模块1602具体用于：
对于每个所述阵列结构，根据该阵列结构的覆盖范围和涉及的芯片层，确定该阵列结构在相应芯片层的至少一个阵列区域；
根据该阵列结构的排列方式和与阵元的尺寸对应的阵元形状，确定该阵列结构对应的目标计算公式；其中，所述目标计算公式包括厚度方向计算公式和周期单元面内计算公式，所述周期单元面内计算公式包括周期单元长度方向的第一串联热阻模型公式、周期单元长度方向的第一并联热阻模型公式、周期单元宽度方向的第二串联热阻模型公式、周期单元宽度方向的第二并联热阻模型公式和与阵元形状有关的传热系数融合经验公式；
根据所述目标计算公式，以及该阵列结构的阵元的尺寸、周期单元的尺寸、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，计算得到该阵列结构在相应芯片层的每个阵列区域下的等效传热系数。
进一步地，上述计算模块1602还用于：
根据该阵列结构中阵元的尺寸和周期单元的尺寸，确定该阵列结构中周期单元的面积和阵元的面积；
当该阵列结构的排列方式为矩形排列时，通过如下第一厚度方向计算公式计算得到该阵列结构在相应芯片层的每个阵列区域下厚度方向的等效传热系数：
；
其中，是周期单元的面积，是阵元的面积，是阵元材料的导热系数，是周围材料的导热系数；
当该阵列结构的排列方式为菱形排列时，通过如下第二厚度方向计算公式计算得到该阵列结构在相应芯片层的每个阵列区域下厚度方向的等效传热系数：
；
其中，和分别是两种阵元的面积，和是两种阵元材料的导热系数。
进一步地，上述几何参数数据还包括芯片层的厚度；计算模块1602还用于：
将该阵列结构的阵元的尺寸、周期单元的尺寸、相应芯片层的厚度、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，代入该阵列结构对应的第一串联热阻模型公式和预设的导热系数热阻转换公式，计算得到该阵列结构在相应芯片层的每个阵列区域下周期单元长度方向的第一导热系数；
将该阵列结构的阵元的尺寸、周期单元的尺寸、相应芯片层的厚度、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，代入该阵列结构对应的第一并联热阻模型公式和所述导热系数热阻转换公式，计算得到该阵列结构在相应芯片层的每个阵列区域下周期单元长度方向的第二导热系数；
将该阵列结构在相应芯片层的每个阵列区域下周期单元长度方向的第一导热系数和第二导热系数，代入该阵列结构对应的传热系数融合经验公式，计算得到该阵列结构在相应芯片层的每个阵列区域下周期单元长度方向的等效传热系数。
进一步地，上述几何参数数据还包括芯片层的厚度；计算模块1602还用于：
将该阵列结构的阵元的尺寸、周期单元的尺寸、相应芯片层的厚度、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，代入该阵列结构对应的第二串联热阻模型公式和预设的导热系数热阻转换公式，计算得到该阵列结构在相应芯片层的每个阵列区域下周期单元宽度方向的第三导热系数；
将该阵列结构的阵元的尺寸、周期单元的尺寸、相应芯片层的厚度、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，代入该阵列结构对应的第二并联热阻模型公式和所述导热系数热阻转换公式，计算得到该阵列结构在相应芯片层的每个阵列区域下周期单元宽度方向的第四导热系数；
将该阵列结构在相应芯片层的每个阵列区域下周期单元宽度方向的第三导热系数和第四导热系数，代入该阵列结构对应的传热系数融合经验公式，计算得到该阵列结构在相应芯片层的每个阵列区域下周期单元宽度方向的等效传热系数。
进一步地，定义x方向为周期单元长度方向，y方向为周期单元宽度方向；
当该阵列结构的排列方式为矩形排列时，所述第一串联热阻模型公式为：
；
当该阵列结构的排列方式为矩形排列时，所述第一并联热阻模型公式为：
；
当该阵列结构的排列方式为菱形排列时，所述第一串联热阻模型公式为：
；
当该阵列结构的排列方式为菱形排列时，所述第一并联热阻模型公式为：
；
当该阵列结构的阵元形状为椭圆形时，x方向的所述传热系数融合经验公式为：
；
当该阵列结构的阵元形状为矩形时，x方向的所述传热系数融合经验公式为：
；
其中，是x方向的总热阻，是周期单元的长度，是周期单元的宽度，是周围材料的导热系数，是阵元材料的导热系数，是在x方向的切片长度，是在y方向的切片长度，是切片后周围材料的长度，是切片后阵元的长度，是芯片层的厚度，和是两种阵元材料的导热系数，和是切片后两种阵元的长度，是基于第一串联热阻模型公式计算得到的x方向的导热系数，是基于第一并联热阻模型公式计算得到的x方向的导热系数。
进一步地，上述阵列结构包括Bump阵列、TSV阵列和Hybrid Bonding阵列中的至少一种。
本实施例所提供的等效传热系数确定装置，其实现原理及产生的技术效果和前述等效传热系数确定方法实施例相同，为简要描述，等效传热系数确定装置实施例部分未提及之处，可参考前述等效传热系数确定方法实施例中相应内容。
如图17所示，本发明实施例提供的一种电子设备1700，包括：处理器1701、存储器1702和总线，存储器1702存储有可在处理器1701上运行的计算机程序，当电子设备1700运行时，处理器1701与存储器1702之间通过总线通信，处理器1701执行计算机程序，以实现上述等效传热系数确定方法。
具体地，上述存储器1702和处理器1701能够为通用的存储器和处理器，这里不做具体限定。
本发明实施例还提供了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器运行时执行前面方法实施例中所述的等效传热系数确定方法。该计算机可读存储介质包括：U盘、移动硬盘、只读存储器（Read-Only Memory，简称ROM）、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
在这里示出和描述的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制，因此，示例性实施例的其他示例可以具有不同的值。
附图中的流程图和框图显示了根据本发明的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种等效传热系数确定方法，其特征在于，包括：
获取3DIC芯片的阵列结构数据，所述阵列结构数据包括每个阵列结构的几何参数数据和材料参数数据；
根据所述阵列结构数据、预设的物理公式和预设的传热系数融合经验公式，对每个所述阵列结构进行分区域、分层的等效传热系数计算，得到所述3DIC芯片对应的等效传热系数数据，以基于所述等效传热系数数据进行所述3DIC芯片的热仿真；其中，所述物理公式包括串联热阻模型公式和并联热阻模型公式；所述等效传热系数数据包括每个所述阵列结构在相应芯片层的每个阵列区域下的等效传热系数。
2.根据权利要求1所述的等效传热系数确定方法，其特征在于，所述几何参数数据包括排列方式、覆盖范围、涉及的芯片层、阵元的尺寸和周期单元的尺寸，所述周期单元为阵列结构的阵列单元；材料参数数据包括阵元材料的导热系数和周围材料的导热系数；所述根据所述阵列结构数据、预设的物理公式和预设的传热系数融合经验公式，对每个所述阵列结构进行分区域、分层的等效传热系数计算，得到所述3DIC芯片对应的等效传热系数数据，包括：
对于每个所述阵列结构，根据该阵列结构的覆盖范围和涉及的芯片层，确定该阵列结构在相应芯片层的至少一个阵列区域；
根据该阵列结构的排列方式和与阵元的尺寸对应的阵元形状，确定该阵列结构对应的目标计算公式；其中，所述目标计算公式包括厚度方向计算公式和周期单元面内计算公式，所述周期单元面内计算公式包括周期单元长度方向的第一串联热阻模型公式、周期单元长度方向的第一并联热阻模型公式、周期单元宽度方向的第二串联热阻模型公式、周期单元宽度方向的第二并联热阻模型公式和与阵元形状有关的传热系数融合经验公式；
根据所述目标计算公式，以及该阵列结构的阵元的尺寸、周期单元的尺寸、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，计算得到该阵列结构在相应芯片层的每个阵列区域下的等效传热系数。
3.根据权利要求2所述的等效传热系数确定方法，其特征在于，所述根据所述目标计算公式，以及该阵列结构的阵元的尺寸、周期单元的尺寸、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，计算得到该阵列结构在相应芯片层的每个阵列区域下的等效传热系数，包括：
根据该阵列结构中阵元的尺寸和周期单元的尺寸，确定该阵列结构中周期单元的面积和阵元的面积；
当该阵列结构的排列方式为矩形排列时，通过如下第一厚度方向计算公式计算得到该阵列结构在相应芯片层的每个阵列区域下厚度方向的等效传热系数：
；
其中，是周期单元的面积，是阵元的面积，是阵元材料的导热系数，是周围材料的导热系数；
当该阵列结构的排列方式为菱形排列时，通过如下第二厚度方向计算公式计算得到该阵列结构在相应芯片层的每个阵列区域下厚度方向的等效传热系数：
；
其中，和分别是该阵列结构中两种阵元的面积，和是该阵列结构中两种阵元材料的导热系数。
4.根据权利要求2所述的等效传热系数确定方法，其特征在于，所述几何参数数据还包括芯片层的厚度；所述根据所述目标计算公式，以及该阵列结构的阵元的尺寸、周期单元的尺寸、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，计算得到该阵列结构在相应芯片层的每个阵列区域下的等效传热系数，包括：
将该阵列结构的阵元的尺寸、周期单元的尺寸、相应芯片层的厚度、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，代入该阵列结构对应的第一串联热阻模型公式和预设的导热系数热阻转换公式，计算得到该阵列结构在相应芯片层的每个阵列区域下周期单元长度方向的第一导热系数；
将该阵列结构的阵元的尺寸、周期单元的尺寸、相应芯片层的厚度、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，代入该阵列结构对应的第一并联热阻模型公式和所述导热系数热阻转换公式，计算得到该阵列结构在相应芯片层的每个阵列区域下周期单元长度方向的第二导热系数；
将该阵列结构在相应芯片层的每个阵列区域下周期单元长度方向的第一导热系数和第二导热系数，代入该阵列结构对应的传热系数融合经验公式，计算得到该阵列结构在相应芯片层的每个阵列区域下周期单元长度方向的等效传热系数。
5.根据权利要求2所述的等效传热系数确定方法，其特征在于，所述几何参数数据还包括芯片层的厚度；所述根据所述目标计算公式，以及该阵列结构的阵元的尺寸、周期单元的尺寸、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，计算得到该阵列结构在相应芯片层的每个阵列区域下的等效传热系数，包括：
将该阵列结构的阵元的尺寸、周期单元的尺寸、相应芯片层的厚度、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，代入该阵列结构对应的第二串联热阻模型公式和预设的导热系数热阻转换公式，计算得到该阵列结构在相应芯片层的每个阵列区域下周期单元宽度方向的第三导热系数；
将该阵列结构的阵元的尺寸、周期单元的尺寸、相应芯片层的厚度、阵元材料的导热系数和在相应芯片层的每个阵列区域中周围材料的导热系数，代入该阵列结构对应的第二并联热阻模型公式和所述导热系数热阻转换公式，计算得到该阵列结构在相应芯片层的每个阵列区域下周期单元宽度方向的第四导热系数；
将该阵列结构在相应芯片层的每个阵列区域下周期单元宽度方向的第三导热系数和第四导热系数，代入该阵列结构对应的传热系数融合经验公式，计算得到该阵列结构在相应芯片层的每个阵列区域下周期单元宽度方向的等效传热系数。
6.根据权利要求2所述的等效传热系数确定方法，其特征在于，定义x方向为周期单元长度方向，y方向为周期单元宽度方向；
当该阵列结构的排列方式为矩形排列时，所述第一串联热阻模型公式为：
；
当该阵列结构的排列方式为矩形排列时，所述第一并联热阻模型公式为：
；
当该阵列结构的排列方式为菱形排列时，所述第一串联热阻模型公式为：
；
当该阵列结构的排列方式为菱形排列时，所述第一并联热阻模型公式为：
；
当该阵列结构的阵元形状为椭圆形时，x方向的所述传热系数融合经验公式为：
；
当该阵列结构的阵元形状为矩形时，x方向的所述传热系数融合经验公式为：
；
其中，是x方向的总热阻，是周期单元的长度，是周期单元的宽度，是周围材料的导热系数，是阵元材料的导热系数，是在x方向的切片长度，是在y方向的切片长度，是切片后周围材料的长度，是切片后阵元的长度，是芯片层的厚度，和是两种阵元材料的导热系数，和是切片后两种阵元的长度，是基于第一串联热阻模型公式和预设的导热系数热阻转换公式计算得到的x方向的导热系数，是基于第一并联热阻模型公式和所述导热系数热阻转换公式计算得到的x方向的导热系数。
7. 根据权利要求1-6中任一项所述的等效传热系数确定方法，其特征在于，所述阵列结构包括Bump阵列、TSV阵列和Hybrid Bonding阵列中的至少一种。
8.一种等效传热系数确定装置，其特征在于，包括：
获取模块，用于获取3DIC芯片的阵列结构数据，所述阵列结构数据包括每个阵列结构的几何参数数据和材料参数数据；
计算模块，用于根据所述阵列结构数据、预设的物理公式和预设的传热系数融合经验公式，对每个所述阵列结构进行分区域、分层的等效传热系数计算，得到所述3DIC芯片对应的等效传热系数数据，以基于所述等效传热系数数据进行所述3DIC芯片的热仿真；其中，所述物理公式包括串联热阻模型公式和并联热阻模型公式；所述等效传热系数数据包括每个所述阵列结构在相应芯片层的每个阵列区域下的等效传热系数。
9.一种电子设备，包括存储器、处理器，所述存储器中存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1-7中任一项所述的等效传热系数确定方法。
10.一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，其特征在于，所述计算机程序被处理器运行时执行权利要求1-7中任一项所述的等效传热系数确定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311301869.5A CN117034856B (zh) | 2023-10-10 | 2023-10-10 | 等效传热系数确定方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311301869.5A CN117034856B (zh) | 2023-10-10 | 2023-10-10 | 等效传热系数确定方法、装置、电子设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117034856A CN117034856A (zh) | 2023-11-10 |
| CN117034856B true CN117034856B (zh) | 2024-01-30 |
Family
ID=88639472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311301869.5A Active CN117034856B (zh) | 2023-10-10 | 2023-10-10 | 等效传热系数确定方法、装置、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117034856B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107451308A (zh) * | 2016-05-31 | 2017-12-08 | 西北工业大学 | 一种复杂复合材料结构等效热传导系数多尺度计算方法 |
| CN109933488A (zh) * | 2017-12-15 | 2019-06-25 | 财团法人工业技术研究院 | 芯片温度计算方法及芯片温度计算装置 |
| CN112464542A (zh) * | 2020-12-22 | 2021-03-09 | 桂林电子科技大学 | 一种电子封装器件等效热导率的计算方法 |
| CN114611285A (zh) * | 2022-03-09 | 2022-06-10 | 全球能源互联网研究院有限公司 | 一种功率器件热阻模型构建方法、装置及存储介质 |
| CN115392043A (zh) * | 2022-09-06 | 2022-11-25 | 华北电力大学（保定） | 一种计及双重传热方向的轴对称电工装备等效热路分析方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8103996B2 (en) * | 2008-06-24 | 2012-01-24 | Cadence Design Systems, Inc. | Method and apparatus for thermal analysis of through-silicon via (TSV) |
| EP2998756B1 (en) * | 2014-09-16 | 2017-07-05 | IMEC vzw | Simulation of photovoltaic modules |
-
2023
- 2023-10-10 CN CN202311301869.5A patent/CN117034856B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107451308A (zh) * | 2016-05-31 | 2017-12-08 | 西北工业大学 | 一种复杂复合材料结构等效热传导系数多尺度计算方法 |
| CN109933488A (zh) * | 2017-12-15 | 2019-06-25 | 财团法人工业技术研究院 | 芯片温度计算方法及芯片温度计算装置 |
| CN112464542A (zh) * | 2020-12-22 | 2021-03-09 | 桂林电子科技大学 | 一种电子封装器件等效热导率的计算方法 |
| CN114611285A (zh) * | 2022-03-09 | 2022-06-10 | 全球能源互联网研究院有限公司 | 一种功率器件热阻模型构建方法、装置及存储介质 |
| CN115392043A (zh) * | 2022-09-06 | 2022-11-25 | 华北电力大学（保定） | 一种计及双重传热方向的轴对称电工装备等效热路分析方法 |
Non-Patent Citations (3)
| Title |
|---|
| Thermal management in TSV based 3D IC Integration: A survey;Sanipini, Venkata Kiran 等;Materials Today: Proceedings 45 (2021);第1742-1746页 * |
| Thermal management of 3D IC integration with TSV (through silicon via);John H. Lau 等;2009 59th Electronic Components and Technology Conference;第635-638页 * |
| 电力电子集成模块用平板热管的传热研究;张良华;余小玲;杨旭;周恩民;冯全科;王兆安;;电子学报(08);第1849-1854页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117034856A (zh) | 2023-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8056027B2 (en) | Characterizing thermomechanical properties of an organic substrate using three-dimensional finite element analysis | |
| Kwok et al. | Four-dimensional printing for freeform surfaces: design optimization of origami and kirigami structures | |
| CN108062432A (zh) | 一种激光选区熔化过程的数值模拟方法 | |
| US9471046B2 (en) | Method for producing a part | |
| Yoon et al. | Extended particle difference method for weak and strong discontinuity problems: part II. Formulations and applications for various interfacial singularity problems | |
| WO2021068527A1 (zh) | 一种足迹引导的高效航空电磁法数值模拟方法 | |
| CN109002632B (zh) | 液冷系统仿真方法及设备 | |
| CN113782116B (zh) | 一种自由曲面热超材料结构及其设计和制备方法 | |
| CN101976281A (zh) | 一种堆叠式三维fpga芯片的稳态热分析方法 | |
| CN102831274A (zh) | 铝合金厚板淬火应力场分布的修正方法 | |
| CN117034856B (zh) | 等效传热系数确定方法、装置、电子设备及存储介质 | |
| TWI450216B (zh) | 邊界元素提取方法及其電腦系統 | |
| CN106570211A (zh) | Tsv转接板等效热导率预测方法及系统 | |
| Ferreira et al. | Reduced-order strategy for meshless solution of plate bending problems with the generalized finite difference method | |
| CN118504520A (zh) | 三维集成电路的热场计算方法、装置及计算机设备 | |
| Ahn et al. | Analysis of circular free edge effect in composite laminates by p-convergent global–local model | |
| Muthu et al. | A comparison of stress intensity factors obtained through crack closure integral and other approaches using eXtended element-free Galerkin method | |
| CN102663152B (zh) | 一种异型蜂窝蒙皮结构的有限元建模方法 | |
| CN103984869A (zh) | 一种预测复合材料热弹性有效属性和局部场的方法 | |
| CN107526859B (zh) | 设计复合零件的外表面以用于生产模具的方法、装置及系统 | |
| Li et al. | Self-adaptive slicing algorithm for 3D printing of FGM components | |
| Ning et al. | A grid generator for 3-D explosion simulations using the staircase boundary approach in Cartesian coordinates based on STL models | |
| WO2015070613A1 (zh) | 一种无线定位的方法及装置 | |
| CN109117493B (zh) | 散热器台架热性能数据处理方法 | |
| CN108536931A (zh) | 基于贪婪算法的三维片上网络中温度传感器的部署方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |