CN117031407A - 用于雷达的时间同步方法和装置 - Google Patents

Abstract

本公开提供了一种用于雷达的时间同步方法和装置，涉及人工智能技术领域，具体为时间同步技术领域，可应用于无人驾驶场景。该方法的一具体实施方式包括：接收现场可编程逻辑门阵列FPGA的定时器报警后发送的同步消息，其中，同步消息包括目标发送时间；接收间隔预设时长后发送的跟踪消息，其中，跟踪消息包括车道延迟时间；基于同步消息和跟踪消息，对雷达的内部时间进行同步。该实施方式提高了雷达内部时间同步的精度。

Description

用于雷达的时间同步方法和装置

技术领域

本公开涉及人工智能技术领域，具体为时间同步技术领域，可应用于无人驾驶场景。

背景技术

自动驾驶汽车又称无人驾驶汽车、电脑驾驶汽车或轮式移动机器人，是一种通过电脑系统实现无人驾驶的智能汽车。自动驾驶汽车依靠人工智能、视觉计算、雷达、监控装置和全球定位系统协同合作，让电脑可以在没有任何人类主动的操作下，自动安全地操作机动车辆。

在自动驾驶汽车的工作过程中，其上安装的雷达需要一个外部CAN FD(Controller Area Network with Flexible Data rate，具有灵活数据速率的控制器局域网)接口来提供同步内部时间的定时。定时的稳定性越高，雷达输出的精度就越高。目前，通常是使用软件实现雷达内部时间同步，其精度约为400us。

发明内容

本公开实施例提出了一种用于雷达的时间同步方法、装置、设备、存储介质以及程序产品。

第一方面，本公开实施例提出了一种用于雷达的时间同步方法，包括：接收现场可编程逻辑门阵列FPGA的定时器报警后发送的同步消息，其中，同步消息包括目标发送时间；接收间隔预设时长后发送的跟踪消息，其中，跟踪消息包括车道延迟时间；基于同步消息和跟踪消息，对雷达的内部时间进行同步。

第二方面，本公开实施例提出了一种用于雷达的时间同步装置，包括：第一接收模块，被配置成接收现场可编程逻辑门阵列FPGA的定时器报警后发送的同步消息，其中，同步消息包括目标发送时间；第二接收模块，被配置成接收间隔预设时长后发送的跟踪消息，其中，跟踪消息包括车道延迟时间；同步模块，被配置成基于同步消息和跟踪消息，对雷达的内部时间进行同步。

第三方面，本公开实施例提出了一种电子设备，包括：至少一个处理器；以及与至少一个处理器通信连接的存储器；其中，存储器存储有可被至少一个处理器执行的指令，指令被至少一个处理器执行，以使至少一个处理器能够执行如第一方面描述的方法。

第四方面，本公开实施例提出了一种存储有计算机指令的非瞬时计算机可读存储介质，计算机指令用于使计算机执行如第一方面描述的方法。

第五方面，本公开实施例提出了一种计算机程序产品，包括计算机程序，计算机程序在被处理器执行时实现如第一方面描述的方法。

本公开实施例提供的用于雷达的时间同步方法，使用FPGA实现雷达内部时间同步。由于FPGA每500ms发送一次同步消息和跟踪消息，因此FPGA可以使用专用电路和高精度晶体振荡器来提高雷达内部时间同步的精度。

应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显。附图用于更好地理解本方案，不构成对本公开的限定。其中：

图1是根据本公开的用于雷达的时间同步方法的一个实施例的流程图；

图2是根据本公开的用于雷达的时间同步方法的又一个实施例的流程图；

图3是可以实现本公开实施例的用于雷达的时间同步方法的时序图；

图4是根据本公开的用于雷达的时间同步装置的一个实施例的结构示意图；

图5是用来实现本公开实施例的用于雷达的时间同步方法的电子设备的框图。

具体实施方式

以下结合附图对本公开的示范性实施例做出说明，其中包括本公开实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本公开的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。

需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。

图1示出了根据本公开的用于雷达的时间同步方法的一个实施例的流程100。该用于雷达的时间同步方法包括以下步骤：

步骤101，接收现场可编程逻辑门阵列FPGA的定时器报警后发送的同步消息。

在本实施例中，用于雷达的时间同步方法的执行主体可以接收FPGA(FieldProgrammable Gate Array，现场可编程逻辑门阵列)的定时器报警后发送的同步消息。

其中，FPGA是在PAL(Programmable Array Logic，可编程阵列逻辑)、GAL(Genericarray Logic，通用阵列逻辑)等可编程器件的基础上进一步发展的产物。它是作为ASIC(Application Specific Integrated Circuit，专用集成电路)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

其中，FPGA每500ms发送一次同步消息和跟踪消息。通常，在FPGA的定时器报警后，可以向雷达的CAN FD接口发送同步消息。随后，雷达的CAN FD接口将同步消息发送给雷达。同步消息可以包括目标发送时间。目标发送时间可以是想要发送同步消息的时间。

步骤102，接收间隔预设时长后发送的跟踪消息。

在本实施例中，上述执行主体可以接收间隔预设时长后发送的跟踪消息。

其中，预设时长可以是预先设定的一个固定时长，为了保证FPGA每次报警时都能发送一次同步消息和跟踪消息，其值一定小于500ms，例如，20ms。跟踪消息可以包括车道延迟时间。

步骤103，基于同步消息和跟踪消息，对雷达的内部时间进行同步。

在本实施例中，上述执行主体可以基于同步消息和跟踪消息，对雷达的内部时间进行同步。

通常，基于同步消息和跟踪消息包含的时间信息和携带的时间信息等，可以计算系统时间，以对雷达的内容时间进行更新。

需要说明的是，在执行用于雷达的时间同步方法之前，可以先进行一系列的初始化操作。例如，FPGA可以先初始化CAN FD控制器，配置CAN FD控制器的波特率、协议版本、工作模式等等，再启动收发器和定时器。其中，收发器用于发送同步消息和跟踪消息。定时器用于每500ms报警一次。

本公开实施例提供的用于雷达的时间同步方法，使用FPGA实现雷达内部时间同步。由于FPGA每500ms发送一次同步消息和跟踪消息，因此FPGA可以使用专用电路和高精度晶体振荡器来提高雷达内部时间同步的精度。

继续参考图2，其示出了根据本公开的用于雷达的时间同步方法的又一个实施例的流程200。该用于雷达的时间同步方法包括以下步骤：

步骤201，接收现场可编程逻辑门阵列FPGA的定时器报警后发送的同步消息。

在本实施例中，用于雷达的时间同步方法的执行主体可以接收FPGA的定时器报警后发送的同步消息。

其中，FPGA是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为ASIC领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

其中，FPGA每500ms发送一次同步消息和跟踪消息。通常，在FPGA的定时器报警后，可以向雷达的CAN FD接口发送同步消息。随后，雷达的CAN FD接口将同步消息发送给雷达。同步消息可以包括目标发送时间s(t0r)。目标发送时间s(t0r)可以是想要发送同步消息的时间。

通常，FPGA的定时器报警响起，FPGA开始组帧，组帧时刻为t0r。ADCU(AutonomousDriving Control Unit，自动驾驶域控制器)可以在t0r时刻记录目标发送时间s(t0r)，并将s(t0r)写入同步消息。

步骤202，记录同步消息的发送时间和接收时间。

在本实施例中，上述执行主体可以记录同步消息的发送时间t1r和接收时间t2r。其中，发送时间t1r是同步消息发送完成的时刻。接收时间t2r是同步消息接收完成的时刻。

通常，ADCU在t1r时刻发送同步消息，并通过底层中断记录同步消息的发送时间t1r。同理，接收端在t2r时刻接收同步消息，并通过底层中断记录同步消息的接收时间t2r。

步骤203，接收间隔预设时长后发送的跟踪消息。

在本实施例中，上述执行主体可以接收间隔预设时长后发送的跟踪消息。

其中，预设时长可以是预先设定的一个固定时长，为了保证FPGA每次报警时都能发送一次同步消息和跟踪消息，其值一定小于500ms，例如，20ms。

其中，跟踪消息可以包括车道延迟时间t4r。车道延迟时间t4r可以是发送时间t1r与FPGA组帧时间t0r的差值。ADCU可以将t4r写入跟踪消息。

步骤204，解析跟踪消息，并记录跟踪消息的解析时间。

在本实施例中，上述执行主体可以解析跟踪消息，并记录跟踪消息的解析时间t3r。

步骤205，基于目标发送时间、发送时间、接收时间、解析时间和车道延迟时间，计算系统时间。

在本实施例中，上述执行主体可以基于目标发送时间s(t0r)、发送时间t1r、接收时间t2r、解析时间t3r和车道延迟时间t4r，计算系统时间t。

其中，将解析时间t3r减去接收时间t2r，再加上目标发送时间s(t0r)和车道延迟时间t4r，得到系统时间t。系统时间t的公式如下：

t＝t3r-t2r+s(t0r)+t4r。

步骤206，基于系统时间，对雷达的内部时间进行更新。

在本实施例中，上述执行主体可以基于系统时间t，对雷达的内部时间进行更新。其中，将系统时间t更新为雷达的内部时间。

从图2中可以看出，与图1对应的实施例相比，本实施例中的用于雷达的时间同步方法突出了时间记录步骤、消息解析步骤和系统时间计算步骤。由此，本实施例描述的方案使用FPGA实现雷达内部时间同步。由于FPGA每500ms发送一次同步消息和跟踪消息，根据与同步消息和跟踪消息相关的时间计算系统时间，提高了系统时间的精度。

为了便于理解，图3示出了可以实现本公开实施例的用于雷达的时间同步方法的时序图。

第一步，FPGA的定时器报警响起，FPGA开始组帧，组帧时刻为t0r。ADCU可以在t0r时刻记录目标发送时间s(t0r)，并将s(t0r)写入同步消息SYNC，即SYNC(s(t0r))。

第二步，发送SYNC(s(t0r))，并记录同步消息SYNC(s(t0r))的发送时间t1r和接收时间t2r。

第三步，计算发送时间t1r与FPGA组帧时间t0r的差值，得到车道延迟时间t4r，并将t4r写入跟踪消息FUP，即FUP(t4r＝t1r-s(t0r))。

第四步，间隔20ms发送FUP(t4r＝t1r-s(t0r))。

第五步，解析FUP(t4r＝t1r-s(t0r))，并记录解析时间t3r。

第六步，计算系统时间t＝t3r-t2r+s(t0r)+t4r，并对雷达的内部时间进行更新。

进一步参考图4，作为对上述各图所示方法的实现，本公开提供了一种用于雷达的时间同步装置的一个实施例，该装置实施例与图1所示的方法实施例相对应，该装置具体可以应用于各种电子设备中。

如图4所示，本实施例的用于雷达的时间同步装置400可以包括：第一接收模块401、第二接收模块402和同步模块403。其中，第一接收模块401，被配置成接收现场可编程逻辑门阵列FPGA的定时器报警后发送的同步消息，其中，同步消息包括目标发送时间；第二接收模块402，被配置成接收间隔预设时长后发送的跟踪消息，其中，跟踪消息包括车道延迟时间；同步模块403，被配置成基于同步消息和跟踪消息，对雷达的内部时间进行同步。

在本实施例中，用于雷达的时间同步装置400中：第一接收模块401、第二接收模块402和同步模块403的具体处理及其所带来的技术效果可分别参考图1对应实施例中的步骤101-103的相关说明，在此不再赘述。

在本实施例的一些可选的实现方式中，用于雷达的时间同步装置400还包括：第一记录模块，被配置成记录同步消息的发送时间和接收时间；第二记录模块，被配置成解析跟踪消息，并记录跟踪消息的解析时间；以及同步模块403包括：计算子模块，被配置成基于目标发送时间、发送时间、接收时间、解析时间和车道延迟时间，计算系统时间；更新子模块，被配置成基于系统时间，对雷达的内部时间进行更新。

在本实施例的一些可选的实现方式中，第一记录模块进一步被配置成：通过底层中断记录同步消息的发送时间和接收时间。

在本实施例的一些可选的实现方式中，车道延迟时间是发送时间与FPGA组帧时间的差值。

在本实施例的一些可选的实现方式中，计算子模块进一步被配置成：将解析时间减去接收时间，再加上目标发送时间和车道延迟时间，得到系统时间。

本公开的技术方案中，所涉及的用户个人信息的获取，存储和应用等，均符合相关法律法规的规定，且不违背公序良俗。

根据本公开的实施例，本公开还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。

图5示出了可以用来实施本公开的实施例的示例电子设备500的示意性框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本公开的实现。

如图5所示，设备500包括计算单元501，其可以根据存储在只读存储器(ROM)502中的计算机程序或者从存储单元508加载到随机访问存储器(RAM)503中的计算机程序，来执行各种适当的动作和处理。在RAM 503中，还可存储设备500操作所需的各种程序和数据。计算单元501、ROM 502以及RAM 503通过总线504彼此相连。输入/输出(I/O)接口505也连接至总线504。

设备500中的多个部件连接至I/O接口505，包括：输入单元506，例如键盘、鼠标等；输出单元507，例如各种类型的显示器、扬声器等；存储单元508，例如磁盘、光盘等；以及通信单元509，例如网卡、调制解调器、无线通信收发机等。通信单元509允许设备500通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。

计算单元501可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元501的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元501执行上文所描述的各个方法和处理，例如用于雷达的时间同步方法。例如，在一些实施例中，用于雷达的时间同步方法可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元508。在一些实施例中，计算机程序的部分或者全部可以经由ROM 502和/或通信单元509而被载入和/或安装到设备500上。当计算机程序加载到RAM 503并由计算单元501执行时，可以执行上文描述的用于雷达的时间同步方法的一个或多个步骤。备选地，在其他实施例中，计算单元501可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行用于雷达的时间同步方法。

本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。

用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。

在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。

为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。

可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)和互联网。

计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，也可以是分布式系统的服务器，或者是结合了区块链的服务器。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开提供的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本公开保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本公开的精神和原则之内所作的修改、等同替换和改进等，均应包含在本公开保护范围之内。

Claims (13)

1.一种用于雷达的时间同步方法，包括：

接收现场可编程逻辑门阵列FPGA的定时器报警后发送的同步消息，其中，所述同步消息包括目标发送时间；

接收间隔预设时长后发送的跟踪消息，其中，所述跟踪消息包括车道延迟时间；

基于所述同步消息和所述跟踪消息，对雷达的内部时间进行同步。

2.根据权利要求1所述的方法，其中，所述方法还包括：

记录所述同步消息的发送时间和接收时间；

解析所述跟踪消息，并记录所述跟踪消息的解析时间；以及

所述基于所述同步消息和所述跟踪消息，对雷达的内部时间进行同步，包括：

基于所述目标发送时间、所述发送时间、所述接收时间、所述解析时间和所述车道延迟时间，计算系统时间；

基于所述系统时间，对所述雷达的内部时间进行更新。

3.根据权利要求2所述的方法，其中，所述记录所述同步消息的发送时间和接收时间，包括：

通过底层中断记录所述同步消息的发送时间和接收时间。

4.根据权利要求1所述的方法，其中，所述车道延迟时间是所述发送时间与FPGA组帧时间的差值。

5.根据权利要求2所述的方法，其中，所述基于所述目标发送时间、所述接收时间、所述解析时间和所述车道延迟时间，计算系统时间，包括：

将所述解析时间减去所述接收时间，再加上所述目标发送时间和所述车道延迟时间，得到所述系统时间。

6.一种用于雷达的时间同步装置，包括：

第一接收模块，被配置成接收现场可编程逻辑门阵列FPGA的定时器报警后发送的同步消息，其中，所述同步消息包括目标发送时间；

第二接收模块，被配置成接收间隔预设时长后发送的跟踪消息，其中，所述跟踪消息包括车道延迟时间；

同步模块，被配置成基于所述同步消息和所述跟踪消息，对雷达的内部时间进行同步。

7.根据权利要求6所述的装置，其中，所述装置还包括：

第一记录模块，被配置成记录所述同步消息的发送时间和接收时间；

第二记录模块，被配置成解析所述跟踪消息，并记录所述跟踪消息的解析时间；以及

所述同步模块包括：

计算子模块，被配置成基于所述目标发送时间、所述发送时间、所述接收时间、所述解析时间和所述车道延迟时间，计算系统时间；

更新子模块，被配置成基于所述系统时间，对所述雷达的内部时间进行更新。

8.根据权利要求7所述的装置，其中，所述第一记录模块进一步被配置成：

通过底层中断记录所述同步消息的发送时间和接收时间。

9.根据权利要求6所述的装置，其中，所述车道延迟时间是所述发送时间与FPGA组帧时间的差值。

10.根据权利要求7所述的装置，其中，所述计算子模块进一步被配置成：

将所述解析时间减去所述接收时间，再加上所述目标发送时间和所述车道延迟时间，得到所述系统时间。

11.一种电子设备，包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-5中任一项所述的方法。

12.一种存储有计算机指令的非瞬时计算机可读存储介质，所述计算机指令用于使所述计算机执行权利要求1-5中任一项所述的方法。

13.一种计算机程序产品，包括计算机程序，所述计算机程序在被处理器执行时实现根据权利要求1-5中任一项所述的方法。