CN117013996A - 一种用于高速接口传输系统的io切换电路及其控制方法 - Google Patents
一种用于高速接口传输系统的io切换电路及其控制方法 Download PDFInfo
- Publication number
- CN117013996A CN117013996A CN202311255583.8A CN202311255583A CN117013996A CN 117013996 A CN117013996 A CN 117013996A CN 202311255583 A CN202311255583 A CN 202311255583A CN 117013996 A CN117013996 A CN 117013996A
- Authority
- CN
- China
- Prior art keywords
- signal
- nmos transistor
- node
- pmos transistor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims abstract description 12
- 101000622137 Homo sapiens P-selectin Proteins 0.000 claims abstract description 24
- 102100023472 P-selectin Human genes 0.000 claims abstract description 24
- 101000873420 Simian virus 40 SV40 early leader protein Proteins 0.000 claims abstract description 24
- 101100421141 Homo sapiens SELENON gene Proteins 0.000 claims abstract description 23
- 102100023781 Selenoprotein N Human genes 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims description 18
- 230000000737 periodic effect Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种用于高速接口传输系统的IO切换电路及其控制方法，包含信号选通控制模块和信号选通模块，根据信号选通控制模块的输入控制信号CTRL1和输入控制信号CTRL2的电平状态，进而控制节点SELN和节点SELP的信号输出状态，最终控制节点SBU1、节点SBU2与信号AUXn、信号AUXp的选通状态。本发明克服了电平转换不兼容的问题，适用于高速接口传输系统应用，具有较高的兼容性。
Description
技术领域
本发明涉及一种IO切换电路及其控制方法，特别是一种用于高速接口传输系统的IO切换电路及其控制方法，属于半导体集成电路技术领域。
背景技术
在高速接口传输系统中，为了降低系统功耗，需要适应更低电平的域工作电压，如原来的3.3V降低至1.8V域工作电压或者更低电压，高速传输接口芯片的电路也需要适配这样的工作条件。然而，其他接口电压，如传输Disport信号的AuX和SBU接口电压不能降低电压，对这类接口来说，需要保留原来的3.3V以便送给Sink端匹配的工作条件。高速接口传输芯片如集成AuX转SBU的MuX switch网络，就会导致电平转换不兼容问题。
因此，需要设计一种用于高速接口传输系统的IO切换电路，以克服电平转换不兼容的问题。
发明内容
本发明所要解决的技术问题是提供一种用于高速接口传输系统的IO切换电路及其控制方法，解决电平转换不兼容问题。
为解决上述技术问题，本发明所采用的技术方案是：
一种用于高速接口传输系统的IO切换电路，其特征在于：包含信号选通控制模块和信号选通模块；
所述信号选通控制模块包含PMOS晶体管Q1、PMOS晶体管Q2、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、NMOS晶体管Q3和NMOS管Q4，PMOS晶体管Q1的漏极与电阻R1的一端连接并与电源VDD连接，PMOS晶体管Q2的漏极与电阻R2的一端连接并与输入信号AUXn连接，PMOS晶体管Q1的栅极与电阻R2的另一端连接，PMOS晶体管Q2的栅极与电阻R1的另一端连接，PMOS晶体管Q1的源极与PMOS晶体管Q2的源极、电阻R3的一端和电阻R5的一端连接，电阻R3的另一端与电阻R4的一端连接于节点SELN，电阻R5的另一端与电阻R6的一端连接于节点SELP，电阻R4的另一端与NMOS晶体管Q3的漏极连接，电阻R6的另一端与NMOS晶体管Q4的漏极连接，NMOS晶体管Q3的栅极连接控制信号CTRL1，NMOS晶体管Q4的栅极连接控制信号CTRL2；
所述信号选通模块包含PMOS晶体管Q11、PMOS晶体管Q12、电阻R11、电阻R12、NMOS晶体管Q13、NMOS晶体管Q14、NMOS晶体管Q15、NMOS晶体管Q16和门逻辑OR1，PMOS晶体管Q11的源极与PMOS晶体管Q12的源极连接于节点AUXn，PMOS晶体管Q11的漏极与NMOS晶体管Q13的漏极连接于节点SBU2，NMOS晶体管Q13的源极与NMOS晶体管Q14的源极、NMOS晶体管Q15的漏极和电阻R11的一端连接，NMOS晶体管Q13的栅极连接输入控制信号CTRL1，NMOS晶体管Q14的栅极连接输入控制信号CTRL2，PMOS晶体管Q12的漏极与NMOS晶体管Q14的漏极连接于节点SBU1，PMOS晶体管Q11的栅极连接输入控制信号SELP，PMOS晶体管Q12的栅极连接输入控制信号SELN，电阻R11的另一端与NMOS晶体管Q16的漏极和栅极连接，NMOS晶体管Q16的源极和电阻R12的一端和门逻辑OR1的输出连接，门逻辑OR1的两个输入分别连接输入控制信号CTRL1和输入控制信号CTRL2，电阻R12的另一端与NMOS晶体管Q15的栅极连接，NMOS晶体管Q15的源极连接信号AUXp。
进一步地，所述PMOS晶体管Q1的源极与衬底连接，PMOS晶体管Q2的源极与衬底连接。
进一步地，所述NMOS晶体管Q3的源极与衬底连接并接地，NMOS晶体管Q4的源极与衬底连接并接地。
进一步地，所述电源VDD为1.8V或者更低电压。
进一步地，所述PMOS晶体管Q11的源极与衬底连接，PMOS晶体管Q12的源极与衬底连接。
进一步地，所述信号AUXn为2.7-3.6V的周期信号，信号AUXp为0-0.4V的周期信号。
进一步地，所述输入控制信号CTRL1和输入控制信号CTRL2为反相信号。
一种控制方法，包含以下步骤：
S1、当输入控制信号CTRL1为高电平，输入控制信号CTRL2为低电平阶段：
1.1、信号AUXn为3.6V时，节点SELN的信号输出为1.6V，节点SELP的信号输出3.6V；节点SELN的信号输出为1.6V，使得PMOS晶体管Q12导通，而NMOS晶体管Q14关断，则节点SBU1输出信号选通信号AUXn，为3.6V；而NMOS晶体管Q13导通，PMOS晶体管Q11处于关断状态；门逻辑QR1输出高电平，NMOS晶体管Q15导通，则节点SBU2输出信号选通信号AUXp，为0.4V；
1.2、AUXn信号为2.7V时，节点SELN的信号输出为1V，节点SELP的信号输出2.7V；节点SELN的信号输出为1V，使得PMOS晶体管Q12导通，而NMOS晶体管Q14关断，则节点SBU1输出信号选通信号AUXn，为2.7V；而NMOS晶体管Q13导通，PMOS晶体管Q11处于关断状态；门逻辑QR1输出高电平，NMOS晶体管Q15导通，则节点SBU2输出信号选通信号AUXp，为0V；
S2、当输入控制信号CTRL1为低电平，输入控制信号CTRL2为高电平阶段：
2.1、信号AUXn为3.6V时，节点SELN的信号输出为3.6V，节点SELP的信号输出1.6V；节点SELP的信号输出为1.6V，使得PMOS晶体管Q11导通，而NMOS晶体管Q13关断，则节点SBU2的输出信号选通信号AUXn，为3.6V；而NMOS晶体管Q14导通，PMOS晶体管Q12处于关断状态；门逻辑QR1输出高电平，NMOS晶体管Q15导通，则节点SBU1输出信号选通信号AUXp，为0.4V；
2.2、信号AUXn为2.7V时，节点SELN的信号输出为2.7V，节点SELP的信号输出1V；节点SELP的信号输出为1V，使得PMOS晶体管Q11导通，而NMOS晶体管Q13关断，则节点SBU2输出信号选通信号AUXn，为2.7V；而NMOS晶体管Q14导通，PMOS晶体管Q12处于关断状态；门逻辑QR1输出高电平，NMOS晶体管Q15导通，则节点SBU1输出信号选通信号AUXp，为0V。
本发明与现有技术相比，具有以下优点和效果：本发明提供了一种用于高速接口传输系统的IO切换电路及其控制方法，可以根据输入控制信号CTRL1和输入控制信号CTRL2实现SBU和AUX的选通切换，克服了电平转换不兼容的问题，适用于高速接口传输系统应用，具有较高的兼容性。
附图说明
图1是本发明的一种用于高速接口传输系统的IO切换电路的示意图。
图2是本发明的信号选通控制模块的电路图。
图3是本发明的信号选通模块的电路图。
图4是本发明的实施例的第一阶段的工作波形图。
图5是本发明的实施例的第二阶段的工作波形图。
具体实施方式
为了详细阐述本发明为达到预定技术目的而所采取的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清晰、完整地描述，显然，所描述的实施例仅仅是本发明的部分实施例，而不是全部的实施例，并且，在不付出创造性劳动的前提下，本发明的实施例中的技术手段或技术特征可以替换，下面将参考附图并结合实施例来详细说明本发明。
如图1所示，本发明的一种用于高速接口传输系统的IO切换电路，包含信号选通控制模块和信号选通模块。
如图2所示，信号选通控制模块包含PMOS晶体管Q1、PMOS晶体管Q2、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、NMOS晶体管Q3和NMOS管Q4，PMOS晶体管Q1的漏极与电阻R1的一端连接并与电源VDD连接，PMOS晶体管Q2的漏极与电阻R2的一端连接并与输入信号AUXn连接，PMOS晶体管Q1的栅极与电阻R2的另一端连接，PMOS晶体管Q2的栅极与电阻R1的另一端连接，PMOS晶体管Q1的源极与PMOS晶体管Q2的源极、电阻R3的一端和电阻R5的一端连接，电阻R3的另一端与电阻R4的一端连接于节点SELN，电阻R5的另一端与电阻R6的一端连接于节点SELP，电阻R4的另一端与NMOS晶体管Q3的漏极连接，电阻R6的另一端与NMOS晶体管Q4的漏极连接，NMOS晶体管Q3的栅极连接控制信号CTRL1，NMOS晶体管Q4的栅极连接控制信号CTRL2。
其中，PMOS晶体管Q1的源极与衬底连接，PMOS晶体管Q2的源极与衬底连接。NMOS晶体管Q3的源极与衬底连接并接地，NMOS晶体管Q4的源极与衬底连接并接地。电源VDD为1.8V或者更低电压。
如图3所示，信号选通模块包含PMOS晶体管Q11、PMOS晶体管Q12、电阻R11、电阻R12、NMOS晶体管Q13、NMOS晶体管Q14、NMOS晶体管Q15、NMOS晶体管Q16和门逻辑OR1，PMOS晶体管Q11的源极与PMOS晶体管Q12的源极连接于节点AUXn，PMOS晶体管Q11的漏极与NMOS晶体管Q13的漏极连接于节点SBU2，NMOS晶体管Q13的源极与NMOS晶体管Q14的源极、NMOS晶体管Q15的漏极和电阻R11的一端连接，NMOS晶体管Q13的栅极连接输入控制信号CTRL1，NMOS晶体管Q14的栅极连接输入控制信号CTRL2，PMOS晶体管Q12的漏极与NMOS晶体管Q14的漏极连接于节点SBU1，PMOS晶体管Q11的栅极连接输入控制信号SELP，PMOS晶体管Q12的栅极连接输入控制信号SELN，电阻R11的另一端与NMOS晶体管Q16的漏极和栅极连接，NMOS晶体管Q16的源极和电阻R12的一端和门逻辑OR1的输出连接，门逻辑OR1的两个输入分别连接输入控制信号CTRL1和输入控制信号CTRL2，电阻R12的另一端与NMOS晶体管Q15的栅极连接，NMOS晶体管Q15的源极连接信号AUXp。
其中，PMOS晶体管Q11的源极与衬底连接，PMOS晶体管Q12的源极与衬底连接。信号AUXn为2.7-3.6V的周期信号，信号AUXp为0-0.4V的周期信号。
输入控制信号CTRL1和输入控制信号CTRL2为反相信号。
一种控制方法，根据信号选通控制模块的输入控制信号CTRL1和输入控制信号CTRL2的电平状态，进而控制节点SELN和节点SELP的信号输出状态，最终控制节点SBU1、节点SBU2与信号AUXn、信号AUXp的选通状态。具体包含以下步骤：
S1、如图4所示，第一阶段：当输入控制信号CTRL1为高电平（1.8V），输入控制信号CTRL2为低电平（0V）阶段：
1.1、信号AUXn为3.6V时，节点SELN的信号输出为1.6V，节点SELP的信号输出3.6V；节点SELN的信号输出为1.6V，使得PMOS晶体管Q12导通，而NMOS晶体管Q14关断，则节点SBU1输出信号选通信号AUXn，为3.6V；而NMOS晶体管Q13导通，PMOS晶体管Q11处于关断状态；门逻辑QR1输出高电平（1.8V），NMOS晶体管Q15导通，则节点SBU2输出信号选通信号AUXp，为0.4V。
1.2、AUXn信号为2.7V时，节点SELN的信号输出为1V，节点SELP的信号输出2.7V；节点SELN的信号输出为1V，使得PMOS晶体管Q12导通，而NMOS晶体管Q14关断，则节点SBU1输出信号选通信号AUXn，为2.7V；而NMOS晶体管Q13导通，PMOS晶体管Q11处于关断状态；门逻辑QR1输出高电平（1.8V），NMOS晶体管Q15导通，则节点SBU2输出信号选通信号AUXp，为0V。
S2、如图5所示，第二阶段：当输入控制信号CTRL1为低电平（0V），输入控制信号CTRL2为高电平（1.8V）阶段：
2.1、信号AUXn为3.6V时，节点SELN的信号输出为3.6V，节点SELP的信号输出1.6V；节点SELP的信号输出为1.6V，使得PMOS晶体管Q11导通，而NMOS晶体管Q13关断，则节点SBU2的输出信号选通信号AUXn，为3.6V；而NMOS晶体管Q14导通，PMOS晶体管Q12处于关断状态；门逻辑QR1输出高电平（1.8V），NMOS晶体管Q15导通，则节点SBU1输出信号选通信号AUXp，为0.4V。
2.2、信号AUXn为2.7V时，节点SELN的信号输出为2.7V，节点SELP的信号输出1V；节点SELP的信号输出为1V，使得PMOS晶体管Q11导通，而NMOS晶体管Q13关断，则节点SBU2输出信号选通信号AUXn，为2.7V；而NMOS晶体管Q14导通，PMOS晶体管Q12处于关断状态；门逻辑QR1输出高电平（1.8V），NMOS晶体管Q15导通，则节点SBU1输出信号选通信号AUXp，为0V。
本发明提供了一种用于高速接口传输系统的IO切换电路及其控制方法，可以根据输入控制信号CTRL1和输入控制信号CTRL2实现SBU和AUX的选通切换，克服了电平转换不兼容的问题，适用于高速接口传输系统应用，具有较高的兼容性。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质，在本发明的精神和原则之内，对以上实施例所作的任何简单的修改、等同替换与改进等，均仍属于本发明技术方案的保护范围之内。
Claims (8)
1.一种用于高速接口传输系统的IO切换电路，其特征在于：包含信号选通控制模块和信号选通模块；
所述信号选通控制模块包含PMOS晶体管Q1、PMOS晶体管Q2、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、NMOS晶体管Q3和NMOS管Q4，PMOS晶体管Q1的漏极与电阻R1的一端连接并与电源VDD连接，PMOS晶体管Q2的漏极与电阻R2的一端连接并与输入信号AUXn连接，PMOS晶体管Q1的栅极与电阻R2的另一端连接，PMOS晶体管Q2的栅极与电阻R1的另一端连接，PMOS晶体管Q1的源极与PMOS晶体管Q2的源极、电阻R3的一端和电阻R5的一端连接，电阻R3的另一端与电阻R4的一端连接于节点SELN，电阻R5的另一端与电阻R6的一端连接于节点SELP，电阻R4的另一端与NMOS晶体管Q3的漏极连接，电阻R6的另一端与NMOS晶体管Q4的漏极连接，NMOS晶体管Q3的栅极连接控制信号CTRL1，NMOS晶体管Q4的栅极连接控制信号CTRL2；
所述信号选通模块包含PMOS晶体管Q11、PMOS晶体管Q12、电阻R11、电阻R12、NMOS晶体管Q13、NMOS晶体管Q14、NMOS晶体管Q15、NMOS晶体管Q16和门逻辑OR1，PMOS晶体管Q11的源极与PMOS晶体管Q12的源极连接于节点AUXn，PMOS晶体管Q11的漏极与NMOS晶体管Q13的漏极连接于节点SBU2，NMOS晶体管Q13的源极与NMOS晶体管Q14的源极、NMOS晶体管Q15的漏极和电阻R11的一端连接，NMOS晶体管Q13的栅极连接输入控制信号CTRL1，NMOS晶体管Q14的栅极连接输入控制信号CTRL2，PMOS晶体管Q12的漏极与NMOS晶体管Q14的漏极连接于节点SBU1，PMOS晶体管Q11的栅极连接输入控制信号SELP，PMOS晶体管Q12的栅极连接输入控制信号SELN，电阻R11的另一端与NMOS晶体管Q16的漏极和栅极连接，NMOS晶体管Q16的源极和电阻R12的一端和门逻辑OR1的输出连接，门逻辑OR1的两个输入分别连接输入控制信号CTRL1和输入控制信号CTRL2，电阻R12的另一端与NMOS晶体管Q15的栅极连接，NMOS晶体管Q15的源极连接信号AUXp。
2.根据权利要求1所述的一种用于高速接口传输系统的IO切换电路，其特征在于：所述PMOS晶体管Q1的源极与衬底连接，PMOS晶体管Q2的源极与衬底连接。
3.根据权利要求1所述的一种用于高速接口传输系统的IO切换电路，其特征在于：所述NMOS晶体管Q3的源极与衬底连接并接地，NMOS晶体管Q4的源极与衬底连接并接地。
4.根据权利要求1所述的一种用于高速接口传输系统的IO切换电路，其特征在于：所述电源VDD为1.8V或者更低电压。
5.根据权利要求1所述的一种用于高速接口传输系统的IO切换电路，其特征在于：所述PMOS晶体管Q11的源极与衬底连接，PMOS晶体管Q12的源极与衬底连接。
6.根据权利要求1所述的一种用于高速接口传输系统的IO切换电路，其特征在于：所述信号AUXn为2.7-3.6V的周期信号，信号AUXp为0-0.4V的周期信号。
7.根据权利要求1所述的一种用于高速接口传输系统的IO切换电路，其特征在于：所述输入控制信号CTRL1和输入控制信号CTRL2为反相信号。
8.一种权利要求1-7任一项所述的用于高速接口传输系统的IO切换电路的控制方法，其特征在于包含以下步骤：
S1、当输入控制信号CTRL1为高电平，输入控制信号CTRL2为低电平阶段：
1.1、信号AUXn为3.6V时，节点SELN的信号输出为1.6V，节点SELP的信号输出3.6V；节点SELN的信号输出为1.6V，使得PMOS晶体管Q12导通，而NMOS晶体管Q14关断，则节点SBU1输出信号选通信号AUXn，为3.6V；而NMOS晶体管Q13导通，PMOS晶体管Q11处于关断状态；门逻辑QR1输出高电平，NMOS晶体管Q15导通，则节点SBU2输出信号选通信号AUXp，为0.4V；
1.2、AUXn信号为2.7V时，节点SELN的信号输出为1V，节点SELP的信号输出2.7V；节点SELN的信号输出为1V，使得PMOS晶体管Q12导通，而NMOS晶体管Q14关断，则节点SBU1输出信号选通信号AUXn，为2.7V；而NMOS晶体管Q13导通，PMOS晶体管Q11处于关断状态；门逻辑QR1输出高电平，NMOS晶体管Q15导通，则节点SBU2输出信号选通信号AUXp，为0V；
S2、当输入控制信号CTRL1为低电平，输入控制信号CTRL2为高电平阶段：
2.1、信号AUXn为3.6V时，节点SELN的信号输出为3.6V，节点SELP的信号输出1.6V；节点SELP的信号输出为1.6V，使得PMOS晶体管Q11导通，而NMOS晶体管Q13关断，则节点SBU2的输出信号选通信号AUXn，为3.6V；而NMOS晶体管Q14导通，PMOS晶体管Q12处于关断状态；门逻辑QR1输出高电平，NMOS晶体管Q15导通，则节点SBU1输出信号选通信号AUXp，为0.4V；
2.2、信号AUXn为2.7V时，节点SELN的信号输出为2.7V，节点SELP的信号输出1V；节点SELP的信号输出为1V，使得PMOS晶体管Q11导通，而NMOS晶体管Q13关断，则节点SBU2输出信号选通信号AUXn，为2.7V；而NMOS晶体管Q14导通，PMOS晶体管Q12处于关断状态；门逻辑QR1输出高电平，NMOS晶体管Q15导通，则节点SBU1输出信号选通信号AUXp，为0V。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311255583.8A CN117013996B (zh) | 2023-09-27 | 2023-09-27 | 一种用于高速接口传输系统的io切换电路及其控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311255583.8A CN117013996B (zh) | 2023-09-27 | 2023-09-27 | 一种用于高速接口传输系统的io切换电路及其控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117013996A true CN117013996A (zh) | 2023-11-07 |
| CN117013996B CN117013996B (zh) | 2023-12-01 |
Family
ID=88569351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311255583.8A Active CN117013996B (zh) | 2023-09-27 | 2023-09-27 | 一种用于高速接口传输系统的io切换电路及其控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117013996B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003133939A (ja) * | 2001-10-26 | 2003-05-09 | Mitsubishi Electric Corp | 信号レベル変換機能付き入出力回路およびそれを備える半導体集積回路装置 |
| CN1570894A (zh) * | 2004-04-29 | 2005-01-26 | 上海交通大学 | 基于嵌入式系统扩展数据总线的数据隔离切换传输方法 |
| CN1874453A (zh) * | 2006-06-06 | 2006-12-06 | 海信集团有限公司 | 可实现待机低功耗且快速启动的电视机 |
| CN103475354A (zh) * | 2013-09-10 | 2013-12-25 | 珠海全志科技股份有限公司 | 高速接口的上拉终端电阻检测电路 |
| US20160364153A1 (en) * | 2015-06-10 | 2016-12-15 | Samsung Electronics Co., Ltd. | Storage device |
| CN109714020A (zh) * | 2019-02-22 | 2019-05-03 | 南京国博电子有限公司 | 用于控制数控衰减器信号过冲的电路 |
-
2023
- 2023-09-27 CN CN202311255583.8A patent/CN117013996B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003133939A (ja) * | 2001-10-26 | 2003-05-09 | Mitsubishi Electric Corp | 信号レベル変換機能付き入出力回路およびそれを備える半導体集積回路装置 |
| CN1570894A (zh) * | 2004-04-29 | 2005-01-26 | 上海交通大学 | 基于嵌入式系统扩展数据总线的数据隔离切换传输方法 |
| CN1874453A (zh) * | 2006-06-06 | 2006-12-06 | 海信集团有限公司 | 可实现待机低功耗且快速启动的电视机 |
| CN103475354A (zh) * | 2013-09-10 | 2013-12-25 | 珠海全志科技股份有限公司 | 高速接口的上拉终端电阻检测电路 |
| US20160364153A1 (en) * | 2015-06-10 | 2016-12-15 | Samsung Electronics Co., Ltd. | Storage device |
| CN109714020A (zh) * | 2019-02-22 | 2019-05-03 | 南京国博电子有限公司 | 用于控制数控衰减器信号过冲的电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117013996B (zh) | 2023-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10200043B2 (en) | Level shifter | |
| EP0883248B1 (en) | Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation | |
| US5568062A (en) | Low noise tri-state output buffer | |
| US7061299B2 (en) | Bidirectional level shifter | |
| KR940006965B1 (ko) | 출력회로 | |
| US8643426B2 (en) | Voltage level shifter | |
| US20230336177A1 (en) | Level shifter circuit and method of operating the same | |
| KR100352767B1 (ko) | 고속 반도체 디바이스에 적합한 인터페이스 회로 및인터페이싱 방법 | |
| US6937065B2 (en) | Level shelter, semiconductor integrated circuit and information processing system | |
| JPH06104725A (ja) | 半導体集積回路 | |
| US5469097A (en) | Translator circuit with symmetrical switching delays | |
| US7999573B2 (en) | Low-voltage-to-high-voltage level converter for digital signals and related integrated circuit, system, and method | |
| EP2137819B1 (en) | Device for transforming input signals into output signals with different voltage ranges | |
| CN117013996B (zh) | 一种用于高速接口传输系统的io切换电路及其控制方法 | |
| US20050162209A1 (en) | High speed voltage level translator | |
| CN114006614B (zh) | 一种基于nmos上拉驱动器的热插拔结构 | |
| CN217037162U (zh) | 兼容开漏和推挽模式的接口电路及ic芯片 | |
| CN106301338B (zh) | 接收电路 | |
| CN114584131B (zh) | 一种兼容ttl电平的高速cmos端口电路 | |
| US8456216B2 (en) | Level shifter | |
| WO2019171418A1 (ja) | 出力回路 | |
| US11979155B2 (en) | Semiconductor integrated circuit device and level shifter circuit | |
| CN114844494A (zh) | 终端电路 | |
| CN116796679A (zh) | 一种多电压域cmos io设计 | |
| CN116366034A (zh) | 用于解决cmos反相器启动过程中嵌套控制的逻辑电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |