CN116995079A - 一种无需掺杂的顶栅金属氧化物阵列基板及其制备方法 - Google Patents

一种无需掺杂的顶栅金属氧化物阵列基板及其制备方法 Download PDF

Info

Publication number
CN116995079A
CN116995079A CN202310990753.0A CN202310990753A CN116995079A CN 116995079 A CN116995079 A CN 116995079A CN 202310990753 A CN202310990753 A CN 202310990753A CN 116995079 A CN116995079 A CN 116995079A
Authority
CN
China
Prior art keywords
layer
contact layer
metal
insulating layer
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310990753.0A
Other languages
English (en)
Inventor
陈宇怀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CPT Technology Group Co Ltd
Original Assignee
CPT Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CPT Technology Group Co Ltd filed Critical CPT Technology Group Co Ltd
Priority to CN202310990753.0A priority Critical patent/CN116995079A/zh
Publication of CN116995079A publication Critical patent/CN116995079A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种无需掺杂的顶栅金属氧化物阵列基板及其制备方法，其从下到上依次包括玻璃基板、第一金属层、第一绝缘层、中间导电接触层、半导体层、栅极绝缘层、第二金属层、第一中间绝缘层、第三金属层、有机平坦层、第一透明导电层、第二中间绝缘层和第二透明导电层，第二透明导电层包括像素电极，像素电极通过第二中间绝缘层的第三通孔与漏极相连接；半导体层的两端分别与中间导电接触层的第一接触层和第二接触层的一端相搭接；第三金属层的源极和漏极分别通过第一中间绝缘层的第一通孔与第一接触层和第二接触层相连接。本发明通过结构优化，无需额外光罩或者离子注入设备即可减少器件半导体层与源漏极接触区接触阻抗，提高器件性能及稳定性。

Description

一种无需掺杂的顶栅金属氧化物阵列基板及其制备方法
【技术领域】
本发明涉及显示器面板领域，具体涉及一种无需掺杂的顶栅金属氧化物阵列基板及其制备方法。
【背景技术】
在液晶显示领域中，FFS(FringeFieldSwitching)技术是一种通过TFT基板上的顶层条状像素电极和底层面状COM电极(BottomCOM)或者顶层COM像素电极和底层面状像素电极(BopCOM)之间产生的边缘电场，使电极之间及电极正上方的液晶分子都能在平行于玻璃基板的平面上发生转动的液晶显示技术。采用FFS像素结构下的液晶面板具有高透过率、高可视角、高对比度、高色域等特点，是目前高端液晶显示面板的主要像素结构类型。利用金属氧化物半导体材料制备的薄膜晶体管因其具有漏电流小、场效应迁移率高、区域均匀性好等优点，成为显示面板中阵列基板的重要发展技术之一。
现有基于FFS像素结构下所制备的顶栅氧化物TFT阵列基板一般需要8～11枚光罩，且需要离子注入设备对半导体层进行导体化处理，在商业化开发氧化物阵列基板的过程中，光罩数量越少，工艺流程越精简，就意味着生产效率越高，生产周期越短，物料成本等生产成本也随之降低，如何解决商业化大面积生产高品质氧化物阵列基板的同时尽量减少所需的成本支出，提高产能，是目前业内的开发瓶颈之一。
基于薄膜晶体管栅极所在位置，现有氧化物TFT主要结构类型可分为底栅结构和顶栅结构；底栅结构主要优势为结构简单，栅极可完全控制半导体层但是工艺条件要求高且由于栅极与源漏极的交叠面积较大，导致寄生电容较大；顶栅结构主要优势为工艺条件要求简单且栅极与源漏极的交叠面积较小即寄生电容小，但由于栅极无法完全控制半导体层的所有区域，就导致实际生产中需要购置额外设备以及工艺对器件沟道之外的区域进行离子掺杂即对材料做导体化处理，工艺复杂且成本较高。
以现有顶栅(TopGate)氧化物-FFS阵列基板为例：在顶栅结构中，由于栅极仅覆盖薄膜晶体管沟道区域，即使栅极加电压使得半导体层沟道区处于导体特性时，由于栅极无法覆盖半导体层的其他区域，如半导体层在与器件源漏极的接触区域仍保持绝缘态，使得该区域接触阻抗位于较高水准，造成器件电性传输曲线恶化；现有工艺为解决顶栅这一结构性问题，一般在半导体层制备完成后新增一枚光罩或利用栅极作为遮挡层对半导体层非沟道区域进行离子掺杂处理，使得该区域半导体材料导体化，减少传输电阻以及接触电阻。
因此，针对现有顶栅结构氧化物薄膜晶体管为解决半导体层接触电阻过大且需要额外的设备以及光罩对膜层进行工艺处理造成的设备成本以及物料/人力成本提升的问题，本发明提出了一种无需掺杂的顶栅金属氧化物阵列基板，通过结构优化，无需额外光罩或者离子注入设备即可减少器件半导体层与源漏极接触区接触阻抗，提高器件性能及稳定性。
【发明内容】
本发明要解决的技术问题之一，在于提供一种无需掺杂的顶栅金属氧化物阵列基板，通过结构优化，无需额外光罩或者离子注入设备即可减少器件半导体层与源漏极接触区接触阻抗，提高器件性能及稳定性。
本发明是这样实现上述技术问题之一的：
一种无需掺杂的顶栅金属氧化物阵列基板，包括玻璃基板，
第一金属层，设置在所述玻璃基板上，所述第一金属层包括遮光层；
第一绝缘层，设置在所述第一金属层上；
中间导电接触层，设置在所述第一绝缘层上，包括第一接触层和第二接触层，所述中间导电接触层采用导体材料制备；
半导体层，设置在所述中间导电接触层上，所述半导体层的位置与所述遮光层相对应，所述半导体层的两端分别与第一接触层和第二接触层的一端相搭接；
栅极绝缘层，设置在所述半导体层上；
第二金属层，设置在所述栅极绝缘层上，所述第二金属层包括栅极；
第一中间绝缘层，设置在所述第二金属层上，所述第一中间绝缘层开设有二第一通孔，二所述第一通孔分别位于所述栅极的两侧，且向下贯穿所述栅极绝缘层，并分别露出所述第一接触层和第二接触层的上表面；
第三金属层，设置在所述第一中间绝缘层上，所述第三金属层包括源极、漏极、金属单元一以及金属单元二，所述金属单元一与所述源极相连，所述金属单元一为Data信号线，所述金属单元二为COM信号线&Touch信号线，所述源极和漏极分别通过对应的第一通孔与对应的第一接触层和第二接触层相连接；
有机平坦层，设置在所述第三金属层上，所述有机平坦层上设置有第二通孔，所述第二通孔露出所述COM信号线&Touch信号线的上表面；
第一透明导电层，设置在所述有机平坦层上，所述第一透明导电层包括COM电极，所述COM电极通过所述第二通孔与所述COM信号线&Touch信号线相连；
第二中间绝缘层，设置在所述第一透明导电层上，所述第二中间绝缘层上设置有第三通孔，所述第三通孔向下贯穿所述有机平坦层并露出所述漏极的上表面；
第二透明导电层，设置在所述第二中间绝缘层上，所述第二透明导电层包括像素电极，所述像素电极通过第三通孔与所述漏极相连接；
所述第一接触层与第二接触层之间的间距小于所述栅极宽度。
进一步地，所述第一金属层、第二金属层以及第三金属层选用铝、钼、钛、镍、铜、银、钨中的一种，形成单层结构，或两种以上的上述材质组成的多层结构，或两种以上的上述材质组成合金；
所述中间导电接触层的材质为纯Mo、纯Ti或含有Mo、Ti的合金，以及氧化铟锡ITO或氧化锌ZnO；所述中间导电接触层厚度为
所述第一绝缘层、栅极绝缘层、第一中间绝缘层、有机平坦层和第二中间绝缘层为单层或多层结构，材质选用无机氧化物或者绝缘性质的化合物；
所述第一透明导电层和第二透明导电层的材质为ITO。
进一步地，所述半导体层位于所述中间导电接触层下方。
进一步地，所述中间导电接触层还包括第三接触层和第四接触层，所述第三接触层位于所述金属单元一下方，所述第四接触层位于所述金属单元二下方；所述第一中间绝缘层上还设置另外二个第一通孔，并分别露出所述第三接触层和第四接触层的上表面；所述金属单元一通过对应的第一通孔与第三接触层相连接，且所述金属单元一与所述第三接触层组成Data信号线；所述金属单元二通过对应的第一通孔与所述第四接触层相连接，且所述金属单元二与所述第四接触层组成COM信号线&Touch信号线。
进一步地，所述中间导电接触层还包括第三接触层和第四接触层，所述第三接触层位于所述金属单元一下方，所述第四接触层位于所述金属单元二下方；所述第一中间绝缘层上还设置另外二个第一通孔，并分别露出所述第三接触层和第四接触层的上表面；所述金属单元一通过对应的第一通孔与第三接触层相连接，所述金属单元二通过对应的第一通孔与所述第四接触层相连接；
所述第一金属层还包括第一遮光金属层和第二遮光金属层；所述第一遮光金属层位于所述第三接触层下方，所述第二遮光金属层位于所述第四接触层下方；所述第一绝缘层上设置有二个第四通孔，所述第四通孔分别露出第一遮光金属层和第二遮光金属层的上表面；所述第三接触层通过对应的第四通孔与第一遮光金属层相连，且所述金属单元一、所述第三接触层与第一遮光金属层组成Data信号线；所述第四接触层通过对应的第四通孔与第二金属遮光层相连，且所述金属单元二、所述第四接触层与第二遮光金属层组成COM信号线&Touch信号线。
进一步地，所述第三金属层和所述有机平坦层之间还设置有无机绝缘层。
进一步地，所述中间导电接触层和所述半导体层之间还设置有第三中间绝缘层，所述中间导电接触层上表面均裸露在所述第三中间绝缘层的外部。
本发明要解决的技术问题之二，在于提供一种无需掺杂的顶栅金属氧化物阵列基板的制备方法，通过结构优化，无需额外光罩或者离子注入设备即可减少器件半导体层与源漏极接触区接触阻抗，提高器件性能及稳定性。
本发明是这样实现上述技术问题之二的：
一种无需掺杂的顶栅金属氧化物阵列基板的制备方法，所述方法步骤如下：
步骤1、在玻璃基板上成膜第一金属层，制备出遮光层；
步骤2、在遮光层之上成膜第一绝缘层；
步骤3、在第一绝缘层之上成膜中间导电接触层，并制备出第一接触层和第二接触层；
步骤4、在中间导电接触层之上成膜半导体层；
步骤5、在半导体层上成膜栅极绝缘层；
步骤6、在栅极绝缘层上成膜第二金属层，并制备出栅极；
步骤7、在第二金属层上成膜第一中间绝缘层，制备第一通孔，分别露出中间导电接触层对应处的上表面；
步骤8、第一中间绝缘层之上成膜第三金属层，并制备出源漏极、Data信号线、COM信号线&Touch信号线；其中源极和漏极分别通过对应的第一通孔与对应的第一接触层和第二接触层相连接；
步骤9、在第三金属层之上成膜有机平坦层，并制作出第二通孔，分别露出第三金属层对应位置处的上表面；
步骤10、在有机平坦层上成膜第一透明导电层，并制备出COM电极，所述COM电极通过对应的第二通孔与COM信号线&Touch信号线相连；
步骤11、在第一透明导电层上成膜第二中间绝缘层，并制备出第三通孔，露出第三金属层上对应处的上表面；
步骤12、在第二中间绝缘层上成膜第二透明导电层，并制备出像素电极，所述像素电极通过第三通孔与漏极相连。
进一步地，所述中间导电接触层还包括第三接触层和第四接触层，所述第三接触层位于所述金属单元一下方，所述第四接触层位于所述金属单元二下方；所述第一中间绝缘层上还设置另外二个第一通孔，并分别露出所述第三接触层和第四接触层的上表面；所述金属单元一通过对应的第一通孔与第三接触层相连接，且所述金属单元一与所述第三接触层组成Data信号线；所述金属单元二通过对应的第一通孔与所述第四接触层相连接，且所述金属单元二与所述第四接触层组成COM信号线&Touch信号线；
所述中间导电接触层和所述半导体层之间还设置有第三中间绝缘层，所述中间导电接触层上表面均裸露在所述第三中间绝缘层的外部；
所述制备方法中步骤3的具体步骤如下：
步骤3.1、在第一绝缘层之上成膜中间导电接触层；
步骤3.2、在中间导电接触层上涂布正型光敏树脂，并利用一枚光罩进行曝光，使得受到照光区域的树脂发生材料特性改变；
步骤3.3、利用显影液去除变质部分的树脂；
步骤3.4、通过蚀刻工艺去除未被光敏树脂保护区域的中间导电接触层材料；
步骤3.5、在中间导电接触层上成膜第三中间绝缘层；
步骤3.6、在第三中间绝缘层上涂布负型光敏树脂，并利用光罩进行曝光处理，使得受到照光区域的树脂发生材料特性改变；
步骤3.7、利用显影液去除未变质部分的树脂；
步骤3.8、通过蚀刻工艺去除未被光敏树脂保护区域的第三中间绝缘层材料，露出中间导电接触层上表面。
本发明具有如下优点：
本发明通过结构优化，在半导体层和源漏极之间设置一中间导电接触层，使半导体层通过中间导电接触层与源漏极相连接，即中间导电接触层作为讯号传递介质，源漏极仅与中间导电接触层接触，即可减少器件半导体层与源漏极接触区接触阻抗；因此，本发明无需额外光罩或者离子注入设备即可减少器件半导体层与源漏极接触区接触阻抗，可提高器件性能及稳定性，并且工艺简单，可降低生产成本。
另外，本发明的源极侧中间导电接触层与漏极侧中间导电接触层之间的间距小于栅极宽度，可使得栅极可以完全控制半导体层；当本发明的氧化物阵列基板结构中，将中间导电接触层与源漏极金属层同时设置为Data信号线、COM信号线、Touch信号线，可以有效降低走线阻抗，减少面板功耗；当本发明的氧化物阵列基板结构中，将遮光金属层、中间导电接触层与源漏极所在金属层同时设置为Data信号线、COM信号线、Touch信号线，可以进一步降低走线阻抗，减少面板功耗。本发明还通过在中间导电接触层与半导体层之间增加一层第三中间绝缘层，可以修复因中间导电接触层在成膜以及蚀刻等工艺对第一绝缘层的破环作用，进一步优化TFT器件稳定性。
【附图说明】
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明一种无需掺杂的顶栅金属氧化物阵列基板的结构之一示意图。
图2为本发明一种无需掺杂的顶栅金属氧化物阵列基板的结构之二示意图。
图3为本发明一种无需掺杂的顶栅金属氧化物阵列基板的结构之三示意图。
图4为本发明一种无需掺杂的顶栅金属氧化物阵列基板的结构之四示意图。
图5为本发明一种无需掺杂的顶栅金属氧化物阵列基板的结构之五的局部示意图。
图6为本发明一种无需掺杂的顶栅金属氧化物阵列基板的结构之六的局部示意图
图7为本发明一种无需掺杂的顶栅金属氧化物阵列基板的制备方法的步骤1-6的流程图。
图8为本发明一种无需掺杂的顶栅金属氧化物阵列基板的制备方法的步骤7-12的流程图。
图9为本发明一种无需掺杂的顶栅金属氧化物阵列基板的制备方法的步骤3的具体流程图。
附图标记说明：
玻璃基板1；
第一金属层2，遮光层21，第一遮光金属层22，第二遮光金属层23；
第一绝缘层3；
中间导电接触层4，第一接触层41，第二接触层42，第三接触层43，第四接触层44；
半导体层5；
栅极绝缘层6；
第二金属层7，栅极71；
第一中间绝缘层8，第一通孔81；
第三金属层9，源极91，漏极92，金属单元一93、金属单元二94；
有机平坦层10，第二通孔101；
第一透明导电层11，COM电极111；
第二中间绝缘层12，第三通孔121；
第二透明导电层13，像素电极131；
无机绝缘层14；
第三中间绝缘层15；
Data信号线100，COM信号线&Touch信号线200，正型光敏树脂300，负型光敏树脂400，光罩500。
【具体实施方式】
下面将结合附图1-9和具体实施方式对本发明的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
参阅图1，本发明涉及一种无需掺杂的顶栅金属氧化物阵列基板，包括玻璃基板1，
第一金属层2，设置在所述玻璃基板1上，所述第一金属层2包括遮光层21；
第一绝缘层3，设置在所述第一金属层2上；
中间导电接触层4，设置在所述第一绝缘层3上，包括第一接触层41和第二接触层42，所述中间导电接触层4采用导体材料制备；
半导体层5，设置在所述中间导电接触层4上，所述半导体层5的位置与所述遮光层21相对应，所述半导体层5的两端分别与第一接触层41和第二接触层42的一端相搭接；
栅极绝缘层6，设置在所述半导体层5上；
第二金属层7，设置在所述栅极绝缘层6上，所述第二金属层7包括栅极71；
第一中间绝缘层8，设置在所述第二金属层7上，所述第一中间绝缘层8开设有二第一通孔81，二所述第一通孔81分别位于所述栅极71的两侧，且向下贯穿所述栅极绝缘层6，并分别露出所述第一接触层41和第二接触层42的上表面；
第三金属层9，设置在所述第一中间绝缘层8上，所述第三金属层9包括源极91、漏极92、金属单元一93以及金属单元二94，所述金属单元一93与所述源极91相连，所述金属单元一93为Data信号线100，所述金属单元二94为COM信号线&Touch信号线200，所述源极91和漏极92分别通过对应的第一通孔81与对应的第一接触层41和第二接触层42相连接；
有机平坦层10，设置在所述第三金属层9上，所述有机平坦层10上设置有第二通孔101，所述第二通孔101露出所述COM信号线&Touch信号线200的上表面；
第一透明导电层11，设置在所述有机平坦层10上，所述第一透明导电层11包括COM电极111，所述COM电极111通过所述第二通孔101与所述COM信号线&Touch信号线200相连；
第二中间绝缘层12，设置在所述第一透明导电层11上，所述第二中间绝缘层12上设置有第三通孔121，所述第三通孔121向下贯穿所述有机平坦层10并露出所述漏极92的上表面；
第二透明导电层13，设置在所述第二中间绝缘层12上，所述第二透明导电层13包括像素电极131，所述像素电极131通过第三通孔121与所述漏极92相连接；
所述第一接触层41与第二接触层42之间的间距小于所述栅极71宽度，可使得栅极71可以完全控制半导体层5。
在具体实施中，优选的一实施例：所述第一金属层2、第二金属层7以及第三金属层9选用铝、钼、钛、镍、铜、银、钨中的一种，形成单层结构，或两种以上的上述材质组成的多层结构，或两种以上的上述材质组成合金；
所述中间导电接触层4的材质为纯Mo、纯Ti或含有Mo、Ti的合金，以及氧化铟锡ITO或氧化锌ZnO；所述中间导电接触层4厚度为
所述第一绝缘层3、栅极绝缘层6、第一中间绝缘层8、有机平坦层10和第二中间绝缘层12为单层或多层结构，材质选用无机氧化物或者绝缘性质的化合物；
所述第一透明导电层11和第二透明导电层13的材质为ITO。
参阅图2，在具体实施中，优选的一实施例：所述半导体层5位于所述中间导电接触层4下方，即半导体层5的上表面两端与所述第一接触层41和所述第二接触层42的下表面相搭接。
在具体实施中，优选的一实施例：参阅图3，所述中间导电接触层4还包括第三接触层43和第四接触层44，所述第三接触层43位于所述金属单元一93下方，所述第四接触层44位于所述金属单元二94下方；所述第一中间绝缘层8上还设置另外二个第一通孔81，并分别露出所述第三接触层43和第四接触层44的上表面；所述金属单元一93通过对应的第一通孔81与第三接触层43相连接，且所述金属单元一93与所述第三接触层43组成Data信号线100；所述金属单元二94通过对应的第一通孔81与所述第四接触层44相连接，且所述金属单元二94与所述第四接触层44组成COM信号线&Touch信号线200。即当本发明的氧化物阵列基板结构中，将中间导电接触层4与源漏极金属层同时设置为Data信号线、COM信号线、Touch信号线，可以有效降低走线阻抗，减少面板功耗。
在具体实施中，优选的一实施例：参阅图4，所述中间导电接触层4还包括第三接触层43和第四接触层44，所述第三接触层43位于所述金属单元一93下方，所述第四接触层44位于所述金属单元二94下方；所述第一中间绝缘层8上还设置另外二个第一通孔81，并分别露出所述第三接触层43和第四接触层44的上表面；所述金属单元一93通过对应的第一通孔81与第三接触层43相连接，所述金属单元二94通过对应的第一通孔81与所述第四接触层44相连接；
所述第一金属层2还包括第一遮光金属层22和第二遮光金属层23；所述第一遮光金属层22位于所述第三接触层43下方，所述第二遮光金属层23位于所述第四接触层44下方；所述第一绝缘层3上设置有二个第四通孔31，所述第四通孔31分别露出第一遮光金属层22和第二遮光金属层23的上表面；所述第三接触层43通过对应的第四通孔31与第一遮光金属层22相连，且所述金属单元一93、所述第三接触层43与第一遮光金属层22组成Data信号线100；所述第四接触层44通过对应的第四通孔31与第二金属遮光层23相连，且所述金属单元二94、所述第四接触层44与第二遮光金属层23组成COM信号线&Touch信号线200。即当本发明的氧化物阵列基板结构中，将遮光金属层、中间导电接触层与源漏极所在金属层同时设置为Data信号线、COM信号线、Touch信号线，可以进一步降低走线阻抗，减少面板功耗。
在具体实施中，优选的一实施例：参阅图5，所述第三金属层9和所述有机平坦层10之间还设置有无机绝缘层14。
在具体实施中，优选的一实施例：参阅图6，所述中间导电接触层4和所述半导体层5之间还设置有第三中间绝缘层15，所述中间导电接触层4上表面均裸露在所述第三中间绝缘层15的外部。通过在中间导电接触层4与半导体层5之间增加一层第三中间绝缘层15可以修复因中间导电接触层在成膜以及蚀刻等工艺对第一绝缘层的破环作用，进一步优化TFT器件稳定性。
参阅图7-8，本发明还涉及上述一种无需掺杂的顶栅金属氧化物阵列基板的制备方法，所述方法步骤如下：
步骤1、在玻璃基板1上成膜第一金属层2，用一枚光罩制备出遮光层21；
步骤2、在遮光层21之上成膜第一绝缘层3；
步骤3、在第一绝缘层3之上成膜中间导电接触层4，并用一枚光罩制备出第一接触层41和第二接触层42；
步骤4、在中间导电接触层4之上成膜半导体层5，并采用一枚光罩进行制备；
步骤5、在半导体层5上成膜栅极绝缘层6；
步骤6、在栅极绝缘层6上成膜第二金属层7，并采用一枚光罩制备出栅极71；
步骤7、在第二金属层7上成膜第一中间绝缘层8，采用一枚光罩制备第一通孔81，分别露出中间导电接触层4对应处的上表面；
步骤8、第一中间绝缘层8之上成膜第三金属层9，并利用一枚光罩制备出源漏极、Data信号线100、COM信号线&Touch信号线200；其中源极91和漏极92分别通过对应的第一通孔81与对应的第一接触层41和第二接触层42相连接；
步骤9、在第三金属层9之上成膜有机平坦层10，并利用一枚光罩制作出第二通孔101，分别露出第三金属层9对应位置处的上表面；
步骤10、在有机平坦层10上成膜第一透明导电层11，并利用一枚光罩制备出COM电极111，所述COM电极111通过对应的第二通孔101与COM信号线&Touch信号线200相连；
步骤11、在第一透明导电层11上成膜第二中间绝缘层12，并利用一枚光罩制备出第三通孔121，露出第三金属层9上对应处的上表面；
步骤12、在第二中间绝缘层12上成膜第二透明导电层13，并利用一枚光罩制备出像素电极131，所述像素电极131通过第三通孔121与漏极92相连。
在具体实施中，优选的一实施例：所述中间导电接触层4还包括第三接触层43和第四接触层44，所述第三接触层43位于所述金属单元一93下方，所述第四接触层44位于所述金属单元二94下方；所述第一中间绝缘层8上还设置另外二个第一通孔81，并分别露出所述第三接触层43和第四接触层44的上表面；所述金属单元一93通过对应的第一通孔81与第三接触层43相连接，且所述金属单元一93与所述第三接触层43组成Data信号线100；所述金属单元二94通过对应的第一通孔81与所述第四接触层44相连接，且所述金属单元二94与所述第四接触层44组成COM信号线&Touch信号线200；
参阅图9，所述中间导电接触层4和所述半导体层5之间还设置有第三中间绝缘层15，所述中间导电接触层4上表面均裸露在所述第三中间绝缘层15的外部；
所述制备方法中步骤3的具体步骤如下：
步骤3.1、在第一绝缘层3之上成膜中间导电接触层4；
步骤3.2、在中间导电接触层4上涂布正型光敏树脂300，并利用一枚光罩500进行曝光，使得受到照光区域的树脂发生材料特性改变；
步骤3.3、利用显影液去除变质部分的树脂；
步骤3.4、通过蚀刻工艺去除未被光敏树脂保护区域的中间导电接触层4材料；
步骤3.5、在中间导电接触层4上成膜第三中间绝缘层15；
步骤3.6、在第三中间绝缘层15上涂布负型光敏树脂400，并利用光罩500进行曝光处理，使得受到照光区域的树脂发生材料特性改变；
步骤3.7、利用显影液去除未变质部分的树脂；
步骤3.8、通过蚀刻工艺去除未被光敏树脂保护区域的第三中间绝缘层15材料，露出中间导电接触层4上表面。
制备第三中间绝缘层15通孔时可利用中间导电接触层4同一枚光罩500并搭配相反特性的光敏树脂进行制备，可以不增加光罩的使用数量。
综上，本发明通过结构优化，在半导体层和源漏极之间设置一中间导电接触层，使半导体层通过中间导电接触层与源漏极相连接，即中间导电接触层作为讯号传递介质，源漏极仅与中间导电接触层接触，即可减少器件半导体层与源漏极接触区接触阻抗；因此，本发明无需额外光罩或者离子注入设备即可减少器件半导体层与源漏极接触区接触阻抗，可提高器件性能及稳定性，并且工艺简单，可降低生产成本。
另外，本发明的源极侧中间导电接触层与漏极侧中间导电接触层之间的间距小于栅极宽度，可使得栅极可以完全控制半导体层；当本发明的氧化物阵列基板结构中，将中间导电接触层与源漏极金属层同时设置为Data信号线、COM信号线、Touch信号线，可以有效降低走线阻抗，减少面板功耗；当本发明的氧化物阵列基板结构中，将遮光金属层、中间导电接触层与源漏极所在金属层同时设置为Data信号线、COM信号线、Touch信号线，可以进一步降低走线阻抗，减少面板功耗。本发明还通过在中间导电接触层与半导体层之间增加一层第三中间绝缘层，可以修复因中间导电接触层在成膜以及蚀刻等工艺对第一绝缘层的破环作用，进一步优化TFT器件稳定性。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (9)

1.一种无需掺杂的顶栅金属氧化物阵列基板，其特征在于：包括玻璃基板，
第一金属层，设置在所述玻璃基板上，所述第一金属层包括遮光层；
第一绝缘层，设置在所述第一金属层上；
中间导电接触层，设置在所述第一绝缘层上，包括第一接触层和第二接触层，所述中间导电接触层采用导体材料制备；
半导体层，设置在所述中间导电接触层上，所述半导体层的位置与所述遮光层相对应，所述半导体层的两端分别与第一接触层和第二接触层的一端相搭接；
栅极绝缘层，设置在所述半导体层上；
第二金属层，设置在所述栅极绝缘层上，所述第二金属层包括栅极；
第一中间绝缘层，设置在所述第二金属层上，所述第一中间绝缘层开设有二第一通孔，二所述第一通孔分别位于所述栅极的两侧，且向下贯穿所述栅极绝缘层，并分别露出所述第一接触层和第二接触层的上表面；
第三金属层，设置在所述第一中间绝缘层上，所述第三金属层包括源极、漏极、金属单元一以及金属单元二，所述金属单元一与所述源极相连，所述金属单元一为Data信号线，所述金属单元二为COM信号线&Touch信号线，所述源极和漏极分别通过对应的第一通孔与对应的第一接触层和第二接触层相连接；
有机平坦层，设置在所述第三金属层上，所述有机平坦层上设置有第二通孔，所述第二通孔露出所述COM信号线&Touch信号线的上表面；
第一透明导电层，设置在所述有机平坦层上，所述第一透明导电层包括COM电极，所述COM电极通过所述第二通孔与所述COM信号线&Touch信号线相连；
第二中间绝缘层，设置在所述第一透明导电层上，所述第二中间绝缘层上设置有第三通孔，所述第三通孔向下贯穿所述有机平坦层并露出所述漏极的上表面；
第二透明导电层，设置在所述第二中间绝缘层上，所述第二透明导电层包括像素电极，所述像素电极通过第三通孔与所述漏极相连接；
所述第一接触层与第二接触层之间的间距小于所述栅极宽度。
2.根据权利要求1所述的一种无需掺杂的顶栅金属氧化物阵列基板，其特征在于：所述第一金属层、第二金属层以及第三金属层选用铝、钼、钛、镍、铜、银、钨中的一种，形成单层结构，或两种以上的上述材质组成的多层结构，或两种以上的上述材质组成合金；
所述中间导电接触层的材质为纯Mo、纯Ti或含有Mo、Ti的合金，以及氧化铟锡ITO或氧化锌ZnO；所述中间导电接触层厚度为
所述第一绝缘层、栅极绝缘层、第一中间绝缘层、有机平坦层和第二中间绝缘层为单层或多层结构，材质选用无机氧化物或者绝缘性质的化合物；
所述第一透明导电层和第二透明导电层的材质为ITO。
3.根据权利要求1所述的一种无需掺杂的顶栅金属氧化物阵列基板，其特征在于：所述半导体层位于所述中间导电接触层下方。
4.根据权利要求1所述的一种无需掺杂的顶栅金属氧化物阵列基板，其特征在于：所述中间导电接触层还包括第三接触层和第四接触层，所述第三接触层位于所述金属单元一下方，所述第四接触层位于所述金属单元二下方；所述第一中间绝缘层上还设置另外二个第一通孔，并分别露出所述第三接触层和第四接触层的上表面；所述金属单元一通过对应的第一通孔与第三接触层相连接，且所述金属单元一与所述第三接触层组成Data信号线；所述金属单元二通过对应的第一通孔与所述第四接触层相连接，且所述金属单元二与所述第四接触层组成COM信号线&Touch信号线。
5.根据权利要求1所述的一种无需掺杂的顶栅金属氧化物阵列基板，其特征在于：所述中间导电接触层还包括第三接触层和第四接触层，所述第三接触层位于所述金属单元一下方，所述第四接触层位于所述金属单元二下方；所述第一中间绝缘层上还设置另外二个第一通孔，并分别露出所述第三接触层和第四接触层的上表面；所述金属单元一通过对应的第一通孔与第三接触层相连接，所述金属单元二通过对应的第一通孔与所述第四接触层相连接；
所述第一金属层还包括第一遮光金属层和第二遮光金属层；所述第一遮光金属层位于所述第三接触层下方，所述第二遮光金属层位于所述第四接触层下方；所述第一绝缘层上设置有二个第四通孔，所述第四通孔分别露出第一遮光金属层和第二遮光金属层的上表面；所述第三接触层通过对应的第四通孔与第一遮光金属层相连，且所述金属单元一、所述第三接触层与第一遮光金属层组成Data信号线；所述第四接触层通过对应的第四通孔与第二金属遮光层相连，且所述金属单元二、所述第四接触层与第二遮光金属层组成COM信号线&Touch信号线。
6.根据权利要求1所述的一种无需掺杂的顶栅金属氧化物阵列基板，其特征在于：所述第三金属层和所述有机平坦层之间还设置有无机绝缘层。
7.根据权利要求1所述的一种无需掺杂的顶栅金属氧化物阵列基板，其特征在于：所述中间导电接触层和所述半导体层之间还设置有第三中间绝缘层，所述中间导电接触层上表面均裸露在所述第三中间绝缘层的外部。
8.一种无需掺杂的顶栅金属氧化物阵列基板的制备方法，其特征在于：所述方法制备的阵列基板为权利要求1所述的一种无需掺杂的顶栅金属氧化物阵列基板，所述方法步骤如下：
步骤1、在玻璃基板上成膜第一金属层，制备出遮光层；
步骤2、在遮光层之上成膜第一绝缘层；
步骤3、在第一绝缘层之上成膜中间导电接触层，并制备出第一接触层和第二接触层；
步骤4、在中间导电接触层之上成膜半导体层；
步骤5、在半导体层上成膜栅极绝缘层；
步骤6、在栅极绝缘层上成膜第二金属层，并制备出栅极；
步骤7、在第二金属层上成膜第一中间绝缘层，制备第一通孔，分别露出中间导电接触层对应处的上表面；
步骤8、第一中间绝缘层之上成膜第三金属层，并制备出源漏极、Data信号线、COM信号线&Touch信号线；其中源极和漏极分别通过对应的第一通孔与对应的第一接触层和第二接触层相连接；
步骤9、在第三金属层之上成膜有机平坦层，并制作出第二通孔，分别露出第三金属层对应位置处的上表面；
步骤10、在有机平坦层上成膜第一透明导电层，并制备出COM电极，所述COM电极通过对应的第二通孔与COM信号线&Touch信号线相连；
步骤11、在第一透明导电层上成膜第二中间绝缘层，并制备出第三通孔，露出第三金属层上对应处的上表面；
步骤12、在第二中间绝缘层上成膜第二透明导电层，并制备出像素电极，所述像素电极通过第三通孔与漏极相连。
9.根据权利要求8所述的一种无需掺杂的顶栅金属氧化物阵列基板的制备方法，其特征在于：所述中间导电接触层还包括第三接触层和第四接触层，所述第三接触层位于所述金属单元一下方，所述第四接触层位于所述金属单元二下方；所述第一中间绝缘层上还设置另外二个第一通孔，并分别露出所述第三接触层和第四接触层的上表面；所述金属单元一通过对应的第一通孔与第三接触层相连接，且所述金属单元一与所述第三接触层组成Data信号线；所述金属单元二通过对应的第一通孔与所述第四接触层相连接，且所述金属单元二与所述第四接触层组成COM信号线&Touch信号线；
所述中间导电接触层和所述半导体层之间还设置有第三中间绝缘层，所述中间导电接触层上表面均裸露在所述第三中间绝缘层的外部；
所述制备方法中步骤3的具体步骤如下：
步骤3.1、在第一绝缘层之上成膜中间导电接触层；
步骤3.2、在中间导电接触层上涂布正型光敏树脂，并利用一枚光罩进行曝光，使得受到照光区域的树脂发生材料特性改变；
步骤3.3、利用显影液去除变质部分的树脂；
步骤3.4、通过蚀刻工艺去除未被光敏树脂保护区域的中间导电接触层材料；
步骤3.5、在中间导电接触层上成膜第三中间绝缘层；
步骤3.6、在第三中间绝缘层上涂布负型光敏树脂，并利用光罩进行曝光处理，使得受到照光区域的树脂发生材料特性改变；
步骤3.7、利用显影液去除未变质部分的树脂；
步骤3.8、通过蚀刻工艺去除未被光敏树脂保护区域的第三中间绝缘层材料，露出中间导电接触层上表面。
CN202310990753.0A 2023-08-08 2023-08-08 一种无需掺杂的顶栅金属氧化物阵列基板及其制备方法 Pending CN116995079A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310990753.0A CN116995079A (zh) 2023-08-08 2023-08-08 一种无需掺杂的顶栅金属氧化物阵列基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310990753.0A CN116995079A (zh) 2023-08-08 2023-08-08 一种无需掺杂的顶栅金属氧化物阵列基板及其制备方法

Publications (1)

Publication Number Publication Date
CN116995079A true CN116995079A (zh) 2023-11-03

Family

ID=88529873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310990753.0A Pending CN116995079A (zh) 2023-08-08 2023-08-08 一种无需掺杂的顶栅金属氧化物阵列基板及其制备方法

Country Status (1)

Country Link
CN (1) CN116995079A (zh)

Similar Documents

Publication Publication Date Title
EP2711769B1 (en) Array substrate, display panel and method of manufacturing the array substrate
US8218117B2 (en) Liquid crystal display and method of manufacturing the same
US7473926B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
JP6564139B2 (ja) 液晶パネルに用いられるアレイ基板及びその製造方法
CN103715135B (zh) 一种过孔及其制作方法、阵列基板
CN110660813A (zh) 一种oled面板及制作方法
CN210325749U (zh) 一种阵列基板及显示面板
KR101383776B1 (ko) 표시기판, 그 제조방법 및 이를 갖는 액정표시장치
CN220710320U (zh) 一种无需掺杂的顶栅金属氧化物阵列基板
CN220710323U (zh) 一种无需掺杂的顶栅氧化物tft阵列基板
CN220710322U (zh) 一种新型顶栅结构金属氧化物阵列基板
CN113629070B (zh) 阵列基板、阵列基板的制作方法及显示面板
CN100524779C (zh) 薄膜晶体管数组基板及其制造方法
CN116995079A (zh) 一种无需掺杂的顶栅金属氧化物阵列基板及其制备方法
CN117059625A (zh) 一种无需掺杂的顶栅氧化物tft阵列基板及其制备方法
US11581339B2 (en) Pixel structure and manufacturing method therefor, array substrate, and display device
CN210182389U (zh) 一种oled面板
CN221008953U (zh) 一种新型顶栅金属氧化物阵列基板
CN220710321U (zh) 一种顶栅结构tft氧化物阵列基板
CN111613578B (zh) 低温多晶硅阵列基板的制备方法、阵列基板、显示面板
CN117012787A (zh) 一种顶栅结构tft氧化物阵列基板及其制备方法
CN117374080A (zh) 一种顶栅金属氧化物阵列基板
CN116995078A (zh) 一种顶栅结构金属氧化物tft基板及其制备方法
CN117219633A (zh) 一种Top Gate金属氧化物阵列基板及其制备方法
CN118156269A (zh) 一种改善寄生电容影响的氧化物阵列结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication