CN116979943A - 可切换终端电阻电路 - Google Patents

可切换终端电阻电路 Download PDF

Info

Publication number
CN116979943A
CN116979943A CN202310327824.9A CN202310327824A CN116979943A CN 116979943 A CN116979943 A CN 116979943A CN 202310327824 A CN202310327824 A CN 202310327824A CN 116979943 A CN116979943 A CN 116979943A
Authority
CN
China
Prior art keywords
termination resistance
switch
connection
txn
txp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310327824.9A
Other languages
English (en)
Inventor
纪尧姆·穆雷
亚力克西斯·纳塔内尔·于奥-马尔尚
洛朗·博尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN116979943A publication Critical patent/CN116979943A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0272Arrangements for coupling to multiple lines, e.g. for differential transmission
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06Modifications for ensuring a fully conducting state
    • H03K17/063Modifications for ensuring a fully conducting state in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10Modifications for increasing the maximum permissible switched voltage
    • H03K17/102Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0278Arrangements for impedance matching
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0298Arrangement for terminating transmission lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0266Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本公开涉及一种用于收发器物理层接口的可切换终端电阻电路。示例实施例包括用于传输线收发器(801)的可切换终端电阻电路(301),所述可切换终端电阻电路(301)包括:第一和第二端(TXP、TXN),其用于连接到传输线(103);第一和第二NMOS终端电阻开关(Mnsw1、Mnsw2),其具有在中点节点(303)处连接在一起的源极连接和连接到输入节点(304)的栅极连接;第一电阻器(R1),其连接在所述第一端(TXP)与所述第一NMOS终端电阻开关(Mnsw1)的漏极连接之间;第二电阻器(R2),其连接在所述第二端(TXN)与所述第二NMOS终端电阻开关(Mnsw2)的漏极连接之间;以及齐纳二极管(Dz1),其具有连接到所述输入节点(304)的阴极侧和连接到所述中点节点(303)的阳极侧。

Description

可切换终端电阻电路
技术领域
本公开涉及一种用于收发器物理层接口的可切换终端电阻电路。
背景技术
在包括沿着传输线传送信号的一对收发器的通信系统中,每个收发器处的终端电阻用于减少沿着传输线的反射。
图1中示出包括由传输线连接的一对收发器的通信系统的示例。系统100包括通过传输线103连接的第一收发器101和第二收发器102,传输线103在此示例中包括双绞线。每个收发器101、102是变压器物理层(TPL)的物理接口。传输线103在传输线103的任一端部处通过变压器104a、104b与收发器101、102隔离。在示出的示例中,第一收发器101处于传输模式,并且第二收发器102处于接收模式。每个收发器101、102包括经由相应变压器104a、104b连接到传输线103的一对端TXP、TXN。终端电阻Rterm连接在端TXP、TXN之间。解耦电容器Cdec连接在端TXP、TXN中的每一端与接地之间。每个收发器101、102包括连接在端TXP、TXN与控制模块105、106之间的两个接收器放大器RX和一个传输器放大器TX。
图2示意性地示出在传输器处在逻辑电平1后跟着逻辑电平0的传输期间,端TXP、TXN之间随时间而变的差分电压。对于逻辑电平1,传输器在第一相位期间施加正差分电压,接着在第二相位期间施加负差分电压,并且接着在第三相位期间施加零差分电压。第一和第二相位的持续时间大致相同,而第三相位的持续时间约为第一和第二相位中的每一者的持续时间的两倍。对于逻辑电平0,传输器首先在第一相位期间施加负差分电压,接着在第二相位中施加正差分电压,并在第三相位中施加零差分电压。类似于逻辑电平1的情况,对于逻辑电平0,第三相位约为第一和第二相位中的每一者的长度的两倍。
为了减轻线路衰减,施加于传输线的差分电压尽可能高。传输器的功耗主要取决于所施加的差分电压和总线负载,所述总线负载表示跨输出连接TXP、TXN所见的将包括接收器侧的终端电阻Rterm的等效电阻。
在第一和第二相位期间,如果在传输器侧连接终端电阻,则传输器功耗将增加。为了减少这种情况,可在第一和第二相位期间断开终端电阻以节省传输器的功耗。在WO 88/03731 A1中公开了减少在沿着传输线传输信号时的损耗的可切换终端电阻的示例,其中在启用传输/接收信号之后足以通过传输线接收数据位的前沿的设定时间长度内将终端电阻器切换到收发器电路中。
对于需要在电磁干扰下在高电压下操作的线路传输系统,例如,在汽车应用中,可切换终端电阻的设计可能由于MOSFET有限的最大可接受栅极电压、高电磁干扰和高共模电压而更复杂。
发明内容
根据第一方面,提供一种用于传输线收发器的可切换终端电阻电路,所述可切换终端电阻电路包括:
第一和第二端,其用于连接到传输线;
第一和第二NMOS终端电阻开关,其具有在中点节点处连接在一起的源极连接和连接到输入节点的栅极连接;
第一电阻器,其连接在第一端与第一NMOS终端电阻开关的漏极连接之间;
第二电阻器,其连接在第二端与第二NMOS终端电阻开关的漏极连接之间;以及
齐纳二极管,其具有连接到输入节点的阴极侧和连接到中点节点的阳极侧。
一种收发器可包括:
第一和第二端,其用于连接到传输线;
控制模块;
放大器模块,其连接在控制模块与第一和第二端之间;
根据第一方面的可切换终端电阻电路,其连接在第一和第二端之间;以及
驱动电路,其被配置成提供栅极电压到可切换终端电阻电路的输入节点,
其中控制模块被配置成提供信号到放大器模块和从所述放大器模块提供信号,并且提供终端电阻启用信号到驱动电路。
驱动电路可包括:
连接在供应电压线与输入节点之间的第一二极管,所述第一二极管具有连接到输入节点的阴极;以及
连接在输入节点与接地电压线之间的第二二极管,所述第二二极管具有连接到输入节点的阳极。
所述驱动电路可包括具有连接到接地电压线的源极连接的第一、第二和第三NMOS开关,所述控制模块连接以将终端电阻启用信号提供到第二NMOS开关的栅极,并将所述终端电阻启用信号的反相信号提供到第一和第三NMOS开关的栅极,所述第三NMOS开关的漏极连接到第二二极管的阴极。
所述驱动电路可包括第一、第二、第三、第四、第五和第六PMOS开关,其中:
第一PMOS开关的栅极连接连接到第二PMOS开关的漏极连接;
第二PMOS开关的栅极连接连接到第一PMOS开关的漏极连接;
第一、第二和第三PMOS开关的源极连接连接到供应电压线;
第三PMOS开关的栅极连接连接到第二PMOS开关的漏极连接;
第四PMOS开关的源极连接连接到第一PMOS开关的漏极连接;
第四PMOS开关的漏极连接连接到第一NMOS开关的漏极连接;
第四PMOS开关的栅极连接连接到第五PMOS开关的栅极连接;
第五PMOS开关的源极连接连接到第二PMOS开关的漏极连接;
第五PMOS开关的漏极连接连接到第二NMOS开关的漏极连接;
第五和第六PMOS开关的栅极连接连接在一起;
第六PMOS开关的源极连接连接到第三PMOS开关的漏极连接;以及
第六PMOS开关的漏极连接连接到第一二极管的阳极连接。
所述收发器可包括并联连接在第一和第二端之间的根据第一方面的多个可切换终端电阻电路。
一种传输系统可包括:
根据第一方面的第一和第二收发器;以及
传输线,其连接到第一和第二收发器中的每个收发器的第一和第二端。
所述传输线可包括处于每个端部的第一和第二变压器以将第一和第二收发器与所述传输线隔离。
根据第二方面,提供一种操作上述收发器的方法,所述方法包括通过以下操作在传输线上传输数据位:
控制模块将第一和第二脉冲提供到放大器模块以在相应第一和第二时间段期间驱动跨第一和第二端的相应正差分电压电平和负差分电压电平;以及
在第三时间段期间,控制模块向驱动电路提供终端电阻启用信号,并且在提供所述终端电阻启用信号时维持跨第一和第二端的零差分电压电平。
所述方法还可包括:
控制模块从驱动电路移除终端电阻启用信号;以及
重复所述方法以在传输线上传输后续数据位。
附图说明
将仅通过举例参考附图来描述实施例,在附图中:
图1是包括与传输线连接的一对收发器的通信系统的图;
图2示出传输线上随时间而变的差分电压的示意性图示;
图3是用于传输线通信系统的可切换终端电阻电路和相关联驱动电路的简化示意图;
图4是用于传输一系列数据位的随时间而变的电压的一系列曲线图;
图5是示出电磁干扰的影响的随时间而变的电压的一系列曲线图;
图6是对于具有可切换终端电阻的传输系统的用于传输一系列数据位的随时间而变的电压和电流的一系列曲线图;
图7是对于具有不可切换终端电阻的传输系统的用于传输一系列数据位的随时间而变的电压和电流的一系列曲线图;
图8是包括可切换终端电阻电路的示例收发器的示意图;
图9是示例传输系统的示意图;以及
图10是操作示例传输系统的方法的示意性流程图。
应注意,各图是图解性的,并未按比例绘制。为在图中清楚和便利起见,这些图的各部分的相对尺寸和比例可能通过在大小上放大或减小而示出。相同附图标记一般用以指代在修改的和不同的实施例中对应的或类似特征。
具体实施方式
图3示出具有相关联驱动电路302的示例可切换终端电阻电路301的示意图。可切换终端电阻电路301连接在收发器的第一端TXP与第二端TXN之间,所述收发器例如图1中所示的收发器101、102中的任一者。可切换终端电阻电路301包括连接到相应第一端TXP和第二端TXN的第一电阻器R1和第二电阻器R2。第一NMOS终端电阻开关Mnsw1和第二NMOS终端电阻开关Mnsw2串联连接在第一电阻器R1与第二电阻器R2之间。终端电阻开关Mnsw1、Mnsw2的源极连接连接在一起,并且终端电阻开关Mnsw1、Mnsw2的漏极连接连接到相应的第一电阻器R1和第二电阻器R2。通过将栅极电压施加到终端电阻开关Mnsw1、Mnsw2的栅极而接通第一终端电阻开关Mnsw1和第二终端电阻开关Mnsw2会经由第一终端电阻开关Mnsw1和第二终端电阻开关Mnsw2将第一电阻器R1连接到第二电阻器R2,由此连接第一端TXP与第二端TXN之间的终端电阻。总终端电阻包括串联的第一电阻器R1和第二电阻器R2,以及第一终端电阻开关Mnsw1和第二终端电阻开关Mnsw2的源极-漏极电阻(可能是数欧姆)。切断第一终端电阻开关Mnsw1和第二终端电阻开关Mnsw2使终端电阻与第一端TXP和第二端TXN断连,从而使端TXP、TXN之间的连接保持开路。
第一终端电阻开关Mnsw1和第二终端电阻开关Mnsw2的栅极连接连接到输入节点304,该输入节点304连接到驱动电路302的输出以用于驱动可切换终端电阻电路301。第一终端电阻开关Mnsw1和第二终端电阻开关Mnsw2的源极连接在可切换终端电阻电路301的中点节点303处连接在一起。齐纳二极管Dz1连接在输入节点304与中点节点303之间,齐纳二极管Dz1的阴极连接到输入节点304。齐纳二极管Dz1将跨第一终端电阻开关Mnsw1和第二终端电阻开关Mnsw2的栅极-源极电压维持在由齐纳二极管的击穿电压限定的设定电压范围内。齐纳二极管Dz1由此允许可切换终端电阻电路301在存在电磁干扰的情况下操作,所述电磁干扰可导致跨第一端TXP和第二端TXN感生高电压。齐纳二极管可例如在可切换端电阻电路301启用时将跨终端电阻开关Mnsw1、Mnsw2的栅极-源极电压箝位到5V。
在不存在电磁干扰的正常操作期间,连接到第一连接TXP和第二连接TXN的传输线上的共模电压可例如约为2.5V。为了操作开关Mnsw1、Mnsw2,输入节点304处的电压将需要高于约5.5V,但低于齐纳二极管Dz1的击穿电压。
驱动电路302将栅极电压G_Nsw提供到操作第一终端电阻开关Mnsw1和第二终端电阻开关Mnsw2的输入节点304。驱动电路302连接在提供供应电压VPRE_TPL(例如7V)的供应电压线305与处于接地电压AGND(例如,0V)的接地电压线306之间。
驱动电路302作为电平移位器操作,从而允许低电压输入信号Rterm_en、Rterm_enb驱动较高电压输出信号G_Nsw,并且允许输出电压随着可切换终端电阻电路301的中点节点303处的电压电平一起浮动。为了允许输出电压浮动,驱动电路302包括连接到输入节点304的第一二极管D1和第二二极管D2,第一二极管D1的阴极连接到输入节点304,并且第二二极管D2的阳极连接到输入节点304。二极管D1、D2防止电流在存在高电平的电磁干扰的情况下从可切换终端电阻电路301回流到驱动电路302中。
驱动电路302的第一NMOS开关Mn1、第二NMOS开关Mn2和第三NMOS开关Mn3具有连接到接地电压线305的源极连接和连接以接收终端电阻启用信号Rterm_en或其反相信号Rterm_enb的栅极连接。第一NMOS开关Mn1和第三NMOS开关Mn3的栅极连接接收Rterm_enb,而第二NMOS开关Mn2接收Rterm_en。
驱动电路302另外包括第一、第二、第三、第四、第五和第六PMOS开关Mp1-Mp6。第一PMOS开关Mp1的栅极连接连接到第二PMOS开关Mp2的漏极连接。第二PMOS开关Mp2的栅极连接连接到第一PMOS开关Mp1的漏极连接。第一、第二和第三PMOS开关的源极连接连接到供应电压线305。第三PMOS开关Mp3的栅极连接连接到第二PMOS开关Mp2的漏极连接。
第四PMOS开关Mp4的源极连接连接到第一PMOS开关Mp1的漏极连接,并且第四PMOS开关Mp4的漏极连接连接到第一NMOS开关Mn1的漏极连接。第四PMOS开关Mp4的栅极连接连接到第五PMOS开关Mp5的栅极连接。第五PMOS开关Mp5的源极连接连接到第二PMOS开关Mp2的漏极连接。第五PMOS开关Mp5的漏极连接连接到第二NMOS开关Mn2的漏极连接。
第五PMOS开关Mp5和第六PMOS开关Mp6的栅极连接连接在一起。第六PMOS开关Mp6的源极连接连接到第三PMOS开关Mp3的漏极连接。第六PMOS开关Mp6的漏极连接连接到第一二极管D1的阳极连接。
第三NMOS开关Mn3的漏极连接连接到第二二极管D2的阴极连接。
为了接通终端电阻,将启用信号Rterm_en提供到第二NMOS开关Mn2,并将启用信号Rterm_en的反相信号提供到第一NMOS开关Mn1和第三NMOS开关Mn3。在输入节点304处施加的电压则是供应电压VPRE_TPL减去一个二极管电压,即,跨第一二极管D1的电压。供应电压VPRE_TPL需要足以拉动终端开关Mnsw1、Mnsw2的栅极,但低于驱动电流穿过齐纳二极管Dz1所需的电压。
为了关断终端电阻,利用Rterm_enb接通第三NMOS开关Mn3,Rterm_enb将NMOS开关Mn3的漏极和输入节点304处的栅极电压下拉到大约接地的一个二极管电压,由此关断终端电阻开关Mnsw1、Mnsw2。
图4示出在图3的电路中的各个点处随时间而变的电压的示例系列曲线图,包括在相应端TXP、TXN处的电压V_TXP 401和V_TXN 402、端TXP、TXN之间的差分电压V_TXP-V_TXN403、在终端电阻开关Mnsw1、Mnsw2的栅极上的电压V_Gnmos 404以及跨终端电阻开关Mnsw1、Mnsw2的栅极-源极电压V_GS_Nmos 405。
在传输顺序位的第一和第二相位期间,电压V_Gnmos 404下降到约0.6V,并且跨第一终端电阻开关Mnsw1和第二终端电阻开关Mnsw2的所得栅极-源极电压405约为-0.2V,从而使第一终端电阻开关Mnsw1和第二终端电阻开关Mnsw2断开。在此示例中,终端电阻开关的阈值约为1V。在其中差分电压403为零的第三相位期间,栅极电压V_Gnmos404上升到约6V,并且跨终端电阻开关Mnsw1、Mnsw2的栅极-源极电压V_GS_Nmos 405上升到约3.5V,从而使终端电阻连接在端TXP、TXN之间。终端电阻的存在减少了传输线中在第三相位期间的任何回弹信号的影响。
图5示出在存在电磁干扰的情况下的模拟电压测量,所述电磁干扰沿着传输线产生大约+/-40V的扰动。随时间而变的电压曲线图示出在相应端TXP、TXN处的电压V_TXP501、V_TXN 502、终端电阻启用信号Rterm_en 503、在终端电阻开关Mnsw1、Mnsw2处的栅极电压V_Gnmos 504以及跨终端电阻开关Mnsw1、Mnsw2的栅极-源极电压V_GS_nmos 505。端TXP、TXN上的电压501、502由于电磁干扰而快速振荡。这导致栅极电压V_Gnmos 504的振荡,但由于中点节点303浮动,跨终端电阻开关Mnsw1、Mnsw2的栅极-源极电压V_GS_nmos会将开关维持在对应于启用信号503的所需状态。
当启用信号503处于低状态时,即,约0V,跨终端电阻开关的栅极-源极电压505振荡约+/-0.6V,从而使终端电阻断连。当启用信号503处于高状态时,在此情况下约5V,跨终端电阻开关的栅极-源极电压505上升到约4V与5V之间,从而使终端电阻连接到端TXP、TXN。停用启用信号503则使栅极-源极电压505返回到约+/-0.6V,由此解除激活终端电阻。因此,示出终端电阻电路甚至在传输线上产生高达+/-40V的扰动的电磁干扰期间也能按需要工作。
图6示出在图3的电路中的各个点处随时间而变的电压的另一示例系列曲线图,包括在相应端TXP、TXN处的电压V_TXP 601和V_TXN602、端TXP、TXN之间的差分电压V_TXP-V_TXN 603、在终端电阻开关Mnsw1、Mnsw2的栅极上的电压V_Gnmos 604以及跨终端电阻开关Mnsw1、Mnsw2的栅极-源极电压V_GS_Nmos 605。图6中还示出电流供应I_supply 606,对于约1.6V的差分电压,该电流供应在传输线上传输每个位的正相位和负相位期间增加到约15mA。电流消耗的主要部分是在第一和第二相位期间的电流消耗,第一和第二相位占用于传输每个位的总周期的约一半。每个位上的平均电流消耗因此约为7.5mA。
图7为了比较而示出一系列曲线图,示出对于没有可切换终端电阻的传输线系统,随时间而变的在端TXP、TXN处的电压V_TXP 701、V_TXN 702、所得差分电压703和电流704。对于约+/-1.6V的类似差分_电压,在第一和第二相位期间的平均电流消耗约为30mA,这是具有可切换终端电阻情况下的电流消耗的两倍。可切换终端电阻的使用因此可使总电流消耗减半。
在集成电路中并入终端电阻电路的问题在于,电阻的值可显著变化例如约+/-20%。这可导致收发器的操作的不准确性。为了改进终端电阻与期望值的匹配,可提供多个并联连接的终端电阻电路,其中的一个终端电阻电路被选择为最接近期望值。因此,所选择的电阻可更紧密地匹配期望值。举例来说,如果终端电阻的期望值是Rterm,则可提供每一电阻器R1和R2的标称值为0.8Rterm/2的第一终端电阻电路、R1和R2的标称值为Rterm/2的第二终端电阻电路以及R1和R2的标称值为1.2Rterm/2的第三终端电阻电路,并在制造期间选择最密切匹配期望的总终端电阻Rterm的终端电阻电路。
图8是具有本文中所描述的类型的可切换终端电阻电路301的示例收发器801的示意图。收发器801包括控制模块805,该控制模块805被配置成提供信号到放大器模块803和从放大器模块803接收信号,该放大器模块803类似于上文关于图1所描述的放大器模块,即,具有两个接收器放大器RX和一个传输器放大器TX。放大器模块803连接到端TXP、TXN以用于连接到传输线,例如,图1中所示类型的传输线。可切换终端电阻电路301连接在端TXP、TXN之间。驱动电路302被配置成提供栅极驱动电压到可切换终端电阻电路301以切断和接通电路301。驱动电路302的操作由控制模块805控制,控制模块805将终端电阻启用信号提供到驱动电路302。
在图9中示意性地示出简化的传输系统900。传输系统900包括上文关于图8所描述的类型的第一收发器801和第二收发器802。每个收发器801、802包括连接到传输线803的相应端部的第一端TXP和第二端TXN。传输线803包括处于每个端部的变压器804a、804b以将收发器801、802与传输线803隔离。
图10是示出描述传输系统的操作的一系列方法步骤的示意性流程图。在第一步骤1001,将第一和第二脉冲提供到放大器模块以供传输。在第二步骤1002,在传输第一和第二脉冲之后,将终端电阻启用信号Rterm_en提供到驱动电路(连同其反相信号Rterm_enb一起),并且在第三步骤1003,提供第三脉冲。所述过程接着重复以传输每个后续数据位,其中在为后续数据位提供后续第一和第二脉冲之前移除终端电阻启用信号Rterm_en(步骤1004)。
本文所描述的传输系统可尤其适用于例如车辆蓄电池系统等其中电连通需要隔离、电流消耗是关键参数并且电磁干扰可能较高的蓄电池管理系统。本文中所描述的传输系统还可适用于其中尤其在存在高电磁干扰的情况下可能需要具有低电流消耗的隔离传输的其它应用。
通过阅读本公开,对技术人员来说,其它变型和修改将显而易见。此类变型和修改可涉及在传输线收发器的领域中已知的并且可代替或附加于本文所描述的特征而使用的等同特征和其它特征。
尽管所附权利要求书涉及特征的特定组合,但应理解,本发明的公开内容的范围还包括本文中明确地或隐含地公开的任何新颖特征或任何新颖特征组合或其任何一般化形式,而不管其是否涉及当前在任何权利要求中要求的相同发明或其是否缓解与本发明所缓解的技术问题相同的任一或所有技术问题。
在单独实施例的上下文中描述的特征可组合提供于单个实施例中。相反,为简洁起见,在单个实施例的上下文中描述的各种特征也可单独提供或以任何适合的子组合的方式提供。申请人特此提醒,在审查本申请或由此衍生的任何另外的申请期间,可能会根据此类特征和/或此类特征的组合而制订新的权利要求。
为完整性起见,还规定术语“包括”不排除其它元件或步骤,术语“一(a或an)”不排除多个,单个处理器或其它单元可实现在权利要求中所述的若干构件的功能,并且权利要求中的附图标记不应被解释为限制权利要求的范围。

Claims (10)

1.一种用于传输线收发器(801)的可切换终端电阻电路(301),其特征在于,所述可切换终端电阻电路(301)包括:
第一和第二端(TXP、TXN),其用于连接到传输线(103);
第一和第二NMOS终端电阻开关(Mnsw1、Mnsw2),其具有在中点节点(303)处连接在一起的源极连接和连接到输入节点(304)的栅极连接;
第一电阻器(R1),其连接在所述第一端(TXP)与所述第一NMOS终端电阻开关(Mnsw1)的漏极连接之间;
第二电阻器(R2),其连接在所述第二端(TXN)与所述第二NMOS终端电阻开关(Mnsw2)的漏极连接之间;以及
齐纳二极管(Dz1),其具有连接到所述输入节点(304)的阴极侧和连接到所述中点节点(303)的阳极侧。
2.一种收发器(801),其特征在于,包括:
第一和第二端(TXP、TXN),其用于连接到传输线(103);
控制模块(805);
放大器模块(803),其连接在所述控制模块(805)与所述第一和第二端(TXP、TXN)之间;
根据权利要求1所述的可切换终端电阻电路(301),其连接在所述第一和第二端(TXP、TXN)之间;以及
驱动电路(302),其被配置成提供栅极电压(GNsw)到所述可_切换终端电阻电路(301)的输入节点(304),
其中所述控制模块(805)被配置成提供信号到所述放大器模块(803)和从所述放大器模块(803)提供信号,并且提供终端电阻启用信号(Rterm_en)到所述驱动电路(302)。
3.根据权利要求2所述的收发器(801),其特征在于,所述驱动电路(302)包括:
连接在供应电压线(305)与所述输入节点(304)之间的第一二极管(D1),所述第一二极管(D1)具有连接到所述输入节点(304)的阴极;以及
连接在所述输入节点(304)与接地电压线(306)之间的第二二极管(D2),所述第二二极管(D2)具有连接到所述输入节点(304)的阳极。
4.根据权利要求3所述的收发器(801),其特征在于,所述驱动电路(302)包括具有连接到所述接地电压线(306)的源极连接的第一、第二和第三NMOS开关(Mn1、Mn2、Mn3),所述控制模块(805)连接以将所述终端电阻启用信号(Rterm_en)提供到所述第二NMOS开关(Mn2)的栅极,并将所述终端电阻启用信号的反相信号(Rterm_enb)提供到所述第一和第三NMOS开关(Mn1、Mn3)的栅极,所述第三NMOS开关(Mn3)的漏极连接到所述第二二极管(D2)的阴极。
5.根据权利要求4所述的收发器(801),其特征在于,所述驱动电路(302)包括第一、第二、第三、第四、第五和第六PMOS开关(Mp1-Mp6),其中:
所述第一PMOS开关(Mp1)的栅极连接连接到所述第二PMOS开关(Mp2)的漏极连接;
所述第二PMOS开关(Mp2)的栅极连接连接到所述第一PMOS开关(Mp1)的漏极连接;
所述第一、第二和第三PMOS开关(Mp1、Mp2、Mp3)的源极连接连接到所述供应电压线(305);
所述第三PMOS开关(Mp3)的栅极连接连接到所述第二PMOS开关(Mp2)的所述漏极连接;
所述第四PMOS开关(Mp4)的源极连接连接到所述第一PMOS开关(Mp1)的所述漏极连接;
所述第四PMOS开关(Mp4)的漏极连接连接到所述第一NMOS开关(Mn1)的漏极连接;
所述第四PMOS开关(Mp4)的栅极连接连接到所述第五PMOS开关(Mp5)的栅极连接;
所述第五PMOS开关(Mp5)的源极连接连接到所述第二PMOS开关(Mp2)的所述漏极连接;
所述第五PMOS开关(Mp5)的漏极连接连接到所述第二NMOS开关(Mn2)的漏极连接;
所述第五和第六PMOS开关(Mp5、Mp6)的栅极连接连接在一起;
所述第六PMOS开关(Mp6)的源极连接连接到所述第三PMOS开关(Mp3)的漏极连接;以及
所述第六PMOS开关(Mp6)的漏极连接连接到所述第一二极管(D1)的阳极连接。
6.根据权利要求2至5中任一项所述的收发器(801),其特征在于,所述收发器包括并联连接在所述第一和第二端(TXP、TXN)之间的多个根据权利要求1所述的可切换终端电阻电路(301)。
7.一种传输系统(900),其特征在于,包括:
根据权利要求2至5中任一项所述的第一和第二收发器(801、802);以及
传输线(803),其连接到所述第一和第二收发器(801、802)中的每个收发器的第一和第二端(TXP、TXN)。
8.根据权利要求7所述的传输系统(900),其特征在于,所述传输线(803)包括处于每个端部的第一和第二变压器(804a、804b)以将所述第一和第二收发器(801、802)与所述传输线(803)隔离。
9.一种操作根据权利要求2至5中任一项所述的收发器的方法,其特征在于,所述方法包括通过以下操作在传输线(803)上传输数据位:
控制模块(805)将第一和第二脉冲提供到放大器模块(803)以在相应第一和第二时间段期间驱动跨第一和第二端(TXP、TXN)的相应正差分电压电平和负差分电压电平;以及
在第三时间段期间,所述控制模块(805)向驱动电路(302)提供终端电阻启用信号(Rterm_en),并且在提供所述终端电阻启用信号(Rterm_en)时维持跨所述第一和第二端(TXP、TXN)的零差分电压电平。
10.根据权利要求9所述的方法,其特征在于,另外包括:
所述控制模块(805)从所述驱动电路(302)移除所述终端电阻启用信号(Rterm_en);以及
重复所述方法以在所述传输线(803)上传输后续数据位。
CN202310327824.9A 2022-04-29 2023-03-30 可切换终端电阻电路 Pending CN116979943A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP22305643.3A EP4270886A1 (en) 2022-04-29 2022-04-29 Switchable termination resistance circuit
EP22305643.3 2022-04-29

Publications (1)

Publication Number Publication Date
CN116979943A true CN116979943A (zh) 2023-10-31

Family

ID=81748402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310327824.9A Pending CN116979943A (zh) 2022-04-29 2023-03-30 可切换终端电阻电路

Country Status (3)

Country Link
US (1) US20230353142A1 (zh)
EP (1) EP4270886A1 (zh)
CN (1) CN116979943A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4713827A (en) 1986-11-10 1987-12-15 Ncr Corporation Terminator for a cmos transceiver device
US6078204A (en) * 1996-12-19 2000-06-20 Texas Instruments Incorporated High current drain-to-gate clamp/gate-to-source clamp for external power MOS transistors
US6590413B1 (en) * 2001-10-03 2003-07-08 Altera Corporation Self-tracking integrated differential termination resistance
JP6298629B2 (ja) * 2013-12-24 2018-03-20 株式会社メガチップス データ受信装置
CN212183126U (zh) * 2020-05-28 2020-12-18 深圳市泛仕达科技有限公司 一种带软启动的防反接保护电路

Also Published As

Publication number Publication date
EP4270886A1 (en) 2023-11-01
US20230353142A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
US7639746B2 (en) Hybrid voltage/current-mode transmission line driver
CN109714234B (zh) 用于经由差分总线传输数据的收发器单元
US8593202B2 (en) Ringing suppression circuit
US6664821B2 (en) Line driver with current source output and low sensitivity to load variations
US20070124518A1 (en) Transmitter driver circuit in high-speed serial communications system
US9921596B2 (en) Power supply noise reduction circuit and power supply noise reduction method
CN105812014A (zh) 控制控制器局域网收发器电路的方法及其设备
KR20010051033A (ko) 전류 드라이버회로
US6331787B1 (en) Termination circuits and methods therefor
EP2996246A2 (en) Methods and structures to generate on/off keyed carrier signals for signal isolators
CN110572148A (zh) 驱动电路及其操作方法
CN104221298B (zh) 用于提供总线网的总线节点中的供电电压的装置
US8508252B2 (en) Variable resistor voltage driver with self-noise compensation circuit
US10411690B2 (en) Low side output driver reverse current protection circuit
EP4270886A1 (en) Switchable termination resistance circuit
US20030132794A1 (en) Level conversion circuit
US20040189342A1 (en) Termination circuits having pull-down and pull-up circuits and related methods
EP4270885A1 (en) Switchable termination resistance circuit
US6323675B1 (en) Termination circuits and methods therefor
WO2021039498A1 (ja) リンギング抑制回路
EP2453620A2 (en) Interference-tolerant communication circuit
EP4436116A1 (en) Switchable termination resistance circuit
US6329837B1 (en) Termination circuits and methods therefor
US6331786B1 (en) Termination circuits and methods therefor
WO2021091833A1 (en) Signal detection circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication