CN116960099A - 封装结构 - Google Patents

封装结构 Download PDF

Info

Publication number
CN116960099A
CN116960099A CN202210417339.6A CN202210417339A CN116960099A CN 116960099 A CN116960099 A CN 116960099A CN 202210417339 A CN202210417339 A CN 202210417339A CN 116960099 A CN116960099 A CN 116960099A
Authority
CN
China
Prior art keywords
voltage regulating
power supply
regulating device
supply path
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210417339.6A
Other languages
English (en)
Inventor
康荣瑞
李宝男
李长祺
王陈肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN202210417339.6A priority Critical patent/CN116960099A/zh
Publication of CN116960099A publication Critical patent/CN116960099A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/645Inductive arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种封装结构,该封装结构包括:管芯;至少一个电压调节器件,设置在管芯上方;第一基板,设置在至少一个电压调节器件上方,用于提供电源;多个导电件,多个导电件中的至少一个第一导电件位于第一供电路径上,多个导电件中的至少一个第二导电件与电压调节器件位于与第一供电路径不同的第二供电路径上,电源从第一基板分别经由第一供电路径和第二供电路径馈入管芯。上述封装结构能够避免单一基板内的电源线路和讯号线路因过于靠近而相互影响。

Description

封装结构
技术领域
本发明涉及半导体技术领域,更具体地,涉及一种封装结构。
背景技术
参考图1所示,对于现有SoC(System on Chip,片上系统),管芯(die)10的前侧11(也称为有源侧或主动侧)接合至基板20并用于与基板20进行讯号通信。管芯的背侧12(也称为无源侧或被动侧)经由IVR(integrated voltage regulator,集成电压调节器)30和导电柱40连接至基板20,以接收来自基板20的电源。由于管芯10所需的电源和讯号都是从下方的基板20向上传递至管芯10,因此一个基板20内须同时包含电源线路和讯号线路。随着SoC管芯的晶圆节点(wafer node)下降,使得单位面积内的讯号I/O件的数量可能会变多,进而会导致单一基板内的电源线路和讯号线路过于靠近而相互影响。
发明内容
针对相关技术中的上述问题,本发明提出一种封装结构,能够避免单一基板内的电源线路和讯号线路因过于靠近而相互影响。
根据本发明的实施例,提供了一种封装结构,该封装结构包括:管芯;至少一个电压调节器件,设置在管芯上方;第一基板,设置在至少一个电压调节器件上方,用于提供电源;多个导电件,多个导电件中的至少一个第一导电件位于第一供电路径上,多个导电件中的至少一个第二导电件与电压调节器件位于与第一供电路径不同的第二供电路径上,电源从第一基板分别经由第一供电路径和第二供电路径馈入管芯。
在一些实施例中,第二供电路径上的第二导电件设置在电压调节器件中。
在一些实施例中,至少一个电压调节器件包括第一电压调节器件和第二电压调节器件,第二电压调节器件位于第二供电路径上,其中,第一供电路径上的第一导电件埋设在第一电压调节器件中。
在一些实施例中,第一供电路径上的第一导电件设置在电压调节器件外部并且设置在电压调节器件的至少一个侧壁旁。
在一些实施例中,至少一个电压调节器件包括第一电压调节器件和第二电压调节器件,其中,第一供电路径上的第一导电件设置在第一电压调节器件和第二电压调节器件之间。
在一些实施例中,多个导电件中的至少一个第三导电件位于第三供电路径上,其中,第一电压调节器件和第二电压调节器件中的每个具有远离另一个的侧壁,第三供电路径上的第三导电件设置在第一电压调节器件和第二电压调节器件的侧壁旁。
在一些实施例中,第二供电路径上的第二导电件设置在电压调节器件外部。
在一些实施例中,至少一个电压调节器件包括第一电压调节器件和第二电压调节器件,其中,第二供电路径上的第二导电件设置在第一电压调节器件和第二电压调节器件的外侧。
在一些实施例中,至少一个电压调节器件包括第一电压调节器件和第二电压调节器件,其中,第一供电路径上的第一导电件设置在第一电压调节器件和第二电压调节器件之间。
在一些实施例中,封装结构还包括第二基板,第二基板设置在管芯下方并且用于向管芯提供讯号。
附图说明
当结合附图进行阅读时,从以下详细描述可最佳理解本发明的各个方面。应当注意,根据工业中的标准实践,各个部件并非按比例绘制。事实上,为了清楚讨论,各个部件的尺寸可以任意增大或减小。
图1是现有技术中封装结构的截面示意图。
图2A是根据第一实施例的封装结构的截面示意图。
图2B是根据第一实施例的封装结构的俯视示意图。
图3A是根据第二实施例的封装结构的截面示意图。
图3B是根据第二实施例的封装结构的俯视示意图。
图4A是根据第三实施例的封装结构的截面示意图。
图4B是根据第三实施例的封装结构的俯视示意图。
图5A是根据第四实施例的封装结构的截面示意图。
图5B是根据第四实施例的封装结构的俯视示意图。
图6A是根据第五实施例的封装结构的截面示意图。
图6B是根据第五实施例的封装结构的俯视示意图。
图7是根据第六实施例的封装结构的截面示意图。
具体实施例
下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不旨在限定本发明。例如,在以下描述中,在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例,也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且,本发明在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚,其自身并不表示所论述的各个实施例和/或配置之间的关系。
图2A是根据第一实施例的封装结构100的截面示意图。图2B是根据第一实施例的封装结构100的俯视示意图。其中图2A是从图2B中的A1-A1处观察的视图,图2B是从图2A中的B1-B1处观察的视图。首先结合图2A和图2B所示,封装结构100包括管芯110,和设置在管芯110上方的多个电压调节器件130。图2B中示出了设置在管芯110的边缘上方的八个电压调节器件130。但是在其他实施例中,可以只设置一个电压调节器件130或任何其他数量的电压调节器件130。电压调节器件130中的每个可以例如是IVR,或者是其他可用于调压的器件。
参考图2A,其中示出了多个电压调节器件130中的第一电压调节器件131和第二电压调节器件132。封装结构100还包括用于提供电源的第一基板120,第一基板120设置在每个第一电压调节器件131和第二电压调节器件132上方。第一基板120与管芯110之间设置有多个导电件140,第一基板120经由多个导电件140为管芯110提供电源。具体的,多个导电件140中的至少一个第一导电件141位于向管芯110提供电源的第一供电路径P11上。在本实施例中,第一供电路径P11上的第一导电件141埋设在第一电压调节器件131中。第一电压调节器件131的下方可以设置有薄膜电感器(TFI)1314。第一导电件141的顶面由第一电压调节器件131暴露,并通过连接件135与第一基板120电性连接。在本实施例中,第一导电件141是穿过第一电压调节器件131而到达薄膜电感器1314的贯通孔(TSV)。
另外,第一基板120与管芯110之间还形成有与第一供电路径P11不同的第二供电路径P12上。多个导电件140中的至少一个第二导电件142与第二电压调节器件132位于第二供电路径P12上。在本实施例中,第二供电路径P12上的第二导电件142埋设在第二电压调节器件132中。在本实施例中,第二导电件142是穿过第二电压调节器件132而到达第二电压调节器件132下方的薄膜电感器1324的贯通孔。第二导电件142的顶面由第二电压调节器件132暴露,并通过连接件135与第一基板120电性连接。
来自第一基板120的电源可分别经由包括第一导电件141的第一供电路径P11和包括第二导电件142的第二供电路径P12馈入管芯110。在图2A中,管芯110具有前侧112(也称为有源侧或主动侧)和背侧114(也称为无源侧或被动侧)。第一供电路径P11和第二供电路径P12连接到管芯110的背侧114处的电源I/O件119而向管芯110提供所需电源。在一些实施例中,也可以在管芯110的背侧114上设置电容(SiCap),并且。第一供电路径P11和/或第二供电路径P12经过该电容向管芯110供电,这可以达到稳定电压的功能。
其中,第一电压调节器件131和第二电压调节器件132可以分别对来自第一基板120的电源进行调压而输出管芯110所需的电源电压。在一些实施例中,第一电压调节器件131和第二电压调节器件132是用于提供不同电压的电压调节器件,从而第一供电路径P11和第二供电路径P12可分别经由第一电压调节器件131和第二电压调节器件132向管芯110提供不同的电压。在其他实施例中,第一电压调节器件131和第二电压调节器件132也可以用于提供相同的电压。
此外,封装结构100还包括设置在第一电压调节器件131以及第二电压调节器件132与管芯110之间的重布线层150。第一供电路径P11和第二供电路径P12都经过重布线层150而到达管芯110的背侧114。具体的,第一供电路径P11从第一基板120经由第一导电件141、第一电压调节器件131、薄膜电感器1314、重布线层150而到达管芯110的背侧114。第二供电路径P12从第一基板120经由第二导电件142、第二电压调节器件132、薄膜电感器1324、重布线层150而到达管芯110的背侧114。
第二基板160设置在管芯110下方,第二基板160与管芯110的前侧112处的讯号I/O件117连接,并且向管芯110提供讯号或接收讯号。从而可在第二基板160与管芯110之间形成从管芯110到第二基板160的讯号路径P21以及从第二基板160到管芯110的讯号路径P22。
第一基板120和第二基板160之间可以形成有模塑料170,模塑料170可以包覆第二基板160上的管芯110和重布线层150,模塑料170可以与重布线层150的侧面共面。模塑料170还可以包围第一电压调节器件131和第二电压调节器件132。模塑料170的顶面与第一电压调节器件131和第二电压调节器件132的顶面齐平以露出多个第一导电件141和第二导电件142。
在上述封装结构100中,通过将管芯110的电源及讯号传输进行分流设计,即电源是直接从第一基板120供给管芯110,而讯号从第二基板160供给管芯110,电源不与讯号经过同一个基板,使得电源及讯号分别由不同的第一基板120和第二基板160传递至管芯110,避免了单一基板内的电源线路和讯号线路因过于靠近而相互影响。并且,本实施例通过设置第二导电件142,在需要向管芯110提供经过调压的电源时,本实施例可尽量缩短供电路径,降低电源的传输耗损。
图3A是根据第二实施例的封装结构200的截面示意图。图3B是根据第二实施例的封装结构200的俯视示意图。其中图3A是从图3B中的A2-A2处观察的视图,图3B是从图3A中的B2-B2处观察的视图。在图3A所示的实施例中,第一基板120与管芯110之间设置有多个导电件140,第一基板120经由多个导电件140为管芯110提供电源。具体的,多个导电件140中的第一导电件141位于第一供电路径P11上。在本实施例中,第一供电路径P11上的第一导电件141设置在第一电压调节器件131和第二电压调节器件132的外部。结合图3A和图3B所示,在本实施例中,第一导电件141设置在第一电压调节器件131和第二电压调节器件132的相邻侧壁旁,换言之,第一导电件141设置在第一电压调节器件131和第二电压调节器件132之间。在其他实施例中,第一导电件141可以邻近第一电压调节器件131和第二电压调节器件132中的任何一个设置。
参考图3A,第一导电件141从模塑料170的顶面向下延伸至重布线层150,以将第一基板120电性连接至重布线层150。从而形成第一供电路径P11。第一供电路径P11从第一基板120经由第一导电件141、重布线层150而到达管芯110的背侧114。
此外,第二导电件142设置在第一电压调节器件131和第二电压调节器件132的外部。在本实施例中,第一电压调节器件131的远离第二电压调节器件132的侧壁旁以及第二电压调节器件132的远离第一电压调节器件131的侧壁旁均设置有第二导电件142。并且,第二导电件142与对应相邻的第一电压调节器件131或第二电压调节器件132均位于第二供电路径P12上。所形成的一个第二供电路径P12(图3A中的左侧第二供电路径P12)是从第一基板120经过第二电压调节器件132的侧壁旁的第二导电件142、重布线层150、第二电压调节器件132、然后再经过重布线层150到达管芯110的背侧114。所形成的另一个第二供电路径P12(图3A中的右侧第二供电路径P12)是从第一基板120经过第一电压调节器件131的侧壁旁的第二导电件142、重布线层150、第一电压调节器件131、然后再经过重布线层150到达管芯110的背侧114。
在图3B中,多个第二导电件142布置为围绕管芯110上方的多个电压调节器件130。但是在其他实施例中,可以设置其他数量和其他布局的第二导电件142,例如第二导电件142可以只设置在第一电压调节器件131或第二电压调节器件132中的任何一个旁。
在本实施例中,第一导电件141和第二导电件142的配置方式能够尽量利用模塑料170中的空间。并且,将第一导电件141和第二导电件142设置在第一电压调节器件131和第二电压调节器件132中有损坏其元件的风险,通过在模塑料170中设置第一导电件141和第二导电件142能够降低制作成本。另外,由于第一电压调节器件131和第二电压调节器件132中的空间有限,当对第一导电件141和第二导电件142数量需求较多时,该需求可以通过将第一导电件141和第二导电件142设置在模塑料170中解决。
图3A所示的实施例的其他方面可以与以上参考图2A所描述的类似,并且在此不再重复描述。
图4A是根据第三实施例的封装结构300的截面示意图。图4B是根据第三实施例的封装结构300的俯视示意图。其中图4A是从图4B中的A3-A3处观察的视图,图4B是从图4A中的B3-B3处观察的视图。结合图4A和图4B所示,第一基板120与管芯110之间设置有多个导电件140,第一基板120经由多个导电件140为管芯110提供电源。具体的,多个导电件140中的第一导电件141位于第一供电路径P11上。在本实施例中,第一供电路径P11上的第一导电件141设置在第一电压调节器件131和第二电压调节器件132的外部。并且,第一导电件141设置在第一电压调节器件131和第二电压调节器件132的至少一个侧壁旁。如图4B所示,第一导电件141设置在第一电压调节器件131和第二电压调节器件132的相邻侧壁旁,换言之,第一导电件141设置在第一电压调节器件131和第二电压调节器件132之间。在其他实施例中,第一导电件141可以邻近第一电压调节器件131或第二电压调节器件132中的任何一个侧壁设置。
第二导电件142与第二电压调节器件132位于第二供电路径P12上。在本实施例中,第二供电路径P12上的第二导电件142埋设在第二电压调节器件132中。第二供电路径P12从第一基板120经由第二导电件142、第二电压调节器件132、薄膜电感器1324、重布线层150而到达管芯110的背侧114。
此外,第一基板120和管芯110之间还具有向管芯110提供电源的第三供电路径P13。多个导电件140中的至少一个第三导电件143位于第三供电路径P13上。在本实施例中,第三导电件143是埋设在第一电压调节器件131中的贯通孔,第三导电件143和第一电压调节器件131均位于第三供电路径P13上。第三供电路径P13从第一基板120经由第三导电件143、第一电压调节器件131、薄膜电感器1314、重布线层150而到达管芯110的背侧114。
第一电压调节器件131和第二电压调节器件132可以对来自第一基板120的电源进行调压而输出管芯110所需电源电压,从而,经过第一电压调节器件131和第二电压调节器件132的调压,第二供电路径P12和第三供电路径P13可以向管芯110提供调压后的电压,例如相同或不同的电压。
在本实施例中,通过将第一导电件至第三导电件141、142、143分别设置在模塑料170中以及第一和第二电压调节器131、132中,可以提升电源的传递效率。图4A所示的实施例的其他方面可以与以上参考图2A所描述的类似,并且在此不再重复描述。
图5A是根据第四实施例的封装结构400的截面示意图。图5B是根据第四实施例的封装结构400的俯视示意图。其中图5A是从图5B中的A4-A4处观察的视图,图5B是从图5A中的B4-B4处观察的视图。结合图5A和图5B所示,在本实施例中,位于第一供电路径P11上的第一导电件141设置在第一电压调节器件131和第二电压调节器件132的远离彼此的侧壁旁。具体的,第一导电件141设置在第一电压调节器件131的远离第二电压调节器件132的侧壁旁,并且第一导电件141还设置在第二电压调节器件132的远离第一电压调节器件131的侧壁旁。在这样的实施例中,第一电压调节器件131和第二电压调节器件132的侧壁旁的第一导电件141分别用于形成第一供电路径P11,第一供电路径P11从第一基板120经由第一导电件141、重布线层150而到达管芯110的背侧114。
埋设在第二电压调节器件132中的第二导电件142与第二电压调节器件132位于第二供电路径P12上。第二供电路径P12从第一基板120经由第二电压调节器件132中的第二导电件142、第二电压调节器件132、薄膜电感器1324、重布线层150而到达管芯110的背侧114。此外,埋设在第一电压调节器件131中的第二导电件142与第二电压调节器件131位于另一第二供电路径P12上。该第二供电路径P12从第一基板120经由第一电压调节器件131中的第二导电件142、第一电压调节器件131、薄膜电感器1314、重布线层150而到达管芯110的背侧114。
图5A和图5B所示的实施例的其他方面可以与以上参考图2A所描述的类似,并且在此不再重复描述。应理解,图4A至图5B所示的第一导电件141的设置方式只是示例,在其他实施例中,第一导电件141可以是设置在第一电压调节器件131或第二电压调节器件132的至少任一侧壁旁。例如在图4B中,第一导电件141布置为围绕第一电压调节器件131和第二电压调节器件132的组合,但是在其他实施例中,第一导电件141可以是部分地围绕第一电压调节器件131和第二电压调节器件132的组合。
图6A是根据第五实施例的封装结构500的截面示意图。图6B是根据第五实施例的封装结构500的俯视示意图。其中图6A是从图6B中的A5-A5处观察的视图,图6B是从图6A中的B5-B5处观察的视图。结合图6A和图6B所示,第一基板120与管芯110之间设置有多个导电件140,第一基板120经由多个导电件140为管芯110提供电源。在本实施例中,第一供电路径P11上的第一导电件141设置在第一电压调节器件131和第二电压调节器件132之间。第二电压调节器件132中的第二导电件142与第二电压调节器件132位于第二供电路径P12上。第一电压调节器件131中的第二导电件142与第一电压调节器件131位于另一第二供电路径P12上。
此外,第一基板120与管芯110之间还具有向管芯110提供电源的第三供电路径P13,多个导电件140中的至少一个第三导电件143位于第三供电路径P13上。在图5A中,多个第三导电件143设置在第一电压调节器件131和第二电压调节器件132的组合的侧壁旁,即,第三导电件143设置在第一电压调节器件131和第二电压调节器件132中的每个远离另一个的侧壁旁。第三供电路径P13上从基板120经由第三导电件143、重布线层150而到达管芯110的背侧114。
在图6B中,多个第三导电件143布置为围绕管芯110上方的多个电压调节器件130。但是在其他实施例中,可以设置其他数量和其他布局的第三导电件143,例如第三导电件143可以设置在第一电压调节器件131和第二电压调节器件132中的任何一者的任意侧壁旁。
在封装结构200、300、400和500的上述实施例中,通过多个导电件140形成向管芯110提供电源的不同供电路径,其中多个导电件140中的至少一个第一导电件141位于第一供电路径P11上,多个导电件140中的至少一个第二导电件142与电压调节器件位于第二供电路径P12上。第一供电路径P11和第二供电路径P12可以分别向管芯110提供不同的电源电压。
图7是根据第六实施例的封装结构600的截面示意图。在图7中,封装结构600包括管芯110和设置在管芯110上方的多个电压调节器件130。管芯110与多个电压调节器件130之间设置有重布线层150。第二基板160设置在管芯110下方并与管芯110具有讯号传输。在本实施例中,用于向管芯110提供电源的第一基板120通过第二基板160下方的焊球195连接在第二基板160下方。并且,第一基板120通过连接第一基板120与重布线层150的软性电路板175来形成供电路径,以向管芯110提供电源。重布线层150上设置有插口(socket)178以与软性电路板175连接。在本实施例中,供电路径是从第一基板120经过软性电路板175、插口178、重布线层150、对应的电压调节器件130、然后再经过重布线层150而到达管芯110的背侧114。第二基板160与管芯110之间形成从管芯110到第二基板160的讯号路径P21,和从第二基板160到管芯110的讯号路径P22。
在上述封装结构600中,通过将管芯110的电源及讯号传输进行分流设计,即电源是直接从第一基板120供给管芯110,而讯号从第二基板160供给管芯110,电源不与讯号经过同一个基板,使得电源及讯号分别由不同的第一基板120和第二基板160传递至管芯110,避免了单一基板内的电源线路和讯号线路因过于靠近而相互影响。
上述内容概括了几个实施例的特征使得本领域技术人员可更好地理解本公开的各个方面。本领域技术人员应该理解,可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到,这些等效结构并不背离本发明的精神和范围,并且在不背离本发明的精神和范围的情况下,可以进行多种变化、替换以及改变。

Claims (10)

1.一种封装结构,其特征在于,包括:
管芯;
至少一个电压调节器件,设置在所述管芯上方;
第一基板,设置在所述至少一个电压调节器件上方,用于提供电源;
多个导电件,所述多个导电件中的至少一个第一导电件位于第一供电路径上,所述多个导电件中的至少一个第二导电件与所述电压调节器件位于与所述第一供电路径不同的第二供电路径上,所述电源从所述第一基板分别经由所述第一供电路径和所述第二供电路径馈入所述管芯。
2.根据权利要求1所述的封装结构,其特征在于,所述第二供电路径上的所述第二导电件设置在所述电压调节器件中。
3.根据权利要求2所述的封装结构,其特征在于,所述至少一个电压调节器件包括第一电压调节器件和第二电压调节器件,所述第二电压调节器件位于所述第二供电路径上,其中,所述第一供电路径上的所述第一导电件埋设在所述第一电压调节器件中。
4.根据权利要求2所述的封装结构,其特征在于,所述第一供电路径上的所述第一导电件设置在所述电压调节器件外部并且设置在所述电压调节器件的至少一个侧壁旁。
5.根据权利要求1所述的封装结构,其特征在于,所述至少一个电压调节器件包括第一电压调节器件和第二电压调节器件,其中,所述第一供电路径上的所述第一导电件设置在所述第一电压调节器件和所述第二电压调节器件之间。
6.根据权利要求5所述的封装结构,其特征在于,所述多个导电件中的至少一个第三导电件位于第三供电路径上,其中,所述第一电压调节器件和所述第二电压调节器件中的每个具有远离另一个的侧壁,所述第三供电路径上的所述第三导电件设置在所述第一电压调节器件和所述第二电压调节器件的所述侧壁旁。
7.根据权利要求1所述的封装结构,其特征在于,所述第二供电路径上的所述第二导电件设置在所述电压调节器件外部。
8.根据权利要求7所述的封装结构,其特征在于,所述至少一个电压调节器件包括第一电压调节器件和第二电压调节器件,其中,所述第二供电路径上的所述第二导电件设置在所述第一电压调节器件和所述第二电压调节器件的外侧。
9.根据权利要求7所述的封装结构,其特征在于,所述至少一个电压调节器件包括第一电压调节器件和第二电压调节器件,其中,所述第一供电路径上的所述第一导电件设置在所述第一电压调节器件和所述第二电压调节器件之间。
10.根据权利要求1所述的封装结构,其特征在于,还包括:
第二基板,设置在所述管芯下方,用于向所述管芯提供讯号。
CN202210417339.6A 2022-04-20 2022-04-20 封装结构 Pending CN116960099A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210417339.6A CN116960099A (zh) 2022-04-20 2022-04-20 封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210417339.6A CN116960099A (zh) 2022-04-20 2022-04-20 封装结构

Publications (1)

Publication Number Publication Date
CN116960099A true CN116960099A (zh) 2023-10-27

Family

ID=88447901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210417339.6A Pending CN116960099A (zh) 2022-04-20 2022-04-20 封装结构

Country Status (1)

Country Link
CN (1) CN116960099A (zh)

Similar Documents

Publication Publication Date Title
KR102663810B1 (ko) 전자 소자 패키지
US20230238356A1 (en) Embedded multi-die interconnect bridge with improved power delivery
US9406648B2 (en) Power supply arrangement for semiconductor device
US10971486B2 (en) Semiconductor package and method of manufacturing the semiconductor package
US20170236809A1 (en) Chip package assembly with power management integrated circuit and integrated circuit die
CN111524882A (zh) 射频前端结构
JP4904601B2 (ja) 集積回路チップ上における電源及びグランドラインルーティングのための受動集積基板を有する集積回路組立体
US7265995B2 (en) Array capacitors with voids to enable a full-grid socket
JP2024038114A (ja) モジュール化電力増幅器デバイス及びアーキテクチャ
US20160056130A1 (en) Semiconductor integrated circuit including power tsvs
US20150228602A1 (en) Semicondcutor chip and semionducot module
CN116960099A (zh) 封装结构
KR100408391B1 (ko) 전원 배선을 개선한 볼그리드 어레이 패키지 반도체 장치
TWI716191B (zh) 半導體封裝及其製造半導體封裝的方法
CN220400586U (zh) 电子元件
JP3846777B2 (ja) ボールグリッドアレイパッケージ
CN217468413U (zh) 电子器件
US8957529B2 (en) Power voltage supply apparatus for three dimensional semiconductor
TWI741787B (zh) 半導體封裝及製造半導體封裝的方法
US11335631B2 (en) Power delivery device and method
KR100416586B1 (ko) 기판의 배선을 통하여 반도체 칩 내부전원을 일정하게 공급하는 볼 그리드 어레이 패키지
US11462494B2 (en) Semiconductor device package having galvanic isolation and method therefor
US20200403512A1 (en) Control circuit module, electronic component connection structure, and power conversion device
US10600769B2 (en) Electronic component
US20160093563A1 (en) Bga ballout partition techniques for simplified layout in motherboard with multiple power supply rail

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination