CN116938192B - 一种波形生成电路 - Google Patents
一种波形生成电路 Download PDFInfo
- Publication number
- CN116938192B CN116938192B CN202310908688.2A CN202310908688A CN116938192B CN 116938192 B CN116938192 B CN 116938192B CN 202310908688 A CN202310908688 A CN 202310908688A CN 116938192 B CN116938192 B CN 116938192B
- Authority
- CN
- China
- Prior art keywords
- voltage
- signal
- electrically connected
- module
- voltage dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010354 integration Effects 0.000 claims abstract description 14
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 7
- 238000001514 detection method Methods 0.000 claims description 91
- 230000001105 regulatory effect Effects 0.000 claims description 65
- 230000033228 biological regulation Effects 0.000 claims description 23
- 230000000630 rising effect Effects 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 14
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 3
- 238000012545 processing Methods 0.000 abstract description 3
- 229920006395 saturated elastomer Polymers 0.000 abstract description 2
- 230000005670 electromagnetic radiation Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005672 electromagnetic field Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Electronic Switches (AREA)
Abstract
本申请涉及信号处理领域,公开了一种波形生成电路,其包括积分电路和稳波电路。积分电路用于输入原始信号,并对原始信号进行积分操作,以输出第一波形信号;稳波电路包括限压模块,限压模块与积分电路电连接,以接收第一波形信号,限压模块预设有上限电压和下限电压,限压模块用于比较上限电压和第一波形信号的电压,比较下限电压和第一波形信号的电压,基于比较结果输出第二波形信号。本申请有效防止了生成的波形不断向上或向下移动,确保了波形的稳定输出。如此设置,能够避免输出的第二波形信号靠近电源电压,避免电路出现饱和和截止的情况,从而降低信息丢失和非线性失真的可能性。
Description
技术领域
本申请涉及信号处理的领域,尤其是涉及一种波形生成电路。
背景技术
随着半导体技术的持续发展,芯片内部工作时钟频率越来越高。高频率时钟能够提供更强大的计算能力,满足日益增长的数据处理需求。这种需求的驱动力来自于各类高性能计算应用,如人工智能、机器学习、大数据分析、高性能游戏等。此外,随着制程技术的进步,晶体管尺寸的缩小以及电路设计优化技术的提高,使得芯片能够支持更高的工作频率。
然而,升高时钟频率带来的挑战是电磁辐射的增强。电磁辐射是由交变电流产生的,具体地,交变电流产生变化的电磁场,进而产生的电磁波就是电磁辐射。在电子设备中,尤其是半导体设备中,电流的交变频率通常由设备的时钟频率决定。当时钟频率提高,即电流变化的速度加快,其产生的电磁场的变化也就更快,从而产生的电磁辐射能量也就更大。电磁辐射可以被周围的导体(例如电路板上的其他电路)捕获,并在其中引起电流。这些由电磁辐射引起的电流可能会对电路中的原始信号产生干扰,破坏其完整性。进一步地,电磁干扰(EMI)不仅会影响设备的正常工作,而且还可能影响到其他设备,甚至可能对人的健康产生影响。例如,电磁干扰可能会干扰无线通信设备的正常工作,使其无法接收或发送信号;电磁辐射过大可能会对人体产生不良影响。
因此,为了应对这些挑战,工业界制定了一系列的电磁兼容性(EMC)规范,其中包括对电磁干扰(EMI)的严格限制。传统的降低EMI的方法包括增加金属屏蔽,优化电路布局和布线,以及添加滤波器等,但这些方法往往带来较大的成本和设计复杂度。
近年来,一个主流的解决方案是采用扩频技术改变系统时钟的频率,使得电磁辐射能量分散到多个频点上,从而降低特定频点的电磁辐射强度。这种方法从时钟源头开始降低EMI,效果通常较好,而且对设备的结构和性能影响较小。
扩频时钟的调制波形通常有正弦波,三角波和非线性的Hersheykiss波形。进一步地,通过积分电路生成HersheyKiss波形信号、正弦波信号时,得到的波形可能会不断向上或向下偏移,波形出现偏移时可能会使得波形信号靠近电源电压。当波形信号靠近电源电压时,电路可能会出现饱和或截止,这可能导致信息丢失或非线性失真。此外,靠近电源电压的信号可能受到电源电压噪声的影响,从而降低信号质量。最后,靠近电源电压的信号可能增大设备功耗,产生更多热量,引发散热问题,影响设备的可靠性和寿命。
发明内容
为了改善生成的波形信号向上或向下偏移的问题,本申请提供一种波形生成电路。
本申请提供的一种波形生成电路,采用如下的技术方案:
一种波形生成电路,包括:积分电路和稳波电路;
所述积分电路用于输入原始信号,并对所述原始信号进行积分操作,以输出第一波形信号;
所述稳波电路包括限压模块,所述限压模块的输入端与所述积分电路的输出端电连接,用于接收第一波形信号,所述限压模块预设有上限电压和下限电压,所述限压模块用于监测第一波形信号的波峰电压和波谷电压,并比较所述上限电压和所述第一波形信号的波峰电压,比较所述下限电压和所述第一波形信号的波谷电压,基于比较结果输出第二波形信号,所述第二波形信号的波峰电压不大于所述上限电压,所述第二波形信号的波谷电压不小于所述下限电压。
通过采用上述技术方案,积分电路能够对原始信号进行积分操作,将原始信号转换为第一波形信号。通过引入限压模块,并设定上限电压和下限电压,将第一波形信号的波峰电压与上限电压作比较,将第一波形信号的波谷电压和下限电压作比较,有效防止了生成的波形不断向上或向下移动,确保了波形的稳定输出。如此设置,能够避免输出的第二波形信号靠近电源电压,有效避免电路出现饱和和截止的情况,从而降低信息丢失和非线性失真的可能性,同时,也降低了电源负荷和设备功耗,有助于减少设备发热,改善散热问题,从而提高设备的可靠性和寿命。
示例性地,所述限压模块包括第一二极管D1和第二二极管D2,所述第一二极管D1的正极用于输入下限电压,所述第二二极管D2的负极用于输入上限电压,所述第一二极管D1的负极与所述第二二极管D2的正极电连接,所述第一二极管D1的负极和所述第二二极管D2的正极之间设置有信号输入端和信号输出端,所述信号输入端与所述积分电路的输出端电连接,用于接收所述第一波形信号,所述信号输出端用于输出所述第二波形信号。
通过采用上述技术方案,当限压模块接收到的第一波形信号的波谷电压小于下限电压,且波谷电压和下限电压之间的压差高于第一二极管D1的导通电压时,第一二极管D1导通,第一二极管D1的负极电压提高,即可拉高限压模块输出的第二波形信号的波谷电压。当限压模块接收到的第一波形信号的波峰电压大于上限电压,且波峰电压和上限电压之间的压差高于第二二极管D2的导通电压时,第二二极管D2导通,将第二二极管D2正极多余的电流释放,即可拉低限压模块输出的第二波形信号的波峰电压,当限压模块接收到得第一波形信号的不小于下限电压,也不大于上限电压时,第一二极管D1和第二二极管D2均不导通,限压模块不需要调整第一波形信号即可输出介于上限电压和下限电压之间的第二波形信号。
示例性地,所述稳波电路还包括电压检测模块和调压模块;
所述信号输出端与电压检测模块电连接,所述电压检测模块预设有峰值检测电压和谷值检测电压,所述电压检测模块用于接收第二波形信号,并比较所述峰值检测电压与所述第二波形信号的波峰电压,基于比较结果,向所述调压模块输出波峰过压信号,比较所述谷值检测电压与所述第二波形信号的波谷电压,基于比较结果,向所述调压模块输出波谷低压信号;
所述上限电压和所述下限电压均为可调电压,所述第一二极管D1的正极和所述第二二极管D2的负极均与调压模块电连接,所述调压模块与所述电压检测模块电连接,用于接收所述波峰过压信号和所述波谷低压信号,基于所述波峰过压信号调节所述上限电压,基于所述波谷低压信号调节所述下限电压。
通过采用上述技术方案,当第一波形信号介于限压模块的限压范围内时,限压模块不对第一波形信号进行调整便输出第二波形信号,但是介于限压范围内的第一波形信号可能有上移趋势或下移趋势,当第一波形信号有上移趋势或下移趋势时,相应地,限压模块输出的第二波形信号也会呈现上移趋势和下移趋势。通过设置峰值检测电压和谷值检测电压,既能够监控第二波形信号的上移或下移趋势,又可以基于第二波形信号动态提高下限电压或者降低上限电压。如此设置,能够更精确地控制输出的第二波形信号,提高了波形生成电路的鲁棒性,保证输出的波形信号的质量和稳定性。
示例性地,所述调压模块包括第一调压单元和第二调压单元,所述第一调压单元用于接收所述波谷低压信号以调节所述下限电压,所述第二调压单元用于接收所述波峰过压信号以调节所述上限电压;
所述第一调压单元包括第一分压电阻R1、第二分压电阻R2、第三分压电阻R3、第一分压开关S1、第二分压开关S2以及第三分压开关S3,所述第一分压电阻R1、所述第二分压电阻R2、所述第三分压电阻R3均具有第一连接端和第二连接端,所述第一分压电阻R1的第一连接端与电源电连接,所述第一分压电阻R1的第二连接端与所述第二分压电阻R2的第一连接端电连接,所述第二分压电阻R2的第二连接端与所述第三分压电阻R3的第一连接端电连接,所述第一分压电阻R1和所述第二分压电阻R2之间设置有第一分压端,所述第二分压电阻R2与所述第三分压电阻R3之间设置有第二分压端,所述第三分压电阻R3的第二连接端处设置有第三分压端,所述第一分压开关S1的一端与所述第一二极管D1的正极电连接,另一端与所述第一分压端电连接,所述第二分压开关S2的一端与所述第一二极管的正极电连接,另一端与所述第二分压端电连接,所述第三分压开关S3的一端与所述第一二极管的正极电连接,另一端与所述第三分压端电连接;
所述第一调压单元基于所述波谷低压信号控制上述分压开关的通断以调节所述下限电压;
所述第二调压单元包括第四分压电阻R4、第五分压电阻R5、第六分压电阻R6、第四分压开关S4、第五分压开关S5以及第六分压开关S6,所述第四分压电阻R4、所述第五分压电阻R5、所述第六分压电阻R6均具有第一连接端和第二连接端,所述第四分压电阻R4的第一连接端与所述第三分压电阻R3的第二连接端电连接,所述第四分压电阻R4的第二连接端与所述第五分压电阻R5的第一连接端电连接,所述第五分压电阻R5的第二连接端与所述第六分压电阻R6的第一连接端电连接,所述第四分压电阻R4的第一连接端处设置有第四分压端,所述第四分压电阻R4和所述第五分压电阻R5之间设置有第五分压端,所述第五分压电阻R5与所述第六分压电阻R6之间设置有第六分压端,所述第四分压开关S4的一端与所述第二二极管D2的负极电连接,另一端与所述第四分压端电连接,所述第五分压开关S5的一端与所述第二二极管的负极电连接,另一端与所述第五分压端电连接,所述第六分压开关S6的一端与所述第二二极管的负极电连接,另一端与所述第六分压端电连接;
所述第二调压单元基于所述波峰过压信号控制分压开关的通断以调节所述上限电压。
通过采用上述技术方案,当第一波形信号的电压既未大于限压模块的上限电压也未小于限压模块的下限电压时,第一调压单元的第三分压开关S3闭合,第二调压单元的第四分压开关S4闭合。当第一波形信号呈现下移趋势,但依旧介于限压模块的限压范围内时,限压模块输出的第二波形信号也处于下移趋势,当第二波形信号的电压低于谷值检测电压时,电压检测模块向第一调压单元发出波谷低压信号,第一调压单元接收到波谷低压信号后,断开第三分压开关S3,闭合第二分压开关S2,以上调下限电压。当电压检测模块接收的第二波形信号依旧低于谷值检测电压时,电压检测模块继续发出波谷低压信号,第一调压单元断开第二分压开关S2,闭合第一分压开关S1,继续上调下限电压。以此类推,当第一波形信号呈现上移趋势,但依旧介于限压模块的限压范围内时,限压模块输出的第二波形信号也处于上移趋势,当第二波形信号的电压高于峰值检测电压时,电压检测模块向第二调压单元发出波峰过压信号,第二调压单元接收到波峰过压信号后,断开第四分压开关S4,闭合第五分压开关S5,以下调上限电压,当电压检测模块接收的第二波形信号依旧高于峰值检测电压时,电压检测模块继续发出波峰过压信号,第二调压单元断开第五分压开关S5,闭合第六分压开关S6,继续下调上限电压。
示例性地,所述电压检测模块包括:
电压比较单元,所述电压比较单元包括第一电压比较器OA1和第二电压比较器OA2,所述第一电压比较器OA1的同相输入端用于输入谷值检测电压,所述第一电压比较器OA1的反相输入端用于获取所述第二波形信号,所述第一电压比较器OA1的输出端用于输出谷值检测信号;所述第二电压比较器OA2的反相输入端用于输入峰值检测电压,所述第二电压比较器OA2的同相输入端用于获取所述第二波形信号,所述第二电压比较器OA2的输出端用于输出峰值检测信号;
计数单元,所述计数单元包括峰值计数子单元和谷值计数子单元,所述谷值计数子单元的输入端与所述第一电压比较器OA1的输出端电连接,输出端与所述调压模块电连接,所述谷值计数子单元用于接收所述谷值检测信号,并基于所述谷值检测信号向所述调压模块输出波谷低压信号,所述峰值计数子单元的输入端与所述第二电压比较器OA2的输出端电连接,输出端与所述调压模块电连接,所述峰值计数子单元用于接收所述峰值检测信号,并基于所述峰值检测信号向所述调压模块输出波峰过压信号。
通过采用上述技术方案,第一电压比较器OA1将第二波形信号的电压和谷值检测电压作比较,当第二波形信号的电压小于谷值检测电压时,第一电压比较器OA1输出高电平的谷值检测信号,此时计数单元接收到高电平的谷值检测信号后,计数一次,并对调压模块输出波谷低压信号。第二电压比较器OA2将第二波形信号的电压和峰值检测电压作比较,当第二波形信号的电压大于峰值检测电压时,第二电压比较器OA2输出高电平的峰值检测型号,此时计数单元接收到高电平的峰值检测信号后,计数一次,并对调压模块输出波峰过压信号。当第二波形信号的电压不小于谷值检测电压时,第一电压比较器OA1输出低电平的谷值检测信号,此时计数单元既不计数也不输出波谷低压信号,当第二波形信号的电压不大于峰值检测电压时,第二电压比较器OA2输出低电平的峰值检测信号,此时计数单元既不计数也不输出波峰过压信号。
示例性地,所述原始信号为三角波形信号。
通过采用上述技术方案,HersheyKiss是非线性波形,但其斜率为三角波,因此对三角波信号周期性地向上或向下积分能够得到HersheyKiss波信号。
示例性地,所述积分电路包括原始信号接收模块、信号输出模块以及信号积分模块;
所述原始信号接收模块的输入端用于接收所述原始信号,所述信号输出模块与所述原始信号接收模块电连接,用于接收所述原始信号,并交替输出上升信号和下降信号;
所述信号积分模块与所述信号输出模块电连接,所述信号积分模块接收所述上升信号以形成所述第一波形信号的上升边缘,接收所述下降信号以形成所述第一波形信号的下降边缘。
通过采用上述技术方案,原始信号接收模块接收到原始信号即三角波信号后,将三角波信号传输给信号输出模块,信号输出模块接收到三角波信号后交替输出上升信号和下降信号,以使得信号积分模块能够周期性地对三角波信号进行向上或向下积分,以得到HersheyKiss波信号的上升边缘和HersheyKiss波信号的下降边缘。
示例性地,所述原始信号接收模块包括第一NMOS晶体管N1,第一NMOS晶体管N1的漏极用于接收三角波信号、第一NMOS晶体管N1的源极接地,第一NMOS晶体管N1的漏极与第一NMOS晶体管N1的栅极电连接。
通过采用上述技术方案,栅极和漏极连接,形成了一个源跟随器(源极电压跟随栅极电压)。这种配置有助于保持输出信号与输入信号相等,保证了信号的一致性。
示例性地,所述信号输出模块包括第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4、第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3,所述信号积分模块包括第一电容C1;
所述第二NMOS晶体管N2的栅极与所述第一NMOS晶体管N1的栅极电连接,所述第二NMOS晶体管N2的源极接地,所述第二NMOS晶体管N2的漏极与所述第一PMOS晶体管P1的漏极电连接;
所述第一PMOS晶体管P1的源极接电源,所述第一PMOS晶体管P1的漏极与第一PMOS晶体管P1的栅极电连接,所述第一PMOS晶体管P1的栅极与所述第二PMOS晶体管P2的栅极电连接;
所述第二PMOS晶体管P2的源极接电源,所述第二PMOS晶体管P2的漏极与所述第三PMOS晶体管P3的源极电连接;
所述第三PMOS晶体管P3的漏极与所述第三NMOS晶体管N3的漏极电连接,所述第三NMOS晶体管N3的栅极与所述第三PMOS晶体管P3的栅极电连接,所述第三NMOS晶体管N3的栅极与所述第三PMOS晶体管P3的栅极之间设置有导通控制端,所述导通控制端用于发送导通信号以交替导通所述第三NMOS晶体管N3和所述第三PMOS晶体管P3,所述第三PMOS晶体管P3的漏极和所述第三NMOS晶体管N3的漏极之间形成有所述信号输出模块的输出端;
所述第四NMOS晶体管N4的漏极与所述第三NMOS晶体管N3的源极电连接,所述第四NMOS晶体管N4的源极接地,所述第四NMOS晶体管N4的栅极与第一NMOS晶体管N1的栅极电连接;
所述第一电容C1的一端与所述信号输出模块的输出端连接,用于接收所述上升信号和下降信号,另一端接地,所述第一电容C1用于和所述信号输出模块的输出端连接的一端形成所述积分电路的输出端,以输出所述第一波形信号。
通过采用上述技术方案,第二NMOS晶体管N2和第四NMOS晶体管N4形成电流镜能够将第一NMOS晶体管N1输出的电流复制到第四NMOS晶体管N4中,第一PMOS晶体管P1和第二PMOS晶体管P2形成电流镜能够将第二NMOS晶体管N2输出的电流复制到第二PMOS晶体管P2中,如此设置,能够精确地控制原始信号的电流的分配。进一步地,通过导通控制端交替导通第三NMOS晶体管N3和第三PMOS晶体管P3,能够在三角波信号的上升沿导通第三PMOS晶体管P3,以输出上升信号使得第一电容C1对三角波信号进行向上积分,形成HersheyKisses的上升边缘,也能够在三角波信号的下降沿导通第三NMOS晶体管N3,以输出下降信号,使得第一电容C1对三角波进行向下积分,形成HersheyKisses的下降边缘。
示例性地,所述导通信号为方波信号。
通过采用上述技术方案,第三NMOS晶体管N3的栅极和第三PMOS晶体管P3的栅极均用于接收导通信号,导通信号为方波信号时,方波信号交替出现低电平和高电平,在方波信号为高电平信号时,第三NMOS晶体管N3导通,在方波信号为低电平信号时,第三PMOS晶体管P3导通。
综上所述,本申请包括以下至少一种有益技术效果:
1、通过积分电路对输入信号进行积分操作,将原始信号转换为第一波形信号。引入限压模块,并设定上限电压和下限电压,将第一波形信号的波峰电压与上限电压作比较,将第一波形信号的波谷电压和下限电压作比较,有效防止了生成的波形不断向上或向下移动,确保了波形的稳定输出。如此设置,能够避免输出的第二波形信号靠近电源电压,避免电路出现饱和和截止的情况,从而降低信息丢失和非线性失真的可能性。
2、通过设置第一二极管D1和第二二极管D2,当限压模块接收到的第一波形信号的波谷电压小于下限电压时,且波谷电压和下限电压之间的压差高于第一二极管D1的导通电压时,第一二极管D1导通,第一二极管D1的负极电压提高,即可拉高限压模块输出的第二波形信号的波谷电压。当限压模块接收到的第一波形信号的波峰电压大于上限电压时,且波峰电压和上限电压之间的压差高于第二二极管D2的导通电压时,第二二极管D2导通,将第二二极管D2正极多余的电流释放,即可拉低限压模块输出的第二波形信号的波峰电压。
附图说明
图1是一种波形生成电路的电路图。
附图标记说明:
1、积分电路;11、原始信号接收模块;12、信号输出模块;121、导通控制端;13、信号积分模块;2、稳波电路;21、限压模块;211、信号输入端;212、信号输出端;22、电压检测模块;221、电压比较单元;222、计数单元;2221、峰值计数子单元;2222、谷值计数子单元;2223、第一三八译码器;2224、第二三八译码器;23、调压模块;231、第一调压单元;232、第二调压单元。
具体实施方式
以下结合附图,对本申请作进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
在以下描述中,为了解释的目的,阐述了很多具体细节,以便提供对发明构思的彻底理解。作为本说明书的一部分,本公开的附图中的一些附图以框图形式表示结构和设备,以避免使所公开的原理复杂难懂。为了清晰起见,实际具体实施的并非所有特征都有必要进行描述。此外,本公开中所使用的语言已主要被选择用于可读性和指导性目的,并且可能没有被选择为划定或限定本发明的主题,从而诉诸于所必需的权利要求以确定此类发明主题。在本公开中对“一个具体实施”或“具体实施”的提及意指结合该具体实施所述的特定特征、结构或特性被包括在至少一个具体实施中,并且对“一个具体实施”或“具体实施”的多个提及不应被理解为必然地全部是指同一具体实施。
除非明确限定,否则术语“一个”、“一种”和“该”并非旨在指代单数实体,而是包括其特定示例可以被用于举例说明的一般性类别。因此,术语“一个”或“一种”的使用可以意指至少一个的任意数目,包括“一个”、“一个或多个”、“至少一个”和“一个或不止一个”。术语“或”意指可选项中的任意者以及可选项的任何组合,包括所有可选项,除非可选项被明确指示是相互排斥的。短语“中的至少一者”在与项目列表组合时是指列表中的单个项目或列表中项目的任何组合。所述短语并不要求所列项目的全部,除非明确如此限定。
本申请实施例公开一种波形生成电路。参照图1,一种波形生成电路,包括:积分电路1和稳波电路2,积分电路1用于输入原始信号,并对原始信号进行积分操作,以输出第一波形信号,稳波电路2用于调整第一波形信号,以输出介于限压范围内的第二波形信号。
在不同实施例中,可以通过不同的方式对原始信号进行积分,以输出第一波形信号,作为示例地,本申请实施例公开了一种积分电路1,包括原始信号接收模块11、信号输出模块12以及信号积分模块13。原始信号接收模块11的输入端用于接收原始信号,具体地,以Hersheykiss波形信号为例,HersheyKiss是非线性波形,其斜率为三角波,因此将原始信号配置为三角波信号,对三角波信号周期性地向上或向下积分能够得到HersheyKiss波信号。信号输出模块12与原始信号接收模块11电连接,用于接收原始信号,并交替输出上升信号和下降信号。信号积分模块13与信号输出模块12电连接,信号积分模块13接收上升信号以形成第一波形信号的上升边缘,接收下降信号以形成第一波形信号的下降边缘。
具体地,原始信号接收模块11包括第一NMOS晶体管N1,第一NMOS晶体管N1的漏极用于接收三角波信号、第一NMOS晶体管N1的源极接地,第一NMOS晶体管N1的漏极与第一NMOS晶体管N1的栅极电连接。如此设置,栅极和漏极连接,形成了一个源跟随器(源极电压跟随栅极电压),有助于保持输出信号与输入信号相等,保证了信号的一致性。
在不同的实施例中,可以通过不同的方式输出上升信号和下降信号,作为示例地,本申请实施例中的信号输出模块12包括第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4、第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3。信号积分模块13包括第一电容C1。
具体地,第二NMOS晶体管N2的栅极与第一NMOS晶体管N1的栅极电连接,第二NMOS晶体管N2的源极接地,第二NMOS晶体管N2的漏极与第一PMOS晶体管P1的漏极电连接。第一PMOS晶体管P1的源极接电源,第一PMOS晶体管P1的漏极与第一PMOS晶体管P1的栅极电连接,第一PMOS晶体管P1的栅极与第二PMOS晶体管P2的栅极电连接。第二PMOS晶体管P2的源极接电源,第二PMOS晶体管P2的漏极与第三PMOS晶体管P3的源极电连接。如此配置,第一PMOS晶体管P1和第二PMOS晶体管P2能够形成电流镜以将第二NMOS晶体管N2输出的电流复制到第二PMOS晶体管P2中,以实现精确控制原始信号的电流的分配。第四NMOS晶体管N4的漏极与第三NMOS晶体管N3的源极电连接,第四NMOS晶体管N4的源极接地,第四NMOS晶体管N4的栅极与第一NMOS晶体管N1的栅极电连接。同理,第二NMOS晶体管N2和第四NMOS晶体管N4也能够形成电流镜,以将第一NMOS晶体管N1输出的电流复制到第四NMOS晶体管N4中。
进一步地,第三PMOS晶体管P3的漏极与第三NMOS晶体管N3的漏极电连接,第三NMOS晶体管N3的栅极与第三PMOS晶体管P3的栅极电连接,第三NMOS晶体管N3的栅极与第三PMOS晶体管P3的栅极之间设置有导通控制端121,导通控制端121用于发送导通信号以交替导通第三NMOS晶体管N3和第三PMOS晶体管P3,第三PMOS晶体管P3的漏极和第三NMOS晶体管N3的漏极之间形成有信号输出模块12的输出端。第一电容C1的一端与信号输出模块12的输出端连接,用于接收上升信号和下降信号,另一端接地,第一电容C1用于和所述信号输出模块12的输出端连接的一端形成积分电路1的输出端,以输出第一波形信号。
在不同的实施例中,导通信号可以为不同的形式,但凡能够配合三角波信号交替导通第三NMOS晶体管N3和第三PMOS晶体管P3即可,具体但非限定性地,本申请实施例将导通信号配置为方波信号,方波信号与三角波信号相配合,能够交替输送低电平信号和高电平信号。在三角波信号为上升沿信号时,方波信号为低电平信号时,以导通第三PMOS晶体管P3,输送上升信号使得第一电容C1对三角波信号进行向上积分,形成HersheyKisses的上升边缘。在三角波信号为下降沿信号时,方波信号为高电平信号,以导通第三NMOS晶体管N3,输送下降信号使得第一电容C1对三角波信号进行向下积分,形成HersheyKisses的下降边缘。
继续参照图一,在不同的实施例中,可以通过不同的方式调整第一波形信号,以输出介于限压范围内的第二波形信号,作为示例地,本申请实施例中,稳波电路2包括限压模块21、电压检测模块22和调压模块23。限压模块21的输入端与积分电路1的输出端电连接,电压检测模块22的输入端与限压模块21的输出端电连接,调压模块23的输入端与电压检测模块22的输出端电连接。限压模块21用于接收第一波形信号,限压模块21预设有上限电压和下限电压,以监测第一波形信号的波峰电压和波谷电压,并比较上限电压和第一波形信号的波峰电压,比较下限电压和第一波形信号的波谷电压,基于比较结果输出第二波形信号,第二波形信号的波峰电压不大于上限电压,第二波形信号的波谷电压不小于下限电压。电压检测模块22预设有峰值检测电压和谷值检测电压,电压检测模块22用于接收第二波形信号,并比较峰值检测电压与第二波形信号的波峰电压,基于比较结果,向调压模块23输出波峰过压信号,比较谷值检测电压与第二波形信号的波谷电压,基于比较结果,向调压模块23输出波谷低压信号。调压模块23用于接收波峰过压信号和波谷低压信号,基于波峰过压信号调节上限电压,基于波谷低压信号调节下限电压。
具体地,参照图1,本申请实施例中限压模块21包括第一二极管D1和第二二极管D2,第一二极管D1的正极用于输入下限电压,第二二极管D2的负极用于输入上限电压,第一二极管D1的负极与第二二极管D2的正极电连接,第一二极管D1的负极和第二二极管D2的正极之间设置有信号输入端211和信号输出端212,信号输入端211与积分电路1的输出端电连接,用于接收第一波形信号,信号输出端212用于输出第二波形信号。且可以在信号输出端212处外接传输线,以与信号显示器或其他设备连接,向信号显示器或其他设备输出第二波形信号(图上未示出)。
具体地,参照图1,电压检测模块22包括电压比较单元221和计数单元222。电压比较单元221包括第一电压比较器OA1和第二电压比较器OA2,第一电压比较器OA1的同相输入端用于输入谷值检测电压,第一电压比较器OA1的反相输入端用于获取第二波形信号,第一电压比较器OA1的输出端用于输出谷值检测信号。第二电压比较器OA2的反相输入端用于输入峰值检测电压,第二电压比较器OA2的同相输入端用于获取第二波形信号,第二电压比较器OA2的输出端用于输出峰值检测信号。计数单元222包括峰值计数子单元2221和谷值计数子单元2222,谷值计数子单元2222的输入端与第一电压比较器OA1的输出端电连接,输出端与调压模块23电连接,谷值计数子单元2222用于接收谷值检测信号,并基于谷值检测信号向调压模块输出波谷低压信号,峰值计数子单元2221的输入端与第二电压比较器OA2的输出端电连接,输出端与调压模块23电连接,峰值计数子单元2221用于接收峰值检测信号,并基于峰值检测信号向调压模块输出波峰过压信号。
第一电压比较器OA1将第二波形信号的电压和谷值检测电压作比较,当第二波形信号的电压小于谷值检测电压时,第一电压比较器OA1输出高电平的谷值检测信号,此时计数单元222接收到高电平的谷值检测信号后,计数一次,并对调压模块23输出波谷低压信号。第二电压比较器OA2将第二波形信号的电压和峰值检测电压作比较,当第二波形信号的电压大于峰值检测电压时,第二电压比较器OA2输出高电平的峰值检测型号,此时计数单元222接收到高电平的峰值检测信号后,计数一次,并对调压模块23输出波峰过压信号。当第二波形信号的电压不小于谷值检测电压,第一电压比较器OA1输出低电平的谷值检测信号,此时计数单元222既不计数也不输出波谷低压信号,当第二波形信号的电压不大于峰值检测电压时,第二电压比较器OA2输出低电平的峰值检测信号,此时计数单元222既不计数也不输出波峰过压信号。
在不同的实施例中,计数单元222可以由不同的电子元件组成,作为示例地,本申请实施例中峰值计数子单元2221包括第一D触发器X1、第二D触发器X2、第三D触发器X3以及第一三八译码器2223,第一D触发器X1的clk引脚与第一电压比较器OA1的输出端电连接,第一D触发器X1的Q引脚与第一三八译码器2223电连接,Qn引脚与第二D触发器X2的clk引脚电连接,同时还与第一D触发器X1的D引脚电连接。第二D触发器X2的Q引脚与第一三八译码器2223电连接,Qn引脚与第三D触发器X3的clk引脚电连接,同时还与第二D触发器X2的D引脚电连接。第三D触发器X3的Q引脚与第一三八译码器2223电连接,Qn引脚与第三D触发器X3的D引脚电连接。第一三八译码器2223的输出端与调压模块23电连接。
本申请实施例中谷值计数子单元2222包括第四D触发器X4、第五D触发器X5、第六D触发器X6以及第二三八译码器2224,第四D触发器X4的clk引脚与第二电压比较器OA2的输出端电连接,第四D触发器X4的Q引脚与第二三八译码器2224电连接,Qn引脚与第五D触发器X5的clk引脚电连接,同时还与第四D触发器X4的D引脚电连接。第五D触发器X5的Q引脚与第二三八译码器2224电连接,Qn引脚与第六D触发器X6的clk引脚电连接,同时还与第五D触发器X5的D引脚电连接。第六D触发器X6的Q引脚与第二三八译码器2224电连接,Qn引脚与第六D触发器X6的D引脚电连接。第二三八译码器2224的输出端与调压模块23电连接。
具体地,继续参照图1,示例性地,本申请实施例中,调压模块23包括第一调压单元231和第二调压单元232,第一调压单元231用于接收波谷低压信号以调节下限电压,第二调压单元232用于接收波峰过压信号以调节上限电压。具体地,第一调压电压和第二调压单元232均包括多个分压电阻和分压开关。第一调压单元231基于波谷低压信号控制分压开关的通断以调节下限电压。第二调压单元232基于波峰过压信号控制分压开关的通断以调节下限电压。调压模块23可以根据应用场景设置多个分压电阻和多个分压开关,以调整调压精度。作为示例地,本申请实施例中第一调压单元231设置有三个分压电阻,三个分压开关,第二调压单元232设置有三个分压电阻,三个分压开关。
具体地,第一调压单元231包括第一分压电阻R1、第二分压电阻R2、第三分压电阻R3、第一分压开关S1、第二分压开关S2以及第三分压开关S3,第一分压电阻R1、第二分压电阻R2、第三分压电阻R3均具有第一连接端和第二连接端,第一分压电阻R1的第一连接端与电源电连接,第一分压电阻R1的第二连接端与第二分压电阻R2的第一连接端电连接,第二分压电阻R2的第二连接端与第三分压电阻R3的第一连接端电连接,第一分压电阻R1和第二分压电阻R2之间设置有第一分压端,第二分压电阻R2与第三分压电阻R3之间设置有第二分压端,第三分压电阻R3的第二连接端处设置有第三分压端,第一分压开关S1的一端与第一二极管D1的正极电连接,另一端与第一分压端电连接,第二分压开关S2的一端与第一二极管的正极电连接,另一端与第二分压端电连接,第三分压开关S3的一端与第一二极管的正极电连接,另一端与第三分压端电连接。
第二调压单元(232)包括第四分压电阻R4、第五分压电阻R5、第六分压电阻R6、第四分压开关S4、第五分压开关S5以及第六分压开关S6,第四分压电阻R4、第五分压电阻R5、第六分压电阻R6均具有第一连接端和第二连接端,第四分压电阻R4的第一连接端与第三分压电阻R3的第二连接端电连接,第四分压电阻R4的第二连接端与第五分压电阻R5的第一连接端电连接,第五分压电阻R5的第二连接端与第六分压电阻R6的第一连接端电连接,第四分压电阻R4的第一连接端处设置有第四分压端,第四分压电阻R4和第五分压电阻R5之间设置有第五分压端,第五分压电阻R5与第六分压电阻R6之间设置有第六分压端,第四分压开关S4的一端与第二二极管D2的负极电连接,另一端与第四分压端电连接,第五分压开关S5的一端与第二二极管的负极电连接,另一端与第五分压端电连接,第六分压开关S6的一端与第二二极管的负极电连接,另一端与第六分压端电连接。
进一步地,分压开关可以设置为MOS晶体管,MOS晶体管的栅极与三八译码器电连接,通过控制MOS晶体管的栅极的电平信号实现MOS晶体管的导通与闭合。
当第一波形信号的电压既未大于限压模块21的上限电压也未小于限压模块21的下限电压时,第一调压单元231的第三分压开关S3闭合,第二调压单元232的第四分压开关S4闭合。当第一波形信号呈现下移趋势,但依旧介于限压模块21的限压范围内时,限压模块21输出的第二波形信号也处于下移趋势,当第二波形信号的电压低于谷值检测电压时,电压检测模块22向第一调压单元231发出波谷低压信号,第一调压单元231接收到波谷低压信号后,断开第三分压开关S3,闭合第二分压开关S2,以上调下限电压,当电压检测模块22接收的第二波形信号依旧低于谷值检测电压时,电压检测模块22继续发出波谷低压信号,第一调压单元231断开第二分压开关S2,闭合第一分压开关S1,继续上调下限电压。以此类推,当第一波形信号呈现下移趋势,但依旧介于限压模块21的限压范围内时,限压模块21输出的第二波形信号也处于下移趋势,当第二波形信号的电压高于峰值检测电压时,电压检测模块22向第二调压单元232发出波峰过压信号,第二调压单元232接收到波峰过压信号后,断开第四分压开关S4,闭合第五分压开关S5,以下调上限电压,当电压检测模块22 接收的第二波形信号依旧高于峰值检测电压时,电压检测模块22 继续发出波峰过压信号,第二调压单元232断开第五分压开关S5,闭合第六分压开关S6,继续下调上限电压。
值得一提的是,当第一波形信号的电压既未大于限压模块21的上限电压也未小于限压模块21的下限电压时,第一调压单元231的第三分压开关S3闭合,第二调压单元232的第四分压开关S4闭合可以使得下限电压和下限电压的调压范围对称。具体地,以第一二极管D1和第二二极管D2的导通电压为0.7V,调压模块调节一次的精度为0.1V为例,第三分压开关S3和第四分压开关S4闭合时,下限电压为(Vcc/2)V,上限电压为(Vcc/2)V,当波形出现下移趋势,且第一调压单元231接收到波谷低压信号后,断开第三分压开关S3,闭合第二分压开关S2后,下限电压上调0.1V,变为(Vcc/2-0.1)V,此时考虑到第一二极管D1的导通电压为0.7V,则当下限电压大于第一波形信号的电压且压差为0.7V时,第一二极管D1导通。
以此类推,当波形出现上移趋势,且第二调压单元232接收到波峰过压信号后,断开第四分压开关S4,闭合第五分压开关S5,上限电压下调0.1V,变为(Vcc/2+0.1)V,此时考虑到第二二极管D2的导通电压为0.7V,则当上限电压小于第二波形信号的电压时且压差为0.7V时,第二二极管D2导通。
进一步地,还可以在限压模块21处设置多个二极管,以增大限压范围,具体地,第一二极管D1的正极端再串联一个二极管,则,当第一波形信号的电压小于(下限电压-1.4)V时,第一二极管D1导通。
本申请实施例的实施原理为:在第一波形信号介于限压模块21的限压范围的时候,限压模块21输出的第二波形信号的电压大于了峰值检测电压,此时电压检测模块22监控到第二波形信号有上移趋势,电压检测模块22输出波峰过压信号给第二调压单元232,以下调上限电压。当下一周期的第二波形信号又大于了峰值检测电压,则限压模块21的上限电压继续下调,以此类推,直至第一波形信号的电压大于上限电压后,压差大于第二二极管D2的导通电压后,第二二极管D2导通,释放第二二极管D2正极多余的电流,拉低限压模块21输出的第二波形信号的波峰电压。在第一波形信号介于限压模块21的限压范围的时候,限压模块21输出的第二波形信号的电压小于了谷值检测电压,此时电压检测模块22监控到第二波形信号有下移趋势,电压检测模块22输出波谷低压信号给第二调压单元232,以上调下限电压。当下一周期的第二波形信号又小于了谷值检测电压,则限压模块21的下限电压继续上调,以此类推,直至第一波形信号的电压小于下限电压后,且压差大于第一二极管D1的导通电压后,第一二极管D1导通,第一二极管D1的负极电压提高,拉高限压模块21输出的第二波形信号的波谷电压。
如此配置,有效防止了生成的波形不断向上或向下移动,确保了波形的稳定输出,也能够避免输出的第二波形信号靠近电源电压,避免电路出现饱和和截止的情况,从而降低信息丢失和非线性失真的可能性,同时,也降低了电源负荷和设备功耗,有助于减少设备发热,改善散热问题,从而提高设备的可靠性和寿命。
以上均为本申请的较佳实施例,并非依此限制本申请的保护范围,故:凡依本申请的结构、形状、原理所做的等效变化,均应涵盖于本申请的保护范围之内。
Claims (8)
1.一种波形生成电路,其特征在于,包括:积分电路(1)和稳波电路(2);
所述积分电路(1)用于输入原始信号,并对所述原始信号进行积分操作,以输出第一波形信号;
所述稳波电路(2)包括限压模块(21),所述限压模块(21)的输入端与所述积分电路(1)的输出端电连接,用于接收第一波形信号,所述限压模块(21)预设有上限电压和下限电压,所述限压模块(21)用于监测第一波形信号的波峰电压和波谷电压,并比较所述上限电压和所述第一波形信号的波峰电压,比较所述下限电压和所述第一波形信号的波谷电压,基于比较结果输出第二波形信号,所述第二波形信号的波峰电压不大于所述上限电压,所述第二波形信号的波谷电压不小于所述下限电压;
所述限压模块(21)包括第一二极管D1和第二二极管D2,所述第一二极管D1的正极用于输入下限电压,所述第二二极管D2的负极用于输入上限电压,所述第一二极管D1的负极与所述第二二极管D2的正极电连接,所述第一二极管D1的负极和所述第二二极管D2的正极之间设置有信号输入端(211)和信号输出端(212),所述信号输入端(211)与所述积分电路(1)的输出端电连接,以接收所述第一波形信号,所述信号输出端(212)用于输出所述第二波形信号;
所述稳波电路(2)还包括电压检测模块(22)和调压模块(23);
所述信号输出端(212)与电压检测模块(22)电连接,所述电压检测模块(22)预设有峰值检测电压和谷值检测电压,所述电压检测模块(22)用于接收第二波形信号,并比较所述峰值检测电压与所述第二波形信号的波峰电压,基于比较结果向所述调压模块(23)输出波峰过压信号,比较所述谷值检测电压与所述第二波形信号的波谷电压,基于比较结果,向所述调压模块(23)输出波谷低压信号;
所述上限电压和所述下限电压均为可调电压,所述第一二极管D1的正极和所述第二二极管D2的负极均与所述调压模块(23)电连接,所述调压模块(23)与所述电压检测模块(22)电连接,用于接收所述波峰过压信号和所述波谷低压信号,基于所述波峰过压信号调节所述上限电压,基于所述波谷低压信号调节所述下限电压。
2.根据权利要求1所述的波形生成电路,其特征在于,所述调压模块(23)包括第一调压单元(231)和第二调压单元(232),所述第一调压单元(231)用于接收所述波谷低压信号以调节所述下限电压,所述第二调压单元(232)用于接收所述波峰过压信号以调节所述上限电压;
所述第一调压单元(231)包括第一分压电阻R1、第二分压电阻R2、第三分压电阻R3、第一分压开关S1、第二分压开关S2以及第三分压开关S3,所述第一分压电阻R1、所述第二分压电阻R2、所述第三分压电阻R3均具有第一连接端和第二连接端,所述第一分压电阻R1的第一连接端与电源电连接,所述第一分压电阻R1的第二连接端与所述第二分压电阻R2的第一连接端电连接,所述第二分压电阻R2的第二连接端与所述第三分压电阻R3的第一连接端电连接,所述第一分压电阻R1和所述第二分压电阻R2之间设置有第一分压端,所述第二分压电阻R2与所述第三分压电阻R3之间设置有第二分压端,所述第三分压电阻R3的第二连接端处设置有第三分压端,所述第一分压开关S1的一端与所述第一二极管D1的正极电连接,另一端与所述第一分压端电连接,所述第二分压开关S2的一端与所述第一二极管D1的正极电连接,另一端与所述第二分压端电连接,所述第三分压开关S3的一端与所述第一二极管D1的正极电连接,另一端与所述第三分压端电连接;
所述第一调压单元(231)基于所述波谷低压信号控制上述分压开关的通断以调节所述下限电压;
所述第二调压单元(232)包括第四分压电阻R4、第五分压电阻R5、第六分压电阻R6、第四分压开关S4、第五分压开关S5以及第六分压开关S6,所述第四分压电阻R4、所述第五分压电阻R5、所述第六分压电阻R6均具有第一连接端和第二连接端,所述第四分压电阻R4的第一连接端与所述第三分压电阻R3的第二连接端电连接,所述第四分压电阻R4的第二连接端与所述第五分压电阻R5的第一连接端电连接,所述第五分压电阻R5的第二连接端与所述第六分压电阻R6的第一连接端电连接,所述第四分压电阻R4的第一连接端处设置有第四分压端,所述第四分压电阻R4和所述第五分压电阻R5之间设置有第五分压端,所述第五分压电阻R5与所述第六分压电阻R6之间设置有第六分压端,所述第四分压开关S4的一端与所述第二二极管D2的负极电连接,另一端与所述第四分压端电连接,所述第五分压开关S5的一端与所述第二二极管D2的负极电连接,另一端与所述第五分压端电连接,所述第六分压开关S6的一端与所述第二二极管D2的负极电连接,另一端与所述第六分压端电连接;
所述第二调压单元(232)基于所述波峰过压信号控制上述分压开关的通断以调节所述上限电压。
3.根据权利要求1所述的波形生成电路,其特征在于,所述电压检测模块(22)包括:
电压比较单元(221),所述电压比较单元(221)包括第一电压比较器OA1和第二电压比较器OA2,所述第一电压比较器OA1的同相输入端用于输入谷值检测电压,所述第一电压比较器OA1的反相输入端用于获取所述第二波形信号,所述第一电压比较器OA1的输出端用于输出谷值检测信号;所述第二电压比较器OA2的反相输入端用于输入峰值检测电压,所述第二电压比较器OA2的同相输入端用于获取所述第二波形信号,所述第二电压比较器OA2的输出端用于输出峰值检测信号;
计数单元(222),所述计数单元(222)包括峰值计数子单元(2221)和谷值计数子单元(2222),所述谷值计数子单元(2222)的输入端与所述第一电压比较器OA1的输出端电连接,输出端与所述调压模块(23)电连接,所述谷值计数子单元(2222)用于接收所述谷值检测信号,并基于所述谷值检测信号向所述调压模块(23)输出波谷低压信号,所述峰值计数子单元(2221)的输入端与所述第二电压比较器OA2的输出端电连接,输出端与所述调压模块(23)电连接,所述峰值计数子单元(2221)用于接收所述峰值检测信号,并基于所述峰值检测信号向所述调压模块(23)输出波峰过压信号。
4.根据权利要求1-3任一所述的波形生成电路,其特征在于,所述原始信号为三角波形信号。
5.根据权利要求4所述的波形生成电路,所述积分电路(1)包括原始信号接收模块(11)、信号输出模块(12)以及信号积分模块(13);
所述原始信号接收模块(11)的输入端用于接收所述原始信号,所述信号输出模块(12)的输入端与所述原始信号接收模块(11)的输出端电连接,用于接收所述原始信号,并交替输出上升信号和下降信号;
所述信号积分模块(13)与所述信号输出模块(12)电连接,所述信号积分模块(13)接收所述上升信号以形成所述第一波形信号的上升边缘,接收所述下降信号以形成所述第一波形信号的下降边缘。
6.根据权利要求5所述的波形生成电路,其特征在于,所述原始信号接收模块(11)包括第一NMOS晶体管N1,第一NMOS晶体管N1的漏极用于接收三角波信号、第一NMOS晶体管N1的源极接地,第一NMOS晶体管N1的漏极与第一NMOS晶体管N1的栅极电连接。
7.根据权利要求6所述的波形生成电路,其特征在于,所述信号输出模块(12)包括第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4、第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3,所述信号积分模块(13)包括第一电容C1;
所述第二NMOS晶体管N2的栅极与第一NMOS晶体管N1的栅极电连接、第二NMOS晶体管N2的源极接地,第二NMOS晶体管N2的漏极与第一PMOS晶体管P1的漏极电连接;
第一PMOS晶体管P1的源极接电源,第一PMOS晶体管P1的漏极与第一PMOS晶体管P1的栅极电连接,第一PMOS晶体管P1的栅极与第二PMOS晶体管P2的栅极电连接;
第二PMOS晶体管P2的源极接电源,第二PMOS晶体管P2的漏极与第三PMOS晶体管P3的源极电连接;
第三PMOS晶体管P3的漏极与第三NMOS晶体管N3的漏极电连接,第三NMOS晶体管N3的栅极与第三PMOS晶体管P3的栅极电连接,第三NMOS晶体管N3的栅极与第三PMOS晶体管P3的栅极之间设置有导通控制端(121),所述导通控制端(121)用于发送导通信号以交替导通所述第三NMOS晶体管N3和所述第三PMOS晶体管P3,所述第三PMOS晶体管P3的漏极和所述第三NMOS晶体管N3的漏极之间形成有所述信号输出模块(12)的输出端;
所述第四NMOS晶体管N4的漏极与所述第三NMOS晶体管N3的源极电连接,所述第四NMOS晶体管N4的源极接地,所述第四NMOS晶体管N4的栅极与第一NMOS晶体管N1的栅极电连接;
所述第一电容C1的一端与所述信号输出模块(12)的输出端连接,用于接收所述上升信号和下降信号,另一端接地,所述第一电容C1用于和所述信号输出模块(12)的输出端连接的一端形成所述积分电路(1)的输出端,以输出所述第一波形信号。
8.根据权利要求7所述的波形生成电路,其特征在于,所述导通信号为方波信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310908688.2A CN116938192B (zh) | 2023-07-24 | 2023-07-24 | 一种波形生成电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310908688.2A CN116938192B (zh) | 2023-07-24 | 2023-07-24 | 一种波形生成电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116938192A CN116938192A (zh) | 2023-10-24 |
CN116938192B true CN116938192B (zh) | 2024-02-09 |
Family
ID=88391892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310908688.2A Active CN116938192B (zh) | 2023-07-24 | 2023-07-24 | 一种波形生成电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116938192B (zh) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03123884A (ja) * | 1989-10-06 | 1991-05-27 | Beruko:Kk | 検知装置 |
JP2006180666A (ja) * | 2004-12-24 | 2006-07-06 | Sanyo Electric Co Ltd | Pwm信号生成回路 |
CN101040438A (zh) * | 2004-10-15 | 2007-09-19 | 罗姆股份有限公司 | 波形整形装置,接收机,接收模块和遥控接收机 |
CN101119109A (zh) * | 2007-09-07 | 2008-02-06 | 史宝祥 | 一种波形整形电路 |
TW201004149A (en) * | 2008-07-14 | 2010-01-16 | Elite Semiconductor Esmt | Triangular wave generating circuit having synchronization with external clock |
CN204594436U (zh) * | 2015-01-23 | 2015-08-26 | 浙江万里学院 | 一种超声波厚度测量的装置 |
CN206193138U (zh) * | 2016-09-29 | 2017-05-24 | 江苏艾科半导体有限公司 | 开尔文接地报警电路 |
CN106817014A (zh) * | 2015-12-02 | 2017-06-09 | 上海贝岭股份有限公司 | 开关电源的驱动延迟控制电路 |
CN109633356A (zh) * | 2018-12-29 | 2019-04-16 | 南京钰吉电气科技有限公司 | 断电式漏电信号识别方法及断电式漏电指示装置 |
CN113179089A (zh) * | 2021-04-19 | 2021-07-27 | 上海艾为电子技术股份有限公司 | 音频功放电路及其功率限制方法、电子设备 |
CN214315229U (zh) * | 2021-01-15 | 2021-09-28 | 杭州鸿泉物联网技术股份有限公司 | 一种车辆脉冲采集电路、车辆脉冲采集设备及车辆 |
-
2023
- 2023-07-24 CN CN202310908688.2A patent/CN116938192B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03123884A (ja) * | 1989-10-06 | 1991-05-27 | Beruko:Kk | 検知装置 |
CN101040438A (zh) * | 2004-10-15 | 2007-09-19 | 罗姆股份有限公司 | 波形整形装置,接收机,接收模块和遥控接收机 |
JP2006180666A (ja) * | 2004-12-24 | 2006-07-06 | Sanyo Electric Co Ltd | Pwm信号生成回路 |
CN101119109A (zh) * | 2007-09-07 | 2008-02-06 | 史宝祥 | 一种波形整形电路 |
TW201004149A (en) * | 2008-07-14 | 2010-01-16 | Elite Semiconductor Esmt | Triangular wave generating circuit having synchronization with external clock |
CN204594436U (zh) * | 2015-01-23 | 2015-08-26 | 浙江万里学院 | 一种超声波厚度测量的装置 |
CN106817014A (zh) * | 2015-12-02 | 2017-06-09 | 上海贝岭股份有限公司 | 开关电源的驱动延迟控制电路 |
CN206193138U (zh) * | 2016-09-29 | 2017-05-24 | 江苏艾科半导体有限公司 | 开尔文接地报警电路 |
CN109633356A (zh) * | 2018-12-29 | 2019-04-16 | 南京钰吉电气科技有限公司 | 断电式漏电信号识别方法及断电式漏电指示装置 |
CN214315229U (zh) * | 2021-01-15 | 2021-09-28 | 杭州鸿泉物联网技术股份有限公司 | 一种车辆脉冲采集电路、车辆脉冲采集设备及车辆 |
CN113179089A (zh) * | 2021-04-19 | 2021-07-27 | 上海艾为电子技术股份有限公司 | 音频功放电路及其功率限制方法、电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN116938192A (zh) | 2023-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111638744B (zh) | 一种电流频率转换电路 | |
CN108508958B (zh) | 一种伪数字低压差线性稳压器及电源管理芯片 | |
CN107528298B (zh) | 电子负载的保护电路及电子负载 | |
US20040090216A1 (en) | Method and apparatus for control of voltage regulation | |
US11728726B2 (en) | Frequency modulation device, switching power supply and frequency modulation method thereof | |
CN109164865A (zh) | 一种过冲保护电路、线性稳压器及电源模块 | |
CN116938192B (zh) | 一种波形生成电路 | |
CN111490755A (zh) | 张弛振荡器电路 | |
CN113311896B (zh) | 自适应过冲电压抑制电路、基准电路、芯片及通信终端 | |
JP2006115594A (ja) | 誤動作防止回路 | |
TWI525330B (zh) | 電池模擬裝置 | |
CN112291886A (zh) | 控制电路及照明装置 | |
CN101398693A (zh) | 具有软启动功能的电压转换装置 | |
CN114647271B (zh) | 一种ldo电路、控制方法、芯片及电子设备 | |
CN107422773B (zh) | 数字低压差稳压器 | |
CN106598192B (zh) | 一种供电装置、方法及供电系统 | |
CN112018839B (zh) | 一种负载检测电路 | |
CN108847770B (zh) | 一种双电压输出主板 | |
JP2021150720A (ja) | アナログスイッチ回路 | |
CN213818274U (zh) | 控制电路及照明装置 | |
CN114448271A (zh) | 一种电源电路 | |
CN216216812U (zh) | 一种占空比调节电路、集成电路及电子设备 | |
CN211377894U (zh) | 一种可远程调节功率的电源装置 | |
CN221303898U (zh) | 一种输出电流可调的恒流源电路和电路板 | |
CN117214674B (zh) | 一种用于psr集成电路工作状态测试的测试系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |