CN116936709A - 一种微型发光芯片及其制作方法 - Google Patents
一种微型发光芯片及其制作方法 Download PDFInfo
- Publication number
- CN116936709A CN116936709A CN202210376529.8A CN202210376529A CN116936709A CN 116936709 A CN116936709 A CN 116936709A CN 202210376529 A CN202210376529 A CN 202210376529A CN 116936709 A CN116936709 A CN 116936709A
- Authority
- CN
- China
- Prior art keywords
- layer
- ohmic contact
- metal etching
- metal
- etching barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 144
- 229910052751 metal Inorganic materials 0.000 claims abstract description 143
- 239000002184 metal Substances 0.000 claims abstract description 143
- 239000004065 semiconductor Substances 0.000 claims abstract description 101
- 230000004888 barrier function Effects 0.000 claims abstract description 94
- 238000002161 passivation Methods 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 16
- 230000008020 evaporation Effects 0.000 claims description 5
- 238000001704 evaporation Methods 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000004806 packaging method and process Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明涉及一种微型发光芯片及其制作方法，包括：外延层，外延层包括第一半导体层，第二半导体层以及位于第一半导体层和第二半导体层之间的有源层；还包括分别设于第一半导体层和第二半导体上第一欧姆接触层和第二欧姆接触层；分别设于第一欧姆接触层和第二欧姆接触层的第一金属蚀刻阻挡层和第二金属蚀刻阻挡层，第一金属蚀刻阻挡层和第二金属蚀刻阻挡层具有抗蚀刻特性；以及分别设于第一金属蚀刻阻挡层和第二金属蚀刻阻挡层之上的第一电极和第二电极。通过金属蚀刻阻挡层的阻挡作用，使得欧姆接触层及金属蚀刻阻挡层不会被蚀刻，金属与半导体层之间的欧姆接触良好，提高了芯片的发光效率。
Description
技术领域
本发明涉及LED芯片领域，尤其涉及一种微型发光芯片及其制作方法。
背景技术
LED芯片是一种固态的半导体器件，也称为LED发光芯片，包括P型半导体、N型半导体，及位于P型半导体与N型半导体之间的有源层。
目前，在LED芯片的制作过程中，需要在P型半导体上蒸镀P-欧姆接触层，及N型半导体上蒸镀N-欧姆接触层，再形成覆盖在芯片表面的封装层，之后通过蚀刻打穿封装层，分别在P-欧姆接触层及N-欧姆接触层对应的部位形成两个蚀刻孔，最后通过两个蚀刻孔形成与P-欧姆接触层连接接触的P电极，及与N-欧姆接触层连接接触的N电极。但在蚀刻封装层的时候，会在P/N-欧姆接触层上蚀刻出凹坑，P/N-欧姆接触层的表面损失严重，由此影响了金属与半导体之间的欧姆接触，使得电压偏高，降低了芯片的发光效率。
因此，如何保证P/N-欧姆接触层与P/N型半导体之间良好的欧姆接触，提高芯片发光效率是亟需解决的问题。
发明内容
鉴于上述相关技术的不足，本申请的目的在于提供一种微型发光芯片及其制作方法，旨在解决加工过程中因蚀刻导致的P/N-欧姆接触层上出现凹坑，影响金属与半导体之间的欧姆接触，使得电压偏高，降低了芯片发光效率的问题。
一种微型发光芯片，包括：外延层，所述外延层包括第一半导体层，第二半导体层以及位于所述第一半导体层和所述第二半导体层之间的有源层；所述微型发光芯片还包括：
分别设于所述第一半导体层和所述第二半导体上第一欧姆接触层和第二欧姆接触层；
分别设于所述第一欧姆接触层和所述第二欧姆接触层的第一金属蚀刻阻挡层和第二金属蚀刻阻挡层，所述第一金属蚀刻阻挡层和所述第二金属蚀刻阻挡层具有抗蚀刻特性；
以及分别设于所述第一金属蚀刻阻挡层和所述第二金属蚀刻阻挡层之上的第一电极和第二电极。
上述芯片结构中设有金属蚀刻阻挡层，金属蚀刻阻挡层具有阻挡蚀刻的作用，因此在芯片的制作过程中，通过蚀刻穿透外延层上的反射层、钝化层的时候，金属蚀刻阻挡层形成了对欧姆接触层的遮挡，欧姆接触层及金属蚀刻阻挡层上不会被蚀刻出凹坑，保证了欧姆接触层及金属蚀刻阻挡层表面的完整性，使得金属与半导体层之间具有良好的欧姆接触，降低了电压，提高了芯片的发光效率。
可选地，所述第一金属蚀刻阻挡层和/或所述第二金属蚀刻阻挡层的厚度大于等于100纳米，小于等于300纳米。
欧姆接触层有最小厚度的要求，现有中因为欧姆接触层会被蚀刻一部分，因此在制作时欧姆接触层会预留一定的厚度用于被蚀刻掉，以此使得欧姆接触层在被蚀刻后仍可保证欧姆接触层满足其最小厚度的要求。而本申请通过蚀刻阻挡层对蚀刻的阻挡，欧姆接触层的厚度不会受蚀刻的影响，可保证欧姆接触层的表面不会出现损失，提高了材料的可回收率。并且通过设置金属蚀刻阻挡层，可使欧姆接触层直接采用其最小厚度制作，减少了耗材量，降低了制作成本。
基于同样的发明构思，本申请还提供一种微型发光芯片的制作方法，包括：
在承载基板上设置外延层，所述外延层包括第一半导体层，第二半导体层以及位于所述第一半导体层和所述第二半导体层之间的有源层；所述微型发光芯片还包括：
分别在所述第一半导体层和所述第二半导体上形成第一欧姆接触层和第二欧姆接触层；
分别在所述第一欧姆接触层和所述第二欧姆接触层形成具有抗蚀刻特性的第一金属蚀刻阻挡层和第二金属蚀刻阻挡层；
在所述外延层上依次形成反射层和钝化层，且所述反射层和钝化层分别将所述第一金属蚀刻阻挡层和第二金属蚀刻阻挡层覆盖；
在所述第一金属蚀刻阻挡层和第二金属蚀刻阻挡层形成第一通孔和第二通孔，使得所述第一金属蚀刻阻挡层和所述第二金属蚀刻阻挡层外露；
在所述第一金属蚀刻阻挡层和所述第二金属蚀刻阻挡层外露的区域上分别形成第一电极和第二电极。
上述制作方法，通过在欧姆接触层上形成金属蚀刻阻挡层，使得在蚀刻的时候，不会在金属蚀刻阻挡层及欧姆接触层上形成凹坑，保证了欧姆接触层及金属蚀刻阻挡层表面的完整性，金属与半导体层之间具有良好的欧姆接触，降低了电压，提高了芯片的发光效率。
附图说明
图1为本发明实施例提供的一种微型发光芯片示意图；
图2为本发明实施例提供的又一种微型发光芯片示意图；
图3为本发明实施例提供的第一半导体层为P型半导体时，蚀刻阻挡层设置的一种示意图；
图4为本发明实施例提供的第一半导体层为N型半导体时，蚀刻阻挡层设置的一种示意图；
图5为本发明实施例提供的另一种微型发光芯片示意图；
图6为本发明实施例提供的金属蚀刻阻挡层的面积等于欧姆接触层面积时的一种芯片示意图；
图7为本发明实施例提供的金属蚀刻阻挡层的面积大于欧姆接触层面积时的一种芯片示意图；
图8为本发明另一可选实施例提供的微型发光芯片制作方法的流程图；
图9为本发明实施例提供的微型发光制作方法的一种加工步骤示意图；
图10为本发明实施例提供的微型发光制作方法的又一种加工步骤示意图；
附图标记说明：
1-第一半导体层，2-第二半导体层，3-有源层，4-第二欧姆接触层4，5-第二金属蚀刻阻挡层，6-第二电极，7-第一电极，8-第一金属蚀刻阻挡层，9-第一欧姆接触层，10-反射层、钝化层，11-衬底，12-键合层，13-暂态基板。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
目前在蚀刻封装层加工电极的时候，会在P/N-欧姆接触层上蚀刻出凹坑，P/N-欧姆接触层的表面损失严重，由此影响了金属与半导体之间的欧姆接触，使得电压偏高，降低了芯片的发光效率。同时，欧姆接触层有最小厚度的要求，例如要求大于400纳米，现有中因为欧姆接触层会被蚀刻一部分，因此在制作时欧姆接触层会预留一定的厚度用于被蚀刻掉，例如预留100纳米的厚度，则需将欧姆接触层制作为500纳米的厚度，由此才可使欧姆接触层在被蚀刻后仍可保证欧姆接触层满足其最小厚度的要求，而欧姆接触层的用材较为昂贵，由此增加了芯片的制作成本。
基于此，本申请希望提供一种能够解决上述技术问题的方案，其详细内容将在后续实施例中得以阐述。
一种可选实施例：
一种微型发光芯片，本实施例中的微型发光芯片包括但不限于Micro-微型LED芯片、Mini-微型LED芯片中的至少一种，各微型LED芯片包括外延层以及设于外延层上的电极(包括正电极和负电极)，且正电极和负电极设置于外延层的同一侧并远离承载基板上的键合层。也即本实施例中的微型LED芯片可为正装LED芯片，也可为倒装LED芯片。且本实施例中的微型LED芯片可以为发出红光的红光LED芯片。当然也可根据需求设置为发出其他颜色的光的LED芯片，在此不再一一赘述。
本实施例中，如图1所示，微型发光芯片包括外延层，外延层包括第一半导体层1，第二半导体层2以及位于第一半导体层1和第二半导体层2之间的有源层3。
一种示例中，如图2所示，第一半导体层1可以为P型半导体，第二半导体层2为N型半导体；另一示例中，如图5所示，第一半导体层1也可以为N型半导体，第二半导体层2为P型半导体，本实施例对此不作具体限定。在本实施例中的微型LED芯片为发出红光的红光LED芯片时，则本实施例中的外延层为红光芯片外延层。
可以理解的是，第一电极7、第二电极6为常规LED芯片暴露在反射层、钝化层10外用于电连接的两个金属电极；本实施例中电极的材质和形状不做限定，例如一种示例中，电极的材质可包括但不限于Cr，Ni，Al，Ti，Au，Pt，W，Pb，Rh，Sn，Cu，Ag等中的至少一种。
本实施例中位于第一半导体层1与第二半导体层2之间的有源层3可以包括量子阱层，还可以包括其他结构。
本实施例中，如图1所示，微型发光芯片还包括：分别设于第一半导体层1和第二半导体2上第一欧姆接触层9和第二欧姆接触层4。
可以理解的是，第一欧姆接触层9、第二欧姆接触层4是通过退火工艺与对应半导体层之间形成欧姆接触的。本实施例中，第一欧姆接触层9、第二欧姆接触层4可采用但不限于蒸镀工艺成型在对应半导体层上，当然也可采用其它可成型欧姆接触层的加工工艺，本实施例不作具体限制。另外本实施例中的第一欧姆接触层9、第二欧姆接触层4的材料为能够与半导体层之间形成欧姆接触的材料，主要以Au为主，例如还可采用但不限于Ag、Al、AuBe、AuZn、AuGe中的任意一种。
此外，本实施例中的微型发光芯片还包括：如图1所示，分别设于第一欧姆接触层9和第二欧姆接触层4的第一金属蚀刻阻挡层8和第二金属蚀刻阻挡层5，第一金属蚀刻阻挡层8和第二金属蚀刻阻挡层5具有抗蚀刻特性。
本实施例中的微型发光芯片还包括设于所述外延层上的反射层、钝化层10，第一金属蚀刻阻挡层8和第二金属蚀刻阻挡层5分别通过对反射层、钝化层10进行蚀刻得到的第一通孔和第二通孔形成外露，第一电极7和第二电极6的下端分别通过第一通孔和第二通孔与第一金属蚀刻阻挡层8和第二金属蚀刻阻挡层5电连接。
本实施例中，第一电极7和第二电极6的另一端位于一个平面上。也即第一电极7和第二电极6露出反射层、钝化层的高度等高，有利于芯片的电连接。
通过蚀刻形成的第一通孔、第二通孔用于供第一电极7、第二电极6分别与第一金属蚀刻阻挡层8和第二金属蚀刻阻挡层5之间的电连接。该过程中的蚀刻仅能穿透反射层、钝化层10，不会对金属蚀刻阻挡层及欧姆接触层的外形造成任何影响。本实施例中反射层、钝化层10均为透明的绝缘材质，反射层、钝化层10位于键合层12之上，且覆盖住外延层，及欧姆接触层、金属蚀刻阻挡层。
金属蚀刻阻挡层具有阻挡蚀刻的作用，因此在芯片的制作过程中，通过蚀刻穿透外延层上的反射层、钝化层10的时候，金属蚀刻阻挡层形成了对欧姆接触层的遮挡，不会导致欧姆接触层及金属蚀刻阻挡层上被蚀刻出凹坑，保证了欧姆接触层及金属蚀刻阻挡层表面的完整性，使得金属与半导体层之间具有良好的欧姆接触，降低了电压，提高了芯片的发光效率。
此外，如图5所示，本实施例中的第一金属蚀刻阻挡层8和/或所述第二金属蚀刻阻挡层5的厚度H均大于等于100纳米，小于等于300纳米。
通过金属蚀刻阻挡层对蚀刻的阻挡，欧姆接触层的厚度不会受蚀刻的影响，在制作时便不需要对欧姆接触层预留一定的厚度用于被蚀刻掉，使得欧姆接触层可直接被制作为其要求的最小厚度，例如上述的最小厚度400纳米，减少了耗材量，降低了制作成本。并且，还可保证欧姆接触层的表面不会凹坑，导致了材料的损失，提高了材料的可回收率。
在本实施例中，第一通孔和第一欧姆接触层9的位置相对应，且第一通孔在第一欧姆接触层9的投影面积，小于等于第一金属蚀刻阻挡层8在第一欧姆接触层9的投影面积；
第二通孔和所述第二欧姆接触层4的位置相对应，且第二通孔在第二欧姆接触层的4投影面积，小于等于第二金属蚀刻阻挡层5在第二欧姆接触层4的投影面积。
另一种释义，也即是蚀刻阻挡层的侧面的边界B1分别超出对应的蚀刻孔下端的孔口沿的边界B2，如图3所示。
也即制作完成后，第一金属蚀刻阻挡层8、第二金属蚀刻阻挡层5完全遮住第一通孔、第二通孔下端的孔口，蚀刻穿透反射层、钝化层10的时候，蚀刻的范围完全落入了金属蚀刻阻挡层遮挡的范围，形成了对欧姆接触层的完全遮挡。被遮挡的欧姆接触层完全不会被蚀刻，保证了芯片好的发光效率。
可以理解是，金属蚀刻阻挡层能够形成对欧姆接触层的蚀刻阻挡即可，如图1所示，金属蚀刻阻挡层的面积可小于对应欧姆接触层的面积，如图6所示，其也可等于对应欧姆接触层的面积，或者如图7所示，其面积也可大于对应欧姆接触层的面积，但此时的金属蚀刻阻挡层不会与半导体层直接接触。
本实施例中，第一金属蚀刻阻挡层8和所述第二金属蚀刻阻挡层5的材质和厚度中的至少之一相同。例如一种示例，第一金属蚀刻阻挡层8和第二金属蚀刻阻挡层5的材质及厚度均相同；另一种示例中，第一金属蚀刻阻挡层8和第二金属蚀刻阻挡层5的材质相同，但两者的厚度并不相同；又一种示例中，第一金属蚀刻阻挡层8和第二金属蚀刻阻挡层5的厚度相同，但两者的材质并不相同。
本实施例中，金属蚀刻阻挡层可通过但不限于光刻蒸镀工艺成型在欧姆接触层上，当然也可采用其它可将金属蚀刻阻挡层成型在欧姆接触层上的加工工艺，本实施例对此不作具体限制。
同时，金属蚀刻阻挡层的材料为抗金属蚀刻的导电材料，例如一种示例，第一金属蚀刻阻挡层8和第二金属蚀刻阻挡层5中的至少之一的材质包括Pt、Ti、Cr、Cu的至少一种。可以理解的是，第一金属蚀刻阻挡层8和/或第二金属蚀刻阻挡层5的材质可采用Pt、Ti、Cr、Cu中的一种，或者第一金属蚀刻阻挡层8和/或第二金属蚀刻阻挡层5的材质还可为Pt、Ti、Cr、Cu中几种的组合。
金属蚀刻阻挡层的设置不限于上述示例，例如还可为，如图3所示，第一欧姆接触层9上设置金属蚀刻阻挡层；第一电极7通过如上所述的方式设置在第一金属蚀刻阻挡层8上；第二电极6则设置在第二欧姆接触层4上；第一半导体层1为P型半导体，第二半导体层2为N型半导体。
本示例中的P型半导体上的第一欧姆接触层9通过第一金属蚀刻阻挡层8的阻挡作用，能够防止其被蚀刻，可保证P型半导体上的第一欧姆接触层9及第一金属蚀刻阻挡层8表面的完整性，仍可降低电压，提高芯片的发光效率。
此外，金属蚀刻阻挡层的设置还可为，如图4所示，第一欧姆接触层9上设置金属蚀刻阻挡层；第一电极7通过如上所述的方式设置在第一金属蚀刻阻挡层8上；第二电极6则设置在第二欧姆接触层4上；第一半导体层1为N型半导体，第二半导体层2为P型半导体。
本示例中的N型半导体上的第一欧姆接触层9通过第一金属蚀刻阻挡层8的阻挡作用，能够防止其被蚀刻，可保证N型半导体上的第一欧姆接触层9及第一金属蚀刻阻挡层8表面的完整性，仍可降低电压，提高芯片的发光效率。
本实施例中的蚀刻工艺可以采用但不限于干蚀刻，如等离子蚀刻，通过化学反应，物理去除，或化学反应与物理去除的组合，对应的此时金属蚀刻阻挡层采用的材料则为抗干蚀刻的导电材料；例如蚀刻工艺还可采用湿蚀刻，使用液体化学药品或蚀刻剂去除反射层、钝化层，对应的金属蚀刻阻挡层采用的材料则为抗湿蚀刻的导电材料。
本发明另一可选实施例：
本实施例提供了一种如上所述微型发光芯片的制作方法，如图8、图9所示，包括：
S101：在承载基板上设置外延层，所述外延层包括第一半导体层，第二半导体层以及位于所述第一半导体层和所述第二半导体层之间的有源层；
本实施例中对承载基板的材质和形状不做限制，例如承载基板的材质可采用但不限于蓝宝石、碳化硅、硅或其他半导体材料。承载基板的形状可采用但不限于矩形、圆形或椭圆形等。
应当理解的是，承载基板上设有键合层，承载基板通过键合层承载的外延层。本实施例中对在承载基板上设置键合层的工艺不做限制，可采用各种能实现键合层设置的工艺，例如采用但不限于沉积的方式在承载基板上形成键合层。本实施例中键合层的材质也可以灵活选定，例如为透明材质。
S102：分别在所述第一半导体层和所述第二半导体上形成第一欧姆接触层和第二欧姆接触层；
本实施例中，第一欧姆接触层、第二欧姆接触层可采用但不限于蒸镀工艺成型在对应半导体层上，当然也可采用其它可成型欧姆接触层的加工工艺，本实施例不作具体限制。第一欧姆接触层、第二欧姆接触层还需通过退火工艺与对应半导体层之间形成欧姆接触。
S103：分别在所述第一欧姆接触层和所述第二欧姆接触层形成具有抗蚀刻特性的第一金属蚀刻阻挡层和第二金属蚀刻阻挡层；
在本示例中，蚀刻阻挡层可通过但不限于光刻蒸镀工艺成型在欧姆接触层上，当然也可采用其它可将蚀刻阻挡层成型在欧姆接触层上的加工工艺，本实施例对此不作具体限制。
S104：在所述外延层上依次形成反射层和钝化层，且所述反射层和钝化层分别将所述第一金属蚀刻阻挡层和第二金属蚀刻阻挡层覆盖；
本实施例中反射层、钝化层均为透明的绝缘材质，反射层、钝化层位于键合层之上，且覆盖住外延层，及欧姆接触层、金属蚀刻阻挡层。
一种示例中，可以在成形欧姆接触层之前，蚀刻第一半导体至键合层，用于成型反射层和钝化层，使反射层和钝化层覆盖住外延层；另一种示例中，也可以在形成金属阻挡层之前，蚀刻第一半导体至键合层，用于成型反射层和钝化层；又一种示例，还可以是在形成金属阻挡层之后，蚀刻第一半导体至键合层，用于成型反射层和钝化层，本实施例对此不作限制。
S105：在所述第一金属蚀刻阻挡层和第二金属蚀刻阻挡层上的反射层和钝化层形成第一通孔和第二通孔，使得所述第一金属蚀刻阻挡层和所述第二金属蚀刻阻挡层外露；
S106：在所述第一金属蚀刻阻挡层和所述第二金属蚀刻阻挡层外露的区域上分别形成第一电极和第二电极。
在本示例中，第一电极、第二电极可采用但不限于蒸镀成型在反射层、钝化层上对应的通孔内，第一电极、第二电极露出反射层、钝化层的外表面，且露出的高度相等，有利于芯片的电连接。
通过在欧姆接触层上形成金属蚀刻阻挡层，使得在蚀刻的时候，不会在金属蚀刻阻挡层及欧姆接触层上形成凹坑，保证了欧姆接触层及金属蚀刻阻挡层表面的完整性，金属与半导体层之间具有良好的欧姆接触，降低了电压，提高了芯片的发光效率。
本实施例在形成第一欧姆接触层和第二欧姆接触层之前，还包括：
S100：如图10所示，通过键合层将暂态基板13的外延层转移至承载基板11上；蚀刻第二半导体、有源层至第一半导体。本实施例中的暂态基板为芯片转移过程中起暂时承载芯片的作用，其可为但不限于砷化镓。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (10)
1.一种微型发光芯片，其特征在于，包括：外延层，所述外延层包括第一半导体层，第二半导体层以及位于所述第一半导体层和所述第二半导体层之间的有源层；所述微型发光芯片还包括：
分别设于所述第一半导体层和所述第二半导体上第一欧姆接触层和第二欧姆接触层；
分别设于所述第一欧姆接触层和所述第二欧姆接触层的第一金属蚀刻阻挡层和第二金属蚀刻阻挡层，所述第一金属蚀刻阻挡层和所述第二金属蚀刻阻挡层具有抗蚀刻特性；
以及分别设于所述第一金属蚀刻阻挡层和所述第二金属蚀刻阻挡层之上的第一电极和第二电极。
2.如权利要求1所述的微型发光芯片，其特征在于，所述微型发光芯片还包括设于所述外延层上的反射层、钝化层，所述第一金属蚀刻阻挡层和所述第二金属蚀刻阻挡层分别通过对所述反射层、钝化层进行蚀刻得到的第一通孔和第二通孔外露，所述第一电极和所述第二电极的下端分别通过所述第一通孔和所述第二通孔与所述第一金属蚀刻阻挡层和所述第二金属蚀刻阻挡层电连接。
3.如权利要求2所述的微型发光芯片，其特征在于，所述第一电极和所述第二电极的另一端位于一个平面上。
4.如权利要求1-3任一项所述的微型发光芯片，其特征在于，所述第一金属蚀刻阻挡层和/或所述第二金属蚀刻阻挡层的厚度大于等于100纳米，小于等于300纳米。
5.如权利要求1-3任一项所述的微型发光芯片，其特征在于，所述第一金属蚀刻阻挡层和所述第二金属蚀刻阻挡层的材质和厚度中的至少之一相同。
6.如权利要求5所述的微型发光芯片，其特征在于，所述第一金属蚀刻阻挡层和所述第二金属蚀刻阻挡层中的至少之一的材质包括Pt、Ti、Cr、Cu的至少一种。
7.如权利要求2或3所述的微型发光芯片，其特征在于，所述第一通孔和所述第一欧姆接触层的位置相对应，且所述第一通孔在所述第一欧姆接触层的投影面积，小于等于第一金属蚀刻阻挡层在所述第一欧姆接触层的投影面积；
所述第二通孔和所述第二欧姆接触层的位置相对应，且所述第二通孔在所述第二欧姆接触层的投影面积，小于等于第二金属蚀刻阻挡层在所述第二欧姆接触层的投影面积。
8.如权利要求1-3任一项所述的微型发光芯片，其特征在于，所述外延层为红光芯片外延层。
9.一种微型发光芯片的制作方法，其特征在于，包括：
在承载基板上设置外延层，所述外延层包括第一半导体层，第二半导体层以及位于所述第一半导体层和所述第二半导体层之间的有源层；所述微型发光芯片还包括：
分别在所述第一半导体层和所述第二半导体上形成第一欧姆接触层和第二欧姆接触层；
分别在所述第一欧姆接触层和所述第二欧姆接触层形成具有抗蚀刻特性的第一金属蚀刻阻挡层和第二金属蚀刻阻挡层；
在所述外延层上依次形成反射层和钝化层，且所述反射层和钝化层分别将所述第一金属蚀刻阻挡层和第二金属蚀刻阻挡层覆盖；
在所述第一金属蚀刻阻挡层和第二金属蚀刻阻挡层上的反射层和钝化层形成第一通孔和第二通孔，使得所述第一金属蚀刻阻挡层和所述第二金属蚀刻阻挡层外露；
在所述第一金属蚀刻阻挡层和所述第二金属蚀刻阻挡层外露的区域上分别形成第一电极和第二电极。
10.如权利要求9所述的微型发光芯片的制作方法，其特征在于，所述第一金属蚀刻阻挡层和所述第二金属蚀刻阻挡层通过光刻蒸镀的工艺形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210376529.8A CN116936709A (zh) | 2022-04-11 | 2022-04-11 | 一种微型发光芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210376529.8A CN116936709A (zh) | 2022-04-11 | 2022-04-11 | 一种微型发光芯片及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116936709A true CN116936709A (zh) | 2023-10-24 |
Family
ID=88381569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210376529.8A Pending CN116936709A (zh) | 2022-04-11 | 2022-04-11 | 一种微型发光芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116936709A (zh) |
-
2022
- 2022-04-11 CN CN202210376529.8A patent/CN116936709A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102494108B1 (ko) | 발광 디바이스 | |
| CN109844968B (zh) | 发光二极管及其制作方法 | |
| JP2012044171A (ja) | 発光ダイオード構造及びその製造方法 | |
| US6946313B2 (en) | Method of making an aligned electrode on a semiconductor structure | |
| CN111509097B (zh) | 一种大功率半导体发光器件及其制备方法 | |
| CN112382711A (zh) | 发光二极管器件及其制备方法 | |
| WO2015141166A1 (ja) | 半導体発光装置とその製造方法 | |
| CN113764456A (zh) | Led芯片光源及其制备方法 | |
| US20020173062A1 (en) | Method for manufacturing GaN-based LED | |
| EP2605294B1 (en) | Semiconductor light emitting device | |
| KR20080079844A (ko) | 수직형 발광 다이오드 및 그 제조방법 | |
| CN113594330B (zh) | 一种led及其制备方法 | |
| CN217719642U (zh) | 发光二极管 | |
| CN116936709A (zh) | 一种微型发光芯片及其制作方法 | |
| CN114464710B (zh) | 一种led芯片及其制备方法 | |
| CN113782658B (zh) | 发光半导体及其制备方法 | |
| CN115602775A (zh) | 一种倒装高压发光二极管芯片及其制备方法 | |
| CN113284997A (zh) | 倒装led芯片及其制备方法 | |
| JP4284722B2 (ja) | 半導体発光素子の製造方法 | |
| JPH0559861U (ja) | 窒化ガリウム系化合物半導体素子 | |
| CN103682027A (zh) | 发光装置及其制作方法 | |
| CN219642857U (zh) | 一种固晶平整的倒装led芯片 | |
| CN114188448B (zh) | 一种led芯片及其制作方法 | |
| CN217588966U (zh) | 一种发光二极管 | |
| CN109616564A (zh) | 一种倒装led芯片及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |