CN116918478A - 包括电介质材料的电子装置及相关系统及方法 - Google Patents

包括电介质材料的电子装置及相关系统及方法 Download PDF

Info

Publication number
CN116918478A
CN116918478A CN202280015311.8A CN202280015311A CN116918478A CN 116918478 A CN116918478 A CN 116918478A CN 202280015311 A CN202280015311 A CN 202280015311A CN 116918478 A CN116918478 A CN 116918478A
Authority
CN
China
Prior art keywords
source contact
dielectric material
source
doped
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280015311.8A
Other languages
English (en)
Inventor
M·A·林德曼
C·豪德
福住嘉晃
R·J·希尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN116918478A publication Critical patent/CN116918478A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Conductive Materials (AREA)

Abstract

本发明涉及电子装置，其包括邻近源极触点的掺杂电介质材料、邻近所述掺杂电介质材料的交替导电材料及电介质材料的层级及延伸穿过所述层级、所述掺杂电介质材料及所述源极触点且到源极堆叠中的支柱。还公开相关方法及电子系统。

Description

包括电介质材料的电子装置及相关系统及方法
优先权主张
本申请案主张2021年1月26日申请的“包括电介质材料的电子装置及相关系统及方法(ELECTRONIC DEVICES COMPRISING A DIELECTRIC MATERIAL,AND RELATED SYSTEMSAND METHODS)”的序列号为17/158,918的美国专利申请案的申请日权益。
技术领域
本公开的实施例涉及电子装置设计及制造的领域。更特定来说，本公开涉及具有介于源极触点与层级之间的电介质材料(例如掺杂电介质材料或高k电介质材料)的电子装置，涉及相关设备及电子系统，且涉及用于形成电子装置的方法。
背景技术
存储器装置为电子系统提供数据存储。快闪存储器装置是各种存储器装置类型中的一者且在现代计算机及其它电装置中具有许多用途。常规快闪存储器装置可包含具有布置成行及列的大量电荷存储装置(例如，存储器胞元，例如非易失性存储器胞元)的存储器阵列。在NAND架构类型的快闪存储器中，布置成一列的存储器胞元串联耦合，且所述列的第一存储器胞元耦合到数据线(例如，位线)。在一个三维(3D)NAND存储器装置中，不仅存储器胞元布置成水平阵列中的行及列，而且水平阵列的层级彼此堆叠(例如，作为存储器胞元的垂直串)以提供3D存储器胞元阵列。层级的堆叠使导电材料与电介质材料垂直交替，其中导电材料充当存储器胞元的存取线(例如，字线)与栅极结构(例如，控制栅极)。包括通道及穿隧结构的支柱沿存储器胞元的个别垂直串的存储器胞元延伸且形成其部分。串的漏极端邻近支柱的顶部或底部中的一者，而串的源极端邻近支柱的顶部或底部中的另一者。漏极端可操作地连接到位线，且源极端可操作地连接到源极线。3D NAND存储器装置还包含(例如)存取线(例如，字线)与装置的其它导电结构之间的电连接，使得可选择垂直串的存储器胞元用于写入、读取及擦除操作。
在常规3D NAND电子装置中，通过多种多晶硅材料形成包含通道的支柱，且通过横向定向掺杂多晶硅材料实现与通道的横向接触。然而，归因于多晶硅材料的总厚度，蚀刻穿过多种多晶硅材料引起处理挑战。另外，用于横向接触的掺杂多晶硅材料上方的多晶硅导致从底部层级屏蔽电场，使得通道的部分难以在读取操作期间开启。因此，设计及制造具有所要电性能的电子装置仍然具有挑战性。
发明内容
公开一种电子装置且其包括包含一或多种导电材料的源极堆叠、邻近所述源极堆叠的源极触点及邻近所述源极触点的掺杂电介质材料。交替导电材料及电介质材料的层级邻近所述掺杂电介质材料且支柱延伸穿过所述层级、所述掺杂电介质材料及所述源极触点且到所述源极堆叠中。
还公开一种电子装置且其包括源极堆叠与电介质材料之间的源极触点，所述电介质材料包括掺杂电介质材料或高k电介质材料。存储器支柱延伸穿过邻近所述电介质材料的层级且到所述源极堆叠中。所述源极触点直接接触所述存储器支柱的通道。
还公开一种形成电子装置的方法。所述方法包括：形成邻近源极堆叠的源极接触牺牲结构；形成邻近所述源极接触牺牲结构的掺杂电介质材料；及形成邻近所述掺杂电介质材料的层级。支柱开口经形成穿过所述层级且到所述源极堆叠中，胞元膜形成于所述支柱开口中，且所述胞元膜包括通道。狭缝经形成穿过所述层级以暴露所述源极接触牺牲结构。选择性地移除所述源极接触牺牲结构的第一材料以形成源极接触开口，移除所述胞元膜的电荷阻挡材料的部分以增加所述源极接触开口的大小。移除所述胞元膜的电荷俘获材料的部分及所述掺杂电介质材料的部分以增加所述源极接触开口的大小。移除所述胞元膜的穿隧电介质材料的部分以进一步增加所述源极接触开口的大小且暴露所述通道。导电材料形成于所述源极接触开口中以形成横向延伸且接触所述通道的源极触点。
还公开一种电子系统且其包括可操作地耦合到输入装置及输出装置的处理器装置。一或多个存储器装置可操作地耦合到所述处理器装置且包括一或多个电子装置。所述电子装置包括邻近源极堆叠的源极触点及邻近所述源极触点的电介质材料。所述电介质材料包括掺杂电介质材料或高k电介质材料。交替导电材料及电介质材料的层级邻近所述电介质材料且存储器支柱延伸穿过所述层级、所述电介质材料及所述源极触点。所述存储器支柱部分延伸到所述源极堆叠中。
附图说明
图1A及1B是根据本公开的实施例的电子装置的横截面、正视、示意性说明，其中图1B是图1A中指示的区的放大图；
图2到14是根据本公开的实施例的在制造电子装置的各种处理动作期间的横截面、正视、示意性说明；
图15是根据本公开的实施例的包含一或多个电子装置的设备的部分、剖视、透视、示意性说明；
图16是根据本公开的实施例的包含一或多个电子装置的电子系统的框图；
图17是根据本公开的实施例的包含一或多个电子装置的基于处理器的系统的框图；及
图18是根据本公开的实施例的包含一或多个电子装置的基于额外处理器的系统的框图。
具体实施方式
根据本公开的实施例的电子装置(例如，设备、微电子装置)及系统(例如，电子系统)包含介于电子装置的源极触点与交替电介质材料及导电材料的层级之间的掺杂电介质材料或高k电介质材料。源极触点横向延伸且接触电子装置的支柱的通道。掺杂电介质材料将源极触点与层级分离。通过包含掺杂电介质材料，可控制源极触点与层级的选择栅极源极之间的距离。掺杂电介质材料提供通道与选择栅极源极之间的偏移。另外，掺杂电介质材料减少电场终止及源极触点与层级之间的相互作用。
制造电子装置包含形成及移除多个牺牲结构以在源极触点与交替电介质材料及氮化物材料的层级之间形成掺杂电介质材料。使用源极接触牺牲结构以一所要位置中形成源极触点且使用狭缝牺牲结构以提供对支柱的横向接入。源极接触牺牲结构可包含与支柱的材料及/或交替电介质材料及氮化物材料的层级的材料类似的材料(例如，在相同材料族内)。源极接触牺牲结构的尺寸类似于源极触点的所要尺寸，所述源极触点连接到电子装置的支柱的通道。与常规电子装置相比，根据本公开的实施例的电子装置包含在源极与选择栅极源极之间的掺杂电介质材料或高k电介质材料而非掺杂多晶硅材料。通过在源极接触牺牲结构、电介质材料及氮化物材料的层级及/或支柱中包含类似材料，可通过不太复杂过程形成根据本公开的实施例的电子装置。
以下描述提供例如材料类型、材料厚度、及处理条件的具体细节以便提供本文中描述的实施例的详尽描述。然而，所属领域的一般技术人员将理解，可在未采用这些具体细节的情况下实践本文中公开的实施例。实际上，可结合半导体产业中采用的常规制造技术来实践实施例。另外，本文中提供的描述未形成电子装置的完整描述或用于制造电子装置的完整过程流程且下文描述的结构未形成完整电子装置。下文仅详细描述理解本文中描述的实施例所必需的所述过程动作及结构。可通过常规技术执行形成完整电子装置的额外动作。
本文中描述的制造过程未形成用于处理设备(例如，装置、系统)或其结构的完整过程流程。过程流程的其余部分为所属领域的一般技术人员所知。因此，本文中仅描述理解本公开设备(例如，装置、系统)及方法的实施例所必需的方法及结构。
除非上下文另外指示，否则可通过包含(但不限于)旋涂、毯覆式涂覆、化学气相沉积(“CVD”)、原子层沉积(“ALD”)、等离子体增强ALD、物理气相沉积(“PVD”)(例如，溅镀)或外延生长的任何适合技术形成本文中描述的材料。替代地，可原位生长材料。取决于待形成的特定材料，除非上下文另外指示，否则可由所属领域的一般技术人员选择用于沉积或生长所述材料的技术。除非上下文另外指示，否则可通过包含(但不限于)蚀刻(例如，干式蚀刻、湿式蚀刻、气相蚀刻)、离子铣削、研磨平坦化(例如，化学-机械平坦化)、或其它已知方法的任何适合技术完成材料的移除。
本文中呈现的图式仅用于说明性目的，且不旨在为任何特定材料、组件、结构、电子装置或系统的实际视图。预期由于例如制造技术及/或容限所致的图式中描绘的形状的变动。因此，本文中描述的实施例不应解释为限于如说明的特定形状或区，但包含例如源自制造的形状的偏差。举例来说，说明或描述为盒形的区可具有粗糙及/或非线性特征，且说明或描述为圆形的区可包含一些粗糙及/或线性特征。此外，说明的锐角可经修圆，且反之亦然。因此，图中说明的区本质上是示意性的，且其形状不希望说明区的精确形状且不限制本公开权利要求的范围。图式不一定按比例绘制。此外，图之间共同的元件可保留相同元件符号。
如本文中使用，单数形式“一(a/an)”、及“所述”希望还包含复数形式，除非上下文另外明确指示。
如本文中使用，“及/或”包含相关联列出项中的一或多者的任何及全部组合。
如本文中使用，关于特定参数的数值的“约”或“近似”包含数值及所属领域的一般技术人员将理解在特定参数的可接受容限内的数值的变动程度。举例来说，关于数值的“约”或“近似”可包含从数值的90.0％到110.0％的范围内、例如从数值的95.0％到105.0％的范围内、从数值的97.5％到102.5％的范围内、从数值的99.0％到101.0％的范围内、从数值的99.5％到100.5％的范围内、或从数值的99.9％到100.1％的范围内的额外数值。
如本文中使用，为便于描述，例如“在…下面”、“在…下方”、“下”、“底部”、“在…上方”、“上”、“顶部”、“前”、“后”、“左”、“右”及类似者的空间相对术语可用于描述一个元件或特征与另一(些)元件或特征的关系，如图中说明。除非另外指定，除图中描绘的定向以外，空间相对术语还希望涵盖材料的不同定向。举例来说，如果图中的材料反转，那么则被描述为“在”其它元件或特征“下方”或“下面”或“的下”或“底部上”的元件将接着定向成“在”其它元件或特征“上方”或“顶部上”。因此，取决于使用术语的上下文，术语“在…下方”可涵盖上方及下方的定向，此对于所属领域的一般技术人员来说将是显而易见的。材料可以其它方式定向(例如，旋转90度、反转、翻转等)且本文中使用的空间相对描述符相应地解释。
如本文中使用，术语“包括”、“包含”、“含有”、“特征在于”及其语法等效物是不排除额外未列举元件或方法步骤的包含或开放式术语，但还包含更具限制性术语“由…组成”及“基本上由…组成”及其语法等效物。
如本文中使用，术语“导电材料”意味着且包含导电材料。导电材料可包含(但不限于)掺杂多晶硅、未掺杂多晶硅、金属、合金、导电金属氧化物、导电金属氮化物、导电金属硅化物及导电掺杂半导体材料中的一或多者。仅通过实例，导电材料可为钨(W)、氮化钨(WNy)、镍(Ni)、钽(Ta)、氮化钽(TaNy)、硅化钽(TaSix)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铝(Al)、钼(Mo)、钛(Ti)、氮化钛(TiNy)、硅化钛(TiSix)、氮化钛硅(TiSixNy)、氮化钛铝(TiAlxNy)、氮化钼(MoNx)、铱(Ir)、氧化铱(IrOz)、钌(Ru)、氧化钌(RuOz)、n掺杂多晶硅、p掺杂多晶硅、未掺杂多晶硅及导电掺杂硅中的一或多者，其中x、y或z是整数或非整数。
如本文中使用，术语“经配置”是指至少一个结构及至少一个设备中的一或多者以预定方式促进所述结构及所述设备中的一或多者的操作的大小、形状、材料组合物及布置。
如本文中使用，词组“耦合到”是指彼此可操作地连接(例如通过直接欧姆连接或通过间接连接(例如，经由另一结构)电连接)的结构。
如本文中使用，术语“电介质材料”意味着且包含电绝缘材料。电介质材料可包含(但不限于)绝缘氧化物材料、绝缘氮化物材料、绝缘氮氧化物材料、绝缘碳氧氮化物材料及/或空气中的一或多者。电介质氧化物材料可为氧化物材料、金属氧化物材料或其组合。电介质氧化物材料可包含(但不限于)氧化硅(SiOx、二氧化硅(SiO2))、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼磷硅酸盐玻璃(BPSG)、氟硅酸盐玻璃(FSG)、氧化铝(AlOx)、氧化钡、氧化钆(GdOx)、氧化铪(HfOx)、氧化镁(MgOx)、氧化钼、氧化铌(NbOx)、氧化锶、氧化钽(TaOx)、氧化钛(TiOx)、氧化钇、氧化锆(ZrOx)、硅酸铪、电介质氮氧化物材料(例如，SiOxNy)、电介质氮化碳材料(SiCN)、电介质碳氧氮化物材料(例如，SiOxCzNy)、其组合或列出材料中的一或多者与氧化硅的组合，其中“x”、“y”及“z”的值可为整数或可为非整数。电介质氮化物材料可包含(但不限于)氮化硅。电介质氮氧化物材料可包含(但不限于)氮氧化硅(SiOxNy)。电介质碳氧氮化物材料可包含(但不限于)碳氧氮化硅(SiOxCzNy)。电介质材料可为化学计量化合物或非化学计量化合物。
如本文中使用，术语“电子装置”包含(且不限于)存储器装置，以及可或可不并入存储器的半导体装置，例如逻辑装置、处理器装置、或射频(RF)装置。此外，除其它功能以外，电子装置还可并入存储器，例如(举例来说)包含处理器及存储器的所谓的“系统单芯片”(SoC)，或包含逻辑及存储器的电子装置。电子装置可例如为3D电子装置，例如3D NAND快闪存储器装置。
如本文中使用，术语“高k电介质材料”意味着且包含具有大于氧化硅(SiOx)的介电常数的介电常数的电介质氧化物材料，例如二氧化硅(SiO2)。二氧化硅的介电常数从约3.7到约3.9。高k电介质材料可包含(但不限于)高k氧化物材料、高k金属氧化物材料或其组合。仅通过实例，高k电介质材料可为氧化铝、氧化钆、氧化铪、氧化铌、氧化钽、氧化钛、氧化锆、硅酸铪、其组合、或经列出高k电介质材料中的一或多者与氧化硅的组合。术语“高k电介质材料”是相对术语且与术语“电介质材料”的区别在于其介电常数的相对值。上文作为“电介质材料”的实例列出的材料可能与上文作为“高k电介质材料”的实例列出的一些材料重叠，这是因为术语是相对的。
如本文中使用，关于材料、结构、特征或方法动作的术语“可”指示此预期用于实施本公开的实施例且此术语优先于更具限制性术语“是”使用以便避免应或必须排除可与其组合使用的其它兼容材料、结构、特征及方法的任何暗示。
如本文中使用，一元件被引用为“在”另一元件“上”或“上方”意味着且包含元件直接在另一元件的顶部上、邻近(例如，横向邻近、垂直邻近)另一元件、在另一元件下方、或与另一元件直接接触。其还包含元件间接在另一元件的顶部上、邻近(例如，横向邻近、垂直邻近)另一元件、在另一元件下方、或在另一元件附近，在其间存在其它元件。相比之下，当一元件被称为“直接在”另一元件“上”或“直接邻近”另一元件时，不存在中介元件。
如本文中使用，术语“开口”及“狭缝”意味着且包含延伸穿过至少一个结构或至少一个材料，从而在所述至少一个结构或至少一个材料中留下一空隙(例如，间隙)的体积，或延伸于结构或材料之间，从而在结构或材料的间留下一间隙的体积。除非另外描述，否则“开口”及/或“狭缝”不一定缺少材料。即，“开口”及/或“狭缝”不一定是空隙空间。形成于结构或材料中或之间的“开口”及/或“狭缝”可包括除在其中或之间形成开口的结构或材料以外的结构或材料。且，“暴露”于“开口”及/或“狭缝”内的结构或材料不一定与大气或非固体环境接触。“暴露”于“开口”及/或“狭缝”内的结构或材料可邻近或接触安置于“开口”及/或“狭缝”内的其它结构或材料。
如本文中使用，术语“牺牲”在参考材料或结构使用时意味着且包含在制造过程期间形成但在完成制造过程之前移除(例如，基本上移除)其至少一部分的材料或结构。牺牲材料或牺牲结构可存在于电子装置的一些部分中且不存在于电子装置的其它部分中。
如本文中使用，术语“可选择性地移除”或“可选择性地蚀刻”意味着且包含响应于相对于暴露于给定蚀刻化学及/或处理条件(统称为蚀刻条件)的另一材料暴露于相同蚀刻化学及/或处理条件而展现较大蚀刻速率的材料。举例来说，材料可展现比另一材料的蚀刻速率大至少约四倍的蚀刻速率，例如比另一材料的蚀刻速率大约九倍、大约十九倍、或大约三十九倍的蚀刻速率。可由所属领域的一般技术人员选择用于选择性地蚀刻所要材料的蚀刻化学及蚀刻条件。
如本文中使用，关于给定参数、性质或条件的术语“基本上”意味着且包含所属领域的一般技术人员将理解给定参数、性质或条件在变化程度(例如在可接受制造容限内)下满足的程度。通过实例，取决于基本上满足的特定参数、性质或条件，所述参数、性质或条件可为至少90.0％满足、至少95.0％满足、至少99.0％满足、或甚至至少99.9％满足。
如本文中使用，术语“衬底”意味着且包含在其上形成额外材料或组件(例如存储器胞元内的材料或组件)的材料(例如，基底材料)或构造。衬底可为电子衬底、半导体衬底、支撑结构上的基底半导体层、电极、具有形成于其上的一或多个材料、层、结构、或区的电子衬底、或具有形成于其上的一或多个材料、层、结构、或区的半导体衬底。电子衬底或半导体衬底上的材料可包含(但不限于)半导电材料、绝缘材料、导电材料等。衬底可为常规硅衬底或包括半导电材料层的其它块状衬底。如本文中使用，术语“块状衬底”不仅意味着且包含硅晶片，而且意味着且包含绝缘体上硅(“SOI”)衬底，例如蓝宝石上硅(“SOS”)衬底及玻璃上硅(“SOG”)衬底、基底半导体基础上的硅的外延层、及其它半导体或光电材料，例如硅锗、锗、砷化镓、氮化镓、及磷化铟。衬底可为掺杂或未掺杂的。此外，当在以下描述中提及“衬底”或“基底材料”时，可能已进行先前过程动作以在衬底或基底材料中或上形成材料或结构。
如本文中使用，术语“垂直”、“纵向”、“水平”及“横向”涉及结构的主平面且不一定由地球的重力场界定。“水平”或“横向”方向是基本上平行于结构的主平面的方向，而“垂直”或“纵向”方向是基本上垂直于结构的主平面的方向。由与结构的其它表面相比具有相对较大面积的结构的表面界定结构的主平面。
图1A及1B中展示根据本公开的实施例的电子装置100。电子装置100包含源极堆叠105，其包含一或多种导电材料，例如导电材料110(例如，导电衬层材料110)、源极材料115及掺杂半导电材料120。导电衬层材料110邻近基底材料(未展示)(例如，在基底材料上)，源极材料115邻近导电衬层材料110(例如，垂直邻近导电衬层材料110、在导电衬层材料110上)，且掺杂半导电材料120邻近源极材料115(例如，垂直邻近源极材料115、在源极材料115上)。源极触点125邻近源极堆叠105(例如，垂直邻近源极堆叠105、在源极堆叠105上)且包含氧化部分130。掺杂电介质材料135邻近源极触点125(例如，垂直邻近源极触点125、在源极触点125上)。选择掺杂电介质材料135的材料以在一些蚀刻条件下可选择性地移除且在其它蚀刻条件下抗移除。
交替电介质材料145及导电材料150的层级140邻近掺杂电介质材料135(例如，垂直邻近掺杂电介质材料135、在掺杂电介质材料135上)。一些导电材料150经配置为所谓的“替换栅极”字线(例如，通过所谓的“替换栅极”或“后栅极”过程形成的字线)。其它导电材料150(例如最下导电材料150中的一或多者)经配置为选择栅极源极(SGS)185且最上导电材料150中的一或多者经配置为选择栅极漏极。
支柱155(例如，存储器支柱)延伸穿过层级140、掺杂电介质材料135、源极触点125且至少部分延伸到掺杂半导电材料120中。支柱155包含填充材料160、通道165、穿隧电介质材料170、电荷俘获材料175及电荷阻挡材料180。穿隧电介质材料170、电荷俘获材料175及电荷阻挡材料180充当电子装置100的支柱155的穿隧结构。接近掺杂电介质材料135的层级140中的一或多者充当选择栅极源极(SGS)185且远离掺杂电介质材料135的层级140中的一或多者充当选择栅极漏极(SGD)。层级140形成邻近掺杂电介质材料135的层级堆叠140'。作为将源极触点125与层级140的SGS185分离的距离的高度H1对应于掺杂电介质材料135及层级140的邻近电介质材料145的厚度。
图1B是由虚线指示的图1A的部分的放大图。存储器胞元190由图1B中的虚线椭圆指示且定位于支柱155的胞元膜及层级140的导电材料150的相交点处。存储器胞元190横向邻近层级140的导电材料150。源极触点125与掺杂电介质材料135的下表面(例如，下水平表面)直接接触且与掺杂半导电材料120的上表面直接接触。源极触点125还与支柱155的部分直接接触，例如直接接触穿隧电介质材料170、电荷俘获材料175及电荷阻挡材料180的上水平表面及下水平表面且直接接触通道165。支柱155的穿隧电介质材料170、电荷俘获材料175及电荷阻挡材料180分离成延伸于源极触点125上方及下方的离散部分，而通道165及填充材料160基本上连续延伸支柱155的整个高度。然而，填充材料160可包含内部空隙。源极触点125通过掺杂电介质材料135与最下层级(例如，SGS185)分离(例如，与最下层级隔离)。与在类似位置中包含掺杂多晶硅材料的常规电子装置相比，掺杂电介质材料135的高度H1提供对通过通道165的电子流的经改进控制及减少电荷俘获。
可如图2到14中说明般形成根据本公开的实施例的电子装置100。如图2中展示，源极堆叠105形成为邻近基底材料(未展示)且包含一或多种导电材料，其中导电衬层材料110形成为邻近基底材料，源极材料115形成为邻近导电衬层材料110，且掺杂半导电材料120形成为邻近源极材料115。在一些实施例中，导电衬层材料110由氮化钛形成且包含氮化钛，源极材料115由硅化钨(WSix)形成且包含硅化钨，且掺杂半导电材料120由掺杂多晶硅材料形成且包含掺杂多晶硅材料。然而，导电衬层材料110、源极材料115及掺杂半导电材料120可由其它导电材料形成且包含其它导电材料。导电衬层材料110、源极材料115及掺杂半导电材料120中的每一者可通过常规技术形成且形成为所要厚度。仅通过实例，导电衬层材料110可形成为从约到约/>的厚度，源极材料115可形成为从约/>到约的厚度，且掺杂半导电材料120可形成为从约/>到约/>的厚度。
源极接触牺牲结构300形成于源极堆叠105上方，如图3中展示。源极接触牺牲结构300可包含第一牺牲材料305、第二牺牲材料310及第三牺牲材料315，通过常规技术形成其中的每一者。第一牺牲材料305、第二牺牲材料310及第三牺牲材料315的材料可相对于彼此且相对于电子装置100的其它材料选择性地蚀刻。然而，第一牺牲材料305及第三牺牲材料315可为相同材料(例如，相同化学组合物)或可为不同材料(例如，不同化学组合物)。仅通过实例，第一牺牲材料305、第二牺牲材料310及第三牺牲材料315可为可选择性地蚀刻的电介质材料，例如氧化硅材料或氮化硅材料。在一些实施例中，第一牺牲材料305是高度保形二氧化硅，第二牺牲材料310是氮化硅，且第三牺牲材料315是正硅酸乙酯(TEOS)。然而，可使用电介质材料的其它组合。另外，源极接触牺牲结构300可由两种材料或多于三种材料形成且包含其。源极接触牺牲结构300的移除为随后形成的源极触点125提供横向接入以接触支柱155。
源极接触牺牲结构300的位置对应于最终形成源极触点125的位置，且可通过源极触点125的所要厚度确定如形成的源极接触牺牲结构300的总厚度(见图1A及1B)。可基于源极触点125的所要厚度选择第一牺牲材料305、第二牺牲材料310及第三牺牲材料315中的每一者的个别厚度。仅通过实例，第一牺牲材料305可形成为从约到约/>的厚度，第二牺牲材料310可形成为从约/>到约/>的厚度，且第三牺牲材料315可形成为从约到约/>的厚度。第一牺牲材料305、第二牺牲材料310及第三牺牲材料315中的每一者的厚度可足以在通过循序移除胞元膜的部分提供对支柱155的接入的随后进行的过程动作期间保护支柱155及源极堆叠105的胞元膜材料。
形成掺杂电介质材料135的掺杂电介质材料135'邻近源极接触牺牲结构300且可通过常规技术形成。掺杂电介质材料135'可为耐受在后续过程动作期间使用的蚀刻条件(例如，蚀刻化学及处理条件)的电介质材料。仅通过实例，掺杂电介质材料135'可耐受基于磷酸的蚀刻化学、氢氟酸(HF)或其它基于卤素的蚀刻化学。
除提供所要蚀刻选择性以外，掺杂电介质材料135'还可容易集成到形成根据本公开的实施例的电子装置100的过程中。掺杂电介质材料135可充当所谓的“罩盖材料”以防止移除过程在移除胞元膜期间移除层级氧化物的部分。掺杂电介质材料135还通过避免从层级140的SGS185屏蔽电场而在源极触点125处提供经改进通道电导。通过消除埋藏于源极导体(例如源极触点125上的多晶硅)中的胞元膜的部分，改进通道电导。
掺杂电介质材料135'可为掺杂氮化硅材料或掺杂氧化硅(例如，二氧化硅)材料。仅通过实例，掺杂电介质材料135'可为碳掺杂电介质材料，例如碳掺杂氮化硅材料、碳掺杂氧化硅材料或碳掺杂氮氧化硅材料。在一些实施例中，掺杂电介质材料135'是碳掺杂二氧化硅。替代地，掺杂电介质材料可为硼掺杂电介质材料，例如硼掺杂氮化硅材料、硼掺杂氧化硅材料或硼掺杂氮氧化硅材料。电介质材料中的掺杂剂可以足以提供所要蚀刻选择性而不向电介质材料提供导电性的浓度存在。掺杂剂浓度可经定制以实现掺杂电介质材料135'的所要蚀刻选择性。掺杂剂可以从约1重量％到约12重量％的浓度存在于电介质材料中。虽然本文中的实施例将源极触点125与层级堆叠140'之间的电介质材料描述为掺杂电介质材料，但可替代地使用展现所要蚀刻选择性的高k电介质材料。高k电介质材料可包含(但不限于)氧化铪(HfOx)、氧化铝(AlOx)、氧化锑(SbOx)、氧化铈(CeOx)、氧化镓(GaOx)、氧化镧(LaOx)、氧化铌(NbOx)、氧化钛(TiOx)、氧化锆(ZrOx)、氧化钽(TaOx)、氧化镁(MgOx)或其组合。
掺杂电介质材料135'的厚度可为从约到约/>例如从约/>到约从约/>到约/>从约/>到约/>从约/>到约/>从约/>到约/>从约/>到约/>或从约/>到约/>可取决于源极触点125与层级堆叠140'的SGS185之间的所要距离选择掺杂电介质材料135'的厚度(见图1A及1B)。掺杂电介质材料135'的厚度可足以将源极触点125与SGS185分离(例如，物理上分离)达所要距离。掺杂电介质材料135'还可在后续过程动作期间充当蚀刻停止材料。在一些实施例中，掺杂电介质材料135'的厚度是约/>
狭缝牺牲结构400形成于掺杂电介质材料135'中，如图4中展示。狭缝牺牲结构400可由可相对于层级500(见图5)的材料选择性地蚀刻的一或多种材料形成且包含一或多种材料。狭缝牺牲结构400还可在后续过程动作期间充当蚀刻停止。狭缝牺牲结构400可延伸穿过掺杂电介质材料135'且任选地部分延伸到源极接触牺牲结构300的第三牺牲材料315中。狭缝牺牲结构400的位置对应于随后邻近其(例如，在其上方)形成狭缝700(见图7)的位置。狭缝牺牲结构400可例如包含电介质材料405、衬层410及蚀刻停止材料415。仅通过实例，电介质材料405可为氧化硅材料，衬层410可为氮化钛材料，且蚀刻停止材料415可为钨或含钨材料。蚀刻停止材料415可经配置为插塞。替代地，狭缝牺牲结构400可由单个材料(例如氧化铝)、两种材料或多于三种材料形成，只要所述材料提供所要蚀刻选择性及蚀刻停止功能。
交替氮化物材料505及电介质材料145的层级500形成为邻近狭缝牺牲结构400及掺杂电介质材料135'(例如，形成于其上)，如图5中展示。可通过常规技术形成层级500。支柱开口510经形成穿过层级500且至少部分到掺杂半导电材料120中，从而暴露层级500、掺杂电介质材料135'、源极接触牺牲结构300及掺杂半导电材料120的表面。可通过常规技术(例如通过常规光刻及移除过程)形成支柱开口510。可通过一或多个常规蚀刻过程(例如常规干式蚀刻过程)移除层级500、掺杂电介质材料135'、源极接触牺牲结构300及掺杂半导电材料120的部分。支柱开口510的深度可足以为电子装置100中的支柱155提供机械稳定性(例如，锚定)，例如从掺杂半导电材料120的上表面约到约/>的深度。举例来说，支柱开口510的深度可从掺杂半导电材料120的上表面延伸从约/>到约/>从约/>到约/>或从约/>到约/>虽然图5将支柱开口510说明为部分延伸到掺杂半导电材料120中，但支柱开口510可延伸穿过掺杂半导电材料120且接触源极材料115。
支柱155的胞元膜形成于支柱开口510中，如图6中展示。可通过常规技术在支柱开口510中保形地形成电荷阻挡材料180、电荷俘获材料175、穿隧电介质材料170及通道165。可通过常规技术在支柱开口510的剩余体积中形成填充材料160。填充材料160的内部中可存在一或多个空隙。相对于支柱155的轴向中心线从最外材料到最内材料依序定位电荷阻挡材料180、电荷俘获材料175、穿隧电介质材料170、通道165及填充材料160。
电荷阻挡材料180可由电介质材料形成且包含电介质材料。仅通过实例，电荷阻挡材料180可为氧化物(例如，二氧化硅)、氮化物(氮化硅)及氮氧化物(氮氧化硅)或另一材料中的一或多者。在一些实施例中，电荷阻挡材料180是二氧化硅。
电荷俘获材料175可由至少一种存储器材料及/或一或多种导电材料形成且包含其。电荷俘获材料175可由以下一或多者形成且包含以下一或多者：氮化硅、氮氧化硅、多晶硅(掺杂多晶硅)、导电材料(例如，钨、钼、钽、钛、铂、钌及其合金，或金属硅化物，例如硅化钨、硅化钼、硅化钽、硅化钛、硅化镍、硅化钴或其组合)、半导电材料(例如，多晶或非晶半导体材料，包含至少一种元素半导体元素及/或包含至少一种化合物半导体材料，例如导电纳米粒子(例如，钌纳米粒子)及/或金属点)。在一些实施例中，电荷俘获材料175是氮化硅。
穿隧电介质材料170可包含一或多种电介质材料，例如氮化硅材料或氧化硅材料中的一或多者。在一些实施例中，穿隧电介质材料170是包含二氧化硅、氮化硅及二氧化硅的所谓的“ONO”结构。
通道165可由半导电材料、非硅通道材料或其它通道材料形成且包含其。通道的材料可包含(但不限于)多晶硅材料(例如，多晶硅)、III到V族化合物半导体材料、II到VI族化合物半导电材料、有机半导电材料、GaAs、InP、GaP、GaN、氧化物半导电材料或其组合。在一些实施例中，通道165是多晶硅，例如掺杂多晶硅。通道165可经配置为所谓的掺杂中空通道(DHC)或其它配置。填充材料160可为电介质材料，例如二氧化硅。
如图7中展示，移除层级500及狭缝牺牲结构400的部分以形成穿过层级500的狭缝700及掺杂电介质材料135中的下开口705，从而暴露源极接触牺牲结构300。可通过一或多个蚀刻过程(例如通过使用常规蚀刻条件)移除层级500及狭缝牺牲结构400。可基本上完全移除狭缝牺牲结构400或至少移除狭缝牺牲结构400的衬层410及蚀刻停止材料415，其中电介质材料405的部分任选地保持邻近掺杂电介质材料135。如果进行单个蚀刻过程，那么可基本上通过单个蚀刻过程移除层级500及狭缝牺牲结构400。如果进行多于一个蚀刻过程，那么狭缝牺牲结构400的蚀刻停止材料415可在第一蚀刻过程期间充当蚀刻停止以形成狭缝700且可进行第二蚀刻过程以移除狭缝牺牲结构400。为了方便起见，狭缝700及下开口705在下文中统称为狭缝700。虽然图7将狭缝700说明为延伸穿过层级500及掺杂电介质材料135而到第三牺牲材料315的上表面，但狭缝700可部分延伸到第三牺牲材料315中。
如图8中展示，狭缝衬层800形成于层级500、狭缝牺牲结构400及狭缝700中的第三牺牲材料315的暴露表面上。可通过常规技术保形地形成狭缝衬层800，使得狭缝700的部分保持敞开(例如，未被占用)。狭缝衬层800可由电介质材料、半导电材料或导电材料形成且包含其。在一些实施例中，狭缝衬层800是未掺杂多晶硅。狭缝衬层800可形成为从约到约/>的厚度。从狭缝700的底面移除狭缝衬层800的部分，从而暴露源极接触牺牲结构300的第三牺牲材料315，其还经移除以在第三牺牲材料315中形成开口805。可通过常规技术移除狭缝700的底面处的狭缝衬层800及第三牺牲材料315。
为提供对支柱155的接入，循序移除源极接触牺牲结构300及胞元膜的部分(电荷阻挡材料180、电荷俘获材料175、穿隧电介质材料170)，如图9到12中展示。通过选择用于移除源极接触牺牲结构300的蚀刻条件，移除源极接触牺牲结构300而大部分掺杂电介质材料135保持完整。换句话说，掺杂电介质材料135基本上抵抗用于移除源极接触牺牲结构300的蚀刻条件。通过狭缝700移除第二牺牲材料310，如图9中展示，且形成源极接触开口900。如下文描述，在移除源极接触牺牲结构300之后，循序增加源极接触开口900的大小以提供对支柱155的接入。
选择性地移除源极接触牺牲结构300的第二牺牲材料310而基本上不移除第一及第三牺牲材料305、315或电荷阻挡材料180。可通过取决于第二牺牲材料310的化学组合物选择的常规技术(例如通过常规蚀刻条件)选择性地蚀刻第二牺牲材料310。由于第一牺牲材料305、第三牺牲材料315及电荷阻挡材料180可为类似材料且展现比第二牺牲材料310的蚀刻速率更慢的蚀刻速率，因此基本上相对于第一牺牲材料305、第三牺牲材料315及电荷阻挡材料180移除第二牺牲材料310。仅通过实例，如果第一牺牲材料305、第三牺牲材料315及电荷阻挡材料180是氧化硅材料且第二牺牲材料310是氮化硅材料，那么可使用经配制以移除氮化硅的蚀刻化学，例如基于磷酸的蚀刻化学。掺杂电介质材料135未暴露于狭缝衬层800、层级500及第三牺牲材料315的蚀刻条件(例如，保护掺杂电介质材料135使之免受蚀刻条件的影响)。
如图10中展示，选择性地移除电荷阻挡材料180及第三牺牲材料315的暴露部分而基本上不移除狭缝衬层800。可通过取决于电荷阻挡材料180及第三牺牲材料315的化学组合物选择的常规技术选择性地蚀刻电荷阻挡材料180及第三牺牲材料315。通过选择蚀刻条件，移除邻近源极接触开口900的电荷阻挡材料180及第三牺牲材料315。可基本上完全移除第三牺牲材料315同时移除邻近(例如，横向邻近)源极接触开口900的电荷阻挡材料180的暴露部分。移除第三牺牲材料315及电荷阻挡材料180的部分增加源极接触开口900的大小，从而形成源极接触开口900'。还可形成垂直方向上的凹部1000。凹部1000进一步增加接近支柱155的源极接触开口900'的大小。另外，可移除第一牺牲材料305的部分，从而形成第一牺牲材料305'。在一些实施例中，掺杂电介质材料135是碳掺杂氮化硅且可相对于源极接触牺牲结构300的二氧化硅及支柱155的二氧化硅选择性地蚀刻。
尽管基本上完全移除第三牺牲材料315，但归因于选定蚀刻条件，第一牺牲材料305'保持邻近源极堆叠105。由于第一牺牲材料305、第三牺牲材料315及电荷阻挡材料180可为类似材料(例如，在化学组合物方面类似)，因此材料展现基本上相同蚀刻速率。然而，电荷阻挡材料180及第三牺牲材料315的相对厚度小于第一牺牲材料305的厚度且因此，基本上移除电荷阻挡材料180的部分及第三牺牲材料315而第一牺牲材料305'留在源极堆叠105上方。仅通过实例，如果第一牺牲材料305、第三牺牲材料315及电荷阻挡材料180系氧化硅材料，那么可使用经配制以选择性地移除氧化硅材料的蚀刻化学，例如基于HF的蚀刻化学。形成源极接触开口900'还暴露掺杂电介质材料135的底部水平表面且暴露电荷俘获材料175的部分。掺杂电介质材料135的底面可基本上与狭缝衬层800的底面共面，而电荷阻挡材料180的底部水平表面相对于掺杂电介质材料135及狭缝衬层800的底面凹入(例如，不与所述底面共面)。
接着，如图11中展示，选择性地移除电荷俘获材料175的暴露部分，而基本上不移除狭缝衬层800或第一牺牲材料305'。通过选择性地蚀刻电荷俘获材料175而移除横向邻近源极接触开口900'的电荷俘获材料175的部分，其暴露穿隧电介质材料170的部分。可通过常规技术移除电荷俘获材料175。仅通过实例，如果电荷俘获材料175是氮化硅材料，那么可使用经配制以移除氮化硅的蚀刻化学，例如基于磷酸的蚀刻化学。通过选择蚀刻条件，移除横向邻近源极接触开口900'的电荷俘获材料175。还可移除掺杂电介质材料135的部分，从而增加源极接触开口900'的大小以形成源极接触开口900”及掺杂电介质材料135'。电荷俘获材料175的底部水平表面可相对于掺杂电介质材料135'的底部水平表面凹入(例如，不与其共面)。替代地，电荷俘获材料175的底面可相对于掺杂电介质材料135'的底面凹入，进一步增加接近支柱155的源极接触开口900”的大小。
如图12中展示，选择性地移除穿隧电介质材料170的暴露部分以及第一牺牲材料305的剩余部分(即，第一牺牲材料305')，从而增加源极接触开口900”的大小且形成源极接触开口900”'。通过相对于掺杂电介质材料135'选择性地蚀刻穿隧电介质材料170而移除横向邻近源极接触开口900”的穿隧电介质材料170的部分。移除穿隧电介质材料170还暴露通道165的部分。可通过常规技术移除穿隧电介质材料170的暴露部分。通过选择蚀刻条件，移除横向邻近源极接触开口900”的穿隧电介质材料170。仅通过实例，如果穿隧电介质材料170是ONO材料，那么蚀刻化学可包含(但不限于)基于HF的蚀刻化学。通道165的暴露部分最终可与源极触点125接触(见图1A及1B)。
掺杂电介质材料135'可在制造电子装置100期间充当源极堆叠105与层级140之间的偏移(见图1A及1B)。由于源极接触牺牲结构300的第一牺牲材料305、第二牺牲材料310及第三牺牲材料315在图7到11中指示的过程动作期间为各种材料提供保护(例如，遮蔽)，因此第一牺牲材料305、第二牺牲材料310及第三牺牲材料315的初始厚度经选择为足够厚以经受用于提供对支柱155的通道165的横向接入的蚀刻条件。源极接触开口900”'展现高度H2，其对应于最终形成于源极接触开口900”'中的源极触点125的厚度。源极触点125(见图1A及1B)的厚度大于或等于如形成的源极接触牺牲结构300(见图4)的材料的组合厚度。通过确定源极触点125的所要厚度，可选择源极接触牺牲结构300的厚度。
虽然已在图12的透视图中移除(例如，不存在)第一牺牲材料305、第二牺牲材料310及第三牺牲材料315，但在电子装置100的其它部分(未展示)中(例如在电子装置100远离狭缝700的部分中)可存在源极接触牺牲结构300的这些材料。举例来说，在电子装置100的外围区中可存在(例如，可见)源极接触牺牲结构300。换句话说，源极接触牺牲结构300可定位于电子装置100的其它部分中的掺杂半导电材料120与掺杂电介质材料135之间。因此，尽管在图1A及1B中展示的透视图中在电子装置100的掺杂电介质材料135与源极堆叠105之间存在源极触点125，但电子装置100的其它部分将包含掺杂电介质材料135与源极堆叠105之间的源极接触牺牲结构300。
在基本上完全移除源极接触牺牲结构300之后，源极接触开口900”'可提供对支柱155的接入(例如，横向接入)，此暴露通道165。虽然图12将接近掺杂电介质材料135的穿隧电介质材料170及电荷俘获材料175的暴露水平表面说明为基本上彼此共面且与掺杂电介质材料135'的暴露水平表面共面，但电荷俘获材料175的暴露水平表面可取决于所使用的蚀刻条件而相对于穿隧电介质材料170的暴露水平表面凹入。电荷俘获材料175的暴露水平表面可凹入到电荷阻挡材料180及穿隧电介质材料170的暴露水平表面中间的点。穿隧电介质材料170的暴露水平表面还可相对于掺杂电介质材料135'及电荷俘获材料175的暴露水平表面凹入。因此，源极接触开口900”'的大小在接近支柱155处可进一步增加。
如图13中展示，源极触点125的导电材料125'形成于源极接触开口900”'内。导电材料125'可保形地形成于源极接触开口900”'中，基本上完全填充源极接触开口900”'且填充狭缝700的部分。在一些实施例中，导电材料125'是多晶硅，例如N+掺杂多晶硅。导电材料125'可形成为从约到约/>(例如从约/>到约/>从约/>到约从约/>到约/>从约/>到约/>或从约/>到约/> )的厚度。导电材料125'在掺杂电介质材料135与掺杂半导电材料120之间沿水平方向延伸且接触支柱155。可进行氧化作用以使导电材料125'中的掺杂剂活化且使得导电材料125'基本上是连续的且包含几个孔、空隙或接缝。
如图14中展示，从狭缝700移除导电材料125'，而导电材料125'留在源极接触开口900”'及凹部1000中，此形成源极触点125。可从狭缝700移除导电材料125'而不从源极接触开口900”'移除导电材料125'。通过常规技术移除导电材料125'。所得源极触点125在掺杂电介质材料135与掺杂半导电材料120之间沿水平方向延伸且接触(例如，直接接触)支柱155的通道165、穿隧电介质材料170、电荷俘获材料175及电荷阻挡材料180。源极触点125直接接触掺杂电介质材料135的下表面及掺杂半导电材料120的上表面。源极触点125还直接接触穿隧电介质材料170、电荷俘获材料175及电荷阻挡材料180的上及下水平表面及通道165的侧壁。凹部1000中存在的导电材料125'增加接近存储器胞元190的源极触点125的宽度，从而提供源极触点125与支柱155之间的增加接触面积。通过掺杂电介质材料135将源极触点125与层级500分离。可移除通过狭缝700暴露的源极触点125的部分，使邻近狭缝700(例如，在其下方)的源极触点125凹入，且通过常规技术氧化以形成源极触点125的氧化部分130。
穿隧电介质材料170、电荷俘获材料175及电荷阻挡材料180在支柱155的整个高度上方不连续，这是因为已移除邻近(例如，横向邻近)源极触点125的部分。因此，穿隧电介质材料170、电荷俘获材料175及电荷阻挡材料180在源极触点125下方的部分未连接到源极触点125上方的部分。
接着，进行后续过程动作以形成如图1A及1B中展示的电子装置100。通过常规技术进行后续过程动作。仅通过实例，进行替换栅极过程以移除层级500的氮化物材料505且形成层级140的导电材料150。可通过将层级500暴露于经配制以移除(举例来说)氮化硅的湿式蚀刻化学而移除氮化物材料505。湿式蚀刻剂可包含(但不限于)磷酸、硫酸、盐酸、硝酸或其组合中的一或多者。在一些实施例中，使用包含磷酸的所谓的“湿氮化物带”来移除层级500的氮化物材料505。虽然图1到14说明通过替换栅极过程形成电子装置100，但根据本公开的实施例的方法可用于通过浮动栅极过程形成电子装置100。一或多种材料195可形成于狭缝700中，例如单个电介质材料、电介质材料及硅的组合、或电介质材料及导电材料的组合。
根据本公开的实施例的一或多个电子装置100可存在于设备或电子系统中。电子装置100、包含一或多个电子装置100的设备、或包含一或多个电子装置100的电子系统可包含通过常规技术形成的额外组件。额外组合可包含(但不限于)阶梯结构、层面间结构、触点、互连件、数据线(例如，位线)、存取线(例如，字线)等。可在制造电子装置100期间或在已制造电子装置100之后形成额外组件。仅通过实例，可在形成支柱155的胞元膜之前或之后形成额外组件中的一或多者，而可在已制造电子装置100之后形成其它额外组件。在电子装置100或图1到14的透视图中未描绘的设备的位置中可存在额外组件。
在根据本公开的实施例的电子装置100的使用及操作期间，掺杂电介质材料135在源极触点125与SGS185之间提供对应于掺杂电介质材料135的高度H1的增加距离。还改进通过通道165的电子流。另外，通过消除通道165与SGS185之间的导电路径中的胞元膜(穿隧电介质材料170、电荷俘获材料175、电荷阻挡材料180)，减少或消除导电路径内的电荷俘获源。掺杂电介质材料135还在制造电子装置100期间提供过程裕度。因此，根据本公开的实施例的电子装置100的电控制相对于在类似位置中具有掺杂多晶硅材料的常规电子装置的电控制得以改进，其中常规电子装置的通道与存储器胞元之间发生相互作用。
因此，公开一种电子装置，其包括包含一或多种导电材料的源极堆叠、邻近所述源极堆叠的源极触点及邻近所述源极触点的掺杂电介质材料。交替导电材料及电介质材料的层级邻近掺杂电介质材料且支柱延伸穿过层级、掺杂电介质材料及源极触点且到源极堆叠中。
因此，公开一种电子装置，其包括源极堆叠与电介质材料之间的源极触点，所述电介质材料包括掺杂电介质材料或高k电介质材料。存储器支柱延伸穿过邻近电介质材料的层级且到源极堆叠中。源极触点直接接触存储器支柱的通道。
因此，公开一种形成电子装置的方法。所述方法包括形成邻近源极堆叠的源极接触牺牲结构；形成邻近源极接触牺牲结构的掺杂电介质材料；及形成邻近掺杂电介质材料的层级。支柱开口经形成穿过层级且到源极堆叠中，胞元膜经形成于支柱开口中，且胞元膜包括通道。狭缝经形成穿过层级以暴露源极接触牺牲结构。选择性地移除源极接触牺牲结构的第一材料以形成源极接触开口，移除胞元膜的电荷阻挡材料的部分以增加源极接触开口的大小。移除胞元膜的电荷俘获材料的部分及掺杂电介质材料的部分以增加源极接触开口的大小。移除胞元膜的穿隧电介质材料的部分以进一步增加源极接触开口的大小且暴露通道。导电材料经形成于源极接触开口中以形成横向延伸且接触通道的源极触点。
参考图15，说明根据本公开的实施例的包含电子装置1502的设备1500(例如，存储器装置)的部分的部分剖视、透视、示意性说明。电子装置1502可基本上类似于上文描述的电子装置(例如，图1A及1B的电子装置100)的实施例且可通过上文描述的方法形成。仅通过实例，存储器装置可为3D NAND快闪存储器装置，例如多层面3D NAND快闪存储器装置。如图15中说明，电子装置1502可包含界定用于将存取线(例如，字线)1512连接到导电层级1510(例如，导电层、层级的导电材料)的接触区的阶梯结构1526。电子装置1502可包含具有彼此串联耦合的串1514(例如，存储器胞元串)的支柱155(见图1A及1B)。具有串1514的支柱155可至少稍微垂直地(例如，在Z方向上)且相对于导电层级1510、相对于数据线1504、相对于源极层级1508(例如，在源极堆叠105(见图1A及图1B)下方的一或多个基底材料内)、相对于存取线1512、相对于第一选择栅极1516(例如，上选择栅极、漏极选择栅极(SGD))、相对于选择线1518及/或相对于第二选择栅极1520(例如，SGS185)正交地延伸。第一选择栅极1516可通过狭缝1528水平(例如，在X方向上)划分成多个块1530。
垂直导电触点1522可使组件彼此电耦合，如说明。举例来说，选择线1518可电耦合到第一选择栅极1516，且存取线1512可电耦合到导电层级1510。设备1500还可包含定位于存储器阵列下方的控制单元1524，其可包含串驱动器电路系统、传递门、用于选择栅极的电路系统、用于选择导电线(例如，数据线1504、存取线1512)的电路系统、用于放大信号的电路系统及用于感测信号的电路系统中的至少一者。举例来说，控制单元1524可电耦合到数据线1504、源极层级1508、存取线1512、第一选择栅极1516及/或第二选择栅极1520。在一些实施例中，控制单元1524包含CMOS(互补金属氧化物半导体)电路系统。在此类实施例中，控制单元1524可特性化为具有所谓的“阵列下CMOS”(CuA)配置。
第一选择栅极1516可在第一方向(例如，Y方向)上水平延伸且可在串1514的第一端(例如，上端)处耦合到存储器胞元1506的串1514的相应第一群组。第二选择栅极1520可形成为基本上平坦配置且可在存储器胞元1506的串1514的第二相对端(例如，下端)处耦合到串1514。
数据线1504(例如，位线)可在相对于第一选择栅极1516延伸的第一方向成一角度(例如，垂直于第一方向)的第二方向上(例如，在X方向上)水平延伸。数据线1504可在串1514的第一端(例如，上端)处耦合到串1514的相应第二群组。耦合到相应第一选择栅极1516的串1514的第一群组可与耦合到相应数据线1504的串1514的第二群组共享特定串1514。因此，可在特定第一选择栅极1516及特定数据线1504的相交点处选择特定串1514。因此，第一选择栅极1516可用于选择存储器胞元1506的串1514的存储器胞元1506。
导电层级1510(例如，字线、导电衬层材料110(例如，图1A及1B))可在相应水平面中延伸。导电层级1510可垂直堆叠，使得每一导电层级1510耦合到存储器胞元1506的全部串1514，且存储器胞元1506的串1514垂直延伸穿过导电层级1510的堆叠。导电层级1510可耦合到导电层级1510耦合到的存储器胞元1506的控制栅极或可充当所述控制栅极。每一导电层级1510可耦合到存储器胞元1506的特定串1514的一个存储器胞元1506。第一选择栅极1516及第二选择栅极1520可操作以选择特定数据线1504与源极层级1508之间的存储器胞元1506的特定串1514。因此，可通过操作(例如，通过选择)耦合到特定存储器胞元1506的适当第一选择栅极1516、第二选择栅极1520及导电层级1510而选择特定存储器胞元1506且将其电耦合到数据线1504。
阶梯结构1526可经配置以通过垂直导电触点1522在存取线1512与层级1510的导电材料之间提供电连接。换句话说，可经由与和特定导电层级1510电连通的垂直导电触点1522的相应者电连通的存取线1512中的一者选择导电层级1510的特定层阶。数据线1504可通过导电结构1532(例如，导电触点)电耦合到串1514。
包含电子装置100的设备1500可用于本公开的电子系统的实施例中。图16是根据本公开的实施例的电子系统1600的框图。电子系统1600包含例如计算机或计算机硬件组件、服务器或其它网络硬件组件、蜂窝电话、数码相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器、Wi-Fi或具备蜂窝功能的平板计算机(例如，或/>平板计算机、电子书、导航装置)等。电子系统1600包含至少一个存储器装置1602，其包含例如一或多个电子装置100。电子系统1600可进一步包含至少一个电子信号处理器装置1604(例如，微处理器)。电子信号处理器装置1604可任选地包含一或多个电子装置100。
图17中展示的基于处理器的系统1700(例如，基于电子处理器的系统1700)包含用于由用户将信息输入到基于处理器的系统1700中的一或多个输入装置1706，例如(举例来说)鼠标或其它指针装置、键盘、触摸板、按钮或控制面板。基于处理器的系统1700可进一步包含用于将信息(例如，视觉或音频输出)输出给用户的一或多个输出装置1708，例如(举例来说)监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置1706及输出装置1708可包括单个触摸屏装置，所述单个触摸屏装置可用于将信息输入到基于处理器的系统1700中且将视觉信息输出给用户。输入装置1706及输出装置1708可与存储器装置1702及电子信号处理器装置1704中的一或多者电连通。存储器装置1702及电子信号处理器装置1704可包含电子装置100中的一或多者。
因此，公开一种包括可操作地耦合到输入装置及输出装置的处理器装置的电子系统。一或多个存储器装置可操作地耦合到处理器装置且包括一或多个电子装置。电子装置包括邻近源极堆叠的源极触点及邻近源极触点的电介质材料。电介质材料包括掺杂电介质材料或高k电介质材料。交替导电材料及电介质材料的层级邻近电介质材料且存储器支柱延伸穿过层级、电介质材料及源极触点。存储器支柱部分延伸到源极堆叠中。
参考图18，展示额外基于处理器的系统1800(例如，基于电子处理器的系统1800)的框图。基于处理器的系统1800可包含根据本公开的实施例制造的各种电子装置100及设备1500。基于处理器的系统1800可为各种类型中的任何者，例如计算机、传呼器、蜂窝电话、个人事务管理器、控制电路或另一电子装置。基于处理器的系统1800可包含用以控制基于处理器的系统1800中的系统功能及请求的处理的一或多个处理器1802(例如微处理器)。基于处理器的系统1800的处理器1802及其它子组件可包含根据本公开的实施例制造的电子装置100及设备1500。
基于处理器的系统1800可包含与处理器1802可操作通信的电力供应器1804。举例来说，如果基于处理器的系统1800是便携式系统，那么电力供应器1804可包含燃料电池、电力收集装置、永久电池、可替换电池及/或可再充电电池中的一或多者。如果(例如)可将基于处理器的系统1800插入到壁式插座中，那么电力供应器1804还可包含AC配接器。举例来说，电力供应器1804还可包含DC配接器，使得可将基于处理器的系统1800插入到车载点烟器或车载电力端口中。
各种其它装置可取决于基于处理器的系统1800执行的功能而耦合到处理器1802。举例来说，用户接口可耦合到处理器1802。用户接口可包含一或多个输入装置1814，例如按钮、切换器、键盘、光笔、鼠标、数字转换器及触摸笔、触摸屏、语音识别系统、麦克风或其组合。显示器1806还可耦合到处理器1802。显示器1806可包含LCD显示器、SED显示器、CRT显示器、DLP显示器、等离子体显示器、OLED显示器、LED显示器、三维投影、音频显示器或其组合。此外，RF子系统/基频处理器1808还可耦合到处理器1802。RF子系统/基频处理器1808可包含耦合到RF接收器且耦合到RF传输器的天线。一通信端口1810或多于一个通信端口1810还可耦合到处理器1802。通信端口1810可经调适以耦合到一或多个外围装置1812(例如，调制解调器、打印机、计算机、扫描仪、相机)及/或耦合到网络(例如，局域网(LAN)、远程局域网、内部网络或因特网)。
处理器1802可通过实施存储于存储器(例如，系统存储器1816)中的软件程序而控制基于处理器的系统1800。举例来说，软件程序可包含操作系统、数据库软件、绘图软件、字处理软件、媒体编辑软件、及/或媒体播放软件。存储器可操作地耦合到处理器1802以存储各种程序且促进各种程序的执行。举例来说，处理器1802可耦合到系统存储器1816，其可包含自旋扭矩转移磁性随机存取存储器(STT-MRAM)、磁性随机存取存储器(MRAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、赛道存储器及/或其它已知存储器类型中的一或多者。系统存储器1816可包含易失性存储器、非易失性存储器或其组合。系统存储器1816通常为大的，因此其可存储动态经加载应用程序及数据。系统存储器1816可包含根据本公开的实施例的一或多个设备1500及一或多个电子装置100。
处理器1802还可耦合到非易失性存储器1818，此并不意味系统存储器1816必然为易失性的。非易失性存储器1818可包含待结合系统存储器1816使用的STT-MRAM、MRAM、只读存储器(ROM)(例如，EPROM、电阻式只读存储器(RROM))及快闪存储器中的一或多者。非易失性存储器1818的大小通常选择为恰好足够大以存储任何必要操作系统、应用程序及固定数据。此外，非易失性存储器1818可包含高容量存储器(例如，磁盘驱动器存储器，例如(举例来说)包含电阻式存储器或其它类型的非易失性固态存储器的混合驱动器)。非易失性存储器1818可包含根据本公开的实施例的一或多个设备1500及一或多个电子装置100。
下文陈述本公开的额外非限制实例实施例。
实施例1。一种电子装置，其包括：源极堆叠，其包括一或多种导电材料；源极触点，其邻近所述源极堆叠；掺杂电介质材料，其邻近所述源极触点；交替导电材料及电介质材料的层级，其邻近所述掺杂电介质材料；及支柱，其延伸穿过所述层级、所述掺杂电介质材料及所述源极触点且到所述源极堆叠中。
实施例2。根据实施例1所述的电子装置，其中所述源极触点位于所述掺杂电介质材料下方且横向延伸到所述支柱的通道。
实施例3。根据实施例1或实施例2所述的电子装置，其中所述源极触点直接接触所述掺杂电介质材料、所述源极堆叠及所述支柱的所述通道。
实施例4。根据实施例1到3中任一实施例所述的电子装置，其中所述源极触点直接接触所述支柱的所述通道。
实施例5。根据实施例1到4中任一实施例所述的电子装置，其中所述掺杂电介质材料包括掺杂氧化硅、掺杂氮化硅或掺杂氮氧化硅。
实施例6。根据实施例1到5中任一实施例所述的电子装置，其中所述源极触点包括掺杂多晶硅且所述掺杂电介质材料包括碳掺杂氮化硅。
实施例7。根据实施例1到6中任一实施例所述的电子装置，其中所述源极触点的上表面直接接触所述掺杂电介质材料且所述源极触点的下表面直接接触所述源极堆叠。
实施例8。根据实施例1到7中任一实施例所述的电子装置，其中所述支柱延伸穿过所述层级、所述掺杂电介质材料及所述源极触点且部分延伸到所述源极堆叠中。
实施例9。一种电子装置，其包括：源极触点，其在源极堆叠与电介质材料之间，所述电介质材料包括掺杂电介质材料或高k电介质材料；及存储器支柱，其延伸穿过邻近所述电介质材料的层级且到所述源极堆叠中，所述源极触点直接接触所述存储器支柱的通道。
实施例10。根据实施例9所述的电子装置，其中所述源极触点包括横向延伸且直接接触所述通道的基本上连续导电材料。
实施例11。根据实施例9或实施例10所述的电子装置，其中所述电介质材料包括碳掺杂氮化硅、碳掺杂氧化硅、硼掺杂氮化硅、硼掺杂氧化硅或氧化铪。
实施例12。根据实施例9到11中任一实施例所述的电子装置，其中近接所述存储器支柱的所述源极触点的部分比远离所述存储器支柱的所述源极触点的部分更宽。
实施例13。根据实施例9到12中任一实施例所述的电子装置，其中所述通道沿所述存储器支柱的整个高度连续延伸且穿隧电介质材料、电荷俘获材料及电荷阻挡材料中的一或多者沿所述存储器支柱的所述整个高度的部分延伸。
实施例14。一种形成电子装置的方法，所述方法包括：形成邻近源极堆叠的源极接触牺牲结构；形成邻近所述源极接触牺牲结构的掺杂电介质材料；形成邻近所述掺杂电介质材料的层级；形成穿过所述层级且到所述源极堆叠中的支柱开口；在所述支柱开口中形成胞元膜，所述胞元膜包括通道；形成穿过所述层级的狭缝以暴露所述源极接触牺牲结构；选择性地移除所述源极接触牺牲结构的第一材料以形成源极接触开口；移除所述胞元膜的电荷阻挡材料的部分以增加所述源极接触开口的大小；移除所述胞元膜的电荷俘获材料的部分及所述掺杂电介质材料的部分以增加所述源极接触开口的所述大小；移除所述胞元膜的穿隧电介质材料的部分以进一步增加所述源极接触开口的所述大小且暴露所述通道；及在所述源极接触开口中形成导电材料以形成横向延伸且接触所述通道的源极触点。
实施例15。根据实施例14所述的方法，其中形成邻近源极堆叠的源极接触牺牲结构包括选择所述源极接触牺牲结构的所述第一材料以可相对于所述源极接触牺牲结构的第二材料及第三材料选择性地蚀刻。
实施例16。根据实施例14或实施例15所述的方法，其中形成邻近源极堆叠的源极接触牺牲结构包括形成展现大于所述第二材料的厚度的所述第三材料。
实施例17。根据实施例14到16中任一实施例所述的方法，其中形成邻近所述源极接触牺牲结构的掺杂电介质材料包括形成碳掺杂电介质材料或硼掺杂电介质材料。
实施例18。根据实施例14到17中任一实施例所述的方法，其进一步包括在所述掺杂电介质材料中形成包括一或多种导电材料的狭缝牺牲结构，且其中形成穿过所述层级的狭缝包括形成穿过所述层级及所述狭缝牺牲结构的所述狭缝。
实施例19。根据实施例14到18中任一实施例所述的方法，其中选择性地移除所述源极接触牺牲结构的第一材料包括选择性地移除所述源极接触牺牲结构的氮化硅材料。
实施例20。根据实施例14到19中任一实施例所述的方法，其中移除所述胞元膜的电荷阻挡材料的部分包括移除所述源极接触牺牲结构的第二材料及所述电荷阻挡材料的所述部分以增加所述源极接触开口的大小且暴露所述掺杂电介质材料，所述第二材料包括所述源极接触牺牲结构的氧化硅材料。
实施例21。根据实施例14到20中任一实施例所述的方法，其中移除所述胞元膜的穿隧电介质材料的部分包括移除所述源极接触牺牲结构的第三材料及所述穿隧电介质材料的所述部分，所述源极接触牺牲结构的所述第三材料包括所述源极接触牺牲结构的另一氧化硅材料。
实施例22。根据实施例14到21中任一实施例所述的方法，其中在所述源极接触开口中形成导电材料以形成源极触点包括形成通过所述掺杂电介质材料与所述层级分离的所述源极触点。
实施例23。根据实施例14到22中任一实施例所述的方法，其中在所述源极接触开口中形成导电材料以形成源极触点包括形成与所述通道直接接触的所述导电材料。
实施例24。根据实施例14到23中任一实施例所述的方法，其进一步包括用导电材料替换所述层级的氮化物材料。
实施例25。一种电子系统，其包含：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及一或多个存储器装置，其可操作地耦合到所述处理器装置且包括一或多个电子装置，所述一或多个电子装置包括：源极触点，其邻近源极堆叠；电介质材料，其邻近所述源极触点，所述电介质材料包括掺杂电介质材料或高k电介质材料；交替导电材料及电介质材料的层级，其邻近所述电介质材料；及存储器支柱，其延伸穿过所述层级、所述电介质材料及所述源极触点且部分延伸到所述源极堆叠中。
虽然已结合图描述特定说明性实施例，但所属领域的一般技术人员将认识到并了解，本公开涵盖的实施例不限于本文中明确展示且描述的所述实施例。实情是，可在不脱离本公开涵盖的实施例的范围的情况下进行本文中描述的实施例的许多添加、删除及修改，例如下文中主张的所述添加、删除及修改，包含合法等效物。另外，来自一个所公开实施例的特征可与另一所公开实施例的特征组合同时仍涵盖于本公开的范围内。

Claims (25)

1.一种电子装置，其包括：
源极堆叠，其包括一或多种导电材料；
源极触点，其邻近所述源极堆叠；
掺杂电介质材料，其邻近所述源极触点；
交替导电材料及电介质材料的层级，其邻近所述掺杂电介质材料；及
支柱，其延伸穿过所述层级、所述掺杂电介质材料及所述源极触点且到所述源极堆叠中。
2.根据权利要求1所述的电子装置，其中所述源极触点位于所述掺杂电介质材料下方且横向延伸到所述支柱的通道。
3.根据权利要求2所述的电子装置，其中所述源极触点直接接触所述掺杂电介质材料、所述源极堆叠及所述支柱的所述通道。
4.根据权利要求2所述的电子装置，其中所述源极触点直接接触所述支柱的所述通道。
5.根据权利要求1到4中任一权利要求所述的电子装置，其中所述掺杂电介质材料包括掺杂氧化硅、掺杂氮化硅或掺杂氮氧化硅。
6.根据权利要求1到4中任一权利要求所述的电子装置，其中所述源极触点包括掺杂多晶硅且所述掺杂电介质材料包括碳掺杂氮化硅。
7.根据权利要求1到4中任一权利要求所述的电子装置，其中所述源极触点的上表面直接接触所述掺杂电介质材料且所述源极触点的下表面直接接触所述源极堆叠。
8.根据权利要求1到4中任一权利要求所述的电子装置，其中所述支柱延伸穿过所述层级、所述掺杂电介质材料及所述源极触点且部分延伸到所述源极堆叠中。
9.一种电子装置，其包括：
源极触点，其在源极堆叠与电介质材料之间，所述电介质材料包括掺杂电介质材料或高k电介质材料；及
存储器支柱，其延伸穿过邻近所述电介质材料的层级且到所述源极堆叠中，所述源极触点直接接触所述存储器支柱的通道。
10.根据权利要求9所述的电子装置，其中所述源极触点包括横向延伸且直接接触所述通道的基本上连续导电材料。
11.根据权利要求9所述的电子装置，其中所述电介质材料包括碳掺杂氮化硅、碳掺杂氧化硅、硼掺杂氮化硅、硼掺杂氧化硅或氧化铪。
12.根据权利要求9所述的电子装置，其中接近所述存储器支柱的所述源极触点的部分比远离所述存储器支柱的所述源极触点的部分更宽。
13.根据权利要求9到12中任一权利要求所述的电子装置，其中所述通道沿所述存储器支柱的整个高度连续延伸且穿隧电介质材料、电荷俘获材料及电荷阻挡材料中的一或多者沿所述存储器支柱的所述整个高度的部分延伸。
14.一种形成电子装置的方法，所述方法包括：
形成邻近源极堆叠的源极接触牺牲结构；
形成邻近所述源极接触牺牲结构的掺杂电介质材料；
形成邻近所述掺杂电介质材料的层级；
形成穿过所述层级且到所述源极堆叠中的支柱开口；
在所述支柱开口中形成胞元膜，所述胞元膜包括通道；
形成穿过所述层级的狭缝以暴露所述源极接触牺牲结构；
选择性地移除所述源极接触牺牲结构的第一材料以形成源极接触开口；
移除所述胞元膜的电荷阻挡材料的部分以增加所述源极接触开口的大小；
移除所述胞元膜的电荷俘获材料的部分及所述掺杂电介质材料的部分以增加所述源极接触开口的所述大小；
移除所述胞元膜的穿隧电介质材料的部分以进一步增加所述源极接触开口的所述大小且暴露所述通道；及
在所述源极接触开口中形成导电材料以形成横向延伸且接触所述通道的源极触点。
15.根据权利要求14所述的方法，其中形成邻近源极堆叠的源极接触牺牲结构包括选择所述源极接触牺牲结构的所述第一材料以可相对于所述源极接触牺牲结构的第二材料及第三材料选择性地蚀刻。
16.根据权利要求15所述的方法，其中形成邻近源极堆叠的源极接触牺牲结构包括形成展现大于所述第二材料的厚度的所述第三材料。
17.根据权利要求14所述的方法，其中形成邻近所述源极接触牺牲结构的掺杂电介质材料包括形成碳掺杂电介质材料或硼掺杂电介质材料。
18.根据权利要求14到17中任一权利要求所述的方法，其进一步包括在所述掺杂电介质材料中形成包括一或多种导电材料的狭缝牺牲结构，且其中形成穿过所述层级的狭缝包括形成穿过所述层级及所述狭缝牺牲结构的所述狭缝。
19.根据权利要求14所述的方法，其中选择性地移除所述源极接触牺牲结构的第一材料包括选择性地移除所述源极接触牺牲结构的氮化硅材料。
20.根据权利要求14所述的方法，其中移除所述胞元膜的电荷阻挡材料的部分包括移除所述源极接触牺牲结构的第二材料及所述电荷阻挡材料的所述部分以增加所述源极接触开口的大小且暴露所述掺杂电介质材料，所述第二材料包括所述源极接触牺牲结构的氧化硅材料。
21.根据权利要求14所述的方法，其中移除所述胞元膜的穿隧电介质材料的部分包括移除所述源极接触牺牲结构的第三材料及所述穿隧电介质材料的所述部分，所述源极接触牺牲结构的所述第三材料包括所述源极接触牺牲结构的另一氧化硅材料。
22.根据权利要求14到17中任一权利要求所述的方法，其中在所述源极接触开口中形成导电材料以形成源极触点包括形成通过所述掺杂电介质材料与所述层级分离的所述源极触点。
23.根据权利要求14到17中任一权利要求所述的方法，其中在所述源极接触开口中形成导电材料以形成源极触点包括形成与所述通道直接接触的所述导电材料。
24.根据权利要求14到17中任一权利要求所述的方法，其进一步包括用导电材料替换所述层级的氮化物材料。
25.一种电子系统，其包括：
输入装置；
输出装置；
处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及
一或多个存储器装置，其可操作地耦合到所述处理器装置且包括一或多个电子装置，所述一或多个电子装置包括：
源极触点，其邻近源极堆叠；
电介质材料，其邻近所述源极触点，所述电介质材料包括掺杂电介质材料或高k电介质材料；
交替导电材料及电介质材料的层级，其邻近所述电介质材料；及
存储器支柱，其延伸穿过所述层级、所述电介质材料及所述源极触点且部分延伸到所述源极堆叠中。
CN202280015311.8A 2021-01-26 2022-01-04 包括电介质材料的电子装置及相关系统及方法 Pending CN116918478A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/158,918 2021-01-26
US17/158,918 US11948992B2 (en) 2021-01-26 2021-01-26 Electronic devices comprising a dielectric material, and related systems and methods
PCT/US2022/011198 WO2022164605A1 (en) 2021-01-26 2022-01-04 Electronic devices comprising a dielectric material, and related systems and methods

Publications (1)

Publication Number Publication Date
CN116918478A true CN116918478A (zh) 2023-10-20

Family

ID=82495860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280015311.8A Pending CN116918478A (zh) 2021-01-26 2022-01-04 包括电介质材料的电子装置及相关系统及方法

Country Status (4)

Country Link
US (2) US11948992B2 (zh)
CN (1) CN116918478A (zh)
TW (1) TWI837572B (zh)
WO (1) WO2022164605A1 (zh)

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101075494B1 (ko) 2009-12-18 2011-10-21 주식회사 하이닉스반도체 수직채널형 비휘발성 메모리 소자 및 그 제조 방법
US8409915B2 (en) * 2010-09-20 2013-04-02 Micron Technology, Inc. Methods of forming memory cells
US9209199B2 (en) 2014-03-21 2015-12-08 Intel Corporation Stacked thin channels for boost and leakage improvement
US9478557B1 (en) 2014-09-24 2016-10-25 Sandisk Technologies Llc Process for 3D NAND memory with socketed floating gate cells
US9741734B2 (en) 2015-12-15 2017-08-22 Intel Corporation Memory devices and systems having reduced bit line to drain select gate shorting and associated methods
JP6695188B2 (ja) 2016-03-29 2020-05-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9741737B1 (en) 2016-04-15 2017-08-22 Micron Technology, Inc. Integrated structures comprising vertical channel material and having conductively-doped semiconductor material directly against lower sidewalls of the channel material
US11011537B2 (en) 2016-09-30 2021-05-18 Intel Corporation Vertical interconnect methods for stacked device architectures using direct self assembly with high operational parallelization and improved scalability
US9985098B2 (en) 2016-11-03 2018-05-29 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device
US10224340B2 (en) 2017-06-19 2019-03-05 Sandisk Technologies Llc Three-dimensional memory device having discrete direct source strap contacts and method of making thereof
US10608012B2 (en) 2017-08-29 2020-03-31 Micron Technology, Inc. Memory devices including memory cells and related methods
US10790290B2 (en) 2017-09-29 2020-09-29 Intel Corporation 3D NAND with integral drain-end select gate (SGD)
US10475515B2 (en) 2017-12-21 2019-11-12 Micron Technology, Inc. Multi-decks memory device including inter-deck switches
US10720445B1 (en) * 2018-02-08 2020-07-21 Sandisk Technologies Llc Three-dimensional memory device having nitrided direct source strap contacts and method of making thereof
US10559582B2 (en) 2018-06-04 2020-02-11 Sandisk Technologies Llc Three-dimensional memory device containing source contact to bottom of vertical channels and method of making the same
KR102573308B1 (ko) 2018-06-18 2023-08-31 삼성전자 주식회사 소거 제어 회로를 포함하는 비휘발성 메모리 장치
KR102585801B1 (ko) 2018-07-27 2023-10-05 양쯔 메모리 테크놀로지스 씨오., 엘티디. 다중 스택 3 차원 메모리 장치 및 이의 제조 방법
US10923493B2 (en) 2018-09-06 2021-02-16 Micron Technology, Inc. Microelectronic devices, electronic systems, and related methods
US20200105782A1 (en) * 2018-09-28 2020-04-02 Macronix International Co., Ltd. Vertical channel structure and memory device
US10665300B1 (en) 2018-11-12 2020-05-26 Micron Technology, Inc. Apparatus and methods for discharging control gates after performing an access operation on a memory cell
US10923494B2 (en) * 2018-11-19 2021-02-16 Micron Technology, Inc. Electronic devices comprising a source below memory cells and related systems
US10784273B2 (en) 2019-01-18 2020-09-22 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
US10903222B2 (en) 2019-02-05 2021-01-26 Sandisk Technologies Llc Three-dimensional memory device containing a carbon-doped source contact layer and methods for making the same
KR20200126686A (ko) 2019-04-30 2020-11-09 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
US10879264B1 (en) 2019-06-18 2020-12-29 Sandisk Technologies Llc Three-dimensional memory device containing through-array contact via structures between dielectric barrier walls and methods of making the same
US20200227429A1 (en) 2020-03-26 2020-07-16 Intel Corporation Vertical string driver with extended gate junction structure
US20220102344A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Gallium nitride (gan) three-dimensional integrated circuit technology

Also Published As

Publication number Publication date
TW202245232A (zh) 2022-11-16
US11948992B2 (en) 2024-04-02
US20240162325A1 (en) 2024-05-16
WO2022164605A1 (en) 2022-08-04
US20220238684A1 (en) 2022-07-28
TWI837572B (zh) 2024-04-01

Similar Documents

Publication Publication Date Title
US11362142B2 (en) Electronic apparatus with tiered stacks having conductive structures isolated by trenches, and related electronic systems and methods
CN111312714A (zh) 包含蚀刻停止材料的微电子装置及电子系统以及相关方法
US20240057337A1 (en) Microelectronic devices including pillars with partially-circular upper portions and circular lower portions, and related methods
WO2022076188A1 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20240188288A1 (en) Microelectronic devices and memory devices including support pillars
US11955330B2 (en) Microelectronic devices including an interdeck region between deck structures, and related electronic devices
CN114388523A (zh) 具有凹入导电结构的电子装置及相关方法和系统
CN115312528A (zh) 包含阶梯结构的电子装置和相关存储器装置、系统及方法
US20230209831A1 (en) Microelectronic devices including cap structures, and related electronic systems and methods
US20230253043A1 (en) Electronic devices including support pillars in slot regions, and related memory devices, systems, and methods
US11948992B2 (en) Electronic devices comprising a dielectric material, and related systems and methods
US20240030285A1 (en) Electronic devices comprising a source implant region, and related electronic systems and methods
US20240074178A1 (en) Electronic devices comprising blocking regions, and related electronic systems and methods
US20240032295A1 (en) Electronic devices including an implant structure, and related systems and methods
US20230413550A1 (en) Electronic devices including a source seal, and related methods and electronic systems
US11744086B2 (en) Methods of forming electronic devices, and related electronic devices
US20240074184A1 (en) Electronic devices comprising a stepped pillar region, and related methods
US20240032294A1 (en) Electronic devices comprising an oxide fill region, and related electronic systems and methods
US20230139457A1 (en) Electronic devices including tiered stacks including conductive structures isolated by slot structures, and related systems and methods
US20240055350A1 (en) Electronic devices including stacks including conductive structures isolated by slot structures, and related systems and methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination