CN116917972A - 扫描电路和显示设备 - Google Patents

扫描电路和显示设备 Download PDF

Info

Publication number
CN116917972A
CN116917972A CN202280000198.6A CN202280000198A CN116917972A CN 116917972 A CN116917972 A CN 116917972A CN 202280000198 A CN202280000198 A CN 202280000198A CN 116917972 A CN116917972 A CN 116917972A
Authority
CN
China
Prior art keywords
control signal
driving circuit
region
signal driving
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280000198.6A
Other languages
English (en)
Inventor
徐光华
于洋
谢涛峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN116917972A publication Critical patent/CN116917972A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

提供一种扫描电路，包括第一控制信号驱动电路、第二控制信号驱动电路和第三控制信号驱动电路；其中，在第一区域中，所述第一控制信号驱动电路包括L级，L为大于等于1的整数；在第二区域中，所述第二控制信号驱动电路包括M1级，所述第三控制信号驱动电路包括M2级，M1、M2是大于等于1的整数；在第三区域中，所述第一控制信号驱动电路包括N1级，所述第二控制信号驱动电路包括N2级，所述第三控制信号驱动电路包括N3级，N1、N2、N3为大于等于2的整数；以及所述第一区域、所述第二区域和所述第三区域分别围绕显示区域的周边的第一部分、第二部分和第三部分，所述第一部分、所述第二部分和所述第三部分至少部分地不重叠。

Description

扫描电路和显示设备
技术领域
本发明涉及显示技术，尤其涉及一种扫描电路和显示设备。
背景技术
图像显示设备包括用于控制多个像素中的每个像素中的图像显示的驱动器。驱动器是包括控制信号驱动电路和数据信号驱动电路的基于晶体管的电路。通过级联移位寄存器单元中的多个单元形成控制信号驱动电路。每个移位寄存器单元将控制信号输出到多个控制信号线中的一个。来自控制信号驱动电路的控制信号通过控制信号线逐行扫描。控制信号驱动电路可以集成到阵列上栅极驱动(GOA)电路中，GOA电路可以直接形成在显示面板的阵列基板中。控制信号驱动电路的示例包括栅极扫描信号驱动电路、发光控制信号驱动电路和复位控制信号驱动电路。
发明内容
一方面，本公开提供一种扫描电路，包括第一控制信号驱动电路、第二控制信号驱动电路和第三控制信号驱动电路；其中，在第一区域中，所述第一控制信号驱动电路包括L级，L为大于等于1的整数；在第二区域中，所述第二控制信号驱动电路包括M1级，所述第三控制信号驱动电路包括M2级，M1是大于等于1的整数，M2是大于等于1的整数；在第三区域中，所述第一控制信号驱动电路包括N1级，所述第二控制信号驱动电路包括N2级，所述第三控制信号驱动电路包括N3级，N1为大于等于2的整数，N2为大于等于2的整数，N3为大于等于2的整数；以及所述第一区域、所述第二区域和所述第三区域分别围绕显示区域周边的第一部分、第二部分和第三部分，所述第一部分、所述第二部分和所述第三部分至少部分地不重叠。
可选地，所述第一部分、所述第二部分和所述第三部分完全不重叠。
可选地，所述M1级中的一级和所述N2级中的一级是所述第二控制信号驱动电路的两个连续级；所述M2级中的一级和所述N3级中的一级是所述第三控制信号驱动电路的两个连续级；以及所述L级中的一级和所述N1级中的一级是所述第一控制信号驱动电路的两个连续级。
可选地，所述第二控制信号驱动电路的所述N2级、所述第一控制信号驱动电路的所述N1级、以及所述第三控制信号驱动电路的所述N3级沿相同方向布置；以及所述第一控制信号驱动电路的所述L级从所述第二控制信号驱动电路的所述M1级和所述第三控制信号驱动电路的所述M2级移位，其中，所述第二控制信号驱动电路的所述M1级和所述第三控制信号驱动电路的所述M2级沿相同方向布置。
可选地，所述第二控制信号驱动电路的所述N2级、所述第一控制信号驱动电路的所述N1级和所述第三控制信号驱动电路的所述N3级在所述第三区域中被布置成三行，每行围绕所述第三部分布置；所述第二控制信号驱动电路的所述M1级和所述第三控制信号驱动电路的所述M2级在所述第二区域中被布置成两行，每行围绕所述第二部分布置；以及所述第一控制信号驱动电路的所述L级围绕所述第一部分布置成一行。
可选地，所述扫描电路还包括一个或多个信号线，所述一个或多个信号线连接所述第一区域中的所述第一控制信号驱动电路的所述L级和所述第三区域中的所述第一控制信号驱动电路的所述N1级；以及所述一个或多个信号线中的至少一个围绕所述第二部分布置，并且延伸穿过所述第二区域。
可选地，所述一个或多个信号线中的至少一个在所述第二控制信号驱动电路的所述M1级的第一行与所述第三控制信号驱动电路的所述M2级的第二行之间。
可选地，所述一个或多个信号线包括所述第一控制信号驱动电路的所述N1级中的第一级的输入信号线，所述输入信号线延伸穿过所述第二区域并连接到所述第一控制信号驱动电路的所述L级中的最后一级的输出端子。
可选地，所述一个或多个信号线包括具有第一段和第二段的至少一个信号线，所述第一段和所述第二段彼此耦接；所述第一段至少部分地在所述第一区域中延伸；所述第二段至少部分地在所述第二区域中延伸；所述第一段位于第二导电层中；以及所述第二段位于不同于所述第二导电层的第一信号线层中。
可选地，所述第一区域中的所述第一段与L个输出信号线相邻，所述L个输出信号线被配置为分别传输来自所述第一区域中的所述第一控制信号驱动电路的所述L级的输出信号；所述第一区域中的所述第一段和所述L个输出信号线在所述第一区域中的各个段在所述第一控制信号驱动电路的所述L级和所述显示区域之间；以及所述L个输出信号线在不同于所述第一信号线层和所述第二导电层的第三导电层中。
可选地所述扫描电路还包括L个输出信号线，所述L个输出信号线分别连接到所述第一区域中的所述第一控制信号驱动电路的所述L级；所述L个输出信号线从所述第一区域延伸至所述第二区域中并且在第二区域中具有不同的长度；以及所述L个输出信号线分别与(j*L)行子像素连接，j是大于等于1的整数。
可选地，在所述第二区域中，所述第二控制信号驱动电路的所述M1级位于所述第三控制信号驱动电路的所述M2级远离所述显示区域的一侧；以及所述L个输出信号线在所述第二区域中的各个段位于所述第三控制信号驱动电路的所述M2级更靠近所述显示区域的一侧。
可选地，所述第二控制信号驱动电路的所述M1级和P1个空级在所述第二区域中被布置在第一行和(M1+P1)个列中，所述第一行围绕所述第二部分；以及所述第三控制信号驱动电路的所述M2级和P2个空级在所述第二区域中被布置在第二行和(M2+P2)个列中，所述第二行围绕所述第二部分。
可选地，所述第二控制信号驱动电路的第p1空级和第m1级具有相同的电路结构；所述第p1空级与所述显示区域中的子像素断开；所述第m1级电连接到所述显示区域中的一个或多个子像素；所述第三控制信号驱动电路的第p2空级与第m2级具有相同的电路结构；所述第p2空级与所述显示区域中的子像素断开；以及所述第m2级电连接到所述显示区域中的一个或多个子像素。
可选地，在所述第三区域中，所述第二控制信号驱动电路的所述N2级、所述第一控制信号驱动电路的所述N1级和所述第三控制信号驱动电路的所述N3级从所述第三区域朝向所述显示区域沿着相同方向依次布置；以及在所述第二区域中，所述第二控制信号驱动电路的所述M1级和所述第三控制信号驱动电路的所述M2级从所述第二区域朝向所述显示区域沿相同方向依次布置。
可选地，在所述第三区域中，所述第一控制信号驱动电路的所述N1级、所述第二控制信号驱动电路的所述N2级、以及所述第三控制信号驱动电路的所述N3级从所述第三区域朝向所述显示区域沿着相同方向依次布置；以及在所述第二区域中，所述第二控制信号驱动电路的所述M1级和所述第三控制信号驱动电路的所述M2级从所述第二区域朝向所述显示区域沿相同方向依次布置。
可选地，在所述第三区域中，所述第二控制信号驱动电路的所述N2级、所述第三控制信号驱动电路的所述N3级和所述第一控制信号驱动电路的所述N1级从所述第三区域朝向所述显示区域沿着相同方向依次布置；以及在所述第二区域中，所述第二控制信号驱动电路的所述M1级和所述第三控制信号驱动电路的所述M2级从所述第二区域朝向所述显示区域沿相同方向依次布置。
可选地，所述第一控制信号驱动电路、所述第二控制信号驱动电路和所述第三控制信号驱动电路是选自第一栅极扫描信号驱动电路、发光控制信号驱动电路和第二栅极扫描信号驱动电路的三个不同的控制信号驱动电路。
在另一方面，本公开提供一种显示设备，包括所述的扫描电路，以及包括多个像素驱动电路和由所述多个像素驱动电路驱动的多个发光元件的显示面板；其中，所述扫描电路被配置为将控制信号传输到所述多个像素驱动电路；所述第一控制信号驱动电路被配置为向所述多个像素驱动电路中的第一N型晶体管传输栅极扫描信号，并且向所述多个像素驱动电路中的第二N型晶体管传输复位控制信号；所述第二控制信号驱动电路被配置为将发光控制信号传输到所述多个像素驱动电路中的发光控制晶体管；以及所述第三控制信号驱动电路被配置为将栅极扫描信号传输到所述多个像素驱动电路中的P型晶体管。
可选地，至少所述第二区域位于所述显示设备的角部处。
附图说明
根据各种公开的实施例，以下附图仅是用于说明目的的示例，并且不旨在限制本发明的范围。
图1是示出根据本公开的一些实施例中的扫描电路的示意图。
图2是示出根据本公开的一些实施例中的显示设备中的显示区域与周边区域的示意图。
图3是示出根据本公开的一些实施例中的扫描电路的示意图。
图4是示出根据本公开的一些实施例中的扫描电路的示意图。
图5是示出根据本公开的一些实施例中的扫描电路的示意图。
图6是示出根据本公开的一些实施例中的扫描电路的示意图。
图7A是示出根据本公开的一些实施例中的扫描电路的示意图。
图7B是示出根据本公开的一些实施例中的扫描电路的示意图。
图7C示出图7A和图7B中所示的扫描电路的信号线。
图8A示出图7C中的第二导电层的结构。
图8B示出图7C中的第一信号线层的结构。
图8C示出图7C中的第三导电层的结构。
图9A是图7B中的第一放大区域ZR1的放大视图。
图9B是图7B中的第二放大区域ZR2的放大视图。
图10是示出根据本公开的一些实施例中的扫描电路的示意图。
图11是示出根据本公开的一些实施例中的扫描电路的示意图。
图12是示出根据本公开的一些实施例中的扫描电路的示意图。
图13A是根据本公开的一些实施例中的一级控制信号驱动电路的电路图。
图13B是根据本公开的一些实施例中的一级控制信号驱动电路的电路图。
图14是示出根据本公开的一些实施例中的显示设备的周边区域的结构的示意图。
图15A示出根据本公开的一些实施例中的显示面板中的显示区域中的详细结构。
图15B示出根据本公开的一些实施例中的显示面板中的显示区域中的详细结构。
图16是示出根据本公开的一些实施例中的显示设备中的像素驱动电路的结构的电路图。
图17是在根据本公开的一些实施例中操作显示设备的时序图。
图18示出根据本公开的一些实施例中的显示面板中的N型晶体管的详细结构。
具体实施方式
现在将参考以下实施例更具体地描述本公开。应当注意，本文中呈现的一些实施例的以下描述仅用于说明和描述的目的。其不是穷举的或限于所公开的精确形式。
本公开尤其提供了一种扫描电路和显示设备，其基本上避免了由于现有技术的限制和缺点而导致的一个或多个问题。在一个方面，本公开提供了一种扫描电路。在一些实施例中，扫描电路包括第一控制信号驱动电路、第二控制信号驱动电路和第三控制信号驱动电路。可选地，在第一区域中，第一控制信号驱动电路包括L级，L是大于等于1的整数。可选地，在第二区域中，第二控制信号驱动电路包括M1级，第三控制信号驱动电路包括M2级，M1是大于等于1的整数，M2是大于等于1的整数。可选地，在第三区域中，第一控制信号驱动电路包括N1级，第二控制信号驱动电路包括N2级，第三控制信号驱动电路包括N3级，N1是大于等于2的整数，N2是大于等于2的整数，N3是大于等于2的整数。可选地，第一区域、第二区域和第三区域围绕显示区域的周边的第一部分、第二部分和第三部分，第一部分、第二部分和第三部分至少部分不重叠。
图1是示出根据本公开的一些实施例中的扫描电路的示意图。参照图1，在一些实施例中，扫描电路包括例如在显示设备的周边区域PA中的第一控制信号驱动电路DC1、第二控制信号驱动电路DC2和第三控制信号驱动电路DC3。在一些实施例中，周边区域PA包括第一区域R1、第二区域R2和第三区域R3。
在一些实施例中，在第一区域R1中，第一控制信号驱动电路DC1包括L级，L为大于等于1的整数；在第二区域R2中，第二控制信号驱动电路DC2包括M1级，第三控制信号驱动电路DC3包括M2级，M1为大于等于1的整数，M2为大于等于1的整数；在第三区域R3中，第一控制信号驱动电路DC1包括N1级，第二控制信号驱动电路DC2包括N2级，第三控制信号驱动电路DC3包括N3级，N1是大于等于2的整数，N2是大于等于2的整数，N3是大于等于2的整数。在一个示例中，L＝M1＝M2。在另一个示例中，M1＝M2，L>M1，并且L>M2。在另一个示例中，L≠M1≠M2。在另一示例中，N1＝N2＝N3。在另一个示例中，N1≠N2≠N3。在另一个示例中，N1＝N2≠N3。在另一个示例中，N2＝N3≠N1。在另一个示例中，N1＝N3≠N2。
在一些实施例中，N1＝a*N0、N2＝b*N0以及N3＝c*N0，其中，a、b、c为大于等于1的正整数，N0为大于等于2的整数。在一个示例中，a＝b＝c＝1。在另一个示例中，a、b和c中的至少一个不同于其他两个。
在一些实施例中，M1＝d*M0，以及M2＝e*M0，其中d和e为大于等于1的正整数，M0为大于等于1的整数。在一个示例中，d＝e＝1。在另一个示例中，d与e不同。
在一些实施例中，第一区域R1、第二区域R2和第三区域R3围绕显示区域DA的周边的第一部分P1、第二部分P2和第三部分P3。可选地，第一部分P1、第二部分P2和第三部分P3至少部分不重叠。可选地，第一部分P1、第二部分P2和第三部分P3完全不重叠。可选地，第一部分P1、第二部分P2和第三部分P3中的至少两个是部分重叠的但不是完全重叠的。
在一些实施例中，M1级中的一级和N2级中的一级是第二控制信号驱动电路的两个连续级；M2级中的一级和N3级中的一级是第三控制信号驱动电路的两个连续级；L级中的一级和N1级中的一级为第一控制信号驱动电路的两个连续级。在一个示例中，在第二控制信号驱动电路中，M1级在N2级之前，M1级中的最后一级和N2级中的第一级是第二控制信号驱动电路的两个连续级。在另一示例中，在第二控制信号驱动电路中，N2级在M1级之前，N2级中的最后一级和M1级中的第一级是第二控制信号驱动电路的两个连续级。在另一示例中，在第三控制信号驱动电路中，M2级在N3级之前，M2级中的最后一级和N3级中的第一级是第三控制信号驱动电路的两个连续级。在另一示例中，在第三控制信号驱动电路中，N3级在M2级之前，N3级中的最后一级和M2级中的第一级是第三控制信号驱动电路的两个连续级。在另一示例中，在第一控制信号驱动电路中，L级在N1级之前，L级中的最后一级和N1级中的第一级是第一控制信号驱动电路的两个连续级。在另一示例中，在第一控制信号驱动电路中，N1级在L级之前，N1级中的最后一级和L级中的第一级是第一控制信号驱动电路的两个连续级。
在一些实施例中，至少第二区域R2在显示设备的角部处。可选地，第二区域R2、第一区域R1的至少一部分、以及第三区域R3的至少一部分位于显示设备的同一角部区域。在一个示例中，第一区域R1、第二区域R2和第三区域R3位于显示设备的同一角部区域。图2是示出根据本公开的一些实施例中的显示设备中的显示区域与周边区域的示意图。参照图2，在一些实施例中，显示设备包括显示区域DA与周边区域PA。在一些实施例中，周边区域PA包括位于显示区域DA的第一侧S1的第一子区域PA1、位于显示区域DA的第二侧S2的第二子区域PA2、位于显示区域DA的第三侧S3的第三子区域PA3、位于显示区域DA的第四侧S4的第四子区域PA4。可选地，第一侧S1和第三侧S3彼此相对。可选地，第二侧S2和第四侧S4彼此相对。可选地，第一子区域PA1是显示设备的信号线连接到集成电路的子区域。
如这里所使用的，术语“显示区域”是指显示面板的实际显示图像的区域。可选地，显示区域可以包括子像素区域和子像素间区域。子像素区域指的是子像素的发光区域，例如，对应于液晶显示器中的像素电极的区域或对应于有机发光二极管显示面板中的发光层的区域。子像素间区域是指相邻子像素区域之间的区域，例如对应于液晶显示器中的黑矩阵的区域或对应于有机发光二极管显示面板中的像素限定层的区域。可选地，所述子像素间区域是同一像素中的相邻子像素区域之间的区域。可选地，所述子像素间区域是两个相邻像素中的两个相邻子像素区域之间的区域。
如本文所使用，术语“周边区域”是指显示设备的其中提供各种电路和导线以将信号传输到阵列基板的区域。为了增加显示设备的透明度，显示设备的不透明或非透明部件(例如，电池、印刷电路板、金属框架)可以被布置在周边区域中而不是在显示区域中。
在一些实施例中，第一子区域PA1包括第一侧区域SR1和一个或多个角部区域(例如，第一角部区域CR1和第二角部区域CR2)。一个或多个角部区域分别位于显示面板的角部处。一个或多个角部区域分别将第一侧区域SR1连接到周边区域PA的一个或多个相邻子区域。例如，第一角部区域CR1将第一侧区域SR1连接到第二子区域PA2，而第二角部区域CR2将第一侧区域SR1连接到第四子区域PA4。
在一些实施例中，第三子区域PA3包括第二侧区域SR2和一个或多个角部区域(例如，第三角部区域CR3和第四角部区域CR4)。一个或多个角部区域分别位于显示面板的角部处。一个或多个角部区域分别将第二侧区域SR2连接到周边区域PA的一个或多个相邻子区域。例如，第三角部区域CR3将第二侧区域SR2连接到第二子区域PA2，而第四角部区域CR4将第二侧区域SR2连接到第四子区域PA4。
在一个示例中，至少第二区域R2在显示设备的第一角部区域CR1中。在另一示例中，至少第二区域R2在显示设备的第二角部区域CR2中。在另一示例中，至少第二区域R2在显示设备的第三角部区域CR3中。在另一示例中，至少第二区域R2在显示设备的第四角部区域CR4中。在另一示例中，在至少两个角部区域中，扫描电路以根据本公开的方式布置。
本公开的发明人发现，与诸如第二子区域PA2和第四子区域PA4的非角部区域相比，在角部区域，特别是在圆角区域，可用于设置扫描电路的空间更有限。为了有足够的空间来设置具有多个控制信号驱动电路的扫描电路，通常必须扩大角部区域，或减小显示面板的显示区域。此外，在有限空间中具有多个控制信号驱动电路不可避免地使制造工艺更加困难，常常导致断线或短路。本公开的发明人发现，具有这里公开的复杂结构的扫描电路消除了这些问题，导致显示区域增加、边框更窄和制造工艺更简单。
再次参考图1，在一些实施例中，第二控制信号驱动电路的N2级、第一控制信号驱动电路的N1级和第三控制信号驱动电路的N3级沿相同方向(例如，第三方向D3)布置。在一个示例中，当N1＝N2＝N3＝N时，第二控制信号驱动电路DC2的第n级、第一控制信号驱动电路DC1的第n级和第三控制信号驱动电路DC3的第n级沿相同方向(例如，第三方向D3)布置，1≤n≤N，n为整数。在一些实施例中，第二控制信号驱动电路的M1级和第三控制信号驱动电路的M2级沿相同方向(例如，第二方向D2)布置。在一个示例中，当M1＝M2＝M时，第二控制信号驱动电路DC2的第m级和第三控制信号驱动电路DC3的第m级沿相同方向(例如，第二方向D2)布置，1≤m≤M，m为整数。在一些实施例中，第一控制信号驱动电路DC1的第l级和第一部分P1沿着第一方向D1布置。
三个控制信号驱动电路在第三区域R3中的布置与三个控制信号驱动电路在第二区域R2中的布置的不同之处在于，在第三区域R3中，第二控制信号驱动电路DC2的N2级、第一控制信号驱动电路DC1的N1级和第三控制信号驱动电路DC3的N3级沿相同的方向布置，而在第二区域R2中，第一控制信号驱动电路DC1的L级从沿相同方向布置的第二控制信号驱动电路DC2的M1级和第三控制信号驱动电路DC3的M2级移位。第一控制信号驱动电路DC1的L级从第二区域R2移位到第一区域R1。结果，第一控制信号驱动电路DC1的L级不在第二控制信号驱动电路DC2的M1级和第三控制信号驱动电路DC3的M2级之间的位置。
在一个示例中，当M1＝M2＝L＝M时，第一控制信号驱动电路DC1的第m级从第二控制信号驱动电路DC2的第m级和第三控制信号驱动电路DC3的第m级的布置方向移位。第一控制信号驱动电路DC1的第m级从第二区域R2移位到第一区域R1，1≤m≤M，m为整数。结果，第一控制信号驱动电路DC1的第m级不在第二控制信号驱动电路DC2的第m级和第三控制信号驱动电路DC3的第m级之间的位置。
在一些实施例中，第二控制信号驱动电路的N2级、第一控制信号驱动电路的N1级和第三控制信号驱动电路的N3级在第三区域R3中被布置成三行，每行围绕第三部分P3布置。第二控制信号驱动电路的M1级和第三控制信号驱动电路的M2级在第二区域R2中被布置成两行，每行围绕第二部分P2布置。第一控制信号驱动电路的L级在第一区域R1中围绕第一部分P1布置成一行。
在一个示例中，当N1＝N2＝N3＝N时，三个相应控制信号驱动电路的N级在第三区域R3中被布置成三行N列，每行围绕第三部分P3布置，第n列包括三个相应控制信号驱动电路的第n级，1≤n≤N，n为整数。
在一个示例中，当M1＝M2＝L＝M时，三个相应控制信号驱动电路中的两个(例如，DC2和DC3)的M级在第二区域R2中被布置成两行M列，每行围绕第二部分P2布置，第m列包括三个相应控制信号驱动电路中的两个的第m级，且不存在三个相应控制信号驱动电路中的另一个(例如，DC1)的第m级，1≤m≤M，m为整数。三个相应控制信号驱动电路中的另一者(例如，DC1)的M级围绕第一部分P1布置成一行。
图1示出了其中扫描电路包括三个控制信号驱动电路的示例。扫描电路可以包括一个或多个附加的控制信号驱动电路。在一些实施例中，扫描电路包括k个控制信号驱动电路，k是大于等于3的整数。k个控制信号驱动电路包括第一控制信号驱动电路DC1、第二控制信号驱动电路DC2和第三控制信号驱动电路DC3。在一些实施例中，k个控制信号驱动电路在第三区域R3中被布置成k行，每行围绕第三部分P3布置；h个控制信号驱动电路在第二区域中被布置成h行，每行围绕第二部分P2布置；i个控制信号驱动电路在第一区域R1中被布置成i行，每行围绕第一部分P1布置；1≤h＜k；1≤i＜k；h，i为整数。可选地，k＝(h+i)。
在一个示例中，当控制信号驱动电路具有相同数量的级时，k个控制信号驱动电路中的N级在第三区域R3中被布置成k行和N列，每行围绕第三部分P3布置，第n列包括k个相应控制信号驱动电路中的第n级，1≤n≤N；h个控制信号驱动电路的M级在第二区域R2中被布置成h行M列，每行围绕第二部分P2布置，第m列包括h个控制信号驱动电路的第m级并且不存在i个控制信号驱动电路的第m级，1≤m≤M，1≤h＜k；1≤i＜k；m、h和i是整数；且i个控制信号驱动电路的M级在第一区域R1中被布置成i行M列，每行围绕第一部分P1布置。可选地，k＝(h+i)。可选地，h>i。可选地，i>h。
在一些实施例中，扫描电路包括k个控制信号驱动电路，k是大于等于3的整数。i个控制信号驱动电路的M级在第一区域中，i为整数，1≤i＜k。h个控制信号驱动电路的M级在第二区域中，h是整数，1≤h＜k。k个控制信号驱动电路的N级在第三区域中。在第一区域中，i个控制信号驱动电路中的相应一个包括M级，M是大于等于1的整数。在第二区域中，h个控制信号驱动电路中的相应一个包括M级，M是大于等于1的整数。在第三区域中，k个控制信号驱动电路中的相应一个包括N级，N是大于等于2的整数。第一区域、第二区域和第三区域围绕显示区域的周边的第一部分、第二部分和第三部分，第一部分、第二部分和第三部分至少部分地不重叠。可选地，k＝(h+i)。可选地，h>i。可选地，i>h。
图3是示出根据本公开的一些实施例中的扫描电路的示意图。图3示出了k＝5、h＝3和i＝2的示例。在图3所示的示例中，i大于1；以及h＞i。在图3中，第一区域R1、第二区域R2和第三区域R3依次布置。第一部分P1、第二部分P2和第三部分P3依次布置。
图4是示出根据本公开的一些实施例中的扫描电路的示意图。图4示出k＝5、h＝2、i＝3的示例。在图4所示的示例中，h<i。在图4中，第一区域R1、第二区域R2、第三区域R3依次布置。第一部分P1、第二部分P2和第三部分P3依次布置。
图5是示出根据本公开的一些实施例中的扫描电路的示意图。图5示出了k＝3、h＝1和i＝2的示例。在图5所示的示例中，i大于1；并且i＞h。在图5中，第二区域R2、第一区域R1和第三区域R3依次布置。第二部分P2、第一部分P1和第三部分P3依次布置。
图6是示出根据本公开的一些实施例中的扫描电路的示意图。图6示出了一个示例，其中周边区域包括第一区域R1、第二区域R2和第三区域R3。在第一区域中，第一控制信号驱动电路包括L级，L为大于等于1的整数。在第二区域R2中，第二控制信号驱动电路包括M1级，第三控制信号驱动电路包括M2级。在第三区域R3中，第一控制信号驱动电路包括N1级，第二控制信号驱动电路包括N2级，第三控制信号驱动电路包括N3级，N1为大于等于2的整数，N2为大于等于2的整数，N3为大于等于2的整数。第一区域R1、第二区域R2和第三区域R3围绕显示区域DA的周边的第一部分P1、第二部分P2和第三部分P3。第一部分P1、第二部分P2和第三部分P3至少部分不重叠。在一个示例中，第一部分P1、第二部分P2和第三部分P3完全不重叠。在另一个示例中，第一部分P1、第二部分P2和第三部分P3中的至少两个是部分不重叠的但不是完全不重叠的。图6所示的扫描电路与图1所示的扫描电路的不同之处在于，图6中的第二区域R2包括(M1+M2)个列和仅一行，而图1中的第二区域R2包括两行，第一行具有M1列，第二行具有M2列。
参照图1以及图3至图6，在一些实施例中，k个控制信号驱动电路沿着相同方向布置；并且第i个控制信号驱动电路从第h个控制信号驱动电路的布置方向移位。
在一个示例中，控制信号驱动电路在每个区域中具有相同的级数，例如，第三区域R3中的k个控制信号驱动电路中的每一个具有N级，第二区域R2中的h个控制信号驱动电路中的每一个具有M级，第一区域R1中的i个控制信号驱动电路中的每一个具有M级。可选地，k个控制信号驱动电路的第n级沿同一方向布置，1≤n≤N；i个控制信号驱动电路的第m级从h个控制信号驱动电路的布置方向移位，1≤m≤M。
图7A是示出根据本公开的一些实施例中的扫描电路的示意图。图7B是示出根据本公开的一些实施例中的扫描电路的示意图。图7A中标注了第一区域、第二区域和第三区域中的控制信号驱动电路的级的布置。参考图7A和图7B，在一些实施例中，扫描电路还包括一个或多个信号线SL，其连接第一区域R1中的三个相应控制信号驱动电路中的另一个控制信号驱动电路(例如，DC1)的L级和第三区域R3中的三个相应控制信号驱动电路中的另一个控制信号驱动电路(例如，DC1)的N1级。
图7C示出了图7A和图7B中所示的扫描电路的信号线。参照图7A至图7C，一个或多个信号线SL中的至少一个围绕第二部分P2布置，且延伸穿过第二区域R2。例如，一个或多个信号线SL包括相应控制信号驱动电路(例如，DC1)的N1级中的第一级S1的输入信号线ISL，其延伸穿过第二区域R2并连接到相应控制信号驱动电路(例如，DC1)的L级中的最后一级的输出端子。来自相应控制信号驱动电路的L级中的最后一级SL的输出信号用作相应控制信号驱动电路的N1级中的第一级S1的输入信号。
一个或多个信号线SL的其它示例包括被配置为提供第一时钟信号的第一时钟信号线、被配置为提供第二时钟信号的第二时钟信号线、被配置为提供第一电源信号的第一电源信号线、以及被配置为提供第二电源信号的第二电源信号线。
在一些实施例中，一个或多个信号线中的至少一个位于三个相应控制信号驱动电路中的两个的M级的两行之间。在一个示例中，一个或多个信号线中的至少一个在第二区域R2中的第二控制信号驱动电路DC2的M1级的第一行和第三控制信号驱动电路DC3的M2级的第二行之间。
图8A示出图7C中的第二导电层的结构。图8B示出图7C中的第一信号线层的结构。图8C示出图7C中的第三导电层的结构。图9A是图7B中的第一放大区域ZR1的放大视图。图9B是图7B中的第二放大区域ZR2的放大视图。参考图7C、图8A至图8C、图9A和图9B，在一些实施例中，一个或多个信号线SL包括具有彼此耦接的第一段SG1和第二段SG2的至少一个信号线。第一段SG1至少部分地在第一区域R1中延伸。第二段SG2至少部分地在第二区域R2中延伸。可选地，第一段SG1在第二导电层中。可选地，第二段SG2在不同于第二导电层的第一信号线层中。
在一个示例中，一个或多个信号线SL是被配置为将栅极扫描信号传输到子像素中的像素驱动电路的一个或多个栅极扫描信号线。在另一示例中，第一控制信号驱动电路DC1被配置为将信号传输到像素驱动电路中的N型晶体管(例如，图16中的第二晶体管T2)。在另一个示例中，一个或多个信号线SL是被配置为将栅极扫描信号传输到子像素中的像素驱动电路中的N型晶体管的一个或多个栅极扫描信号线。
图8A至图8C示出了第一段SG1在第二导电层中并且第二段SG2在第一信号线层中的示例。在本公开中可以实践层结构的各种替代实施方式。例如，第一段SG1可设置在第一导电层、第三导电层、第一信号线层、第二信号线层或其任意组合中；第二段SG2可以设置在第二信号线层、第三信号线层或者第一信号线层和第二信号线层的组合中。
在一些实施例中，扫描电路还包括L个输出信号线OSL，其分别连接到第一区域R1中的第一控制信号驱动电路DC1的L级。可选地，L个输出信号线OSL从第一区域R1延伸至第二区域R2中并且在第二区域中具有不同的长度。可选地，L个输出信号线分别耦接至(j*L)行子像素，j为大于等于1的整数。图7A示出了其中每个输出信号线都耦接到两行子像素的示例。
在一个示例中，L个输出信号线OSL被配置为将复位控制信号传输到子像素中的像素驱动电路。图7A示出了其中每个输出信号线都耦接到两行像素驱动电路的示例。在另一示例中，第一控制信号驱动电路DC1被配置为将信号传输到像素驱动电路中的N型晶体管(例如，图16中的第一晶体管T1)。在另一示例中，L个输出信号线OSL被配置为将复位控制信号传输到子像素中的像素驱动电路中的N型晶体管。
在一些实施例中，扫描电路还包括(j*L)个控制信号线CSL。L个输出信号线OSL通过(j*L)个控制信号线CSL耦接到(j*L)行子像素。可选地，(j*L)个控制信号线CSL位于第一信号线层中，并且L个输出信号线OSL位于第三导电层中。
参考图7A至图7C、图8A至图8C、图9A和图9B，第一区域R1中的第一段SG1与L个输出信号线OSL相邻，该L个输出信号线OSL被配置为分别传输来自第一区域R1中的第一控制信号驱动电路DC1的L级的输出信号。可选地，第一区域R1中的第一段SG1和L个输出信号线OSL在所述第一区域中的各个段位于第一控制信号驱动电路DC1的L级和显示区域DA之间。可选地，L个输出信号线OSL位于第三导电层中，第一段SG1位于第二导电层中，第二段SG2位于第一信号线层中。第二导电层、第一信号线层和第三导电层是不同的层。
图8A至图8C示出了L个输出信号线OSL位于第三导电层中的示例。在本公开中可以实践层结构的各种替代实施方式。例如，L个输出信号线OSL可以设置在第一导电层、第二导电层、第一信号线层、第二信号线层、第三信号线层或其任意组合中。
在一些实施例中，在第二区域R2中，第二控制信号驱动电路DC2的M1级位于第三控制信号驱动电路DC3的M2级远离显示区域DA的一侧。可选地，L个输出信号线OSL在第二区域R2中的各个段位于第三控制信号驱动电路DC3的M2级的更靠近显示区域DA的一侧。
在一些实施例中，第二区域R2中的控制信号驱动电路包括空级。图10是示出根据本公开的一些实施例中的扫描电路的示意图。参考图10，在一些实施例中，两个相应控制信号驱动电路(例如，DC2和DC3)的功能级和空级在第二区域R2中布置成两行，每行围绕第二部分P2布置。具体地，第二控制信号驱动电路DC2的M1级和P1个空级在第二区域R2中布置在第一行和(M1+P1)个列中，第一行围绕第二部分P2布置。第三控制信号驱动电路DC3的M2级和P2个空级在第二区域R2中布置在第二行和(M2+P2)个列中，第二行围绕第二部分P2布置。包括空级以增强制造过程期间的均匀性。例如，通过具有空级，可以极大地提高蚀刻均匀性。
在一个示例中，M1＝M2＝M，P1＝P2＝P，第m列包括三个相应控制信号驱动电路中的所述两者(例如，DC2和DC3)的第m级且不存在所述三个相应控制信号驱动电路中的另一者(例如，DC1)的第m级，1≤m≤M。可选地，第p列包括所述三个相应控制信号驱动电路中的所述两者(例如，DC2和DC3)的第p空级且不存在所述三个相应控制信号驱动电路中的所述另一者(例如，DC1)的第p空级，1≤(m+p)≤(M+P)。
在一些实施例中，第二控制信号驱动电路DC2的第p1空级和第m1级具有相同的电路结构。第p1空级与显示区域DA中的子像素断开。第m1级电连接到显示区域DA中的一个或多个子像素。在一些实施例中，第三控制信号驱动电路DC3的第p2空级和第m2级具有相同的电路结构。第p2空级与显示区域DA中的子像素断开。第m2级电连接到显示区域DA中的一个或多个子像素。
在一个示例中，M1＝M2＝M，P1＝P2＝P，相应控制信号驱动电路的第p空级和第m级具有相同的电路结构。第p空级与显示区域DA中的子像素断开。第m级电连接到显示区域DA中的一个或多个子像素，例如，第m级被配置为将控制信号发送到显示区域DA中的一个或多个子像素。
参照图1、图7A以及图10，在一些实施例中，在第三区域R3中，第二控制信号驱动电路DC2的N2级、第一控制信号驱动电路DC1的N1级以及第三控制信号驱动电路DC3的N3级沿着相同方向从第三区域朝向显示区域DA依次布置。在第二区域R2中，第二控制信号驱动电路DC2的M1级和第三控制信号驱动电路DC3的M2级沿着相同方向从第二区域R2朝向显示区域DA依次布置。
在一个示例中，M1＝M2＝M，P1＝P2＝P，在第三区域R3中，第二控制信号驱动电路DC2、第一控制信号驱动电路DC1和第三控制信号驱动电路DC3的第n级沿着相同方向从第三区域R3朝向显示区域DA依次布置。在第二区域R2中，第二控制信号驱动电路DC2和第三控制信号驱动电路DC3的第m级沿相同方向从第二区域R2朝向显示区域DA依次布置。
图11是示出根据本公开的一些实施例中的扫描电路的示意图。参照图11，在一些实施例中，在第三区域R3中，第一控制信号驱动电路DC1的N1级、第二控制信号驱动电路DC2的N2级以及第三控制信号驱动电路DC3的N3级沿着相同方向从第三区域R3朝向显示区域DA依次布置。在第二区域R2中，第二控制信号驱动电路DC2的M1级和第三控制信号驱动电路DC3的M2级沿着相同方向从第二区域R2朝向显示区域DA依次布置。
在一个示例中，M1＝M2＝M，P1＝P2＝P，在第三区域R3中，第一控制信号驱动电路DC1、第二控制信号驱动电路DC2和第三控制信号驱动电路DC3的第n级沿着相同方向从第三区域R3朝向显示区域DA依次布置。在第二区域R2中，第二控制信号驱动电路DC2和第三控制信号驱动电路DC3的第m级沿相同方向从第二区域R2朝向显示区域DA依次布置。
图12是示出根据本公开的一些实施例中的扫描电路的示意图。参照图12，在一些实施例中，在第三区域R3中，第二控制信号驱动电路DC2的N2级、第三控制信号驱动电路DC3的N3级以及第一控制信号驱动电路DC1的N1级沿着相同方向从第三区域R3朝向显示区域DA依次布置。在第二区域R2中，第二控制信号驱动电路DC2的M1级和第三控制信号驱动电路DC3的M2级沿着相同方向从第二区域R2朝向显示区域DA依次布置。
在一个示例中，M1＝M2＝M，P1＝P2＝P，在第三区域R3中，第二控制信号驱动电路DC2、第三控制信号驱动电路DC3以及第一控制信号驱动电路DC1的第n级沿着相同方向从第三区域R3朝向显示区域DA依次布置。在第二区域R2中，第二控制信号驱动电路DC2和第三控制信号驱动电路DC3的第m级从第二区域R2朝向显示区域DA沿相同方向依次布置。
在一些实施例中，第一控制信号驱动电路DC1、第二控制信号驱动电路DC2和第三控制信号驱动电路DC3是选自第一栅极扫描信号驱动电路、发光控制信号驱动电路和第二栅极扫描信号驱动电路的三个不同的控制信号驱动电路。在一个示例中，第一控制信号驱动电路DC1是第一栅极扫描信号驱动电路，第二控制信号驱动电路DC2是发光控制信号驱动电路，第三控制信号驱动电路DC3是第二栅极扫描信号驱动电路。
图13A是根据本公开的一些实施例中的一级控制信号驱动电路的电路图。参考图13A，在一些实施例中，各个级包括输入子电路ISC、输出子电路OSC、第一处理子电路PSC1、第二处理子电路PSC2、第三处理子电路PSC3、第一稳定子电路SSC1和第二稳定子电路SSC2。各个级可以被配置为向一行或多行子像素发送控制信号。在一个示例中，各个级被配置为向单行子像素发送控制信号。在另一个示例中，各个级被配置为向两行或更多行子像素发送控制信号。
在一些实施例中，输出子电路OSC被配置为响应于第四节点N4和第一节点N1的电压，向输出端子TM4提供第一电源VGH或第二电源VGL的电压。可选地，输出子电路OSC包括第九晶体管T9和第十晶体管T10。
第九晶体管T9耦接于第一电源VGH与输出端子TM4之间。第九晶体管T9的栅极耦接到第四节点N4。第九晶体管T9可根据第四节点N4的电压而导通或截止。可选地，当第九晶体管T9导通时，第一电源VGH的电压被提供给输出端子TM4，其(在图13A中标注为Outc)可被传输到第n栅线并被用作具有栅极导通电平的栅极驱动信号。
第十晶体管T10耦接于输出端子TM4与第二电源VGL之间。第十晶体管T10的栅极耦接到第一节点N1。第十晶体管T10可根据第一节点N1的电压而导通或截止。可选地，当第十晶体管T10导通时，第二电源VGL的电压被提供给输出端子TM4，其(在图13A中标注为Outc)可被提供给第n栅线并被用作具有栅极截止电平的栅极驱动信号。在一个示例中，当栅极驱动信号具有栅极截止电平时，可以理解，不提供栅极驱动信号。
在一些实施例中，输入子电路ISC被配置成响应于分别提供给第一输入端子TM1和第二输入端子TM2的信号来控制第一节点N1和第五节点N5的电压。可选地，输入子电路ISC包括第一晶体管T1。
第一晶体管T1耦接于第一输入端子TM1与第五节点N5之间。第一晶体管T1的栅极耦接至第二输入端子TM2。当第一时钟信号CK提供至第二输入端子TM2时，第一晶体管T1导通以电耦接第一输入端子TM1与第五节点N5。
在一些实施例中，第一处理子电路PSC1被配置为响应于第一节点N1和第五节点N5的电压来控制第四节点N4的电压。可选地，第一处理子电路PSC1包括第八晶体管T8和第二电容器C2。
第八晶体管T8耦接于第一电源VGH与第四节点N4之间。第八晶体管T8的栅极耦接到第五节点N5。第八晶体管T8可根据第五节点N5的电压而导通或截止。可选地，当第八晶体管T8导通时，第一电源VGH的电压可被提供给第四节点N4。
第二电容器C2耦接于第一电源VGH与第四节点N4之间。可选地，第二电容器C2被配置为对要施加到第四节点N4的电压进行充电。可选地，第二电容器C2被配置为稳定地维持第四节点N4的电压。
在一些实施例中，第二处理子电路PSC2耦接到第六节点N6，并且被配置为响应于输入到第三输入端子TM3的信号来控制第四节点N4的电压。可选地，第二处理子电路PSC2包括第六晶体管T6、第七晶体管T7和第一电容器C1。
第一电容器C1的第一端子耦接到第六节点N6，第一电容器C1的第二端子耦接到第三节点N3，第三节点N3为第六晶体管T6和第七晶体管T7之间的公共节点。
第六晶体管T6耦接于第三节点N3与第六节点N6之间。第六晶体管T6的栅极耦接到第六节点N6。第六晶体管T6可依据第六节点N6的电压而导通，因此对应于提供至第三输入端子TM3的第二时钟信号CB的电压可施加至第三节点N3。
第七晶体管T7耦接于第四节点N4与第三节点N3之间。第七晶体管T7的栅极耦接至第三输入端子TM3。第七晶体管T7可响应于提供至第三输入端子TM3的第二时钟信号CB而导通，因此将第一电源VGH的电压施加至第三节点N3。
在一些实施例中，第三处理子电路PSC3被配置为控制第二节点N2的电压。可选地，第三处理子电路PSC3包括第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第三电容器C3。
第三电容器C3的第一电极耦接至第一节点N1，第三电容器C3的第二电极耦接至第七节点N7，第七节点N7为第四晶体管T4和第五晶体管T5之间的公共节点。
第五晶体管T5耦接于第一电源VGH与第七节点N7之间。第五晶体管T5的栅极耦接到第二节点N2。第五晶体管T5可根据第二节点N2的电压而导通或截止。
第四晶体管T4耦接于第七节点N7与第三输入端子TM3之间。第四晶体管T4的栅极耦接到第一节点N1。第四晶体管T4可根据第一节点N1的电压而导通或截止。
第二晶体管T2耦接于第二节点N2与第二输入端子TM2之间。第二晶体管T2的栅极耦接到第五节点N5。
第三晶体管T3耦接于第二节点N2与第二电源VGL之间。第三晶体管T3的栅极耦接至第二输入端子TM2。当第一时钟信号CK提供至第二输入端子TM2时，第三晶体管T3可被导通，使得第二电源VGL的电压可提供至第二节点N2。
在一些实施例中，第一稳定子电路SSC1耦接在第二处理子电路PSC2和第三处理子电路PSC3之间。可选地，第一稳定子电路SSC1被配置为限制第二节点N2的压降宽度。可选地，第一稳定子电路SSC1包括第十一晶体管T11。
第十一晶体管T11耦接于第二节点N2与第六节点N6之间。第十一晶体管T11的栅极耦接至第二电源VGL。由于第二电源VGL具有栅极导通电平电压，第十一晶体管T11可总保持导通。因此，第二节点N2和第六节点N6可以保持在相同的电压，并且作为基本相同的节点来操作。
在一些实施例中，第二稳定子电路SSC2耦接在第一节点N1和第五节点N5之间。可选地，第二稳定子电路SSC2被配置为限制第一节点N1的压降宽度。可选地，第二稳定子电路SSC2包括第十二晶体管T12。
第十二晶体管T12耦接于第一节点N1与第五节点N5之间。第十二晶体管T12的栅极耦接至第二电源VGL。由于第二电源VGL具有栅极导通电平电压，因此，第十二晶体管T12可总保持导通。因此，第一节点N1和第五节点N5可以维持在相同的电压，并且作为基本相同的节点来操作。
在一些实施例中，第一晶体管T1至第十二晶体管T12中的每一个可以由p型晶体管形成。在一些实施例中，第一晶体管T1至第十二晶体管T12的栅极导通电压可设置为低电平，而其栅极截止电压可设置为高电平。
图13B是根据本公开的一些实施例中的一级控制信号驱动电路的电路图。参照图13B，各个级包括第一控制晶体管GT1至第八控制晶体管GT8，第一控制电容器GC1和第二控制电容器GC2。在一些实施例中，第一控制晶体管GT1的栅极与第一时钟信号端子GCK1电连接，第一控制晶体管GT1的第一电极与输入端子GIN电连接，第一控制晶体管GT1的第二电极与第一节点G1电连接。第二控制晶体管GT2的栅极与第一节点G1电连接，第二控制晶体管GT2的第一电极与第一时钟信号端子GCK1电连接，第二控制晶体管GT2的第二电极与第二节点G2电连接。第三控制晶体管GT3的栅极与第一时钟信号端子GCK1电连接，第三控制晶体管GT3的第一电极与第二电源端子VGL电连接，第三控制晶体管GT3的第二电极与第二节点G2电连接。第四控制晶体管GT4的栅极与第二节点G2电连接，第四控制晶体管GT4的第一电极与第一电源端子VGH电连接，第四控制晶体管GT4的第二电极与输出端子GOUT电连接。第五控制晶体管GT5的栅极与第三节点G3电连接，第五控制晶体管GT5的第一电极与第二时钟信号端子GCK2电连接，第五控制晶体管GT5的第二电极与输出端子GOUT电连接。第六控制晶体管GT6的栅极与第二节点G2电连接，第六控制晶体管GT6的第一电极与第一电源端子VGH电连接，第六控制晶体管GT6的第二电极与第七控制晶体管GT7的第一电极电连接；第七控制晶体管GT7的栅极与第二时钟信号端子GCK2电连接，第七控制晶体管GT7的第二电极与第一节点G1电连接。第八控制晶体管GT8的栅极与第二电源端子VGL电连接，第八控制晶体管GT8的第一电极与第一节点G1电连接，第八控制晶体管GT8的第二电极与第三节点G3电连接。第一控制电容器GC1的第二电极板GC12与第一电源端子VGH电连接，第一控制电容器GC1的第一电极板GC11与第二节点G2电连接；以及第二控制电容器GC2的第二电极板GC22与输出端子GOUT电连接，第二控制电容器GC2的第一电极板GC21与第三节点G3电连接。在一个例子中，第一控制晶体管GT1至第八控制晶体管GT8可以是P型晶体管，也可以是N型晶体管。在另一个例子中，第一电源端子VGH提供一个连续的高电平信号，第二电源端子VGL提供一个连续的低电平信号。
在另一方面，本发明提供一种显示设备，包括在此描述的或通过在此描述的方法制造的扫描电路，以及具有多个像素驱动电路和由多个像素驱动电路驱动的多个发光元件的显示面板。适当的显示设备的示例包括但不限于电子纸、移动电话、平板计算机、电视、监视器、笔记本计算机、数字相册、GPS等。可选地，所述显示设备为有机发光二极管显示设备。可选地，所述显示设备为微型发光二极管显示设备。可选地，所述显示设备是迷你发光二极管显示设备。可选地，所述显示设备是量子点显示设备。
本公开中描述的扫描电路可以用于生成到显示面板中的子像素的各种适当的控制信号。在一个示例中，本公开中描述的扫描电路是被配置为生成用于显示面板中的子像素的发光控制信号的发光控制信号生成电路。在另一示例中，本公开中描述的扫描电路是被配置为生成用于显示面板中的子像素的栅极扫描信号的栅极扫描信号生成电路。在另一示例中，本公开中描述的扫描电路是被配置为生成用于显示面板中的子像素的复位控制信号的复位控制信号生成电路。
在一些实施例中，多个像素驱动电路中的各个像素驱动电路包括N型晶体管(例如，图16中的T1和T2)和P型晶体管(例如，图16中的T3至T7)。在一些实施例中，第一控制信号驱动电路被配置为将栅极扫描信号传输到多个像素驱动电路中的第一N型晶体管，并且将复位控制信号传输到多个像素驱动电路中的第二N型晶体管；第二控制信号驱动电路被配置为将发光控制信号传输到多个像素驱动电路中的发光控制晶体管(例如，图16中的T5和T6)；且第三控制信号驱动电路经配置以将栅极扫描信号传输到所述多个像素驱动电路中的P型晶体管(例如，图16中的T4和T7)。
图14是示出根据本公开的一些实施例中的显示设备的周边区域的结构的示意图。参照图14，显示设备在周边区域中包括基底基板BS、在基底基板BS上的层间介质层ILD、位于层间介质层ILD远离基底基板BS的一侧的第一平坦化层PLN1、以及位于第一平坦化层PLN1远离层间介质层ILD的一侧的第二平坦化层PLN2。该显示设备包括在周边区域中的发光控制信号生成电路EMGOA、栅极扫描信号生成电路GGOA和复位控制信号生成电路RGOA。栅极扫描信号生成电路GGOA和复位控制信号生成电路RGOA彼此间隔开。在一些实施例中，第二电压供应信号线包括四个子层，包括第一子层VGLL1、在第一子层VGLL1上的第二子层VGLL2、位于第二子层VGLL2远离第一子层VGLL1一侧的第三子层VGLL3、以及位于第三子层VGLL3远离第二子层VGLL2一侧的第四子层VGLL4。在一个示例中，第三子层VGLL3与显示设备中的发光二极管的阳极层在同一层中。在另一示例中，第四子层VGLL4与显示设备中的发光二极管的阴极层在同一层中。显示设备还包括位于第四子层VGLL4远离基底基板BS的一侧的封装层EN，从而封装显示设备。如图14所示，第一子层VGLL1具有沿着从显示区域DA至周边区域PA的方向的宽度w。
在一些实施例中，第三子层VGLL3延伸穿过槽ST，该槽ST至少延伸穿过第一平坦化层PLN1。第三子层VGLL3在槽ST中的部分将复位控制信号生成电路RGOA与栅极扫描信号生成电路GGOA间隔开。发光控制信号生成电路EMGOA位于栅极扫描信号生成电路GGOA远离槽ST和复位控制信号生成电路RGOA的一侧。
可以实践本显示面板的各种实施方式。图15A示出了根据本公开的一些实施例中的显示面板中的显示区域中的详细结构。参照图15A，在一些实施例中，显示面板在显示区域中包括：基底基板BS(例如，柔性基底基板)；在基底基板BS上的多个薄膜晶体管TFT中的相应一个的有源层ACT；栅极绝缘层GI，其位于有源层ACT远离基底基板BS一侧；栅极G和第一电容器电极Ce1(都是第一导电层的一部分)，其位于栅极绝缘层GI远离基底基板BS的一侧；绝缘层IN，其位于栅极G和第一电容器电极Ce1远离栅极绝缘层GI的一侧；第二电容器电极Ce2(第二导电层的一部分)，其位于绝缘层IN远离栅极绝缘层GI的一侧；层间介质层ILD，其位于第二电容器电极Ce2远离栅极绝缘层GI的一侧；源极S和漏极D(第一SD金属层的部分)，其位于层间介质层ILD远离栅极绝缘层GI的一侧；平坦化层PLN，其位于源极S和漏极D远离层间介质层ILD的一侧；像素限定层PDL，其限定子像素开口并且位于平坦化层PLN远离基底基板BS的一侧；以及在子像素开口中的发光元件LE。发光元件LE包括阳极AD，其位于平坦化层PLN远离层间介质层ILD的一侧；发光层EL，其位于阳极AD远离平坦化层PLN的一侧；以及阴极层CD，其位于发光层EL远离阳极AD的一侧。显示面板在显示区域中还包括封装层EN，其封装发光元件LE，并且位于阴极层CD远离基底基板BS的一侧。在一些实施例中，封装层EN包括第一无机封装子层CVD1，其位于阴极层CD远离基底基板BS的一侧；有机封装子层IJP，其位于第一无机封装子层CVD1远离基底基板BS的一侧；以及第二无机封装子层CVD2，其位于有机封装子层IJP远离第一无机封装子层CVD1的一侧。显示面板在显示区域中还包括缓冲层BUF，其位于封装层EN远离基底基板BS的一侧；多个第二电极桥BR2，其位于缓冲层BUF远离封装层EN的一侧；触摸绝缘层TI，其位于多个第二电极桥BR2远离缓冲层BUF的一侧；多个第一触摸电极TE1，其位于触摸绝缘层TI远离缓冲层BUF的一侧；以及外涂层OC，其位于多个第一触摸电极TE1远离触摸绝缘层TI的一侧。
参照图15A，显示面板包括半导体材料层SML、第一导电层Gate1、第二导电层Gate2和第一信号线层SLL1。显示面板还包括：在第一导电层Gate1和第二导电层Gate2之间的绝缘层IN；以及在第二导电层Gate2与第一信号线层SLL1之间的层间介电层ILD。
图15B示出了根据本公开的一些实施例中的显示面板中的显示区域中的详细结构。参照图15B，在一些实施例中，在一些实施例中，显示面板在显示区域中包括：基底基板BS(例如，柔性基底基板)；在基底基板BS上的多个薄膜晶体管TFT中的相应一个的有源层ACT；栅极绝缘层GI，其位于有源层ACT远离基底基板BS一侧；栅极G和第一电容器电极Ce1(都是第一导电层的一部分)，其位于栅极绝缘层GI远离基底基板BS的一侧；绝缘层IN，其位于栅极G和第一电容器电极Ce1远离栅极绝缘层GI的一侧；第二电容器电极Ce2(第二导电层的一部分)，其位于绝缘层IN远离栅极绝缘层GI的一侧；层间介质层ILD，其位于第二电容器电极Ce2远离栅极绝缘层GI的一侧；第一电极S和第二电极D(第一SD金属层的部分)，其位于层间介质层ILD远离栅极绝缘层GI的一侧；钝化层PVX，其位于第一电极S和第二电极D远离层间介质层ILD的一侧；第一平坦化层PLN1，其位于钝化层PVX远离层间介质层ILD的一侧；中继电极RE(第二SD金属层的一部分)，其位于第一平坦化层PLN1远离钝化层PVX的一侧；第二平坦化层PLN2，其位于中继电极RE远离第一平坦化层PLN1的一侧；像素限定层PDL，其限定子像素开口并且位于第二平坦化层PLN2远离基底基板BS的一侧；以及在子像素开口中的发光元件LE。发光元件LE包括阳极AD，其位于第二平坦化层PLN2远离第一平坦化层PLN1的一侧；发光层EL，其位于阳极AD远离第二平坦化层PLN2的一侧；以及阴极层CD，其位于发光层EL远离阳极AD的一侧。显示面板在显示区域中还包括封装层EN，其封装发光元件LE，并且位于阴极层CD远离基底基板BS的一侧。在一些实施例中，封装层EN包括第一无机封装子层CVD1，其位于阴极层CD远离基底基板BS的一侧；有机封装子层IJP，其位于第一无机封装子层CVD1远离基底基板BS的一侧；以及第二无机封装子层CVD2，其位于有机封装子层IJP远离第一无机封装子层CVD1的一侧。显示面板在显示区域中还包括缓冲层BUF，其位于封装层EN远离基底基板BS的一侧；多个第二电极桥BR2，其位于缓冲层BUF远离封装层EN的一侧；触摸绝缘层TI，其位于多个第二电极桥BR2远离缓冲层BUF的一侧；多个第一触摸电极TE1，其位于触摸绝缘层TI远离缓冲层BUF的一侧；以及外涂层OC，其位于多个第一触摸电极TE1远离触摸绝缘层TI的一侧。可选地，显示面板在显示区域中不包括钝化层PVX，例如，层间介质层ILD与第一平坦化层PLN1直接接触。
参照图15B，显示面板包括半导体材料层SML、第一导电层Gate1、第二导电层Gate2、第一信号线层SLL1以及第二信号线层SLL2。显示面板还包括：在第一导电层Gate1和第二导电层Gate2之间的绝缘层IN；层间介电层ILD，位于第二导电层Gate2与第一信号线层SLL1之间；以及至少钝化层PVX或平坦化层PLN，其位于第一信号线层SLL1与第二信号线层SLL2之间。
图16是示出根据本公开的一些实施例中的显示设备中的像素驱动电路的结构的电路图。参考图16，在一些实施例中，各个像素驱动电路包括七个晶体管(第一晶体管T1至第七晶体管T7)、电容器C和八个信号端子，八个信号端子包括数据信号端子Data、控制信号端子G、扫描信号端子S、复位信号端子Reset、发光信号端子EM、初始信号端子Vinit、第一电源端子VDD和第二电源端子VSS。
在一些实施例中，电容器C的第一极板连接到第一电源端子VDD，而电容器C的第二极板连接到第一节点N1。第一晶体管T1的栅极连接至复位信号端子Reset，第一晶体管T1的第一电极连接至初始信号端子Vinit，且第一晶体管的第二电极连接至第一节点N1；第二晶体管T2的栅极连接至扫描信号端子S，第二晶体管T2的第一电极连接至第一节点N1，第二晶体管T2的第二电极连接至第二节点N2；第三晶体管T3的栅极连接至第一节点N1，第三晶体管T3的第一电极连接至第二节点N2，且第三晶体管T3的第二电极连接至第三节点N3；第四晶体管T4的栅极连接到控制信号端子G，第四晶体管T4的第一电极连接到数据信号端子Data，第四晶体管T4的第二电极连接到第三节点N3；第五晶体管T5的栅极连接到发光信号端子EM，第五晶体管T5的第一电极连接到第一电源端子VDD，第五晶体管T5的第二电极连接到第三节点N3；第六晶体管T6的栅极连接到发光信号端子EM，第六晶体管T6的第一电极连接到第二节点N2，第六晶体管T6的第二电极连接到由相应像素驱动电路驱动的相应发光元件的阳极；第七晶体管T7的栅极连接到控制信号端子G，第七晶体管T7的第一电极连接到初始信号端子Vinit，第七晶体管T7的第二电极连接到相应发光元件的阳极，相应发光元件的第二电极连接到第二电源端子VSS。在一些实施例中，第一晶体管T1可以被称为复位晶体管，并且当在复位信号端子Reset处输入有效电平信号时，第一晶体管T1将初始化电压传输至第一节点N1以初始化第一节点N1的电荷。
在一些实施例中，第三晶体管T3可以被称为驱动晶体管，并且第三晶体管T3基于第三晶体管T3的栅极和第一电极之间的电势差来确定在第一电源端子VDD和第二电源端子VSS之间流动的驱动电流。
在一些实施例中，第四晶体管T4可被称为写入晶体管等，并且当在控制信号端子S1处输入有效电平信号时，第四晶体管T4使数据信号端子Data处的数据电压输入至像素驱动电路。
在一些实施例中，第五晶体管T5和第六晶体管T6可以被称为发光晶体管。当在发光信号端子EM处输入有效电平信号时，第五晶体管T5和第六晶体管T6通过在第一电源端子VDD和第二电源端子VSS之间形成驱动电流路径，使得相应发光元件发光。
在一些实施例中，第一电源端子VDD处的信号是连续提供的高电平信号，而第二电源端子VSS处的信号是低电平信号。
在一些实施例中，第一晶体管T1与第二晶体管T2为金属氧化物晶体管且为N型晶体管，而第三晶体管T3至第七晶体管T7为低温多晶硅晶体管且为P型晶体管。
在一些实施例中，第一晶体管T1与第二晶体管T2为氧化物晶体管，可降低漏电流并改善各个像素驱动电路的性能，进而降低各个像素驱动电路的功耗。
在一些实施例中，第一电源端子VDD被配置为连续地提供高电平信号，并且第二电源端子VSS被配置为连续地提供低电平信号。
图17是在根据本公开的一些实施例中操作显示设备的时序图。参照图16与图17，在一些实施例中，像素驱动电路的操作过程可包括第一阶段A1、第二阶段A2与第三阶段A3。
在第一阶段A1，例如，复位阶段，复位信号端子Reset、控制信号端子G和发光信号端子EM的信号都是高电平信号；扫描信号端子S的信号为低电平信号。复位信号端子Reset的信号为高电平信号，第一晶体管T1导通，初始信号端子Vinit的信号被提供给第一节点N1，电容器C被初始化，电容器C中的原始数据电压被清除。控制信号端子G与发光信号端子EM的信号为高电平信号，扫描信号端子S的信号为低电平信号，第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6以及第七晶体管T7截止，此时OLED不发光。
在第二阶段A2，例如，数据写入阶段或阈值补偿阶段，控制信号端子G和复位信号端子Reset处的信号为低电平信号，发光信号端子EM和扫描信号端子S处的信号为高电平信号，数据信号端子Data输出数据电压。在此阶段，第三晶体管T3因为第一节点N1处的电压电平为低而导通。控制信号端子G处的信号为低电平信号，第四晶体管T4与第七晶体管T7导通。扫描信号端子S的信号为高电平信号，第二晶体管T2导通。第二晶体管T2与第四晶体管T4导通，使得从数据信号端子Data输出的数据电压会经由第三节点N3、导通的第三晶体管T3、第二节点N2以及导通的第二晶体管T2而被提供至第一节点N1。从数据信号端子Data输出的数据电压和第三晶体管T3的阈值电压之间的差被充电到电容器C，直到第一节点N1处的电压为Vd-|Vth|，Vd是由数据信号端子Data输出的数据电压，Vth是第三晶体管T3的阈值电压。第七晶体管T7导通，从而初始信号端子Vinit的初始电压被提供给OLED的阳极，复位OLED的阳极，清除其内部预存储电压，完成初始化，并确保OLED不发光。复位信号端子Reset的信号为低电平信号，第一晶体管T1截止。发光信号端子EM的信号为高电平信号，第五晶体管T5和第六晶体管T6截止。
在第三阶段A3，例如发光阶段，控制信号端子G、扫描信号端子S、发光信号端子EM和复位信号端子Reset的信号都是低电平信号。发光信号端子EM的信号为低电平信号，第五晶体管T5和第六晶体管T6导通，第一电源端子VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的阳极提供驱动电压，以驱动OLED发光。
在各个像素驱动电路的驱动过程中，流经第三晶体管T3(驱动晶体管)的驱动电流由第三晶体管T3的栅极和第一电极之间的电压差决定。由于第一节点N1的电压为Vd-|Vth|，第三晶体管T3的驱动电流可表示为：
I＝K*(Vgs-Vth)2＝K*[(Vdd-Vd+|Vth|)-Vth]2＝K*[(Vdd-Vd]2
其中I为流经第三晶体管T3的驱动电流，即驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅极与第一电极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号端子Data输出的数据电压，Vdd为第一电源端子VDD输出的电源电压。
在一些实施例中，各个像素驱动电路包括一个或多个N型晶体管。图18示出根据本公开的一些实施例中的显示面板中的N型晶体管的详细结构。参考图18，在一些实施例中，显示面板包括：基底基板BS；在基底基板BS上的第一半导体材料层SML1；栅极绝缘层GI，位于第一半导体材料层SML1远离基底基板BS的一侧；第一导电层Gate1，位于栅极绝缘层GI远离基底基板BS的一侧；绝缘层IN，位于第一导电层Gate1远离基底基板BS的一侧；第二导电层Gate2，位于绝缘层IN远离基底基板BS的一侧；第一层间介质层ILD1，位于第二导电层Gate2远离基底基板BS的一侧；第二半导体材料层SML2，位于第一层间介质层ILD1远离基底基板BS的一侧；第二层间介质层ILD2，位于第二半导体材料层SML1远离基底基板BS的一侧；第三导电层Gate3，位于第二层间介质层ILD2远离基底基板BS的一侧；钝化层PVX，位于第三导电层Gate3远离基底基板BS的一侧；第一信号线层SLL1，位于钝化层PVX远离基底基板BS的一侧；第一平坦化层PLN1，位于第一信号线层SLL1远离基底基板BS的一侧；第二信号线层SLL2，位于第一平坦化层PLN1远离基底基板BS的一侧；第二平坦化层PLN2，位于第二信号线层SLL2远离基底基板BS的一侧；第三信号线层SLL3，位于第二平坦化层PLN2远离基底基板BS的一侧；第三平坦化层PLN3，位于第三信号线层SLL3远离基底基板BS的一侧；阳极层ADL，位于第三平坦化层PLN3远离基底基板BS的一侧；像素限定层PDL，位于阳极层ADL远离基底基板BS的一侧。
在一些实施例中，N型晶体管(例如，图16中的第一晶体管T1或第二晶体管T2)包括双栅结构，该双栅结构包括第二导电层Gate2中的第一栅极G1和第三导电层Gate3中的第二栅极G2。N型晶体管还包括在第二半导体材料层SML2中的有源层ACT、在第一信号线层SLL1中的源极S和漏极D。可选地，第二半导体材料层SML2中的有源层ACT由金属氧化物材料制成。
为了说明和描述的目的，已经给出了本发明的实施例的上述描述。其不是穷举的，也不是要将本发明限制为所公开的精确形式或示例性实施例。因此，前面的描述应当被认为是说明性的而不是限制性的。显然，许多修改和变化对于本领域技术人员将是显而易见的。选择和描述实施例是为了解释本发明的原理及其最佳模式实际应用，从而使得本领域技术人员能够理解本发明的各种实施例以及适合于所考虑的特定使用或实现的各种修改。本发明的范围旨在由所附权利要求及其等价物来限定，其中除非另有说明，否则所有术语都意味着其最广泛的合理意义。因此，术语“本发明(the invention、the presentinvention)”等不一定将权利要求范围限制为特定实施例，并且对本发明的示例性实施例的引用不意味着对本发明的限制，并且不应推断出这样的限制。本发明仅由所附权利要求的精神和范围来限定。此外，这些权利要求可能涉及使用“第一”、“第二”等，随后是名词或元素。这些术语应当被理解为命名法，并且不应当被解释为对由这些命名法所修改的元件的数量进行限制，除非已经给出了特定的数量。所描述的任何优点和益处可能不适用于本发明的所有实施例。应当理解，在不脱离由所附权利要求限定的本发明的范围的情况下，本领域技术人员可以对所描述的实施例进行改变。此外，本公开中的元件和组件都不是要贡献给公众，无论该元件或组件是否在所附权利要求中明确叙述。

Claims (20)

1.一种扫描电路，包括第一控制信号驱动电路、第二控制信号驱动电路和第三控制信号驱动电路；
其中，在第一区域中，所述第一控制信号驱动电路包括L级，L为大于等于1的整数；
在第二区域中，所述第二控制信号驱动电路包括M1级，所述第三控制信号驱动电路包括M2级，M1是大于等于1的整数，M2是大于等于1的整数；
在第三区域中，所述第一控制信号驱动电路包括N1级，所述第二控制信号驱动电路包括N2级，所述第三控制信号驱动电路包括N3级，N1为大于等于2的整数，N2为大于等于2的整数，N3为大于等于2的整数；以及
所述第一区域、所述第二区域和所述第三区域分别围绕显示区域周边的第一部分、第二部分和第三部分，所述第一部分、所述第二部分和所述第三部分至少部分地不重叠。
2.根据权利要求1所述的扫描电路，其中，所述第一部分、所述第二部分和所述第三部分完全不重叠。
3.根据权利要求1所述的扫描电路，其中，所述M1级中的一级和所述N2级中的一级是所述第二控制信号驱动电路的两个连续级；
所述M2级中的一级和所述N3级中的一级是所述第三控制信号驱动电路的两个连续级；以及
所述L级中的一级和所述N1级中的一级是所述第一控制信号驱动电路的两个连续级。
4.根据权利要求1至3中任一项所述的扫描电路，其中，所述第二控制信号驱动电路的所述N2级、所述第一控制信号驱动电路的所述N1级、以及所述第三控制信号驱动电路的所述N3级沿相同方向布置；以及
所述第一控制信号驱动电路的所述L级从所述第二控制信号驱动电路的所述M1级和所述第三控制信号驱动电路的所述M2级移位，其中，所述第二控制信号驱动电路的所述M1级和所述第三控制信号驱动电路的所述M2级沿相同方向布置。
5.根据权利要求1至4中任一项所述的扫描电路，其中，所述第二控制信号驱动电路的所述N2级、所述第一控制信号驱动电路的所述N1级和所述第三控制信号驱动电路的所述N3级在所述第三区域中被布置成三行，每行围绕所述第三部分布置；
所述第二控制信号驱动电路的所述M1级和所述第三控制信号驱动电路的所述M2级在所述第二区域中被布置成两行，每行围绕所述第二部分布置；以及
所述第一控制信号驱动电路的所述L级围绕所述第一部分布置成一行。
6.根据权利要求5所述的扫描电路，还包括一个或多个信号线，所述一个或多个信号线连接所述第一区域中的所述第一控制信号驱动电路的所述L级和所述第三区域中的所述第一控制信号驱动电路的所述N1级；以及
所述一个或多个信号线中的至少一个围绕所述第二部分布置，并且延伸穿过所述第二区域。
7.根据权利要求6所述的扫描电路，其中，所述一个或多个信号线中的至少一个布置在所述第二控制信号驱动电路的所述M1级的第一行与所述第三控制信号驱动电路的所述M2级的第二行之间。
8.根据权利要求6所述的扫描电路，其中，所述一个或多个信号线包括所述第一控制信号驱动电路的所述N1级中的第一级的输入信号线，所述输入信号线延伸穿过所述第二区域并连接到所述第一控制信号驱动电路的所述L级中的最后一级的输出端子。
9.根据权利要求6所述的扫描电路，其中，所述一个或多个信号线包括具有第一段和第二段的至少一个信号线，所述第一段和所述第二段彼此耦接；
所述第一段至少部分地在所述第一区域中延伸；
所述第二段至少部分地在所述第二区域中延伸；
所述第一段位于第二导电层中；以及
所述第二段位于不同于所述第二导电层的第一信号线层中。
10.根据权利要求9所述的扫描电路，其中，所述第一区域中的所述第一段与L个输出信号线相邻，所述L个输出信号线被配置为分别传输来自所述第一区域中的所述第一控制信号驱动电路的所述L级的输出信号；
所述第一区域中的所述第一段和所述L个输出信号线在所述第一区域中的各个段布置在所述第一控制信号驱动电路的所述L级和所述显示区域之间；以及
所述L个输出信号线布置在不同于所述第一信号线层和所述第二导电层的第三导电层中。
11.根据权利要求1至10中任一项所述的扫描电路，还包括L个输出信号线，所述L个输出信号线分别连接到所述第一区域中的所述第一控制信号驱动电路的所述L级；
所述L个输出信号线从所述第一区域延伸至所述第二区域中并且在第二区域中具有不同的长度；以及
所述L个输出信号线分别与(j*L)行子像素连接，j是大于等于1的整数。
12.根据权利要求11所述的扫描电路，其中，在所述第二区域中，所述第二控制信号驱动电路的所述M1级位于所述第三控制信号驱动电路的所述M2级远离所述显示区域的一侧；以及
所述L个输出信号线在所述第二区域中的各个段位于所述第三控制信号驱动电路的所述M2级更靠近所述显示区域的一侧。
13.根据权利要求1至12中任一项所述的扫描电路，其中，所述第二控制信号驱动电路的所述M1级和P1个空级在所述第二区域中被布置在第一行和(M1+P1)个列中，所述第一行围绕所述第二部分；以及
所述第三控制信号驱动电路的所述M2级和P2个空级在所述第二区域中被布置在第二行和(M2+P2)个列中，所述第二行围绕所述第二部分。
14.根据权利要求13所述的扫描电路，其中，所述第二控制信号驱动电路的第p1空级和第m1级具有相同的电路结构；
所述第p1空级与所述显示区域中的子像素断开；
所述第m1级电连接到所述显示区域中的一个或多个子像素；
所述第三控制信号驱动电路的第p2空级与第m2级具有相同的电路结构；
所述第p2空级与所述显示区域中的子像素断开；以及
所述第m2级电连接到所述显示区域中的一个或多个子像素。
15.根据权利要求1至14中任一项所述的扫描电路，其中，在所述第三区域中，所述第二控制信号驱动电路的所述N2级、所述第一控制信号驱动电路的所述N1级和所述第三控制信号驱动电路的所述N3级从所述第三区域朝向所述显示区域沿着相同方向依次布置；以及
在所述第二区域中，所述第二控制信号驱动电路的所述M1级和所述第三控制信号驱动电路的所述M2级从所述第二区域朝向所述显示区域沿相同方向依次布置。
16.根据权利要求1至14中任一项所述的扫描电路，其中，在所述第三区域中，所述第一控制信号驱动电路的所述N1级、所述第二控制信号驱动电路的所述N2级、以及所述第三控制信号驱动电路的所述N3级从所述第三区域朝向所述显示区域沿着相同方向依次布置；以及
在所述第二区域中，所述第二控制信号驱动电路的所述M1级和所述第三控制信号驱动电路的所述M2级从所述第二区域朝向所述显示区域沿相同方向依次布置。
17.根据权利要求1至14中任一项所述的扫描电路，其中，在所述第三区域中，所述第二控制信号驱动电路的所述N2级、所述第三控制信号驱动电路的所述N3级和所述第一控制信号驱动电路的所述N1级从所述第三区域朝向所述显示区域沿着相同方向依次布置；以及
在所述第二区域中，所述第二控制信号驱动电路的所述M1级和所述第三控制信号驱动电路的所述M2级从所述第二区域朝向所述显示区域沿相同方向依次布置。
18.根据权利要求1至17中任一项所述的扫描电路，其中，所述第一控制信号驱动电路、所述第二控制信号驱动电路和所述第三控制信号驱动电路是选自第一栅极扫描信号驱动电路、发光控制信号驱动电路和第二栅极扫描信号驱动电路的三个不同的控制信号驱动电路。
19.一种显示设备，包括根据权利要求1至18中任一项所述的扫描电路，以及包括多个像素驱动电路和由所述多个像素驱动电路驱动的多个发光元件的显示面板；
其中，所述扫描电路被配置为将控制信号传输到所述多个像素驱动电路；
所述第一控制信号驱动电路被配置为向所述多个像素驱动电路中的第一N型晶体管传输栅极扫描信号，并且向所述多个像素驱动电路中的第二N型晶体管传输复位控制信号；
所述第二控制信号驱动电路被配置为将发光控制信号传输到所述多个像素驱动电路中的发光控制晶体管；以及
所述第三控制信号驱动电路被配置为将栅极扫描信号传输到所述多个像素驱动电路中的P型晶体管。
20.根据权利要求19所述的显示设备，其中，至少所述第二区域位于所述显示设备的角部处。
CN202280000198.6A 2022-02-16 2022-02-16 扫描电路和显示设备 Pending CN116917972A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/076448 WO2023155063A1 (en) 2022-02-16 2022-02-16 Scan circuit and display apparatus

Publications (1)

Publication Number Publication Date
CN116917972A true CN116917972A (zh) 2023-10-20

Family

ID=87577320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280000198.6A Pending CN116917972A (zh) 2022-02-16 2022-02-16 扫描电路和显示设备

Country Status (3)

Country Link
US (1) US12118946B2 (zh)
CN (1) CN116917972A (zh)
WO (1) WO2023155063A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10482822B2 (en) * 2016-09-09 2019-11-19 Apple Inc. Displays with multiple scanning modes
CN107633801B (zh) * 2017-10-31 2021-04-30 武汉天马微电子有限公司 显示面板和显示装置
CN113348498A (zh) * 2019-04-08 2021-09-03 深圳市柔宇科技股份有限公司 显示面板及显示装置
KR102656408B1 (ko) * 2019-05-13 2024-04-15 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN112449712B (zh) * 2019-07-01 2024-01-09 京东方科技集团股份有限公司 显示面板及其显示驱动方法、显示装置

Also Published As

Publication number Publication date
US20240249686A1 (en) 2024-07-25
US12118946B2 (en) 2024-10-15
WO2023155063A1 (en) 2023-08-24

Similar Documents

Publication Publication Date Title
US10847111B2 (en) Gate driving circuit and display apparatus having the same
US11037484B2 (en) Display device
CN112992246B (zh) 发光控制移位寄存器及方法、栅极驱动电路、显示装置
CN110364125B (zh) 扫描驱动器
CN114220400B (zh) 具有栅极驱动器的显示装置
WO2018137326A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN115762408B (zh) 具有发光控制驱动器的显示面板和显示装置
CN114175166A (zh) 显示基板及其制作方法、显示装置
US20220157919A1 (en) Display substrate, display panel, display apparatus, and method of fabricating display substrate
JP2023081291A (ja) 電源供給回路およびこれを含む表示装置
KR100865395B1 (ko) 유기 전계 발광 표시 장치 및 그의 구동회로
WO2023155063A1 (en) Scan circuit and display apparatus
CN115472126A (zh) 像素电路及其驱动方法、显示基板和显示装置
US20240274087A1 (en) Scan circuit and display apparatus
CN112071273A (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
WO2024187374A1 (en) Array substrate and display apparatus
CN111816127A (zh) Goa单元及其驱动方法、goa电路和显示面板
WO2023230835A1 (en) Scan circuit, display substrate, and display apparatus
WO2023142110A1 (zh) 显示基板和显示装置
WO2024103333A1 (en) Display substrate and display apparatus
CN117355889A (zh) 扫描电路、显示设备、驱动扫描电路的方法
CN116762121A (zh) 扫描电路和显示设备
KR20240150664A (ko) 표시 장치
CN117480608A (zh) 显示基板、显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination