CN116909341A - 低压降调节器电路、对应的设备和方法 - Google Patents

低压降调节器电路、对应的设备和方法 Download PDF

Info

Publication number
CN116909341A
CN116909341A CN202310391249.9A CN202310391249A CN116909341A CN 116909341 A CN116909341 A CN 116909341A CN 202310391249 A CN202310391249 A CN 202310391249A CN 116909341 A CN116909341 A CN 116909341A
Authority
CN
China
Prior art keywords
driver
voltage
transistor
circuit
comparison signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310391249.9A
Other languages
English (en)
Inventor
A·康特
M·鲁塔
F·托马约洛
M·彼萨萨勒
M·H·格瑞玛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN116909341A publication Critical patent/CN116909341A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

LDO调节器电路包括输入比较器和驱动器电路，驱动器电路包括晶体管，与调节器的输出节点耦合的电流路径穿过该晶体管。第一和第二驱动器各自包括：与输出节点耦合的电流路径穿过其中的驱动器晶体管、向驱动晶体管施加比较信号的电压泵浦副本的电容升压电路。与电容升压电路耦合的电压刷新晶体管电路将电压泵浦副本传送到电容升压电路上。第一和第二驱动器可以在第一操作模式和第二模式之间可控地切换，在第一操作模式期间，基于比较信号的电压泵浦副本，穿过驱动器晶体管的电流路径是导电的或者不导电的，在第二模式期间，电压刷新晶体管电路被激活以传送比较信号的电压泵浦副本，并且穿过驱动器晶体管的电流路径是不导电的。

Description

低压降调节器电路、对应的设备和方法
技术领域
本公开涉及低压降(LDO)调节器和电池操作产品(诸如小型便携式设备)中的LDO调节器。
背景技术
低压降(LDO)调节器这个名称表示即使输入或电源电压位于输出电压附近也能够调节输出电压的DC电压调节器。
LDO调节器广泛用于工业和汽车应用。对便携式和电池操作产品的日益增长的需求迫使这些电路在广泛的电源电压和多电压平台上操作。因此，考虑到这些调节器预期在较宽的温度范围(通常为-40℃至125℃)下操作，待机和静态电流是主要问题。
发明内容
根据一个或多个实施例，提供了电路。
一个或多个实施例涉及对应的设备。
用于消费者或专业电子产品的小尺寸便携式电池操作产品是这种设备的示例。
一个或多个实施例涉及对应方法。
在本文给出的示例中，由于共源共栅结构的使用，开/关输出级被用于以几百皮秒的传播时间来驱动的LDO。这由以允许响应与刷新时钟频率完全无关的方式刷新的移位电容器来驱动。这样的布置不再需要常规类型的电平移位器和电荷泵。
本文给出的示例采用具有与低压(LV)比较器的响应时间相当的响应时间的输出驱动器；对应的LDO将因此表现出改进的响应时间。
本文给出的示例涉及由于充电电容器底板上的脉冲而发生的电压移位。LV比较器的短脉冲不被滤波，这改进了LDO的效率。
本文给出的示例包括(非常)小的升压泵：它仅用于刷新小的升压电容器，而不是输出驱动器的栅极；面积和电流消耗减少，因为由小型泵引入的低效率可以忽略不计。
本文给出的示例包括对称且交替工作的两个驱动器：当一个驱动器处于脉冲相位时，另一驱动器则处于刷新相位，反之亦然。考虑重叠相位，在重叠相位下，两个驱动器均处于脉冲，以便于连续调节。
本文中给出的示例包括从刷新时钟开始生成信号来管理主驱动器的不同操作相位的相位生成器。
在本文所示的示例中，输出驱动器的响应时间与低压(LV)比较器的响应时间相当；LDO因此将表现出改进的响应时间性能。
附图说明
现在将参考附图、仅通过示例的方式来描述一个或多个实施例，其中：
图1是常规低压降(LDO)调节器的电路图，
图2表示用于本文讨论的电路中的升压泵和相位生成器，
图3是本文讨论的电路的示例图，以及
图4至图7图示了根据图3所示电路的可能操作条件。
除非另有说明，否则不同附图中的对应附图标记通常指代对应部分。
此外，在整个描述中，为了简洁起见，可以使用相同的名称来指定：
特定节点或线以及在节点或线处出现的信号，以及
特定组件(例如，电容器或电阻器)及其电参数(例如，电容或电阻/阻抗)。
具体实施方式
在接下来的描述中，图示了各种具体细节，以提供对根据描述的实施例的各种示例的深入理解。可以在没有一个或多个具体细节的情况下，或者使用其他方法、组件、材料等来获得实施例。在其他情况下，没有详细示出或描述已知的结构、材料或操作，从而不会混淆实施例的各个方面。
在本说明书的框架中提及“实施例”或“一个实施例”意在指示关于实施例描述的特定配置、结构或特性被包括在至少一个实施例中。因此，在本说明书的各个点中可能出现的诸如“在实施例中”、“在一个实施例中”等短语不一定完全指代同一实施例。此外，在一个或多个实施例中，特定的配置、结构或特性可以以任何适当的方式组合。
本文中所使用的标题/附图标记仅是为了方便而提供，并且因此不限定实施例的保护范围或范围。
如本说明书导言中所述，低压降(LDO)调节器现在广泛用于工业和汽车应用。
在诸如便携式和电池操作产品等设备中，对能够在宽范围电源电压下操作的LDO调节器的需求日益增长，例如在多电压平台中：诸如vcc[1.6V-3.6V]和vdd[0.8V-1.15V]等值是可能的期望操作域或范围的示例。尤其是对于预期在宽温度范围(例如，-40℃至125℃)下操作的设备，待机和静态电流成为重要参数。
所谓的开-关LDO调节器是一种电路(例如，集成电路或IC)，其设计目的是在最小的电压降和(非常)快速的响应时间的情况下，为变化的负载提供(例如，固定的)输出电压。
图1是能够在多电压范围vcc[1.6V-3.6V]和vdd[0.8V-1.15V](这些值仅是示例性的)下操作的常规开-关、高速、低压降(LDO)调节器的电路图。
图1的LDO调节器包括比较器(误差放大器)10，比较器(误差放大器)10以电压vdd供电并且被配置为将(反馈)电压vfb与稳定参考电压vref(例如，带隙参考)进行比较。电压vfb经由环路控制网络LC从输出电压vout导出(例如，作为经由分压器感测的输出电压的一部分)。
比较器10可以利用低压晶体管来实现，以便于实现快速响应时间。这导致比较器10的输出是施加到输出驱动器12的低压信号COMP_OUT。
当期望在输出节点vout处向(例如，电容性)负载Cload施加大量电流时，输出驱动器12以电压vcc供电，以产生经调节的电压。
输出驱动器12包括电压泵，电压泵以电压vcc供电，并被配置为生成(固定)电压信号vpump(例如，3.6V)。
电平移位器122将来自比较器10的低压信号COMP_OUT(例如，[0，vdd])移位到控制(在节点A处)输出晶体管MDRV的切换的电压vpump(例如，[0，vpump])。
如果输出电压vout相对于参考电压变得高于期望值，则调节器驱动功率晶体管MDRV来保持恒定的输出电压vout。
如图1所示的LDO调节器的结构和操作对于本领域技术人员来说是公知的，这使得本文中不需要提供更详细的描述。
输出驱动器MDRV可以利用高压(HV)晶体管(例如，MOSFET晶体管)来实现，其栅极被耦合到节点A，并且其中的源极-漏极电流路径被包括在电压vcc处的节点和负载Cout(输出节点vout)之间的电流线路中。
晶体管MDRV被选择得足够大，以便于实现针对经调节的输出电压vout(例如，1.5V)的最大电流。
再次注意，本文所述的定量数据仅是示例性的和非限制性的。
使晶体管MDRV具有高输出电流涉及为MDRV选择具有对应高栅极电容的“大”晶体管。
低压比较器10提供(非常)快速的响应时间，使得信号COMP_OUT具有对应高的切换频率。因此，如图1所示的常规布置存在许多缺点。
例如，电平移位器122的响应时间可能不够快，不能充分跟随信号COMP_OUT的变化，从而导致信号COMP_OUT中短脉冲的不期望的(低通)滤波作用。
电平移位器122还可能在其换向(切换)上引入延迟，并且这减少了输出驱动器MDRV的响应时间并整体减少了LDO调节器的响应时间。
期望泵121能够提供高强度的电流，以跟上电平移位器122中的换向并驱动输出驱动器MDRV的(大)栅极电容。结果，泵121可能将电流低效率引入系统中；此外，使用大型泵121导致相当大的面积消耗。
作为对比，本文所讨论的示例(例如，参见图3)包括两个驱动器12A(驱动器A)和12B(驱动器B)，这两个驱动器被认为是对称的部件，主要以交替的方式对来自比较器的信号COMP_OUT进行操作：当一个驱动器处于脉冲相位时，另一驱动器处于刷新相位，反之亦然。
在替代方式中，提及“主要”操作时，考虑到如下所述，可以预期重叠或重合相位，在重叠或重合相位下，两个驱动器均脉动，以便于连续调节。
如本文所讨论的驱动器12A和12B被配置为在LDO调节器的框架内协作，LDO调节器包括：
比较器10(基本上如图1所示)，其以电压vdd供电并且被配置为将(反馈)电压vfb与参考电压vref进行比较，
相位生成器100A，其从刷新时钟CK_REFRESH开始，生成各种驱动信号PA_LV、PB_LV、PA、PB，以管理驱动器DRIVER A和DRIVER B的不同操作相位，以及
升压泵100B：这是小型电荷泵，从信号vout以及信号PA、PB开始，生成“经升压的”输出电压vbl_boost＝vdd+vout外加各种其他信号PA_TOP_ana、PA_BST_TOP_ana、PB_TOP_ana、PB_BST_TOP_ana，以驱动如下文所述的驱动器DRIVER A和DRIVER B。
相位生成器100A和升压泵100B在图2中被图示为彼此不同的元件，它们也不同于驱动器12A和12B；这仅是作为示例，因为在某些示例中，这些元件可以相互集成和/或与驱动器12A和12B集成。
基于以下提供的解释，相位生成器100A和升压泵100B可以以本领域技术人员本身已知的方式来实现(例如，相位生成器100可以被实现为有限状态机–FSM)。
比较器10(在信号COMP_OUT被注入驱动器12A和12B的节点处指示两次)、相位发生器100A和升压泵100B的全LDO调节器组合仅在图3中图示。图4至图7集中于旨在从比较器10的信号COMP_OUT开始，产生施加到负载Cout的信号vout的驱动器架构。
如图3至图7所示，驱动器12A(DRIVER A)和12B(DRIVER B)是对称的。
附图标记12A和12B旨在强调这样的事实，即，驱动器12A和12B旨在发挥与图1的输出驱动器12在从比较器10的低压信号COMP_OUT开始，产生输出电压vout中的作用类似的作用。
本文的图3至图7是驱动器12A和12B的场效应(MOSFET)实现方式的例示。
至少在原则上，本说明书中讨论的电路的双极结型晶体管(BJT)实现方式同样是可能的。在这样的BJT实现方式中，控制端子将是这些晶体管的基极(代替场效应晶体管的栅极)，并且通过其中的电流路径将由发射极-集电极电流路径(代替场效晶体管的源极-漏极电流路径)来表示。
图3至图7是驱动器12A和12B的实现方式的例示，其中假设诸如vcc或vdd的电压为正电压，相应地选择晶体管(例如，p沟道/n沟道MOSFET)的极性。在诸如vcc或vdd的电压为负电压的情况下，本领域的技术人员可以容易地设计极性的对应适配。
首先考虑驱动器12A(DRIVER A)，附图标记MCASC_2A和MDRV_1A表示布置有穿过其中的电流路径(在诸如MOSFET晶体管的场效应晶体管的情况下为源极-漏极)的两个晶体管(例如，两个MOSFET晶体管)，电流路径被级联在电压vcc处的节点与输出节点或线路vout(这对于两个驱动器12A和12B来说是公共的，并且旨在连接到负载，诸如例如电容性负载Cload：另请参见图1)之间。
MDRV_1A是主驱动器晶体管并且可以被选择为低压(LV)晶体管。
在如图所示的实现方式中，晶体管MDRV_1A的源极被耦合到输出节点vout，并且栅极被耦合到节点B1，当出现来自比较器10的信号COMP_OUT中的脉冲时，节点B1从vout脉冲(移位)到vout+vdd。
如上所述，在整个描述中，为了简洁起见，使用相同的名称(例如，vout、vdd)来指定某个节点或线路以及在该节点或线路处出现的信号。
因此，附图标记vout表示经调节的电压，并且vdd是低压电源(例如，[0.8V，1.15V]：整个本说明书中提供的定量值仅为示例性和非限制性的)。
晶体管MCASC_2A是高压(HV)晶体管(例如MOSFET)，其有助于在晶体管MDRV_1A的漏极上获得共源共栅信号，以便于在各种操作条件下对其进行保护。
当出现来自比较器10的信号COMP_OUT中的脉冲时，控制电极(在诸如MOSFET的场效应晶体管的情况下为栅极)C1从vout+vdd脉冲(移位)到vout+2vdd。
如本文所示，晶体管MDRV_1A和MCASC_2A在如下所述的脉冲相位期间“导通”(导电)。
附图标记C1A和C1B表示升压电容器，其在刷新相位期间被刷新，以使得节点B1变为vout并且使得节点C1变为vbl_boost＝vout+vdd。
节点C1和B1被布置在电压为vbl_boost(来自图2的升压泵100B)的节点和输出节点vout之间的电流线路中，电流线路包括以下级联布置：
穿过在电压为vbl_boost的节点和节点C1之间布置的晶体管M2A的电流路径(在诸如MOSFET的场效应晶体管的情况下为源极-漏极)，
节点C1和节点A1之间的电容器C1B；
节点A1和节点B1之间的电容器C1A；
穿过在节点B1和输出节点vout之间布置的晶体管M1A的电流路径(在诸如MOSFET的场效应晶体管的情况下为源极-漏极)。
晶体管M1A和M2A被用于刷新电容器C1A(节点B1)和电容器C1B(节点C1)。
晶体管M1A和M2A的控制电极(在诸如MOSFET的场效应晶体管的情况下的栅极)从升压泵100B接收信号PA_TOP_ana和PA_BST_TOP_ana(分别为值vout+vdd和vout+2vdd)，以在如下所述的刷新相位期间导通两个晶体管M1A、M2A(使其导电)。
附图标记M3A和M4A表示另外两个晶体管(例如，MOSFET)，其布置有：
穿过共源共栅晶体管MCASC_2A的控制电极(此处为栅极)C11和参考节点(例如，接地)之间的晶体管M3A的电流路径(此处为源极-漏极)，以及
穿过节点C1和C11之间的晶体管M4A的电流路径(此处为源极-漏极)，晶体管M4A的控制电极G1与晶体管M3A的控制电极(此处为栅极)耦合。
晶体管M3A、M4A(n沟道和p沟道)被用于在调节器以及因此输出驱动器关断(EN＝0)时，将节点C11与节点C1断开连接，并且将其接地。在关断条件下，节点B1和C11接地。
AND门(与门)N1经由信号PA_LV提供对来自比较器10的信号COMP_OUT的选通，信号PA_LV在刷新条件下为“0”(因此信号COMP_OUT不受考虑)并且在脉冲条件下为“1”。
图3的底部(以及图4至图7)通过直接参考的方式提供了一个示例性演示，演示了节点B1和G1处的信号如何基于通用使能信号EN，经由参考节点vdd的反相器(节点B1处的信号)、以及经由参考节点vdd的反相器与参考来自图2的升压泵100B的节点vdd_boost的(为此目的的任何已知类型的)电平移位器LS的级联布置(节点G1处的信号)来获得(断言(asserted，也被称为“激活”))的示例性表示。
现在考虑驱动器12B(DRIVER B)，附图标记MCASC_2B和MDRV_1B表示布置有穿过其中的电流路径(在诸如MOSFET的场效应晶体管的情况下为源极-漏极)的两个晶体管(例如，两个MOSFET晶体管)，电流路径被级联在电压为vcc的节点和输出节点或线路vout(如所述，这对于两个驱动器12A和12B是公共的)之间。
MDRV_1B是主驱动器晶体管并且可以被选择为低压(LV)晶体管。
在如图所示的实现方式中，晶体管MDRV_1B的源极被耦合到输出节点vout，并且栅极被耦合到节点B2，当出现来自比较器10的信号COMP_OUT中的脉冲时，节点B2从vout脉冲(移位)到vout+vdd。
晶体管MCASC_2B是高压(HV)晶体管(例如，MOSFET)，其有助于在晶体管MDRV_1B的漏极上获得共源共栅信号，以便于在各种操作条件下对其进行保护。
当出现来自比较器10的信号COMP_OUT中的脉冲时，控制电极(在诸如MOSFET的场效应晶体管的情况下为栅极)C2从vout+vdd脉冲(移位)到vout+2vdd。
如本文所示，晶体管MDRV_1B和MCASC_2B在如下所述的脉冲相位期间“导通”(导电)。
附图标记C2B和C2A表示升压电容器，其在刷新相位期间被刷新，以使得节点B2变为vout，并且使得节点C2变为vbl_boost＝vout+vdd。
节点C2和B2被布置在电压为vbl_boost的节点(来自图2的升压泵100B)和输出节点vout之间的电流线路中，电流线路包括以下级联布置：
穿过在电压为vbl_boost的节点和节点C2之间布置的晶体管M2B的电流路径(在诸如MOSFET的场效应晶体管的情况下为源极-漏极)，
节点C2和节点A2之间的电容器C2B；
节点A2和节点B2之间的电容器C1B；
穿过在节点B2和输出节点vout之间布置的晶体管M1B的电流路径(在诸如MOSFET的场效应晶体管的情况下为源极-漏极)。
晶体管M1B和M2B被用于刷新电容器C2A(节点B2)和电容器C2B(节点C2)。
晶体管M1B和M2B的控制电极(在诸如MOSFET的场效应晶体管的情况下的栅极)从升压泵100B接收信号PB_TOP_ana和PB_BST_TOP_ana(分别为值vout+vdd和vout+2vdd)，以在如下所述的刷新相位期间导通两个晶体管M1B、M2B(使其导电)。
附图标记M3B和M4B表示另外两个晶体管(例如，MOSFET)，其布置有：
穿过共源共栅晶体管MCASC_2B的控制电极(此处为栅极)C22和参考节点(例如，接地)之间的晶体管M3B的电流路径(此处为源极-漏极)，以及
穿过节点C2和C22之间的晶体管M4B的电流路径(此处为源极-漏极)，晶体管M4B的控制电极(此处为栅极)G1与晶体管M3B的控制电极(此处为栅极)耦合。
晶体管M3B、M4B(n沟道和p沟道)被用于在调节器以及因此输出驱动器关断(EN＝0)时，将节点C22与节点C2断开连接，并且将其接地。在关断条件下，节点B2和C22接地。
AND门N2经由信号PB_LV提供对来自比较器10的信号COMP_OUT的选通，信号PB_LV在刷新条件下为“0”(使得信号COMP_OOUT不受考虑)并且在脉冲条件下为“1”。
图3的底部(以及图4至图7)通过直接参考的方式提供了节点B2和G2处的信号如何基于通用使能信号EN，经由参考节点vdd的反相器(节点B2处的信号)、以及经由参考节点vdd的反相器与参考图2的升压泵100B的节点vdd_boost的(为此目的任何已知类型的)电平移位器LS的级联布置(节点G2处的信号)来获得(断言)的示例性表示。
图4至图7是经由来自图2的相位生成器100A的信号PA_LV、PB_LV、PA、PB来控制的驱动器12A和12B的(主要是交替的)操作的示例。
图4至图7的标签ON和OFF指示相关晶体管的导电/非导电状态，并且某些节点的逻辑状态(“0”或“1”)针对直接参考来指示。
图4是处于“导通”条件的驱动器12A和12B的行为示例，其中：
驱动器12B处于脉冲相位，其中晶体管MDRV_1B和MCASC_2B根据来自比较器10的信号COMP_OUT的值被导通/关断，并且
驱动器12A处于刷新相位，其中升压电容器C1A和C1B通过晶体管M1A和M2A充电。
在驱动器12B的脉冲相位期间：
来自比较器10的信号COMP_OUT(在gnd和vdd之间切换)借助AND门N2传播(由于PB_LV为“1”)，
节点C22在vout+vdd和vout+2vdd之间切换，并且
节点B2在vout和vout+vdd之间切换。
在驱动器12A的刷新相位期间：
节点A1接地(由于LA_LV为“0”，因而即使信号COMP_OUT在接地和vdd之间脉动也是如此)，
节点B1被带到vout，
晶体管M1A和M2A的栅极分别由PA_TOP_ana→vout+vdd和PA_BST_TOP_ana→(vout+vdd)+vdd升压。
图5是驱动器12A和12B在互补的“导通”条件下的行为示例，其中：
驱动器12A处于脉冲相位，其中晶体管MDRV_1A和MCASC_2A根据来自比较器10的信号COMP_OUT的值被导通/关断，并且
驱动器12B处于刷新相位，其中升压电容器C2A和C2B通过晶体管M1B和M2B充电。
在驱动器12A的脉冲相位期间：
来自比较器10的信号COMP_OUT(在gnd和vdd之间切换)借助AND门N1传播(由于PA_LV为“1”)，
节点C11在vout+vdd和vout+2vdd之间切换，并且
节点B1在vout和vout+vdd之间切换。
在驱动器12B的刷新相位期间：
节点A2接地(由于PB_LV为“0”，因而即使信号COMP_OUT在接地和vdd之间脉动也是如此)，
节点21被带到vout，
晶体管M1B和M2B的栅极分别由PB_TOP_ana→vout+vdd和PB_BST_TOP_ana→(vout+vdd)+vdd升压。
为了在驱动器12A和12B在刷新相位和脉冲相位之间的交替切换期间(从图4到图5以及从图5到图4的转换)促进充分的调节，相位信号(基本上是LA_LV和PB_LV)由相位生成器100A控制，使得临时迫使驱动器12A和12B两者处于如图6所示的脉冲条件。
两个驱动器均导通(脉冲)的时段(非常)小，例如，来自比较器10的信号COMP_OUT的“导通”时间的一小部分。研究发现，这足以根据需要来提供调节的连续性。
同样发现，约5MHz的刷新频率足以提供如本文所例示的电路的令人满意的操作。
例如，假设从驱动器12B处于脉冲模式而驱动器12A处于刷新模式的条件(即，图4所示的条件)发生转换，有助于令人满意的转换的信号的可能相位序列如下：
晶体管M1A和M2A被导通，→对驱动器12A的刷新被中断，
信号PA_LV导通(“1”)→驱动器12A被设置为脉冲模式，使得驱动器12A和12B均处于脉冲模式，
信号PB_LV关断(“0”)→脉冲模式在驱动器12B中中断，
晶体管M1B和M2B导通(导电)→驱动器12B被设置为刷新模式。
相反，假设从驱动器12A处于脉冲模式而驱动器12B处于刷新模式的条件(即，图5所示的条件)发生转换，则有助于实现令人满意的转换的信号的可能相位序列如下：
晶体管M1B和M2B被关断→对驱动器12B的刷新被中断，
信号PB_LV导通(“1”)→驱动器12B被设置为脉冲模式，使得驱动器12A和12B均处于脉冲模式，
信号PA_LV关断(“0”)→脉冲模式在驱动器12A中中断，
晶体管M1B和M2B导通(导电)→驱动器12B被设置为刷新模式。
图7表示驱动器12A和12B处于关断条件(例如，待机状态)，其中，即使vcc处于活动状态(例如3.6V)，也需要接近零的电流消耗。
在这些条件下：
vout被设置为接地，
调节器关断，EN被设置为“0”。
MCASC_2A和MCASC_2B关断(不导电)有助于保护低压驱动器(MDRV_1A和MDRV_1B)。
总之，本文所示的架构提供了以下优点：
输出驱动器电路的响应时间与低压比较器的响应时间相当，使得LDO性能在响应时间方面得到改进(电压移位经由充电电容器底板上的脉冲发生)；
由低压比较器10提供的短脉冲不被滤波，这改进了LDO调节器的效率，
可以使用(非常)小的升压泵，只要升压泵仅刷新小的升压电容器而不刷新输出驱动器的栅极，
面积消耗被减少，以及
电流消耗同样被减少，因为由小型泵引入的低效率是可忽略的低效率。
在不损害基本原理的情况下，细节和实施例可以在不脱离保护范围的情况下相对于仅通过示例描述的内容变化、甚至显著地变化。
一种电路可以被概括为包括：输出节点(vout)，其被配置为向负载(Cload)施加输出电压；输入比较器(10)，其被配置为执行参考电压(vref)和作为输出电压的函数(LC)的电压(vfb)的比较，以及基于比较的结果，产生具有第一逻辑值或第二逻辑值的比较信号(COMP_OUT)；以及驱动器电路(12A、12B)，其被耦合到输入比较器(10)，以从其接收比较信号(COMP_OUT)，驱动器电路包括至少一个驱动器晶体管(MDRV_1A、MCASC_2A、MDRV_1B、MCASC_2B)，至少一个驱动器晶体管具有穿过其中的与输出节点(vout)耦合的电流路径和控制端子(B1、C1、B2、C2)，控制端子(B1、C1、B2、C2)被配置为接收比较信号(COMP_OUT)的电压泵浦(100A；vbl_boost)副本，其中基于输入比较器(10)的比较结果，比较信号(COMP_OUT)的所述副本具有第一相应逻辑值或第二相应第二逻辑值，其中响应于所述比较信号(COMP_OUT)的电压泵浦(100A；vbl_boost)副本具有第一相应逻辑值或第二相应逻辑值，穿过至少一个驱动器晶体管(MDRV_1A、MCASC_2A、MDRV_1B、MCASC_2B)的电流路径是导电的或不导电的，其中驱动器电路包括与输入比较器(10)耦合以从其接收比较信号(COMP_OUT)的第一驱动器(12A)和第二驱动器(12B)，并且第一驱动器(12A)和第二驱动器(12B)中的每一个包括至少一个驱动器晶体管(MDRV_1A、MCASC_2A、MDRV_1B、MCASC_2B)、升压电容电路(C1A、C1B、C2A、C2B)、电压刷新晶体管电路(M1A、M2A、M1B、M2B)，至少一个驱动器晶体管具有与输出节点(vout)耦合的穿过其中的电流路径和控制端子(B1、C1、B2、C2)，升压电容电路(C1A、C1B、C2A、C2B)被配置为将比较信号(COMP_OUT)的所述电压泵浦(100A；vbl_boost)副本施加到至少一个驱动器晶体管(MDRV_1A、MCASC_2A、MDRV_1B、MDRV_2B)的控制端子(B1、C1、B2、C2)，电压刷新晶体管电路(M1A、M2A、M1B、M2B)被耦合到升压电容电路(C1A、C1B、C2A、C2B)，以在其上传送比较信号(COMP_OUT)的所述电压泵浦(100A；vbl_boost)副本，其中第一驱动器(12A)和第二驱动器(12B)可以在第一操作模式和第二操作模式之间可控地(PA_LV、PB_LV)切换，在第一操作模式期间，穿过至少一个驱动器晶体管(MDRV_1A、MCASC_2A、MDRV_1B、MCASC_2B)的电流路径响应于所述比较信号(COMP_OUT)的电压泵浦(100A；vbl_boost)副本具有第一相应逻辑值或第二相应逻辑值而导电或不导电，并且电压刷新晶体管电路(M1A、M2A、M1B、M2B)被去激活(OFF)，在第二操作模式期间，与升压电容电路(C1A、C1B、C2A、C2B)耦合的电压刷新晶体管电路(M1A、M2A、M1B、M2B)被激活(ON)，以在其上传送比较信号(COMP_OUT)的所述电压泵浦(100A；vbl_boost)副本，并且穿过至少一个驱动器晶体管(MDRV_1A、MCASC_2A、MDRV_1B、MCASC_2B)的电流路径不导电。
电路可以包括模式控制电路(100A)，模式控制电路被配置为(PA_LV、PB_LV)在第一操作条件和第二操作条件之间交替地切换第一驱动器(12A)和第二驱动器(12B)，在第一操作条件下，第一驱动器(12A)可以处于第一操作模式，而第二驱动器(12B)可以处于第二操作模式，在第二操作条件下，第一驱动器(12A)可以处于第二操作模式，而第二驱动器(12B)可以处于第一操作模式。
模式控制电路(100A)可以被配置(PA_LV、PB_LV)为将第一驱动器(12A)和第二驱动器(12B)切换到过渡操作条件，其中第一驱动器(12A)和第一驱动器(12B)均可以处于第一操作模式。
第一驱动器(12A)和第二驱动器(12B)中的每一个可以包括电源节点(vcc)和输出节点(vout)之间的电流线路，可以包括通过第一驱动晶体管(MDRV_1A、MDRV_1B)和第二驱动晶体管(MCASC_2A、MCASC_2B)的电流路径的级联布置，第一驱动晶体管具有与输出节点(vout)耦合的穿过其中的电流路径，第二驱动晶体管(MCASC_2A、MCASC_2B)被布置具有在电源节点(vcc)和第一驱动晶体管(MDRV_1A、MDRV_1B)之间的穿过其中的电流路径。
第一驱动晶体管(MDRV_1A、MDRV_1B)和第二驱动晶体管(MCASC_2A、MCASC_2B)可以分别是低压晶体管和高压晶体管。
电路可以包括模式控制电路(100A)，模式控制电路被配置为(EN)将第一驱动器(12A)和第二驱动器(12B)切换到关断条件，在关断条件中，输出节点(vout)可以接地，并且第一驱动器(12A)和第二驱动器(12B)中的第二驱动器晶体管(MCASC_2A、MCASC_2B)可以不导电。
第一驱动器(12A)和第二驱动器(12B)中的每一个可以包括：电路节点(A1、A2)，其被配置为其上施加比较信号(COMP_OUT)；第一升压电容器(C1A、C2A)和第二升压电容器(C1B、C2B)，第一升压电容器和第二升压电容器之间布置有所述电路节点(A1、A2)；第一电压刷新晶体管(M1A、M1B)，布置在第一升压电容器(C1A、C2A)和输出节点(vout)之间的电流路径穿过第一电压刷新晶体管(M1A、M1B)；以及第二电压刷新晶体管(M2A、M2B)，布置在第二升压电容器(C1B、C2B)和升压电源节点vbl_boost之间的电流路径穿过第二电压刷新晶体管(M2A、M2B)。
第一驱动器(12A)和第二驱动器(12B)中的每一个可以包括：第一驱动器晶体管(MDRV_1A、MDRV_1B)，其控制端子耦合到第一刷新晶体管(M1A、M1B)和第一升压电容器(C1A、C2A)之间(B1、B2)穿过了第一刷新晶体管(M1A、M1B)的电流路径；以及第二驱动晶体管(MCASC_2A、MCASC_2B)，其控制端子耦合到第二刷新晶体管(M2A、M2B)和升压电源节点(vbl_boost)之间(C1、C2)穿过了第二刷新晶体管(M2A、M2B)的电流路径。
第一驱动器(12A)和第二驱动器(12B)中的每一个可以包括：第二驱动器晶体管(MCASC_2A、MCASC_2B)的控制端子经由晶体管开关(M3A、M4A、M3B、M4B)耦合到穿过了第二刷新晶体管(M2A、M2B)的电流路径，晶体管开关被配置为响应于电路被禁用(EN＝0)而不导电，以将第二驱动器晶体管(MCASC_2A、MCASC_2B)的控制端子与穿过了第二刷新晶体管(M2A、M2B)的电流路径解耦合。
设备可以被概括为包括电路、以及与电路中的所述输出节点(vout)耦合以从其接收经调节的电压的电负载(Cload)。
一种操作电路或设备的方法，方法可以被概括为包括：在第一操作条件和第二操作条件之间交替切换(PA_LV、PB_LV)第一驱动器(12A)和第二驱动器(12B)，在第一操作条件下，第一驱动器(12A)处于第一操作模式并且第二驱动器(12B)处于第二操作模式，在第二操作条件下，第一驱动器(12A)处于第二操作模式而第二驱动器(12B)处于第一操作模式。
方法可以包括将第一驱动器(12A)和第二驱动器(12B)切换(PA_LV、PB_LV)到过渡操作条件，在过渡操作条件下，第一驱动器(12A)和第一驱动器(12B)均可以处于第一操作模式。
将第一驱动器(12A)和第二驱动器(12B)切换(PA_LV、PB_LV)到所述过渡操作条件可以包括：在第一和第二驱动器中的一个(12A或12B)中中断第二操作模式，以将其中的电压刷新晶体管电路(M1A、M2A、M1B、M2B)去激活，同时将第一和第二驱动器中的另一个(12B或12A)保持处于第一操作模式，其中第一(12A)和第二(12B)均可以处于第一操作模式，并且在第一和第二驱动器的另一个(12A或12B)中中断第一操作模式，以激活其中的电压刷新晶体管电路(M1A、M2A、M1B、M2B)。
上述各种实施例可以被组合来提供进一步的实施例。根据以上详细描述，可以对实施例进行这些和其他改变。一般而言，在所附权利要求中，所使用的术语不应被解释为将权利要求限于说明书和权利要求中所公开的特定实施例，而是应被解释为包括所有可能的实施例以及这些权利要求所享有的等同物的全部范围。因此，权利要求不受本公开内容的限制。

Claims (20)

1.一种电路，包括：
输出节点，其被配置为向负载施加输出电压；
输入比较器，其被配置为：
将参考电压与第一电压进行比较，所述第一电压是所述输出电压的函数；以及
基于将所述参考电压与所述第一电压进行比较的结果，产生具有第一逻辑值或第二逻辑值的比较信号；以及
驱动器电路，其被耦合到所述输入比较器，被配置为从所述输入比较器接收所述比较信号，所述驱动器电路包括：
第一驱动器和第二驱动器，其被耦合到所述输入比较器，并且被配置为接收所述比较信号，所述第一驱动器和所述第二驱动器中的每一个包括：
至少一个驱动器晶体管，其具有与所述输出节点耦合的导电端子、以及被配置为接收所述比较信号的电压泵浦的副本的控制端子，其中所述比较信号的所述副本基于将所述参考电压与所述第一电压进行比较的所述结果，而具有第一相应逻辑值或第二相应第二逻辑值，其中所述至少一个驱动器晶体管响应于所述比较信号的所述电压泵浦的副本具有所述第一相应逻辑值或所述第二相应逻辑值而导电或不导电；
升压电容电路，其被配置为将所述比较信号的所述电压泵浦的副本施加到所述至少一个驱动器晶体管的所述控制端子；以及电压刷新晶体管电路，其被耦合到所述升压电容电路，并且被配置为将所述比较信号的所述电压泵浦的副本传送到所述升压电容电路，
其中所述第一驱动器和所述第二驱动器能够在以下项之间可控地切换：
第一操作模式，在所述第一操作模式期间，所述至少一个驱动器晶体管响应于所述比较信号的所述电压泵浦的副本具有所述第一相应逻辑值或所述第二相应逻辑值而导电或不导电，并且所述电压刷新晶体管电路被去激活，以及
第二操作模式，在所述第二操作模式期间，所述电压刷新晶体管电路被激活，以将所述比较信号的所述电压泵浦的副本传送到所述升压电容电路，并且所述至少一个驱动器晶体管不导电。
2.根据权利要求1所述的电路，包括：
模式控制电路，其被配置为在以下项之间交替地切换所述第一驱动器和所述第二驱动器：
第一操作条件，在所述第一操作条件下，所述第一驱动器处于所述第一操作模式，并且所述第二驱动器处于所述第二操作模式，以及
第二操作条件，在所述第二操作条件下，所述第一驱动器处于所述第二操作模式，并且所述第二驱动器处于所述第一操作模式。
3.根据权利要求2所述的电路，其中所述模式控制电路被配置为将所述第一驱动器和所述第二驱动器切换到过渡操作条件，在所述过渡操作条件下，所述第一驱动器和所述第二驱动器均处于所述第一操作模式。
4.根据权利要求1所述的电路，其中所述第一驱动器和所述第二驱动器中的每一个包括在电源节点和所述输出节点之间的电流线路，所述电流线路包括穿过以下项的电流路径的级联布置：
第一驱动器晶体管，与所述输出节点耦合的电流路径穿过所述第一驱动器晶体管，以及
第二驱动器晶体管，被布置为在所述电源节点和所述第一驱动器晶体管之间的电流路径穿过所述第二驱动器晶体管。
5.根据权利要求4所述的电路，其中所述第一驱动器晶体管和所述第二驱动器晶体管分别是低压晶体管和高压晶体管。
6.根据权利要求4所述的电路，包括：
模式控制电路，其被配置为将所述第一驱动器和所述第二驱动器切换到关断条件，在所述关断条件下，所述输出节点接地，并且所述第一驱动器和所述第二驱动器的所述第二驱动器晶体管均不导电。
7.根据权利要求1所述的电路，其中所述第一驱动器和所述第二驱动器中的每一个包括：
电路节点，其被配置为具有向其施加的所述比较信号；
第一升压电容器和第二升压电容器，所述电路节点被布置在所述第一升压电容器和所述第二升压电容器之间；
第一电压刷新晶体管，布置在所述第一升压电容器和所述输出节点之间的电流路径穿过所述第一电压刷新晶体管；以及
第二电压刷新晶体管，布置在所述第二升压电容器和升压电源节点之间的电流路径穿过所述第二电压刷新晶体管。
8.根据权利要求7所述的电路，其中所述第一驱动器和所述第二驱动器中的每一个包括：
第一驱动器晶体管，其控制端子被耦合到在所述第一电压刷新晶体管和所述第一升压电容器之间穿过所述第一电压刷新晶体管的电流路径；以及
第二驱动器晶体管，其控制端子被耦合到在所述第二电压刷新晶体管和所述升压电源节点之间穿过所述第二电压刷新晶体管的电流路径。
9.根据权利要求8所述的电路，其中在所述第一驱动器和所述第二驱动器中的每一个中，所述第二驱动器晶体管的所述控制端子经由晶体管开关耦合到穿过所述第二电压刷新晶体管的所述电流路径，所述晶体管开关被配置为响应于所述电路被禁用而不导电，以将所述第二驱动器晶体管的所述控制端子与穿过所述第二电压刷新晶体管的所述电流路径解耦合。
10.一种设备，包括：
电路，其包括：
输出节点，其被配置为向负载施加输出电压；
输入比较器，其被配置为：
将参考电压与第一电压进行比较，所述第一电压是所述输出电压的函数；以及
基于将所述参考电压与所述第一电压进行比较的结果，产生具有第一逻辑值或第二逻辑值的比较信号；以及
驱动器电路，其被耦合到所述输入比较器，并且被配置为从所述输入比较器接收所述比较信号，所述驱动器电路包括：
第一驱动器和第二驱动器，其被耦合到所述输入比较器并且被配置为接收所述比较信号，所述第一驱动器和所述第二驱动器中的每一个包括：
至少一个驱动器晶体管，其具有与所述输出节点耦合的导电端子、以及被配置为接收所述比较信号的电压泵浦的副本的控制端子，其中所述比较信号的所述副本基于将所述参考电压与所述第一电压进行比较的所述结果，而具有第一相应逻辑值或第二相应第二逻辑值，其中所述至少一个驱动器晶体管响应于所述比较信号的所述电压泵浦的副本具有所述第一相应逻辑值或所述第二相应逻辑值而导电或不导电；
升压电容电路，其被配置为将所述比较信号的所述电压泵浦的副本施加到所述至少一个驱动器晶体管的所述控制端子；以及
电压刷新晶体管电路，其被耦合到所述升压电容电路并且被配置为将所述比较信号的所述电压泵浦的副本传送到所述升压电容电路，
其中所述第一驱动器和所述第二驱动器能够在以下项之间可控地切换：
第一操作模式，在所述第一操作模式期间，所述至少一个驱动器晶体管响应于所述比较信号的所述电压泵浦的副本具有所述第一相应逻辑值或所述第二相应逻辑值而导电或不导电，并且所述电压刷新晶体管电路被去激活，以及
第二操作模式，在所述第二操作模式期间，所述电压刷新晶体管电路被激活，以将所述比较信号的所述电压泵浦的副本传送到所述升压电容电路，并且所述至少一个驱动器晶体管不导电；以及
电负载，其被耦合到所述输出节点，并且被配置为从所述电路接收经调节的电压。
11.根据权利要求10所述的设备，其中所述电路包括：
模式控制电路，其被配置为在以下项之间交替地切换所述第一驱动器和所述第二驱动器：
第一操作条件，在所述第一操作条件下，所述第一驱动器处于所述第一操作模式，并且所述第二驱动器处于所述第二操作模式，以及
第二操作条件，在所述第二操作条件下，所述第一驱动器处于所述第二操作模式，并且所述第二驱动器处于所述第一操作模式。
12.根据权利要求11所述的设备，其中所述模式控制电路被配置为将所述第一驱动器和所述第二驱动器切换到过渡操作条件，在所述过渡操作条件下，所述第一驱动器和所述第二驱动器均处于所述第一操作模式。
13.根据权利要求10所述的设备，其中所述第一驱动器和所述第二驱动器中的每一个包括在电源节点和所述输出节点之间的电流线路，所述电流线路包括穿过以下项的电流路径的级联布置：
第一驱动器晶体管，与所述输出节点耦合的电流路径穿过所述第一驱动器晶体管，以及
第二驱动器晶体管，被布置为在所述电源节点和所述第一驱动器晶体管之间的电流路径穿过所述第二驱动器晶体管。
14.根据权利要求13所述的设备，其中所述第一驱动器晶体管和所述第二驱动器晶体管分别是低压晶体管和高压晶体管。
15.根据权利要求13所述的设备，其中所述电路包括：
模式控制电路，其被配置为将所述第一驱动器和所述第二驱动器切换到关断条件，在所述关断条件下，所述输出节点接地，并且所述第一驱动器和所述第二驱动器的所述第二驱动器晶体管均不导电。
16.根据权利要求10所述的设备，其中所述第一驱动器和所述第二驱动器中的每一个包括：
电路节点，其被配置为具有向其施加的所述比较信号；
第一升压电容器和第二升压电容器，所述电路节点被布置在所述第一升压电容器和所述第二升压电容器之间；
第一电压刷新晶体管，布置在所述第一升压电容器和所述输出节点之间的电流路径穿过所述第一电压刷新晶体管；以及
第二电压刷新晶体管，布置在所述第二升压电容器和升压电源节点之间的电流路径穿过所述第二电压刷新晶体管。
17.一种方法，包括：
将参考电压与第一电压进行比较，所述第一电压是电路的输出电压的函数；以及
基于将所述参考电压与所述第一电压进行比较的结果，产生具有第一逻辑值或第二逻辑值的比较信号；
生成所述比较信号的电压泵浦副本；
针对第一驱动器和第二驱动器中的每一个，
通过电压刷新晶体管电路，将所述比较信号的所述电压泵浦副本传送到升压电容电路，
通过所述升压电容电路，将所述比较信号的所述电压泵浦副本施加到至少一个驱动器晶体管的控制端子；以及
将所述第一驱动器和所述第二驱动器在以下项之间可控地切换：
第一操作模式，在所述第一操作模式期间，所述至少一个驱动器晶体管响应于所述比较信号的所述电压泵浦副本具有第一相应逻辑值或第二相应逻辑值而导电或不导电，并且所述电压刷新晶体管电路被去激活，以及
第二操作模式，在所述第二操作模式期间，所述电压刷新晶体管电路被激活，以将所述比较信号的所述电压泵浦副本传送到所述升压电容电路，并且所述至少一个驱动器晶体管不导电。
18.根据权利要求17所述的方法，其中：
在第一操作条件下，所述第一驱动器处于所述第一操作模式，并且所述第二驱动器处于所述第二操作模式，并且
在第二操作条件下，所述第一驱动器处于所述第二操作模式，并且所述第二驱动器处于所述第一操作模式。
19.根据权利要求17所述的方法，包括：
将所述第一驱动器和所述第二驱动器切换到过渡操作条件，在所述过渡操作条件下，所述第一驱动器和所述第二驱动器均处于所述第一操作模式。
20.根据权利要求19所述的方法，其中将所述第一驱动器和所述第二驱动器切换到所述过渡操作条件包括：
中断所述第一驱动器和所述第二驱动器之一中的所述第二操作模式，并且将其中的所述电压刷新晶体管电路去激活，同时将所述第一驱动器和所述第二驱动器中的另一个保持在所述第一操作模式，其中所述第一驱动器和所述第二驱动器均处于所述第一操作模式，以及
中断所述第一驱动器和所述第二驱动器中的所述另一个中的所述第一操作模式，并且激活其中的所述电压刷新晶体管电路。
CN202310391249.9A 2022-04-14 2023-04-13 低压降调节器电路、对应的设备和方法 Pending CN116909341A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IT102022000007505A IT202200007505A1 (it) 2022-04-14 2022-04-14 Circuito regolatore low drop-out, dispositivo e procedimento corrispondenti
IT102022000007505 2022-04-14
US18/295,774 2023-04-04
US18/295,774 US20230333583A1 (en) 2022-04-14 2023-04-04 Low drop-out regulator circuit, corresponding device and method

Publications (1)

Publication Number Publication Date
CN116909341A true CN116909341A (zh) 2023-10-20

Family

ID=82100811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310391249.9A Pending CN116909341A (zh) 2022-04-14 2023-04-13 低压降调节器电路、对应的设备和方法

Country Status (4)

Country Link
US (1) US20230333583A1 (zh)
EP (1) EP4261651A1 (zh)
CN (1) CN116909341A (zh)
IT (1) IT202200007505A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020053879A1 (en) * 2018-09-10 2020-03-19 INDIAN INSTITUTE OF TECHNOLOGY MADRAS (IIT Madras) Multi-phase low dropout voltage regulator
US10873257B2 (en) * 2018-11-07 2020-12-22 Regents Of The University Of Minnesota Low dropout regulator with smart offset

Also Published As

Publication number Publication date
IT202200007505A1 (it) 2023-10-14
EP4261651A1 (en) 2023-10-18
US20230333583A1 (en) 2023-10-19

Similar Documents

Publication Publication Date Title
US7595616B2 (en) Control circuit for a polarity inverting buck-boost DC-DC converter
US7737767B2 (en) Control circuit and control method for charge pump circuit
US7042275B2 (en) Booster circuit
US7541859B2 (en) Charge pump circuit
US9013229B2 (en) Charge pump circuit
US7099167B2 (en) Step-down circuit, power supply circuit, and semiconductor integrated circuit
US5790393A (en) Voltage multiplier with adjustable output level
JPH0531382B2 (zh)
US8922932B2 (en) Power supply circuit
US7969233B2 (en) Boosting charge pump circuit
US10476383B2 (en) Negative charge pump circuit
KR20070032927A (ko) 차지 펌프식 승압 회로를 갖는 반도체 장치
US6300810B1 (en) Voltage down converter with switched hysteresis
US7075804B2 (en) Tracking soft start circuit for generating a plurality of soft start voltages where all soft start voltages are prevented until all have been brought to the same prescribed state of operation
US10461635B1 (en) Low VIN high efficiency chargepump
US10152937B2 (en) Semiconductor device, power supply circuit, and liquid crystal display device
US7088356B2 (en) Power source circuit
CN110224576B (zh) 切换式电源转换装置及其中的多阶切换式电源供应电路
CN116909341A (zh) 低压降调节器电路、对应的设备和方法
EP1493223B1 (en) Voltage converter using mos transistors
EP1601091B1 (en) Control circuit for a polarity inverting buck-boost DC-DC converter
TW201823908A (zh) 分壓器
JP2005044203A (ja) 電源回路
JPH07319567A (ja) ツェナーダイオードによる基準電圧を有するレギュレータ回路
US11271478B2 (en) Charge pump

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination