CN116896437A - 一种10Gsps宽带采集系统及方法 - Google Patents

一种10Gsps宽带采集系统及方法 Download PDF

Info

Publication number
CN116896437A
CN116896437A CN202310846396.0A CN202310846396A CN116896437A CN 116896437 A CN116896437 A CN 116896437A CN 202310846396 A CN202310846396 A CN 202310846396A CN 116896437 A CN116896437 A CN 116896437A
Authority
CN
China
Prior art keywords
module
clock
signal
acquisition
input end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310846396.0A
Other languages
English (en)
Inventor
任博文
王凯
王炜鹏
程希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Radio Measurement
Original Assignee
Beijing Institute of Radio Measurement
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Radio Measurement filed Critical Beijing Institute of Radio Measurement
Priority to CN202310846396.0A priority Critical patent/CN116896437A/zh
Publication of CN116896437A publication Critical patent/CN116896437A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/0209—Systems with very large relative bandwidth, i.e. larger than 10 %, e.g. baseband, pulse, carrier-free, ultrawideband
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Automation & Control Theory (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明实施例公开一种10Gsps宽带采集系统及方法。在一具体实施方式中，该方法包括时钟模块，用于接收第一参考时钟信号，并发送采样时钟信号和同步时钟信号至采集模块，以及发送第二参考时钟信号至控制模块；采集模块，用于接收输入信号并进行模数转换为采样数据发送至控制模块；控制模块，用于发送第一时钟频率控制信号和第二时钟频率控制信号至时钟模块，并发送采样控制信号至采集模块，将处理后的采样数据发送至总线模块和存储模块；存储模块，用于存储所述采样数据和所述处理后的采样数据；总线模块，用于给各个模块供电及外部数据交互。实现单通道且速率为10Gsps的宽带采样系统，具有结构简单，采样速率高，避免多通道数据采集结构引入的时延误差。

Description

一种10Gsps宽带采集系统及方法
技术领域
本发明涉及宽带信号采集技术领域。更具体地，涉及一种10Gsps宽带采集系统及方法。
背景技术
目前，超宽带雷达数据采集广泛采用多通道数据采集结构，通过采用可调的时延来实现多通道的数据采集，因此不可避免地带来了时延误差，对数据恢复产生一定的影响。因此，对超宽带雷达回波信号进行实时数据采集，对于超宽带信号处理并实现目标识别等目的具有重要意义。
发明内容
本发明的目的在于提供一种10Gsps宽带采集系统及方法，以解决现有技术存在的问题中的至少一个。
为达到上述目的，本发明采用下述技术方案：
本发明第一方面提供了一种10Gsps宽带采集系统，该系统包括
时钟模块，用于接收第一参考时钟信号，并发送采样时钟信号和同步时钟信号至采集模块，以及发送第二参考时钟信号至控制模块；
采集模块，用于接收输入信号并进行模数转换为采样数据发送至控制模块；
控制模块，用于发送第一时钟频率控制信号和第二时钟频率控制信号至时钟模块，并发送采样控制信号至采集模块，以及将处理后的采样数据发送至总线模块和存储模块；
存储模块，用于存储所述采样数据和所述处理后的采样数据；
总线模块，用于供电、提供时钟信号及进行外部数据交互。
可选地，所述时钟模块的输入端接收第一参考时钟信号，第一输出端和第二输出端与所述采集模块的第一输入端和第二输入端连接，第三输出端与所述控制模块的第一输入端连接；
所述采集模块的第三输入端接收输入信号，第一输出端与所述控制模块的第二输入端连接；
所述控制模块的第一输出端和第二输出端分别与所述总线模块的第一输入端和第二输入端连接，所述控制模块的多个交互端分别与所述时钟模块、所述采集模块和所述存储模块的交互端连接。
可选地，所述控制模块的第一交互端、第二交互端和第三交互端分别通过串行外围设备接口与所述时钟模块的第一交互端和第二交互端以及所述采集模块的交互端连接；
所述控制模块的第四交互端和第五交互端分别通过64位的数据总线与所述存储模块的第一交互端和第二交互端连接。
可选地，所述采集模块的第一输出端通过多组高速串行接口作为数据转换器与所述控制模块的第二输入端连接。
可选地，所述第二参考时钟包括核时钟、系统参考时钟和接口参考时钟。
可选地，该系统还包括外部电路模块，所述外部电路模块包括第一双路切换开关和第二双路切换开关；其中
所述第一双路切换开关的第一输入端通过射频连接器与所述总线模块连接，第二输入端与所述总线模块连接，输出端与所述时钟模块的第二输入端连接；
所述第二双路切换开关的第一输入端与晶振连接，第二端与所述第一双路切换开关的输出端连接，输出端与所述时钟模块的第一输入端连接。
可选地，所述时钟模块包括时钟合成器和时钟发生器；其中
所述时钟发生器的输入端与所述第一双路切换开关的输出端连接，第一输出端与所述采集模块的第二输入端连接，第二多个第二子输出端分别与所述控制模块的第二多个第一子输入端连接；
所述时钟合成器的输入端与所述第二双路切换开关的输出端连接，输出端与所述采集模块的第一输入端连接。
可选地，所述总线模块包括第一连接器、第二连接器和射频单元；其中
所述第一连接器，用于为各个模块供电和提供时钟信号；
所述第二连接器，用于进行外部数据交互；
所述射频单元，用于接收外边输入信号。
可选地，所述采集模块包括模数转换器；其中
所述模数转换器的第一输入端和第二输入端与所述时钟模块的第一输出端和第二输出端连接，第三输入端与所述射频单元的输出端连接；
所述模数转换器的交互端与所述控制模块的第三交互端连接；
所述模数转换器的第一输出端通过多组高速串行接口作为数据转换器与所述控制模块的第二输入端连接。
本发明第二方面提供了一种10Gsps宽带采集方法，该方法包括
利用时钟模块，接收第一参考时钟信号，并发送采样时钟信号和同步时钟信号至采集模块，以及发送第二参考时钟信号至控制模块；
利用采集模块，接收输入信号并进行模数转换为采样数据发送至控制模块；
利用控制模块，发送第一时钟频率控制信号和第二时钟频率控制信号至时钟模块，并发送采样控制信号至采集模块，以及将处理后的采样数据发送至总线模块和存储模块；
利用存储模块，存储所述采样数据和所述处理后的采样数据；
利用总线模块，给各个模块供电及外部数据交互。
本发明的有益效果如下：
本发明提供一种10Gsps宽带采集系统，实现了单通道且速率为10Gsps的宽带采样系统，具有结构简单，采样速率高，避免多通道数据采集结构引入的时延误差等优点。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明。
图1示出本发明实施例提供的10Gsps宽带采集系统的结构示意图。
图2示出本发明实施例提供的10Gsps宽带采集系统的时钟模块的功能框图。
图3示出本发明实施例提供的10Gsps宽带采集系统的采集模块功的能框图。
图4示出本发明实施例提供的10Gsps宽带采集系统的采样性能时域仿真图。
图5示出本发明实施例提供的10Gsps宽带采集系统的采样性能频域仿真图。
具体实施方式
为了更清楚地说明本发明，下面结合实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。
超宽带雷达的高分辨性能及目标识别能力能为高科技战争提供丰富且高质量信息，超高速数据采集技术研究是超宽带雷达研究的一个重要方面。目前，超宽带雷达数据采集系统广泛采用多通道数据采集结构，通过采用可调的时延来实现多通道数据采集，不可避免地带来了时延误差，对数据恢复产生一定的影响。因此，对超宽带雷达回波信号进行实时数据采集，对于超宽带信号处理并实现目标识别等目的具有重要意义。
有鉴于此，本发明的一个实施例提供了一种10Gsps宽带采集系统，该系统包括时钟模块，用于接收第一参考时钟信号，并发送采样时钟信号和同步时钟信号至采集模块，以及发送第二参考时钟信号至控制模块；采集模块，用于接收输入信号并进行模数转换为采样数据发送至控制模块；控制模块，用于发送第一时钟频率控制信号和第二时钟频率控制信号至时钟模块，并发送采样控制信号至采集模块，以及将处理后的采样数据发送至总线模块和存储模块；存储模块，用于存储所述采样数据和所述处理后的采样数据；总线模块，用于给各个模块供电、提供时钟信号及进行外部数据交互。
具体的，如图1所示，本实施例提供了一种10Gsps宽带采集系统，包括宽带ADC采集模块(采集模块)、FPGA模块(控制模块)、存储模块、时钟模块、VPX模块(总线模块)；其中所述FPGA模块与所述宽带ADC采集模块连接，通过串行外围设备接口(SerialPeripheralInterface,SPI)控制所述宽带ADC采集模块采数与传输；所述时钟模块用于提供所述宽带ADC采集模块的采样时钟、SYSREF时钟(同步时钟)及FPGA模块的参考时钟(第二参考时钟)；所述存储模块用于存储高速ADC采样数据；所述VPX模块用于其他模块的供电及对外数据连接。
本实施例可实现单通道，10Gsps速率的宽带采样，可用于超宽带雷达回波信号的实时数据采集。
在一种可能的实现方式中，如图2所示，所述时钟模块的输入端接收第一参考时钟信号(参考时钟1)，第一输出端和第二输出端与所述采集模块的第一输入端和第二输入端连接，第三输出端与所述控制模块的第一输入端连接；所述采集模块的第三输入端接收输入信号，第一输出端与所述控制模块的第二输入端连接；所述控制模块的第一输出端和第二输出端分别与所述总线模块的第一输入端和第二输入端连接，所述控制模块的多个交互端分别与所述时钟模块、所述采集模块和所述存储模块的交互端连接。
在一种可能的实现方式中，如图2所示，所述控制模块的第一交互端、第二交互端和第三交互端分别通过串行外围设备接口与所述时钟模块的第一交互端和第二交互端以及所述采集模块的交互端连接；所述控制模块的第四交互端和第五交互端分别通过64位的数据总线与所述存储模块的第一交互端和第二交互端连接。
具体的，如图1所示，本实施例中10Gsps宽带采集系统主要由宽带ADC采集模块、FPGA模块、存储模块、时钟模块和VPX模块组成。
进一步的，FPGA模块通过SPI接口控制时钟模块的时钟频率以及宽带ADC采集模块的采样；时钟模块用于提供ADC采样时钟和SYSREF时钟以及FPGA的参考时钟。
在一个具体的示例中，存储模块由两组64bitDDR3内存条组成，用于存储ADC采样数据。
在一种可能的实现方式中，该系统还包括外部电路模块，所述外部电路模块包括第一双路切换开关和第二双路切换开关；其中所述第一双路切换开关的第一输入端通过射频连接器与所述总线模块连接，第二输入端与所述总线模块连接，输出端与所述时钟模块的第二输入端连接；所述第二双路切换开关的第一输入端与晶振连接，第二端与所述第一双路切换开关的输出端连接，输出端与所述时钟模块的第一输入端连接。
具体的，时钟模块具体实现方式如图2所示，正式工作时时钟模块的参考时钟输入支持两种方式：一种是首先VPX射频单元接收来自其他系统的参考时钟，之后通过射频电缆转接至SSMP射频头(射频连接器)输入时钟模块；一种是VPXP0连接器接收来自其他系统的参考时钟，通过系统内部电路输入时钟模块的OSCIN管脚。
进一步的，调试时，还支持板上晶振提供参考时钟输入的模式。
在一个具体的示例中，时钟模块通过SPI接口接收FPGA模块的控制后，生成宽带ADC采集模块及FPGA模块的工作时钟。
在一种可能的实现方式中，所述时钟模块包括时钟合成器和时钟发生器；其中所述时钟发生器的输入端与所述第一双路切换开关的输出端连接，第一输出端与所述采集模块的第二输入端连接，第二多个第二子输出端分别与所述控制模块的第二多个第一子输入端连接；所述时钟合成器的输入端与所述第二双路切换开关的输出端连接，输出端与所述采集模块的第一输入端连接。
具体的，时钟合成器可选用LMX2582芯片，时钟发生器选用HMC7044芯片。
在一种可能的实现方式中，所述第二参考时钟包括核时钟、系统参考时钟和接口参考时钟。
具体的，LMX2582产生宽带ADC采集模块的采样时钟(AD-CLK)，HMC7044产生宽带ADC采集模块的SYSREF时钟(AD-SYSREF)，FPGA模块的核时钟(CORECLK)，GTH参考时钟(GTH-REFCLK)即GTH接口参考时钟，以及JESD204B参考时钟(SYSREFCLK)即系统参考时钟。
在一种可能的实现方式中，所述采集模块的第一输出端通过多组高速串行接口作为数据转换器与所述控制模块的第二输入端连接。
具体的，所述FPGA模块与所述宽带ADC采集模块通过JESD204B协议进行通信。
进一步的，宽带ADC采集模块通过SPI接口接收FPGA模块的采样控制，同时采用JESD204B高速串行接口作为数据转换器，共使用ADCCOREA与ADCCOREB共16个JESD204BLane将采样数据从ADC12DJ5200传输到FPGA模块。
在一种可能的实现方式中，所述总线模块包括第一连接器、第二连接器和射频单元；其中所述第一连接器，用于为各个模块供电和提供时钟信号；所述第二连接器，用于进行外部数据交互；所述射频单元，用于接收外部输入信号。
具体的，VPX模块中的P0连接器(第一连接器)用于整个系统的供电，同时与FPGA模块之间有两组X4GTH互联，PI连接器(第二连接器)与FPGA模块有两组X4GTH互联及八组LVDS信号互联，用于与其他系统的数据交互，射频单元符合VITA67规范，用于接收其他系统的输入信号。
在一种可能的实现方式中，所述采集模块包括模数转换器；其中所述模数转换器的第一输入端和第二输入端与所述时钟模块的第一输出端和第二输出端连接，第三输入端与所述射频单元的输出端连接；所述模数转换器的交互端与所述控制模块的第三交互端连接；所述模数转换器的第一输出端通过多组高速串行接口作为数据转换器与所述控制模块的第二输入端连接。
具体的，宽带ADC采集模块实现方式如图3所示，宽带ADC采集模块采用ADC12DJ5200芯片，该芯片可配置为双通道、5.2GspsADC或单通道、10.4GspsADC，本实施例采用单通道、10Gsps采样模式。
进一步的，宽带ADC采集模块的模拟输入采用差分输入方式，系统外模拟信号使用射频电缆传送。使用射频头SSMP引入系统，考虑到不需要直流耦合且信号带宽较大，为了保证更好的ADC性能，使用变压器耦合方式将单端模拟信号转换为差分模拟信号。
在一个具体的示例中，宽带ADC采集模块的时钟输入包括采样时钟输入及SYSREF时钟输入，当采用单通道采样模式时，ADC12DJ5200在采样时钟的上升沿和下降沿均采样，该模式可有效降低ADC工作所需时钟频率。SYSREF时钟是宽带ADC采集模块的系统参考时钟，用于实现确定性延迟及多设备同步。
在一个具体的示例中，所述FPGA模块包括XC7VX690T-2FFG1158芯片及与其连接的SPIFLASH芯片。
在一个具体的示例中，本实施例所提供的一种10Gsps宽带采集系统的采样性能可通过以下仿真实验作进一步说明。
1)仿真实验环境
实验环境：MATLABR2015a,VisualAnolog,VIVADO2016.4,Intel(R)Core(TM)i7-7700CPU@3.60GHz,Window7旗舰版,KEYSIGHTN5183B。
2)仿真实验内容及结果分析
实验内容：选用两台信号源KEYSIGHTN5183B作为ADC性能测试的时钟信号源和模拟信号源。其中，一台信号源输出一路参考时钟100MHZ，而另一台输出一路1GHZ模拟信号。
用Xilinx软件的VIVADO软件捕获40960点ADC采集的数据，导出并存成CSV格式文件用Matlab及VisualAnolog对采样数据进行分析，图4和图5所示分别为采集系统采集到的1GHZ信号的时域和频域仿真图。
实验结果：从图4可以看出，本实施例介绍的10Gsps宽带采集系统采集到的1GHZ信号幅相一致。从图5可以看出，本实施例介绍的宽带采集系统中的ADC12DJ5200采样有效位数达到8.3bit，满足型号使用要求。
本实施例实现了单通道且速率为10Gsps的宽带采样系统，具有结构简单，采样速率高，避免多通道数据采集结构引入的时延误差等优点。
本发明的另一个实施例提供了一种10Gsps宽带采集方法，该方法包括利用时钟模块，接收第一参考时钟信号，并发送采样时钟信号和同步时钟信号至采集模块，以及发送第二参考时钟信号至控制模块；利用采集模块，接收输入信号并进行模数转换为采样数据发送至控制模块；利用控制模块，发送第一时钟频率控制信号和第二时钟频率控制信号至时钟模块，并发送采样控制信号至采集模块，以及将处理后的采样数据发送至总线模块和存储模块；利用存储模块，存储所述采样数据和所述处理后的采样数据；利用总线模块，给各个模块供电及外部数据交互。
本实施例实现了单通道且速率为10Gsps的宽带采样系统，具有结构简单，采样速率高，避免多通道数据采集结构引入的时延误差等优点。
在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
还需要说明的是，在本发明的描述中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于本领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。

Claims (10)

1.一种10Gsps宽带采集系统，其特征在于，该系统包括
时钟模块，用于接收第一参考时钟信号，并发送采样时钟信号和同步时钟信号至采集模块，以及发送第二参考时钟信号至控制模块；
采集模块，用于接收输入信号并进行模数转换为采样数据发送至控制模块；
控制模块，用于发送第一时钟频率控制信号和第二时钟频率控制信号至时钟模块，并发送采样控制信号至采集模块，以及将处理后的采样数据发送至总线模块和存储模块；
存储模块，用于存储所述采样数据和所述处理后的采样数据；
总线模块，用于供电、提供时钟信号及进行外部数据交互。
2.根据权利要求1所述的10Gsps宽带采集系统，其特征在于，
所述时钟模块的输入端接收第一参考时钟信号，第一输出端和第二输出端与所述采集模块的第一输入端和第二输入端连接，第三输出端与所述控制模块的第一输入端连接；
所述采集模块的第三输入端接收输入信号，第一输出端与所述控制模块的第二输入端连接；
所述控制模块的第一输出端和第二输出端分别与所述总线模块的第一输入端和第二输入端连接，所述控制模块的多个交互端分别与所述时钟模块、所述采集模块和所述存储模块的交互端连接。
3.根据权利要求2所述的10Gsps宽带采集系统，其特征在于，
所述控制模块的第一交互端、第二交互端和第三交互端分别通过串行外围设备接口与所述时钟模块的第一交互端和第二交互端以及所述采集模块的交互端连接；
所述控制模块的第四交互端和第五交互端分别通过64位的数据总线与所述存储模块的第一交互端和第二交互端连接。
4.根据权利要求3所述的10Gsps宽带采集系统，其特征在于，
所述采集模块的第一输出端通过多组高速串行接口作为数据转换器与所述控制模块的第二输入端连接。
5.根据权利要求4所述的10Gsps宽带采集系统，其特征在于，
所述第二参考时钟包括核时钟、系统参考时钟和接口参考时钟。
6.根据权利要求5所述的10Gsps宽带采集系统，其特征在于，
该系统还包括外部电路模块，所述外部电路模块包括第一双路切换开关和第二双路切换开关；其中
所述第一双路切换开关的第一输入端通过射频连接器与所述总线模块连接，第二输入端与所述总线模块连接，输出端与所述时钟模块的第二输入端连接；
所述第二双路切换开关的第一输入端与晶振连接，第二端与所述第一双路切换开关的输出端连接，输出端与所述时钟模块的第一输入端连接。
7.根据权利要求6所述的10Gsps宽带采集系统，其特征在于，
所述时钟模块包括时钟合成器和时钟发生器；其中
所述时钟发生器的输入端与所述第一双路切换开关的输出端连接，第一输出端与所述采集模块的第二输入端连接，第二多个第二子输出端分别与所述控制模块的第二多个第一子输入端连接；
所述时钟合成器的输入端与所述第二双路切换开关的输出端连接，输出端与所述采集模块的第一输入端连接。
8.根据权利要求7所述的10Gsps宽带采集系统，其特征在于，
所述总线模块包括第一连接器、第二连接器和射频单元；其中
所述第一连接器，用于为各个模块供电和提供时钟信号；
所述第二连接器，用于进行外部数据交互；
所述射频单元，用于接收外边输入信号。
9.根据权利要求8所述的10Gsps宽带采集系统，其特征在于，
所述采集模块包括模数转换器；其中
所述模数转换器的第一输入端和第二输入端与所述时钟模块的第一输出端和第二输出端连接，第三输入端与所述射频单元的输出端连接；
所述模数转换器的交互端与所述控制模块的第三交互端连接；
所述模数转换器的第一输出端通过多组高速串行接口作为数据转换器与所述控制模块的第二输入端连接。
10.一种10Gsps宽带采集方法，其特征在于，该方法包括
利用时钟模块，接收第一参考时钟信号，并发送采样时钟信号和同步时钟信号至采集模块，以及发送第二参考时钟信号至控制模块；
利用采集模块，接收输入信号并进行模数转换为采样数据发送至控制模块；
利用控制模块，发送第一时钟频率控制信号和第二时钟频率控制信号至时钟模块，并发送采样控制信号至采集模块，以及将处理后的采样数据发送至总线模块和存储模块；
利用存储模块，存储所述采样数据和所述处理后的采样数据；
利用总线模块，给各个模块供电及外部数据交互。
CN202310846396.0A 2023-07-11 2023-07-11 一种10Gsps宽带采集系统及方法 Pending CN116896437A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310846396.0A CN116896437A (zh) 2023-07-11 2023-07-11 一种10Gsps宽带采集系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310846396.0A CN116896437A (zh) 2023-07-11 2023-07-11 一种10Gsps宽带采集系统及方法

Publications (1)

Publication Number Publication Date
CN116896437A true CN116896437A (zh) 2023-10-17

Family

ID=88311674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310846396.0A Pending CN116896437A (zh) 2023-07-11 2023-07-11 一种10Gsps宽带采集系统及方法

Country Status (1)

Country Link
CN (1) CN116896437A (zh)

Similar Documents

Publication Publication Date Title
CN110488718B (zh) 超多通道全同步数据采集系统
CN210807582U (zh) 一种基于fpga的多通道音频采集系统
US20130006570A1 (en) Unbound oscilloscope probe systems-using rf and or optical test point links - provides operational access and mobility
CN111782566A (zh) 基于PCIe的高频地波雷达多通道高速数据采集装置
CN111965447A (zh) 一种硬件可组态的模拟信号综合测试系统
CN113325921B (zh) 一种高速adc同步采集系统及方法
CN110118955A (zh) 基于MiniVPX的雷达信号采集处理装置
CN111175601A (zh) 模块化功能测试系统
CN210351129U (zh) 一种基于fmc的双通道adc/dac板卡
CN116896437A (zh) 一种10Gsps宽带采集系统及方法
CN111614355B (zh) 数据传输装置、模数转换器和雷达系统
CN116506524B (zh) 一种毫米波雷达数据采集卡及其数据采集控制方法
Velásquez-Aguilar et al. Multi-channel data acquisition and wireless communication FPGA-based system, to real-time remote monitoring
CN202003550U (zh) 多普勒效应综合实验仪
CN109660296B (zh) 一种用于复杂环境下的光通信误码率检测装置及方法
CN214375920U (zh) 一种基于fpga的高速数据采集系统
CN110068801B (zh) 一种基于fpga的短波数字接收机
CN213817788U (zh) 一种基于1553b总线的光电双向转换适配器
CN110597748B (zh) 一种基于tlk2711的高速通信接口及数据处理系统
CN114826264A (zh) 延时校准电路、方法、信号接收装置、传感器及电子设备
CN103199879A (zh) 数字接收机信号的检测方法
CN112953470A (zh) 一种四通道12GSaps任意波形发生模块及波形发生方法
CN102510312B (zh) 无线多通道通信实验平台
CN218957064U (zh) 数据采集系统
CN201429702Y (zh) 双模式信号采集板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination