CN218957064U - 数据采集系统 - Google Patents

Abstract

本实用新型公开了一种数据采集系统，包括：FPGA可编程控制模块、ADC采集模块、USB通信模块以及上位机；FPGA可编程控制模块与ADC采集模块相连，FPGA可编程控制模块通过USB通信模块与上位机通信连接；其中，FPGA可编程控制模块包括FIFO接收器单元、解析器单元以及FIFO存储器单元，FIFO接收器单元用于接收并判断来自USB通信模块的字节数据，解析器单元用于解析FIFO接收器单元接收的字节数据，FIFO存储器单元用于存储ADC采集模块所采集的数据。本实用新型的数据采集系统，能实现数据的无损失、无丢包采集传输。

Description

数据采集系统

技术领域

本实用新型是关于一种高速数据下发与高速数据采集技术领域，特别是关于一种数据采集系统。

背景技术

随着当今电子工业技术的快速发展，人们的生活水平快速提高。数据采集在现代工业生产及科学研究中的重要地位日益突出，对实时高速数据采集的要求也不断提高。在信号测量、图像处理、音频信号处理等一些高速、高精度的测量中，都要求进行高速、高精度的数据采集。这就对数据采集系统的设计提出两个方面的要求：一方面，要求接口简单灵活且有较高的数据传输率；另一方面，由于数据量通常都较大，要求主机能够对数据做出快速反应，并及时分析和处理。

传统的数据采集系统的数据采集速率，数据精度，存储深度等参数已经很难满足当今工业环境下的使用要求，而性能优秀的数据采集产品价格都比较昂贵。

公开于该背景技术部分的信息仅仅旨在增加对本实用新型的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

实用新型内容

本实用新型的目的在于提供一种数据采集系统，其具有简单灵活，高速、高精度且性价比高的优点，能实现数据的无损失、无丢包采集传输。

为实现上述目的，本实用新型提供了一种数据采集系统，包括：FPGA可编程控制模块、ADC采集模块、USB通信模块以及上位机；FPGA可编程控制模块与ADC采集模块相连，FPGA可编程控制模块通过USB通信模块与上位机通信连接；其中，FPGA可编程控制模块包括FIFO接收器单元、解析器单元以及FIFO存储器单元，FIFO接收器单元用于接收并判断来自USB通信模块的字节数据，解析器单元用于解析FIFO接收器单元接收的字节数据，FIFO存储器单元用于存储ADC采集模块所采集的数据。

在一个或多个实施方式中，ADC采集模块与FPGA可编程控制模块中的解析器单元通信连接，响应于解析器单元所解析的字节数据以进行数据的采集。

在一个或多个实施方式中，所述ADC采集模块采用AD9226芯片。

在一个或多个实施方式中，所述FIFO接收器单元包括多字节FIFO接收器，所述多字节FIFO接收器能对来自USB通信模块的字节数据内的字节数量进行完整度判断。

在一个或多个实施方式中，所述FIFO存储器单元包括多字节FIFO存储器，所述多字节FIFO存储器用于存储ADC采集模块所采集的数据。

在一个或多个实施方式中，所述USB通信模块与FIFO存储器单元相连接，用于将FIFO存储器单元存储的数据传送给上位机。

在一个或多个实施方式中，所述USB通信模块通过MINIUSB插座连接至上位机，上位机通过USB通信模块接收数据，并对数据进行存储和显示。

在一个或多个实施方式中，所述USB通信模块包括：USB2.0控制器、USB2.0通讯接口、电压变换电路以及串行EEPROM存储电路，USB2.0控制器经引出线分别与串口EEPROM存储器电路，USB2.0通讯接口，电压变换电路连接；USB2.0控制器与FPGA可编程控制模块相连接；USB2.0通讯接口连接至上位机。

在一个或多个实施方式中，所述数据采集系统还包括恒流源模块，所述恒流源模块连接所述FPGA可编程控制模块，用于提供电源。

在一个或多个实施方式中，所述数据采集系统还包括DDS模块，所述DDS模块连接所述FPGA可编程控制模块以及所述恒流源模块，所述DDS模块用于输出频率、幅度、周期、相位四者可调的方波脉冲信号。

与现有技术相比，本实用新型的数据采集系统，通过FIFO接收器单元以及解析器单元两者相结合实现了USB通信模块下发数据的“无损失，无丢包”；通过FIFO存储器单元的设置实现了USB通信模块针对采集数据的高速上传。

本实用新型的数据采集系统，将ADC采集模块与DDS模块、恒流源模块进行融合设计，既能够在数据高速下发、采集领域获得较为成熟的应用，而且在实际的半导体光耦芯片响应时间测试领域提供了较为完备的测试方案。

本实用新型的数据采集系统，灵活方便。目前绝大多数上位机(PC机)主板上都带有USB接口，即插即用、安装方便，无需打开计算机安装板卡。

本实用新型的数据采集系统，实现高速数据通讯。在USB2.0协议的支持下可以实现大数据量的数据传输，最快可以达到240Mbit/s，从而更好地实现实时信号处理。

本实用新型的数据采集系统，设备成本低。相较国内外高采样率仪器，价格较为低廉，且精度较高。

本实用新型的数据采集系统，应用的场景较多。除了可应用在一般的高速通信系统中，其他的如汽车电子，故障检测等等应用模数转换的场景中都比较适用，既可以满足前期产品测试中对信号质量的检测和产品调试，也适用于后期产品实际运行中信号数据的采集和拓展应用。

本实用新型的数据采集系统，结构简单紧凑。一般的FPGA需要外部加PROM原件用来存放配置文件，而本实用新型将配置文件存放在上位机中，通过USB总线实时地对FPGA进行配置，所以不需要PROM元件。

附图说明

图1是本实用新型一实施方式的数据采集系统的模块框图。

图2是本实用新型一实施方式的数据采集系统的FPGA可编程控制模块的结构框图。

图3是本实用新型一实施方式的数据采集系统的USB通信模块的结构框图。

图4是本实用新型一实施方式的数据采集系统的恒流源模块的电路图。

具体实施方式

下面结合附图，对本实用新型的具体实施方式进行详细描述，但应当理解本实用新型的保护范围并不受具体实施方式的限制。

除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。

如图1所示，本实用新型一实施方式提供了一种数据采集系统，包括FPGA可编程控制模块10、ADC采集模块20、USB通信模块30、DDS模块40、恒流源模块50以及上位机60。其中，FPGA可编程控制模块10分别与ADC采集模块20、USB通信模块30、DDS模块40以及恒流源模块50相连，FPGA可编程控制模块10通过USB通信模块30与上位机60通信连接。

如图2所示，FPGA可编程控制模块10包括核心单元组11以及与核心单元组11通过IO信号线连接的外围单元组。核心单元组11包括：FIFO接收器单元111、解析器单元112以及FIFO存储器单元113。外围单元组包括复位电路121，时钟电路122，FLASH存储电路123以及JTAG下载电路124(用于调试)。

FIFO接收器单元111连接USB通信模块30，用于接收并判断来自USB通信模块30的字节数据。FIFO接收器单元111包括多字节FIFO接收器，多字节FIFO接收器能对来自USB通信模块30的字节数据内的字节数量进行完整度判断，若判断接收到的数据不完整，则给USB通信模块30发送反馈信息，要求其重新进行完整数据的发送，若判断接收到的数据是完整的，则接收完完整数据后发送给解析器单元112进行解析。

在USB通信模块30中，多字节数据向FPGA可编程控制模块10下发数据时，因USB通信模块30的时钟与FPGA可编程控制模块10的时钟并不完全匹配会导致USB通信模块30在高速下发数据时，出现数据丢失的情况。从而导致FPGA可编程控制模块10对多字节数据解析有误，从而导致出现误动作。为解决此难题，在FPGA可编程控制模块10中增加能够对USB通信模块30下发数据字节进行判断的FIFO接收器单元111，利用FIFO接收器单元111将USB通信模块30的数据进行缓存至FPGA可编程控制模块10中，在缓存完成后，由FPGA可编程控制模块10中的解析器单元112进行数据字节的读取与使用。因此，FIFO接收器单元111与解析器单元112两者相结合即实现了USB通信模块30下发数据的“无损失，无丢包”。

解析器单元112用于解析FIFO接收器单元111接收的字节数据，并将解析处理后的多字节指令分配到各个功能模块中，例如ADC采集模块20接收指令后进行数据采集。

FIFO存储器单元113用于存储ADC采集模块20所采集的数据。FIFO存储器单元113包括多字节FIFO存储器，多字节FIFO存储器用于存储ADC采集模块20所采集的数据。

在FPGA可编程控制模块10采集数据经USB通信模块30向上位机60返回数据时，同样由于USB通信模块30与FPGA可编程控制模块10的工作时钟不一致，导致USB通信模块30无法准确接收FPGA可编程控制模块10需上传的数据。为解决此难题，在FPGA可编程控制模块10中建立了异步多字节FIFO存储器单元113。将FPGA可编程控制模块10采集数据首先依次存储于FIFO存储器单元113中，在USB通信模块30准备完成后，将数据从FIFO存储器单元113中依次读出。通过上述结构，即可完成对数据的快速“无丢包”下发与数据的高速采集。

ADC采集模块20与FPGA可编程控制模块10中的解析器单元112通信连接，响应于解析器单元112所解析的字节数据以进行数据的采集。

示例性的，ADC采集模块20采用AD9226芯片。AD9226芯片是一个12位、65MSPS的模数转换器(ADC)，采用单电源供电，内置一个片内高性能采样保持放大器和基准电压源。信号输入之后，为了方便适应信号过零检测，前端电路要进行相应的处理。用的是高速AD8065芯片进行高精确的转换，将(-5V到+5V)转化成量程范围内的电压值(1-3V)，然后再输入到AD9226芯片中进行高精度的12bit模数转换。

USB通信模块30与FIFO存储器单元113相连接，用于将FIFO存储器单元113存储的数据传送给上位机60。USB通信模块30通过MINIUSB插座连接至上位机60，上位机60通过USB通信模块30接收数据，并对数据进行存储和显示。

示例性的，如图3所示，USB通信模块30包括：USB2.0控制器31、USB2.0通讯接口32、电压变换电路33以及串行EEPROM存储电路34，USB2.0控制器31经引出线分别与串口EEPROM存储器电路34，USB2.0通讯接口32，电压变换电路33连接；USB2.0控制器31与FPGA可编程控制模块10相连接；USB2.0通讯接口32连接至上位机60。

USB2.0通讯接口32是一种重要的计算机外设接口，它支持热插拔和即插即用，使用非常方便，而且可以实现计算机与多个外围设备的简单、高速互联。同时，USB2.0通讯接口32支持高达480Mbps的数据传输速率，将其应用于高速数据采集是非常适合的。上位机60发送的命令序列经USB通信模块30输出，实现数据采集；同时把ADC采集模块20采集的数据以高速的数据序列形式发送到上位机60。

DDS模块40主要完成输出频率、幅度、周期、相位四者可调的方波脉冲信号。DDS模块40是一种新型的频率合成技术，具有相对带宽大，频率转换时间短，分辨率高和相位连续性好等优点，比较容易实现频率、相位及幅度的数控调制。首先，将需要合成的信号的数据存储在ROM中,利用DDS_Control将存储在ROM中的待合成的信号的数据按照一定的规则取出来，再通过DAC芯片将数字信号转换为模拟信号。

恒流源模块60用于提供电源。恒流源模块60为高速窄脉冲恒流源模块，主要用于产生边缘较抖，响应较快的脉冲恒流信号，此脉冲恒流信号将直接作用于被测试物体(DUT)之上。恒流源模块60利用集成运放来组成恒流源。恒流源模块60中需要一个确定输出电流大小的基准电源和采样电阻，在采样电阻两端的电位进行比较运算并控制采样输出，保证采样电阻上电压保持恒定，从而保证输出电流的恒定，如图4所示。

下面对本实用新型的数据采集系统的具体工作过程进行详细说明：

上位机60通过USB通信模块30给FPGA可编程控制模块10一个采样控制命令，存入FPGA可编程控制模块10的FIFO接收器单元111中，并被解析器单元112解析。FPGA可编程控制模块10根据该命令向ADC采集模块20发出相应控制信号。为了使ADC采集模块20和上位机60的运行速度相匹配，在FPGA可编程控制模块10内部生成一个FIFO存储器单元113。ADC采集模块20在FPGA可编程控制模块10控制下，把模拟信号转换成数字信号，并将指定通道的采样数据存入FIFO存储器单元113。同时，FPGA可编程控制模块10查询USB通信模块30是否空闲，如果空闲，那么由FPGA可编程控制模块10将指定通道的采样结果，从FIFO存储器单元113通过USB通信模块30送入上位机60。采样过程中，USB通信模块30依次取走FIFO存储器单元113内的批量数据，在打包传送时，ADC采集模块20持续进行采集，FIFO存储器单元113也被持续写入转换结果。

与现有技术相比，本实用新型的数据采集系统，通过FIFO接收器单元以及解析器单元两者相结合实现了USB通信模块下发数据的“无损失，无丢包”；通过FIFO存储器单元的设置实现了USB通信模块针对采集数据的高速上传。

本实用新型的数据采集系统，将ADC采集模块与DDS模块、恒流源模块进行融合设计，既能够在数据高速下发、采集领域获得较为成熟的应用，而且在实际的半导体光耦芯片响应时间测试领域提供了较为完备的测试方案。

本实用新型的数据采集系统，灵活方便。目前绝大多数上位机(PC机)主板上都带有USB接口，即插即用、安装方便，无需打开计算机安装板卡。

本实用新型的数据采集系统，实现高速数据通讯。在USB2.0协议的支持下可以实现大数据量的数据传输，最快可以达到240Mbit/s，从而更好地实现实时信号处理。

本实用新型的数据采集系统，设备成本低。相较国内外高采样率仪器，价格较为低廉，且精度较高。

本实用新型的数据采集系统，应用的场景较多。除了可应用在一般的高速通信系统中，其他的如汽车电子，故障检测等等应用模数转换的场景中都比较适用，既可以满足前期产品测试中对信号质量的检测和产品调试，也适用于后期产品实际运行中信号数据的采集和拓展应用。

本实用新型的数据采集系统，结构简单紧凑。一般的FPGA需要外部加PROM原件用来存放配置文件，而本实用新型将配置文件存放在上位机中，通过USB总线实时地对FPGA进行配置，所以不需要PROM元件。

前述对本实用新型的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本实用新型限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本实用新型的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本实用新型的各种不同的示例性实施方案以及各种不同的选择和改变。本实用新型的范围意在由权利要求书及其等同形式所限定。

Claims (10)

1.一种数据采集系统，其特征在于，包括：FPGA可编程控制模块、ADC采集模块、USB通信模块以及上位机；FPGA可编程控制模块与ADC采集模块相连，FPGA可编程控制模块通过USB通信模块与上位机通信连接；

其中，FPGA可编程控制模块包括FIFO接收器单元、解析器单元以及FIFO存储器单元，FIFO接收器单元用于接收并判断来自USB通信模块的字节数据，解析器单元用于解析FIFO接收器单元接收的字节数据，FIFO存储器单元用于存储ADC采集模块所采集的数据。

2.如权利要求1所述的数据采集系统，其特征在于，ADC采集模块与FPGA可编程控制模块中的解析器单元通信连接，响应于解析器单元所解析的字节数据以进行数据的采集。

3.如权利要求2所述的数据采集系统，其特征在于，所述ADC采集模块采用AD9226芯片。

4.如权利要求1所述的数据采集系统，其特征在于，所述FIFO接收器单元包括多字节FIFO接收器，所述多字节FIFO接收器能对来自USB通信模块的字节数据内的字节数量进行完整度判断。

5.如权利要求1所述的数据采集系统，其特征在于，所述FIFO存储器单元包括多字节FIFO存储器，所述多字节FIFO存储器用于存储ADC采集模块所采集的数据。

6.如权利要求1所述的数据采集系统，其特征在于，所述USB通信模块与FIFO存储器单元相连接，用于将FIFO存储器单元存储的数据传送给上位机。

7.如权利要求1所述的数据采集系统，其特征在于，所述USB通信模块通过MINIUSB插座连接至上位机，上位机通过USB通信模块接收数据，并对数据进行存储和显示。

8.如权利要求1所述的数据采集系统，其特征在于，所述USB通信模块包括：USB2.0控制器、USB2.0通讯接口、电压变换电路以及串行EEPROM存储电路，USB2.0控制器经引出线分别与串口EEPROM存储器电路，USB2.0通讯接口，电压变换电路连接；USB2.0控制器与FPGA可编程控制模块相连接；USB2.0通讯接口连接至上位机。

9.如权利要求1所述的数据采集系统，其特征在于，还包括恒流源模块，所述恒流源模块连接所述FPGA可编程控制模块，用于提供电源。

10.如权利要求9所述的数据采集系统，其特征在于，还包括DDS模块，所述DDS模块连接所述FPGA可编程控制模块以及所述恒流源模块，所述DDS模块用于输出频率、幅度、周期、相位四者可调的方波脉冲信号。

Images