CN116896325A - 可变增益低噪声放大器及控制其增益的方法 - Google Patents
可变增益低噪声放大器及控制其增益的方法 Download PDFInfo
- Publication number
- CN116896325A CN116896325A CN202310285529.1A CN202310285529A CN116896325A CN 116896325 A CN116896325 A CN 116896325A CN 202310285529 A CN202310285529 A CN 202310285529A CN 116896325 A CN116896325 A CN 116896325A
- Authority
- CN
- China
- Prior art keywords
- transistor
- negative feedback
- variable gain
- branch
- feedback inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000007850 degeneration Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 14
- 239000002184 metal Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
本发明提供可变增益低噪声放大器及控制可变增益低噪声放大器的增益的方法。在一个实施例中,本发明提供的一种可变增益低噪声放大器(LNA),包括:第一晶体管,其中该第一晶体管的栅极端被配置为接收输入信号;第一负反馈电感器,耦接至该第一晶体管的源极端,其中该第一晶体管与该第一负反馈电感器属于该可变增益LNA的第一支路;第二晶体管,其中该第二晶体管的栅极端被配置为接收该输入信号;和第二负反馈电感,耦接至该第二晶体管的源极端,其中该第二晶体管与该第二负反馈电感属于该可变增益LNA的第二支路;其中该可变增益LNA的增益通过控制导通或关断该第二支路来确定。
Description
技术领域
本发明涉及低噪声放大器(Low Noise Amplifier,LNA),并且更具体地,涉及可变增益LNA和用于控制可变增益LNA的增益的方法。
背景技术
对于LNA,在相关技术中提出了特定架构来优化与噪声系数(noise figure)和增益步阶(gain step)(例如,增益调谐)稳定性有关的性能。然而,对于这种架构,输入匹配和输入线性度要求变得具有挑战性。例如,LNA内部组件的参数通常在LNA工作在高增益模式的条件下被优化,但如果这些参数不变,则当LNA工作在低增益模式时,LNA的输入匹配和输入线性度将降低。具体地,即使在高增益模式条件下优化了LNA,当LNA切换到低增益模式时,LNA的输入阻抗可能发生变化,导致输入匹配条件不再优化。此外,随着输入匹配条件的变化,输入线性度也会受到影响。
相关技术之一还实现了针对低增益模式优化的辅助放大器。然而,辅助放大器提供的额外路径可能会给整体架构带来额外负载,从而影响噪声系数。此外,可能需要两个放大器之间的跟踪以实现增益步阶稳定性,其中两个放大器是独立的,这使得跟踪具有挑战性。
因此,需要一种新颖的架构和相关方法,可以使低噪声放大器在所有增益模式下都在优化的条件下正常运行,或者使低噪声放大器在低增益模式条件下运行时性能不太可能下降。
发明内容
本发明提供可变增益低噪声放大器及控制可变增益低噪声放大器的增益的方法。
在一个实施例中,本发明提供的一种可变增益低噪声放大器(LNA),包括:第一晶体管,其中该第一晶体管的栅极端被配置为接收输入信号;第一负反馈电感器,耦接至该第一晶体管的源极端,其中该第一晶体管与该第一负反馈电感器属于该可变增益LNA的第一支路;第二晶体管,其中该第二晶体管的栅极端被配置为接收该输入信号;和第二负反馈电感,耦接至该第二晶体管的源极端,其中该第二晶体管与该第二负反馈电感属于该可变增益LNA的第二支路;其中该可变增益LNA的增益通过控制导通或关断该第二支路来确定。
在另一实施例中,本发明提供的控制可变增益放大器的增益的方法包括:利用第一晶体管的栅极端接收输入信号,其中第一负反馈电感器耦接至该第一晶体管的源极端,且该第一晶体管与该第一负反馈电感器属于该可变增益LNA的第一支路;利用第二晶体管的栅极端接收该输入信号,其中第二负反馈电感器耦接至该第二晶体管的源极端,且该第二晶体管与该第二负反馈电感器属于该可变增益LNA的第二支路;和控制是否关断该第二支路,来决定该可变增益LNA的增益。
附图说明
图1示出根据本发明实施例的可变增益低噪声放大器(LNA)10的图。
图2是根据本发明一实施例的可变增益LNA 20的示意图。
图3为根据本发明一实施例的可变增益LNA 30的示意图。
图4为根据本发明一实施例的可变增益LNA 40的示意图。
图5为根据本发明一实施例的可变增益LNA 50的示意图。
图6为根据本发明一实施例的前述实施例中提及的负反馈电感器L0、L1、L2、L3等负反馈电感器的布局示意图。
图7为根据本发明另一实施例的上述实施例中提到的负反馈电感L0、L1、L2、L3等负反馈电感的布局图。
图8是示出根据本发明实施例的用于控制可变增益LNA的增益的方法的工作流程图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的组件。所属技术领域具有通常知识者应可理解,硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式,而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”及“包括”为一开放式的用语,故应解释成“包含但不限定于”。“大体上”或“大约”是指在可接受的误差范围内,所属技术领域具有通常知识者能够在一定误差范围内解决所述技术问题,基本达到所述技术效果。此外,“耦接”或“耦合”一词在此包含任何直接及间接的电性连接手段。因此,若文中描述一第一装置耦接在一第二装置,则代表该第一装置可直接电性连接于该第二装置,或通过其它装置或连接手段间接地电性连接至该第二装置。以下所述为实施本发明的较佳方式,目的在于说明本发明的精神而非用以限定本发明的保护范围,本发明的保护范围当视之后附的权利要求书所界定者为准。
下面的描述为本发明预期的最优实施例。这些描述用于阐述本发明的大致原则而不应用于限制本发明。本发明的保护范围应在参考本发明的权利要求书的基础上进行认定。
图1示出根据本发明实施例的可变增益低噪声放大器(LNA)10的图。如图1所示,可变增益LNA 10可包括第一晶体管(如晶体管Mon)、第一负反馈电感器(degenerationinductor)(也可称为:源极电感器)(如负反馈电感器Ls,on)、第二晶体管(如晶体管Moff)、以及第二负反馈电感器(如负反馈电感器Ls,off),其中负反馈电感器Ls,on耦接于晶体管Mon的源极端,负反馈电感器Ls,off耦接于晶体管Moff的源极端。在本实施例中,可变增益低噪声放大器10还可以包括晶体管Mc,on和Mc,off,分别耦接至晶体管Mon和Moff的漏极端,以实现级联(cascade stages)的目的,但本发明不限于此。
在本实施例中,晶体管Mon和Moff的栅极端被配置为接收输入信号Vin。例如,输入信号Vin可以通过电阻器Rg和电感器Lg传送到晶体管Mon和Moff的栅极端。可变增益LNA 10可以根据输入信号Vin在输出负载Zo上产生输出信号Vout,更具体地,可变增益LNA 10可以用可变增益LNA 10的增益来放大输入信号以产生输出信号Vout。如图1所示,晶体管Mc,on、Mon以及负反馈电感器Ls,on属于可变增益LNA 10的第一支路110,晶体管Mc,off、Moff以及负反馈电感器Ls,off属于可变增益LNA 10的第二支路120,其中可变增益LNA 10的增益通过控制是否关断(turn off)第二支路120来确定。例如,晶体管Mc,on可以被配置为控制导通(turn on)或关断第一支路110。晶体管Mcoff可以被配置为控制导通或关断第二支路120。晶体管Mc,on的栅极端可以固定在电压电平(level)VH(例如,为电源电压VDD的电压电平)以使第一支路110保持导通,晶体管Mc,off的栅极端可被控制为电压电平VH或电压电平VL(例如,为接地电压GND的电压电平)。当晶体管Mc,off的栅极端被设置为电压电平VH时,第二支路120导通。当晶体管Mc,off的栅极端被设置为电压电平VL时,第二支路120被关断。
在本实施例中,可变增益低噪声放大器10还可以包括电阻器Rs,off和开关SWR,电阻器Rs,off耦接于负反馈电感器Ls,off,开关SWR耦接于电阻器Rs,off两端。如图1所示,电阻器Rs,off和开关SWR属于第二支路120,可以根据是否关断第二支路120来控制开关SWR。例如,可以通过控制信号来控制开关SWR,其中,控制信号可指示是否关断第二支路120。例如,当第二支路120导通时(例如,通过将晶体管Mc,off的栅极端的电压电平设置为电压电平VH),控制信号可以被拉至可以表示用于导通开关SWR的第一逻辑值(例如,逻辑值“1”)的电压电平VH,电阻Rs,off因此被旁路而不生效,使得晶体管Moff的有效源极负载(source load)仅包括电感器Ls,off。当第二支路120关断时(例如,通过将晶体管Mc,off的栅极端的电压电平设置为电压电平VL),控制信号可以被拉至可以表示用于关断开关SWR的第二逻辑值(例如,逻辑值“0”)的电压电平VL,电阻器Rs,off因此起作用,使得晶体管Moff的有效源极负载包括电感器Ls,off和电阻器Rs,off的串联网络。
通常,可变增益LNA 10可以包括复数个支路,并且如第一支路110和第二支路120中的一个所示,复数个支路中的任何支路(例如,每个支路)可以包括级联晶体管(例如,Mc,on和Mc,off)、输入晶体管(例如,Mon和Moff)和源极负反馈电感器(例如,Ls,on和Ls,off),更具体地,如第二支路120所示,能够选择性地被关断的每个支路可以进一步包括电阻器(例如,Rs,off)和开关(例如,SWR)。为了更好地理解可变增益LNA 10在不同增益模式下的性能,假设第一支路110代表全部导通的支路,第二支路120代表全部关断的支路,其中关断支路占复数个支路的百分比为α。晶体管Moff引入的跨导为“α×gm”,晶体管Mon引入的跨导为“(1-α)×gm”,晶体管Moff引入的栅极-源极(gate-to source)电容为“α×Cgs”,晶体管Mon引入的栅极-源极电容为“(1-α)×Cgs”,源极负反馈电感器Ls,off为“Ls/α”,源极负反馈电感器Ls,on为“Ls/(1–α)",其中"gm"表示可变增益LNA 10基于高增益模式(例如,在所有支路都导通的情况下)的整体跨导,"Cgs"表示可变增益LNA 10基于高增益模式的整体栅极-源极电容(例如并联的晶体管Mon和Moff引入的总电容),“Ls”表示可变增益LNA 10基于高增益模式的总负反馈电感(例如,由并联连接的负反馈电感器Ls,on和Ls,off引入的总电感)。因此,可以如下获得可变增益LNA10的增益:
上式中,“ω”表示频率参数,“j”表示单位虚数。通过使电阻器Rs,off的阻值为“(1/α)×(gm×Ls/Cgs)”,可变增益LNA10的输入阻抗Zin可如下获得:
如上式所示,输入阻抗Zin不包含参数α,也就是说输入阻抗Zin在不同增益模式下可以基本保持不变。当可变增益LNA 10的输入线性度受到输出信号Vout的最大输出电压Vo,MAX的限制时,表示输入线性度的最大输入电压Vin,MAX,Vo-limited可以通过如下方式获得:
当可变增益LNA 10的输入线性度受晶体管Mon的最大栅极-源极电压Vgs,MAX限制时,表示输入线性度的最大输入电压Vin,MAX,Vgs-limited可以通过如下方式获得:
Vin,MAX,Vgs-limited=2×gm×jωLs×Vgs,MAX
因此,可变增益LNA10的总体线性度可以由最大输入电压Vin,MAX,Vo-limited和Vin,MAX,Vgs-limited中的最小值表示。
鉴于以上分析,当组件的参数的设计旨在优化工作在高增益模式下的可变增益LNA10的性能(例如,噪声系数相关性能、增益步阶稳定性、输入匹配、输入线性度)时,输入匹配可以在所有增益模式基本上保持在优化状态(例如,具有等于或基本上等于“-∞”的S11参数)。作为举例,当可变增益LNA10在低增益模式下操作时(例如,第二支路120被关断的情况),输入匹配可以基本上保持在优化状态。相应地,最大输入电压Vin,MAX,Vo-limited可以响应于可变增益LNA 10的增益降低1dB而增加1分贝(dB),这基本满足了最大输入电压Vin,MAX,Vo-limited和可变增益LNA10的增益之间的理想关系。
应该注意的是,图1采用双支路架构只是为了说明的目的,并不意味着是对本发明的限制。所属技术领域具有通常知识者应该理解如何扩展图1的实施例所说明的概念到具有更多支路的架构,并且为了简洁这里省略相关细节。
图2是根据本发明一实施例的可变增益LNA 20的示意图,其中可变增益LNA20可以是图1所示的可变增益LNA 10的一个例子。如图2所示,可变增益LNA 20可以包括晶体管Mc0、Mc1、Mc2、Mc3、M0、M1、M2和M3,电阻器Rs1、Rs2和Rs3,开关SW1、SW2和SW3,以及负反馈电感器L0、L1、L2和L3。为简洁起见,电阻器Rg、电感器Lg和输出负载Zo未在图2中示出。在本实施例中,包括晶体管Mc0和M0以及负反馈电感器L0的支路可以是图1所示的第一支路110的示例。此外,包括晶体管Mc1和M1、电阻器Rs1、开关SW1和负反馈电感器器L1的支路,包括晶体管Mc2和M2、电阻器Rs2、开关SW2和负反馈电感器L2的支路,以及包括晶体管Mc3和M3、电阻器Rs3、开关SW3和负反馈电感器L3的支路中的任何一个(例如,每个)可以是图1所示的第二支路120的示例。更具体地,开关SW1、SW2和SW3中的任一个可以是图1所示的开关SWR的示例。其中开关SW1、SW2、SW3分别与电阻器Rs1、Rs2、Rs3并联,且晶体管Mc0、Mc1、Mc2、Mc3的栅极端分别由控制信号Vc0、Vc1、Vc2、Vc3控制。如图2所示,开关SW1耦接于晶体管M1的源极端与负反馈电感器L1之间,开关SW1根据是否关断晶体管M1与电感器L1组成的支路(例如,根据控制电压Vc1是否被下拉到电压电平VL)来控制。开关SW2耦接于晶体管M2的源极端与负反馈电感器L2之间,开关SW2根据是否关断晶体管M2与电感器L2组成的支路(例如,根据控制电压Vc2是否被下拉到电压电平VL)来控制。开关SW3耦接于晶体管M3的源极端与负反馈电感器L3之间,开关SW3根据是否关断包括晶体管M3与电感器L3的支路(例如,根据控制电压Vc3是否被下拉到电压电平VL)来控制。
图3为根据本发明一实施例的可变增益LNA 30的示意图,其中可变增益LNA 30可为图1所示的可变增益LNA 10的另一范例,更具体地说,可以是相对于图2所示的可变增益LNA 20的替代设计。在图3所示的实施例中,开关SW1和电阻器Rs1耦接在负反馈电感器L1和参考端(例如,交流电接地端)之间,开关SW1根据是否关断包括晶体管M1和电感器L1的支路(例如,根据控制电压Vc1是否被下拉至电压电平VL)来控制。开关SW2和电阻器Rs2耦接在负反馈电感器L2和交流电接地端之间,开关SW2根据是否关断包括晶体管M2和电感器L2的支路(例如,根据控制电压Vc2是否被下拉到电压电平VL)来控制。开关SW3和电阻器Rs3耦接在负反馈电感器L3和交流电接地端之间,开关SW3根据是否关断包括晶体管M3和电感器L3的支路(例如,根据电压Vc3是否被下拉到电压电平VL)来控制。
图4为根据本发明一实施例的可变增益LNA 40的示意图,其中可变增益LNA 40可为图1所示的可变增益LNA 10的另一范例,更具体地说,可以是相对于图2所示的可变增益LNA 20的替代设计。在图4所示的实施例中,负反馈电感器L0和L1可以合并为一个负反馈电感器(例如L0'),其中负反馈电感器L0'可以是图1所示的负反馈电感器Ls,on的示例。晶体管M0可以是图1所示的晶体管Mon的示例。此外,可变增益LNA 40可包括第三晶体管,例如晶体管M1,其中晶体管M1的栅极端被配置为接收输入信号Vin,且负反馈电感器L0'耦接至晶体管M1的源极端。
图5为根据本发明一实施例的可变增益LNA 50的示意图,其中可变增益LNA 50可为图1所示的可变增益LNA 10的另一范例,更具体地说,可以是相对于图4所示的可变增益LNA40的替代设计。在图5所示的实施例中,开关SW2和电阻器Rs2耦接在负反馈电感器L2和交流电接地端之间,开关SW2根据是否关断包括晶体管M2和电感L2的支路(例如,根据电压Vc2是否被下拉至电压电平VL)来控制。开关SW3和电阻器Rs3耦接在负反馈电感器L3和交流电接地端之间,开关SW3根据是否关断包括晶体管M3和电感L3的支路(例如,根据控制电压Vc3是否被下拉到电压电平VL)来控制。
图6为根据本发明一实施例的前述实施例中提及的负反馈电感器L0、L1、L2、L3等负反馈电感器的布局示意图。如图6所示,被负反馈电感器L0包围的区域、被负反馈电感器L1包围的区域、被负反馈电感器L2包围的区域和被负反馈电感器L3包围的区域是不重叠的。在一些实施例中,负反馈电感器L0、L1、L2和L3可以在同一金属层中实现。在一些实施例中,负反馈电感器器L0、L1、L2和L3可以在不同的金属层中实现。在本实施例中,负反馈电感器L0、L1、L2、L3中的任一者可连接至至少一条不同于其所在金属层的走线,但本发明不限于此。
图7为根据本发明另一实施例的上述实施例中提到的负反馈电感L0、L1、L2、L3等负反馈电感的布局图。如图7所示,被负反馈电感器L0包围的区域、被负反馈电感器L1包围的区域、被负反馈电感器L2包围的区域和被负反馈电感器L3包围的区域相互重叠。在实际应用中,负反馈电感器L0、L1、L2、L3中的任意两个可能存在互感,这在优化上述匹配条件时需要考虑。在一些实施例中,负反馈电感器L0、L1、L2和L3可以在同一金属层中实现。在一些实施例中,负反馈电感器L0、L1、L2和L3可以在不同的金属层中实现。在本实施例中,负反馈电感器L0、L1、L2、L3中的任一个可以连接至至少一条不同于其所在金属层的走线,但本发明不限于此。
图8是示出根据本发明实施例的用于控制可变增益LNA(例如,图1中所示的可变增益LNA10)的增益的方法的工作流程图。需要说明的是,图8所示的工作流程仅供说明之用,并非对本发明的限制。如果可以获得相同的结果,图8所示的工作流程中可以增加、删除或修改一个或复数个步骤。此外,步骤不必按照图8所示的确切顺序执行。
在步骤S810中,可变增益LNA可利用第一晶体管(例如晶体管Mon)的栅极端接收输入信号,其中第一负反馈电感器(例如,负反馈电感器Ls,on)耦接至该第一晶体管的源极端,第一晶体管和第一负反馈电感器属于可变增益LNA的第一支路。
在步骤S820中,可变增益LNA可利用第二晶体管(例如晶体管Moff)的栅极端接收输入信号,其中第二负反馈电感器(例如负反馈电感器Ls,off)耦接至第二晶体管的源极端,第二晶体管和第二负反馈电感器属于可变增益LNA的第二支路。
在步骤S830中,可变增益LNA可以控制是否关断第二支路,以确定可变增益LNA的增益。例如,可以通过控制属于第二支路的级联晶体管(例如晶体管Mc,off)的栅极端的电压电平为电压电平VH来导通第二支路,且通过控制属于第二支路的该级联晶体管的栅极端的电压电平为电压电平VL来关断第二支路。
综上所述,本发明实施例提供的可变增益低噪声放大器及方法不仅对晶体管进行了划片(slice),而且对负反馈电感器进行了划片,保证了输入匹配能够保持在最佳状态,使得输入线性度在所有增益模式上进行优化。此外,本发明实施例不会大幅增加额外的成本。因此,本发明可以在不引入任何副作用或不太可能引入副作用的方式下解决相关技术的问题。
本发明虽以较佳实施例揭露如上,然其并非用以限定本发明的范围,任何所属技术领域具有通常知识者,在不脱离本发明的精神和范围内,当可做些许的更动与润饰,因此本发明的保护范围当视权利要求书所界定者为准。
Claims (20)
1.一种可变增益低噪声放大器LNA,其特征在于,包括:
第一晶体管,其中该第一晶体管的栅极端被配置为接收输入信号;
第一负反馈电感器,耦接至该第一晶体管的源极端,其中该第一晶体管与该第一负反馈电感器属于该可变增益LNA的第一支路;
第二晶体管,其中该第二晶体管的栅极端被配置为接收该输入信号;和
第二负反馈电感,耦接至该第二晶体管的源极端,其中该第二晶体管与该第二负反馈电感属于该可变增益LNA的第二支路;
其中该可变增益LNA的增益通过控制导通或关断该第二支路来确定。
2.如权利要求1所述的可变增益LNA,其特征在于,当该第二支路关断时,该第二负反馈电感器耦接至该第二晶体管的该源极端与一电阻器之间。
3.如权利要求1所述的可变增益LNA,其特征在于,进一步包括:
电阻器,耦接至该第二负反馈电感器;和
开关,耦接在该电阻器的两端;
其中根据是否关断该第二支路来控制该开关。
4.如权利要求3所述的可变增益LNA,其特征在于,当该第二支路导通时,导通该开关。
5.如权利要求3所述的可变增益LNA,其特征在于,当该第二支路关断时,关断该开关。
6.如权利要求1所述的可变增益LNA,其特征在于,进一步包括:
开关,耦接在该第二晶体管的该源极端与该第二负反馈电感器之间;
其中根据是否关断该第二支路来控制该开关。
7.如权利要求1所述的可变增益LNA,其特征在于,进一步包括:
开关,耦接在该第二负反馈电感器与参考端之间;
其中根据是否关断该第二支路来控制该开关。
8.如权利要求1所述的可变增益LNA,其特征在于,进一步包括:
第三晶体管,其中该第三晶体管的栅极端被配置为接收该输入信号,且该第一负反馈电感器耦接至该第三晶体管的源极端。
9.如权利要求1所述的可变增益LNA,其特征在于,该第一负反馈电感器包围的区域和该第二负反馈电感器包围的区域不重叠。
10.如权利要求1所述的可变增益LNA,其特征在于,该第一负反馈电感器包围的区域与该第二负反馈电感器包围的区域重叠。
11.一种控制可变增益低噪声放大器LNA的增益的方法,其特征在于,包括:
利用第一晶体管的栅极端接收输入信号,其中第一负反馈电感器耦接至该第一晶体管的源极端,且该第一晶体管与该第一负反馈电感器属于该可变增益LNA的第一支路;
利用第二晶体管的栅极端接收该输入信号,其中第二负反馈电感器耦接至该第二晶体管的源极端,且该第二晶体管与该第二负反馈电感器属于该可变增益LNA的第二支路;和
控制是否关断该第二支路,来决定该可变增益LNA的增益。
12.如权利要求11所述的方法,其特征在于,进一步包括:
响应于该第二支路被关断,将该第二负反馈电感器耦接至该第二晶体管的该源极端和一电阻器之间。
13.如权利要求11所述的方法,其特征在于,一电阻器耦接至该第二负反馈电感器,一开关耦接在该电阻器的两端,该方法还包括:
根据是否关断该第二支路来控制该开关。
14.如权利要求13所述的方法,其特征在于,根据是否关断该第二支路控制该开关包括:
响应于该第二支路导通,导通该开关。
15.如权利要求13所述的方法,其特征在于,根据是否关断该第二支路控制该开关包括:
响应于该第二支路关断,关断该开关。
16.如权利要求11所述的方法,其特征在于,一开关耦接于该第二晶体管的源极端与该第二负反馈电感器之间,该方法还包括:
根据是否关断该第二支路来控制该开关。
17.如权利要求11所述的方法,其特征在于,一开关耦接于该第二负反馈电感器与参考端之间,该方法还包括:
根据是否关断该第二支路来控制该开关。
18.如权利要求11所述的方法,其特征在于,进一步包括:
利用第三晶体管的栅极端接收该输入信号,其中该第一负反馈电感器耦接至该第三晶体管的源极端。
19.如权利要求11所述的方法,其特征在于,该第一负反馈电感器包围的区域和该第二负反馈电感器包围的区域不重叠。
20.如权利要求11所述的方法,其特征在于,该第一负反馈电感器包围的区域与该第二负反馈电感器包围的区域重叠。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US63/325,620 | 2022-03-31 | ||
US18/122,693 | 2023-03-16 | ||
US18/122,693 US20230318556A1 (en) | 2022-03-31 | 2023-03-16 | Variable gain low noise amplifier and method for controlling gain of variable gain low noise amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116896325A true CN116896325A (zh) | 2023-10-17 |
Family
ID=88312555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310285529.1A Pending CN116896325A (zh) | 2022-03-31 | 2023-03-22 | 可变增益低噪声放大器及控制其增益的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116896325A (zh) |
-
2023
- 2023-03-22 CN CN202310285529.1A patent/CN116896325A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9077290B2 (en) | Low-noise amplifier with impedance boosting circuit | |
JP4354465B2 (ja) | 可変利得増幅器及びこの可変利得増幅器を備えた通信装置 | |
JP4121844B2 (ja) | 利得可変型増幅器 | |
JP4956059B2 (ja) | 可変利得増幅器 | |
US20230108382A1 (en) | Dual-band low-noise amplifier circuit, low-noise amplifier, and device | |
US9219452B2 (en) | Dual mode receiver with RF splitter using programmable passive components | |
WO2007085866A1 (en) | Low noise amplifier | |
JP5640725B2 (ja) | 電力増幅器 | |
US20080265995A1 (en) | Amplifier circuit and wireless communication device | |
JP2007259409A (ja) | 可変利得増幅器 | |
JP2013236410A (ja) | 可変利得増幅器 | |
CN115441839A (zh) | 多频段低噪声放大器、集成电路芯片及电子设备 | |
CN115296620A (zh) | 多频段可调增益的低噪声放大器 | |
CN112106293B (zh) | 放大电路 | |
US7339432B2 (en) | Variable gain amplifier and differential amplifier | |
JP2009005092A (ja) | 利得可変型低雑音増幅器 | |
US20230421104A1 (en) | Rf amplifier circuit with a feedback circuit and method for adjusting a gain mode of same circuit | |
WO2012100947A1 (en) | Amplification circuit having optimization of power | |
US10985714B2 (en) | Amplifying apparatus | |
US20080143442A1 (en) | Electrical Circuit | |
CN116896325A (zh) | 可变增益低噪声放大器及控制其增益的方法 | |
JP2009225342A (ja) | 利得可変型低雑音増幅器 | |
US20230318556A1 (en) | Variable gain low noise amplifier and method for controlling gain of variable gain low noise amplifier | |
KR101736227B1 (ko) | 스텝 이득을 갖는 증폭기 회로 | |
WO2006095416A1 (ja) | 減衰器を備えた高周波増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |