CN116895625A - 包括接触焊盘结构的半导体器件 - Google Patents

包括接触焊盘结构的半导体器件 Download PDF

Info

Publication number
CN116895625A
CN116895625A CN202310327066.0A CN202310327066A CN116895625A CN 116895625 A CN116895625 A CN 116895625A CN 202310327066 A CN202310327066 A CN 202310327066A CN 116895625 A CN116895625 A CN 116895625A
Authority
CN
China
Prior art keywords
dielectric
contact pad
pad structure
semiconductor device
liner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310327066.0A
Other languages
English (en)
Inventor
J·希尔森贝克
T·索尔拉德尔
R·罗斯
R·盖斯伯格
S·欧莱斯
H·H·舍恩赫尔
J·斯坦布伦纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN116895625A publication Critical patent/CN116895625A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了包括接触焊盘结构的半导体器件。提出了一种半导体器件。半导体器件(100)包括在半导体本体(108)的第一表面(106)上的接触焊盘结构(102)。半导体器件进一步包括衬垫接触焊盘结构(102)的侧壁(112)和顶表面(116)上的边界区域(114)的电介质结构(110)，其中电介质结构(110)包括在接触焊盘结构(102)的侧壁(112)处的电介质间隔物(1101)。

Description

包括接触焊盘结构的半导体器件
技术领域
本公开涉及一种半导体器件，特别是涉及一种包括接触焊盘结构的半导体器件。
背景技术
在半导体器件中，在有源芯片区域上的布线区域典型地包括一个或多个布线层级，布线层级包括用于使得能够进行芯片中的晶体管或其它组件的电互连或用于使得能够进行例如经由接触焊盘结构到芯片外部的组件的电接触的金属线。布线区域的布线层级中的金属线典型地被要求满足许多部分地冲突的要求，以用于满足对芯片可靠性的要求。这些要求除了其它方面之外还可以包括例如用于防止湿气渗透和随后的可能导致器件故障的腐蚀的适合性、非常好的导电性、化学稳定性、电迁移抗性、在衬底材料中的低扩散性。
因此，存在针对提供具有改进的可靠性的半导体器件的需要。
发明内容
本公开的示例涉及一种半导体器件。半导体器件包括在半导体本体的第一表面上的接触焊盘结构。半导体器件进一步包括衬垫接触焊盘结构的侧壁和顶表面上的边界区域的电介质结构。电介质结构包括在接触焊盘结构的侧壁处的电介质间隔物。
本公开的另一示例涉及一种生产半导体器件的方法。方法包括在半导体本体的第一表面上形成接触焊盘结构。方法进一步包括形成衬垫接触焊盘结构的侧壁和顶表面上的边界区域的电介质结构。电介质结构包括在接触焊盘结构的侧壁处的电介质间隔物。
本领域技术人员在阅读以下详细描述并且查看随附附图时将认识到附加的特征和优点。
附图说明
随附附图被包括以提供对实施例的进一步的理解，并且被合并到本说明书中并且构成本说明书的一部分。附图图示半导体器件的示例，并且与描述一起用于解释示例的原理。在以下的详细描述和权利要求中描述进一步的示例。
图1和图2是用于图示包括接触焊盘结构和在接触焊盘结构的侧壁处的电介质间隔物的半导体器件的示例的部分横截面视图。
图3是用于图示半导体器件的接触焊盘结构的侧壁部分的示例性形状的实验图像。
图4是用于图示包括在栅极流道线和源极或发射极流道线的侧壁处的电介质间隔物的半导体器件的另一示例的局部横截面视图。
图5A至图5D和图6A至图6C是用于图示生产半导体器件的处理特征的示意性横截面视图。
具体实施方式
在以下的详细描述中，参照随附附图，随附附图形成在此的一部分并且其中通过图示方式示出半导体器件的具体示例。要理解的是，在不脱离本公开的范围的情况下，可以利用其它示例并且可以作出结构或逻辑上的改变。例如，针对一个示例图示或描述的特征可以与其它示例结合使用，以产生又一进一步的示例。本公开旨在包括这样的修改和变化。使用特定语言描述了示例，特定语言不应当被解释为限制所附权利要求的范围。附图并未按比例，并且仅用于说明的目的。如果没有另外说明，则在不同的附图中对应的要素由相同的参考标号指明。
术语“具有”、“包含”、“包括”、“包括有”等是开放式的，并且术语指示存在所声明的结构、要素或特征，但是不排除存在附加的要素或特征。数量词“一”、“一个”和指代词“该”旨在包括复数以及单数，除非上下文另外清楚地指示。
术语“电连接”描述电连接的元件之间的永久的低电阻连接，例如相关元件之间的直接接触或经由金属和/或重掺杂的半导体材料的低电阻连接。术语“电耦合”包括适配用于信号和/或功率传输的一个或多个的(多个)中间元件可以被连接在电耦合的元件之间，电耦合的元件例如为可控制以在第一状态中临时提供低电阻连接并且在第二状态中临时提供高电阻电解耦的元件。欧姆接触是非整流的电气结。
针对物理尺寸给定的范围包括边界值。例如，针对参数y的从a到b的范围读作为a≤V≤b。对于具有一个边界值如“至多”和“至少”的范围而言这同样适用。
术语“在…上”和“在…上方”不应被解释为仅意味着“直接在…上”和“直接在…上方”。相反，如果一个要素位于另一要素“上”或“上方”(例如，一层在另一层“上”或“上方”或者在衬底“上”或“上方”)，则进一步组件(例如进一步的层)可以位于两个要素之间(例如，如果一层在衬底“上”或“上方”，则进一步的层可以位于该一层和所述衬底之间)。
半导体器件的示例可以包括在半导体本体的第一表面上的接触焊盘结构。半导体器件可以进一步包括衬垫接触焊盘结构的侧壁和顶表面上的边界区域的电介质结构。电介质结构可以包括在接触焊盘结构的侧壁处的电介质间隔物。
半导体器件可以是例如集成电路、或分立的半导体器件或半导体模块。半导体器件可以是或者可以包括功率半导体器件，例如具有在第一表面和第二表面之间的负载电流流动的竖向功率半导体器件。半导体器件可以被使用在汽车、工业功率控制、功率管理、物联网应用中的感测解决方案和安全性之中。半导体器件可以是或者可以包括功率半导体二极管、或功率半导体IGBT(绝缘栅双极晶体管)、或反向导通(RC)IGBT、或功率半导体晶体管(诸如功率半导体IGFET(绝缘栅场效应晶体管，例如金属氧化物半导体场效应晶体管))、或JFET(结型场效应晶体管)、或HEMT(高电子迁移率晶体管)、或HFET(异质结场效应晶体管)。功率半导体器件可以被配置为传导大于1A或大于10A或甚至大于30A的电流。为了实现合期望的最大负载电流，半导体器件可以是由多个并联连接的单元设计成的。并联连接的单元可以是例如以条带或条带分段的形状形成的晶体管单元或二极管单元。当然，器件单元也可以具有任何其它形状，例如圆形、椭圆形、多边形(诸如八面体)。半导体器件可以被进一步配置为阻断负载端子之间的电压，例如IGBT的发射极和集电极之间的电压，或二极管的阴极和阳极之间的电压，或MOSFET的漏极和源极之间的电压，这些电压在几十、几百或达到几千伏特的范围内，例如30V、40V、60V、80V、100V、400V、650V、1.2kV、1.7kV、3.3kV、4.5kV、5.5kV、6kV、6.5kV。例如，阻断电压可以对应于在功率半导体器件的数据表中指定的电压等级。半导体器件还可以是或者还可以包括横向半导体器件，例如横向功率半导体器件，其具有沿着例如平行于第一表面的横向方向的负载电流流动。
例如，可以使用混合技术来单片地实现半导体器件。这样的混合技术可以被用于例如通过被包括在该技术中以用于提供到数字系统的接口的双极器件来在芯片中形成模拟电路块，以及用于通过被包括在该技术中以用于提供信号处理的互补金属氧化物半导体(CMOS)器件来形成数字电路块，以及用于通过被包括在该技术中的场效应晶体管来形成低电压、中电压或高电压或功率块。这样的混合技术是已知的，例如已知为双极CMOS-DMOS、BCD技术或智能功率技术SPT，并且被使用在如下领域中的各种应用领域中：所述领域例如为照明、马达控制、汽车电子器件、用于移动设备的功率管理、音频放大器、电源、硬盘、打印机。例如，半导体器件可以是以上应用领域之一中的BCD或智能功率芯片的一部分。
半导体本体可以基于各种半导体材料，例如硅(Si)、绝缘体上硅(SOI)、硅-蓝宝石(SOS)、硅-锗、锗、砷化镓、碳化硅、氮化镓或其它化合物半导体材料。半导体本体可以是半导体衬底，例如半导体晶片，并且可以包括沉积在其上的一个或多个外延层或者可以是背侧减薄的。
例如，第一表面可以是半导体本体的前表面或顶表面，并且第二表面可以是半导体本体的背表面或后表面。例如，半导体本体可以被经由第二表面附接到引线框。在半导体本体的第一表面上，互连可以被布置在接触焊盘结构上，以用于将半导体本体中的电路元件电连接到半导体器件外部的元件，例如其它半导体器件。
接触焊盘结构可以是半导体本体上方的布线区域的一部分。布线区域可以包括一个或多于一个、例如两个、三个、四个或甚至更多的布线层级。每个布线层级可以是由单个导电层或导电层(例如(多个)金属层)的堆叠形成的。例如，布线层级可以被平版印刷图案化。在堆叠的布线层级之间，可以布置有层间电介质结构。(多个)接触插塞或(多个)接触线可以被形成在层间电介质结构中的开口中，以将不同布线层级的部分(例如金属线或接触区域)彼此电连接。接触焊盘结构可以由布线区域的一个或多个元件形成。例如，接触焊盘结构可以包括布线区域的最外面的布线层级——例如具有到半导体本体的第一表面的最大竖向距离的布线层级——的部分。例如，接触焊盘结构可以直接邻接半导体本体的第一表面。接触焊盘结构的边界区域可以是接触焊盘结构的顶表面的外周部分。接触焊盘结构的边界区域可以部分地或完全地围绕接触焊盘结构的中心部分。接触焊盘结构的中心部分可以是接触焊盘结构的顶表面上的中心部分，其中例如互连直接邻接接触焊盘结构。
例如，在接触焊盘结构的侧壁处的电介质间隔物可以在材料组成上不同于电介质结构的其它部分。例如，可以通过分离的层沉积处理形成电介质结构的部分。例如，在用于形成电介质间隔物的电介质层的回蚀没有完全地而是仅部分地移除挨着电介质间隔物的区中的电介质层的情况下，电介质间隔物也可以合并有相同材料组成的其它电介质部分。电介质结构可以包括多个电介质部分，例如堆叠的层或间隔物，其可以在材料组成、尺寸(例如厚度)、功能(例如电隔离、扩散阻挡、粘接性质)方面彼此不同。电介质结构可以包括各种电介质材料，各种电介质材料除了其它之外还包括氧化物(例如，硅酸盐玻璃、沉积的SiO2、热SiO2)、氮化物(例如，Si3N4)、高k电介质、低k电介质或它们的任何组合。例如，电介质间隔物可以被形成为硅酸盐玻璃电介质间隔物。
通过在接触焊盘结构的侧壁处提供电介质间隔物，可以对抗在电介质结构中弱点的生成。例如，可以避免或减少生成源自接触焊盘结构的底部边缘的生长间隙或缝线。这可以允许改进半导体器件的可靠性。
例如，半导体器件可以进一步包括在接触焊盘结构的顶表面上的互连。例如，互连可以直接邻接接触焊盘结构的顶表面。例如，除了其它之外互连还可以基于条带键合、钉头式键合或球形键合、楔形键合、焊接、烧结、带式键合或它们的组合。
例如，接触焊盘结构的侧壁的一部分可以具有凸起形状。例如，凸起形状可以是由处理技术引起的。在接触焊盘结构的侧壁处的凸起形状可以是相对于具有相同材料组成的接触焊盘结构的部分存在的。在接触焊盘结构的侧壁处的凸起形状可以在接触焊盘结构的第一部分中造成侧壁的相对于垂直于第一表面的正斜率，并且在接触焊盘结构的第二部分中(例如在第一部分和第一表面之间)造成侧壁的相对于垂直于第一表面的负斜率。由于可以应用各种处理来形成接触焊盘结构，因此还可以存在侧壁的其它形状，例如锥状的或竖向的侧壁。
例如，接触焊盘结构可以是源极接触焊盘结构、或发射极接触焊盘结构、或栅极接触焊盘结构。
例如，电介质间隔物可以被布置在电介质结构的第一衬垫电介质和电介质结构的第二衬垫电介质之间。电介质间隔物可以被夹在电介质结构的第一衬垫电介质和电介质结构的第二衬垫电介质之间。换句话说，在横截面视图中，第一衬垫电介质和第二衬垫电介质可以包封或完全围绕电介质间隔物。第一衬垫电介质可以直接邻接接触焊盘结构的侧壁。例如，第一衬垫电介质还可以直接邻接相对侧上的电介质间隔物，例如，与例如第一衬垫电介质直接邻接接触焊盘结构的侧壁的位置相对。第二衬垫电介质可以直接邻接电介质间隔物，例如与第一衬垫电介质直接邻接电介质间隔物的位置相对。第二衬垫电介质也可以直接邻接第一衬垫电介质，例如在横向上界定间隔物电介质的区中。对于包括Cu的接触焊盘结构而言，除了电介质间隔物之外，电介质结构还可以包括第一衬垫电介质和第二衬垫电介质。在其它示例中，第一衬垫电介质是可选的，并且例如当通过基于Al的材料形成接触焊盘结构时，第一衬垫电介质也可以被省略。
例如，第一衬垫电介质可以包括电介质层或电介质层堆叠，例如氮化物衬垫(例如SiN)或氧化物衬垫(例如Al2O3，或沉积的SiO2或热SiO2)，或者它们的组合。例如，第一衬垫电介质可以包括Al2O3层和SiN层的堆叠。例如，第二衬垫电介质可以包括电介质层或电介质层堆叠，例如氮化物衬垫(例如SiN)或氧化物衬垫(例如硅酸盐玻璃或沉积的SiO2)或它们的组合。例如，第二衬垫电介质可以包括SiN衬垫和硅酸盐玻璃。例如，硅酸盐玻璃可以被布置在第一衬垫电介质和第二衬垫电介质的SiN衬垫之间。
例如，半导体器件可以进一步包括在第二衬垫电介质上的聚酰亚胺树脂。例如，聚酰亚胺树脂可以用作直接邻接第二衬垫电介质的芯片钝化。例如，聚酰亚胺树脂的一部分也可以邻接第一衬垫电介质或其一部分。
例如，半导体器件可以进一步包括将晶体管单元的栅极电极电连接到栅极接触焊盘结构的栅极流道线或栅极指状线中的至少之一。例如，栅极流道线可以部分地或完全地围绕晶体管单元阵列。栅极流道线可以被布置在半导体本体(例如管芯)的边缘和接触焊盘结构之间。电介质结构可以在接触焊盘结构和栅极流道线之间延伸，并且可以衬垫栅极流道线的侧壁和顶表面。例如，电介质结构可以包括在栅极流道线的侧壁处的第二电介质间隔物。例如，可以同时形成在接触焊盘结构的侧壁处的电介质间隔物和第二电介质间隔物。换句话说，可以使用单个间隔物处理来形成电介质间隔物和第二电介质间隔物。除了电介质间隔物和第二电介质间隔物之外，还可以同时形成附加的电介质间隔物。附加的电介质间隔物可以包括例如分别在接触焊盘结构和栅极流道线的相对的侧壁处的间隔物。
例如，半导体器件可以进一步包括将晶体管单元的源极区或发射极区电连接到接触焊盘结构的源极或发射极流道线。源极或发射极流道线可以被布置在半导体本体的边缘和接触焊盘结构之间，或者被部分地布置在半导体本体的边缘和栅极流道线之间。电介质结构可以在接触焊盘结构与源极或发射极流道线之间延伸，并且可以衬垫源极或发射极流道线的侧壁和顶表面。例如，源极或发射极流道线可以部分地或完全地围绕晶体管单元阵列。除了第一电介质间隔物和可选的第二电介质间隔物之外，电介质结构还可以包括在源极或发射极流道线的侧壁处的第三电介质间隔物。例如，可以同时形成电介质间隔物、第二电介质间隔物和第三电介质间隔物。
例如，接触焊盘结构可以包括Cu、Au、AlCu、Ag或它们的合金中的至少之一。例如，可以关于电导率对包括在接触焊盘结构中的Cu、Au、AlCu、Ag或它们的合金中的至少之一进行选择和调整。接触焊盘结构可以包括用于不同目的的进一步的结构元件，例如子层。例如，接触焊盘结构可以包括至少一个(多个)扩散阻挡层或(多个)粘接层。例如，(多个)扩散阻挡层可以具有比包括Cu、Au、AlCu、Ag或它们的合金中的至少之一的层或层堆叠小的厚度。同样，(多个)粘接阻挡层可以具有比包括Cu、Au、AlCu、Ag或它们的合金的至少之一的层或层堆叠小的厚度。(多个)扩散阻挡层可以被布置在第一表面和包括Cu、Au、AlCu、Ag或它们的合金中的至少之一的层或层堆叠之间。同样，(多个)粘接阻挡层可以被布置在第一表面和包括Cu、Au、AlCu、Ag或它们的合金中的至少之一的层或层堆叠之间。接触焊盘结构可以具有用于表面保护或如软焊接或烧结的特殊接合技术的焊盘修整。例如，典型的材料包括作为单层的NiP、NiMoP、Pd、Ag、Au或诸如NiP/Pd/Au的层堆叠。
例如，第一表面和接触焊盘结构的顶表面之间的竖向距离可以在从2μm到50μm的范围内。
例如，在间隔物电介质的底部侧处的间隔物电介质的宽度可以大于在所述接触焊盘结构的顶表面上的第一衬垫电介质的厚度。
例如，在间隔物电介质的底部侧处的间隔物电介质的宽度可以小于在接触焊盘结构的顶表面上的第二衬垫电介质的厚度。在一些其它示例中，在间隔物电介质的底部侧处的间隔物电介质的宽度还可以大于在接触焊盘结构的顶表面上的第二衬垫电介质的厚度。
关于上面的半导体器件的示例描述的功能和结构细节(例如(多个)材料、(多个)尺寸、目的)将同样适用于下面进一步描述的生产半导体器件的示例。
生产半导体器件的方法的示例可以包括在半导体本体的第一表面上形成接触焊盘结构。方法可以进一步包括形成衬垫接触焊盘结构的侧壁和顶表面上的边界区域的电介质结构。电介质结构可以包括在接触焊盘结构的侧壁处的间隔物电介质。
例如，形成电介质结构可以包括形成在接触焊盘结构的侧壁上和顶表面上的电介质结构的第一衬垫电介质。方法可以进一步包括通过间隔物蚀刻处理形成电介质间隔物。方法可以进一步包括在电介质间隔物上和在第一衬垫电介质上形成第二衬垫电介质。可以通过各向异性蚀刻处理，例如通过各向异性干法蚀刻处理(诸如反应离子蚀刻处理)，来执行间隔物蚀刻处理。
例如，通过间隔物蚀刻处理形成电介质间隔物可以包括在半导体本体的第一表面上形成电介质处理层。可以部分地回蚀电介质层，从而电介质处理层的第一部分保留作为间隔物电介质，并且电介质处理层的第二部分保留在半导体本体的第一表面上。因此，第一部分和电介质间隔物可以具有相同的材料组成并且被合并。
在上面和下面描述的示例和特征可以被组合。
关于以上示例描述的功能和结构细节(例如，材料、尺寸)将同样适用于在各图中图示并且在下面进一步描述的示例。
图1示意性地并且示例性地示出半导体器件100。半导体器件100包括在半导体本体108的第一表面106上的接触焊盘结构102。半导体器件100进一步包括衬垫接触焊盘结构102的侧壁112和顶表面116上的边界区域114的电介质结构110。
电介质结构110包括在接触焊盘结构102的侧壁112处的电介质间隔物1101。电介质间隔物1101被布置在电介质结构110的第一衬垫电介质1102和电介质结构110的第二衬垫电介质1103之间。第一衬垫电介质1102直接邻接接触焊盘结构102的侧壁112，并且第二衬垫电介质1103直接邻接电介质间隔物1101。在图1的横截面视图中，第一衬垫电介质1102和第二衬垫电介质1103包封或完全围绕电介质间隔物1101。电介质结构110进一步包括直接邻接半导体本体108的第一表面106的电介质部分1108。例如，电介质部分1108可以包括栅极电介质(例如，栅极氧化物层)、或场电介质(例如，场电介质氧化物)、或中间电介质(例如，中间氧化物层)、或它们的任何组合。半导体器件100进一步包括在第二衬垫电介质1103上的聚酰亚胺树脂118。
半导体器件可以进一步包括在接触焊盘结构102的顶表面116上的互连150。取决于半导体器件的类型(例如集成电路、分立半导体器件、IGBT、FET、二极管、晶闸管)，并且取决于接触焊盘结构的类型(例如源极接触焊盘结构、发射极接触焊盘结构、阳极接触焊盘结构、栅极流道线、源极流道线、阳极流道线)，掺杂的半导体区的器件特定的布置(例如用于n沟道FET的n掺杂的源极区和p掺杂的本体区、用于n沟道IGBT的n掺杂的发射极区和p掺杂的本体区、用于二极管的p掺杂的阳极区)和可选的非半导体区(例如沟槽电极结构)被布置在半导体本体108中(由图1中的半导体本体108的有源器件部分140以简化方式图示)。
第一表面106和接触焊盘结构102的顶表面116之间的竖向距离vd可以在从2μm到50μm的范围内。电介质间隔物1101的在电介质间隔物1101的底部侧处的宽度w可以大于在接触焊盘结构102的顶表面116上的第一衬垫电介质1102的厚度t1。电介质间隔物1101的在电介质间隔物1101的底部侧处的宽度w可以小于在接触焊盘结构102的顶表面116上的第二衬垫电介质1103的厚度t2。电介质间隔物1101的在电介质间隔物1101的底部侧处的宽度w也可以大于或等于在接触焊盘结构102的顶表面116上的第二衬垫电介质1103的厚度t2。
在图2的示意性横截面视图中图示半导体器件100的另一示例。图2中图示的半导体器件100基于图1中图示的半导体器件100，但是不同之处在于第一电介质衬垫1102和电介质间隔物1101由公共电介质处理层1100形成，即具有相同的材料组成。例如，在应用于电介质处理层1100的间隔物蚀刻处理期间，用于形成间隔物电介质1101的电介质处理层1100的回蚀可以不是完全地而是仅部分地移除挨着电介质间隔物1101的区1107中的电介质处理层1100。
图3的横截面视图图示基于通过聚焦离子束FIB技术对准备的半导体器件样品的实验分析的图像。图示的是接触焊盘结构102的侧壁112的一部分1121。所图示的样品的接触焊盘结构102的侧壁112具有凸起形状。其它示例可以具有不同形状的侧壁，例如凹陷的或非锥状的或锥状的，但是共享在接触焊盘结构102的侧壁112处(例如直接邻接或靠近)的电介质间隔物1101，以用于减少或抑制缝线生成。
在图4的示意性横截面视图中图示半导体器件100的另一示例。图4中图示的半导体器件100基于图1的半导体器件100，并且进一步包括将晶体管单元的栅极电极电连接到栅极接触焊盘结构的栅极流道线120。栅极流道线120被布置在半导体本体108的边缘和接触焊盘结构102之间。电介质结构110在接触焊盘结构102和栅极流道线120之间延伸，并且衬垫栅极流道线120的侧壁124和顶表面126。电介质结构110进一步包括在栅极流道线120的侧壁124处的第二电介质间隔物1104。半导体器件100进一步包括将晶体管单元的源极区或发射极区电连接到接触焊盘结构102的源极或发射极流道线128。源极或发射极流道线128被布置在半导体本体108的边缘和接触焊盘结构102之间。电介质结构110在接触焊盘结构102和源极或发射极流道线128之间延伸，并且衬垫源极或发射极流道线128的侧壁130和顶表面132。电介质结构110包括在源极或发射极流道线128的侧壁130处的第三电介质间隔物1105。
连同先前描述的示例和各图中的一个或多个一起提及和描述的方面和特征也可以与其它示例中的一个或多个组合，以便替代其它示例的类似特征或者以便向其它示例附加地引入特征。
图5A至图5D的示意性横截面视图图示生产半导体器件100的方法的示例性特征。
参照图5A的示意性横截面视图，电介质结构110的电介质部分1108被形成并且直接邻接半导体本体108的第一表面106。接触焊盘结构102被形成在半导体本体108的第一表面106上。电介质结构110的第一衬垫电介质1102被形成在接触焊盘结构102的侧壁112和顶表面116上。
参照图5B的示意性横截面视图，通过在第一衬垫电介质1102上形成电介质处理层1100来执行间隔物蚀刻处理。参照图5C的示意性横截面视图，电介质处理层1100被回蚀，从而电介质间隔物1101保留在接触焊盘结构102的侧壁112处。参照图5D的示意性横截面视图，在电介质间隔物1101和第一衬垫电介质1102上形成第二衬垫电介质1103。
图6A至图6C的示意性横截面视图图示生产半导体器件100的方法的进一步的示例性特征。
参照图6A的示意性横截面视图，电介质结构110的电介质部分1108被形成并且直接邻接半导体本体108的第一表面106。接触焊盘结构102被形成在半导体本体108的第一表面106上。通过在电介质部分1108和接触焊盘结构102上形成电介质处理层1100来执行间隔物蚀刻处理。参照图6B的示意性横截面视图，部分地回蚀电介质处理层1100，从而电介质间隔物1101和挨着电介质间隔物1101的区1107中的电介质处理层1100的部分保留在半导体本体108的第一表面106上。参照图6C的示意性横截面视图，在电介质间隔物1101和第一衬垫电介质1102上形成第二衬垫电介质1103。参照图6C的示意性横截面视图，在电介质处理层1100的剩余部分上形成第二衬垫电介质1103。
另一示例基于图6A至图6C中图示的方法，但是进一步包括在如图6A中图示那样形成电介质处理层之前如图5B中图示那样形成第一电介质衬垫1102的处理。
虽然已经在此图示并且描述了具体实施例，但是本领域普通技术人员将领会，在不脱离本发明的范围的情况下，各种替换的和/或等同的实现可以代替所示出和描述的具体实施例。本申请旨在覆盖在此讨论的具体实施例的任何适配或变化。因此，意图的是本发明仅受权利要求及其等同物限制。

Claims (19)

1.一种半导体器件(100)，包括：
在半导体本体(108)的第一表面(106)上的接触焊盘结构(102)；以及
电介质结构(110)，其衬垫接触焊盘结构(102)的侧壁(112)和顶表面(116)上的边界区域(114)，其中电介质结构(110)包括在接触焊盘结构(102)的侧壁(112)处的电介质间隔物(1101)。
2.根据前项权利要求所述的半导体器件(100)，进一步包括在接触焊盘结构(102)的顶表面(116)上的互连。
3.根据前述权利要求中的任何一项所述的半导体器件(100)，其中接触焊盘结构(102)的侧壁(112)的一部分(1121)具有凸起形状。
4.根据前述权利要求中的任何一项所述的半导体器件(100)，其中接触焊盘结构(102)是源极接触焊盘结构、或发射极接触焊盘结构、或栅极接触焊盘结构。
5.根据前述权利要求中的任何一项所述的半导体器件(100)，其中电介质间隔物(1101)被布置在电介质结构(110)的第一衬垫电介质(1102)和电介质结构(110)的第二衬垫电介质(1103)之间。
6.根据前项权利要求所述的半导体器件(100)，其中第一衬垫电介质(1102)直接邻接接触焊盘结构(102)的侧壁(112)，并且第二衬垫电介质(1103)直接邻接电介质间隔物(1101)。
7.根据前述权利要求中的任何一项所述的半导体器件(100)，其中第一衬垫电介质(1102)包括SiN衬垫，并且第二衬垫电介质(1103)包括SiN衬垫和硅酸盐玻璃，其中硅酸盐玻璃被布置在第一衬垫电介质(1102)和第二衬垫电介质(1103)的SiN衬垫之间。
8.根据前述权利要求中的任何一项所述的半导体器件(100)，进一步包括在第二衬垫电介质(1103)上的聚酰亚胺树脂(118)。
9.根据前述权利要求中的任何一项所述的半导体器件(100)，进一步包括将晶体管单元的栅极电极电连接到栅极接触焊盘结构的栅极流道线(120)或栅极指状线中的至少之一，其中栅极流道线(120)被布置在半导体本体(108)的边缘和接触焊盘结构(102)之间，并且电介质结构(110)在接触焊盘结构(102)和栅极流道线(120)之间延伸并且衬垫栅极流道线(120)的侧壁(124)和顶表面(126)。
10.根据前项权利要求所述的半导体器件(100)，其中电介质结构(110)包括在栅极流道线(120)的侧壁(124)处的第二电介质间隔物(1104)。
11.根据前述权利要求中的任何一项所述的半导体器件(100)，进一步包括将晶体管单元的源极区或发射极区电连接到接触焊盘结构(102)的源极或发射极流道线(128)，其中源极或发射极流道线(128)被布置在半导体本体(108)的边缘和接触焊盘结构(102)之间，并且电介质结构(110)在接触焊盘结构(102)和源极或发射极流道线(128)之间延伸并且衬垫源极或发射极流道线(128)的侧壁(130)和顶表面(132)。
12.根据前项权利要求所述的半导体器件(100)，其中电介质结构(110)包括在源极或发射极流道线(128)的侧壁(130)处的第三电介质间隔物(1105)。
13.根据前述权利要求中的任何一项所述的半导体器件(100)，其中接触焊盘结构(102)包括Cu、Au、AlCu、Ag或它们的合金中的至少之一。
14.根据前述权利要求中的任何一项所述的半导体器件(100)，其中第一表面(106)和接触焊盘结构(102)的顶表面(116)之间的竖向距离(vd)在从2μm到50μm的范围内。
15.根据前述权利要求中的任何一项所述的半导体器件(100)，其中电介质间隔物(1101)的在电介质间隔物(1101)的底部侧处的宽度(w)大于在接触焊盘结构(102)的顶表面(116)上的第一衬垫电介质(1102)的厚度(t1)。
16.根据前述权利要求中的任何一项所述的半导体器件(100)，其中电介质间隔物(1101)的在电介质间隔物(1101)的底部侧处的宽度(w)小于在接触焊盘结构(102)的顶表面(116)上的第二衬垫电介质(1103)的厚度(t2)。
17.一种生产半导体器件(100)的方法，包括：
在半导体本体(108)的第一表面(106)上形成接触焊盘结构(102)；以及
形成衬垫接触焊盘结构(102)的侧壁(112)和顶表面(116)上的边界区域(114)的电介质结构(110)，其中电介质结构(110)包括在接触焊盘结构(102)的侧壁(112)处的电介质间隔物(1101)。
18.根据前项权利要求所述的方法，其中形成电介质结构包括在接触焊盘结构(102)的侧壁(112)和顶表面(116)上形成电介质结构(110)的第一衬垫电介质(1102)，通过间隔物蚀刻处理形成电介质间隔物(1101)，以及在电介质间隔物(1101)和第一衬垫电介质(1102)上形成第二衬垫电介质(1103)。
19.根据权利要求17所述的方法，其中通过间隔物蚀刻处理形成电介质间隔物(1101)包括：在半导体本体(108)的第一表面(106)上形成电介质处理层(1100)；以及部分地回蚀电介质处理层(1100)，从而电介质处理层(1100)的第一部分保留为电介质间隔物(1101)，并且电介质处理层(1100)的第二部分保留在半导体本体(108)的第一表面(106)上。
CN202310327066.0A 2022-03-30 2023-03-30 包括接触焊盘结构的半导体器件 Pending CN116895625A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102022107599.0 2022-03-30
DE102022107599.0A DE102022107599A1 (de) 2022-03-30 2022-03-30 Halbleitervorrichtung mit kontakt-pad-struktur

Publications (1)

Publication Number Publication Date
CN116895625A true CN116895625A (zh) 2023-10-17

Family

ID=88019132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310327066.0A Pending CN116895625A (zh) 2022-03-30 2023-03-30 包括接触焊盘结构的半导体器件

Country Status (3)

Country Link
US (1) US20230317542A1 (zh)
CN (1) CN116895625A (zh)
DE (1) DE102022107599A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8847388B2 (en) 2011-10-06 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Bump with protection structure
US9728498B2 (en) 2015-06-30 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure

Also Published As

Publication number Publication date
DE102022107599A1 (de) 2023-10-05
US20230317542A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
US10431598B2 (en) Vertical semiconductor device with thinned substrate
US9349827B2 (en) IGBT and diode
US5777365A (en) Semiconductor device having a silicon-on-insulator structure
US5282018A (en) Power semiconductor device having gate structure in trench
JP6846687B2 (ja) 半導体装置およびその製造方法
US7109551B2 (en) Semiconductor device
US20150364597A1 (en) Double-sided vertical semiconductor device with thinned substrate
US8294244B2 (en) Semiconductor device having an enlarged emitter electrode
US20040061163A1 (en) Semiconductor equipment
JP7055056B2 (ja) 半導体装置および半導体装置の製造方法
JP3906213B2 (ja) 半導体装置
JP7250473B2 (ja) 半導体装置
JP2003017701A (ja) 半導体装置
US6373100B1 (en) Semiconductor device and method for fabricating the same
EP0494597B1 (en) Trench-gate power semiconductor device
US11063143B2 (en) Insulated-gate semiconductor device and method of manufacturing the same
US11081576B2 (en) Insulated-gate semiconductor device and method of manufacturing the same
US20220084880A1 (en) Semiconductor device and manufacturing method
CN110858547A (zh) 具有可靠可验证p接触的功率半导体器件和方法
US20230317542A1 (en) Semiconductor device comprising contact pad structure
JPH10200104A (ja) 電圧駆動型半導体装置及びその製造方法
JP3293603B2 (ja) 電力用半導体装置
US20240113053A1 (en) Semiconductor device and method of producing thereof
US20230299186A1 (en) Semiconductor chip and semiconductor device
JP3217552B2 (ja) 横型高耐圧半導体素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication