CN116886257A - 一种多通道相参信号源的本振调节方法、设备及介质 - Google Patents

Abstract

本申请公开了一种多通道相参信号源的本振调节方法、设备及介质，方法包括：确定参考信号，并根据参考信号确定第一路信号，将第一路信号输入至第一功分器，通过第一功分器对第一路信号进行功分处理；将功分处理后的第一路信号输入至锁相环组，以得到多路信号；将多路信号输入至多个混频器组，以得到多个混频器组输出的调节信号。本申请通过锁相环芯片、信号功分器和线缆，满足了系统测试中精细的移相步进要求；在固定点频的本振5100MHz处进行移相操作，仅在该频点进行校准，其过程校准简单、工作量小，不会带来额外的相位不平坦度；降低了信号频率，从而进一步降低了对各路相位的稳定性的影响。

Description

一种多通道相参信号源的本振调节方法、设备及介质

技术领域

本申请涉及信号传输技术领域，尤其涉及一种多通道相参信号源的本振调节方法、设备及介质。

背景技术

多通道的相参信号在相控阵雷达、测向定位雷达或多入多出(MIMO)通信的测试验证等场景中应用广泛，在相控阵天线、数字波束成形、MIMO等系统的测试中，都需要使用多通道相参信号源。每一路信号的相位和幅度都要受到严格控制。

现有技术在获取多通道相参信号时，通常利用移相器调节多通道时钟信号的相位。在多通道相参信号源中，要求各个通道的信号相位相参，并且相位独立可调。对于相位参数，各个通道之间相参，具有稳定的相对相位关系。在射频信号上通常使用数控移相器来满足移相要求，而常见的数控移相器为6位，移相步进为5.625°，在1°以内时，使用数控移相器需要进行大量的校准工作，校准过程复杂，已无法满足越来越精细的移相步进要求。

发明内容

为了解决上述问题，本申请提出了一种多通道相参信号源的本振调节方法，包括：确定参考信号，并根据所述参考信号确定第一路信号，将所述第一路信号输入至第一功分器，通过所述第一功分器对所述第一路信号进行功分处理；将功分处理后的所述第一路信号输入至锁相环组，以得到多路信号；将所述多路信号输入至多个混频器组，以得到所述多个混频器组输出的调节信号。

在一个示例中，所述方法还包括：根据所述参考信号确定第二路信号，其中，所述第二路信号为时钟信号；将所述时钟信号输入至数模转换器，以得到中频信号，并将所述中频信号输入至第二功分器；通过所述第二功分器将所述中频信号进行功分处理，将功分处理后的所述中频信号与所述多路信号同时输入至所述多个混频器组。

在一个示例中，所述多个混频器组包括第一混频器组和第二混频器组；所述方法还包括：将功分处理后的所述中频信号与所述多路信号同时输入至所述第一混频器组，以得到所述第一混频器组输出的第一次混频信号。

在一个示例中，所述方法还包括：根据所述参考信号确定第三路信号，并将所述第三路信号输入至第三功分器；通过所述第三功分器对所述第三路信号进行功分处理，将功分处理后的所述第三路信号和所述第一次混频信号同时输入至所述第二混频器组，以得到所述调节信号。

在一个示例中，所述锁相环组包括多个锁相环芯片；所述方法还包括：通过FPGA对所述多个锁相环芯片对应的寄存器进行复位，并根据预先设置的频率对所述多个锁相环芯片进行锁定；通过FPGA确定所述多个锁相环芯片的时延参数，根据所述时延参数对所述多个锁相环芯片的相位差进行校准。

在一个示例中，确定所述多个锁相环芯片的时延参数，具体包括：确定测试信号，将所述测试信号输入所述多个锁相环芯片，以得到多个校准信号；确定所述多个校准信号之间的多个相位差，根据所述相位差确定所述时延参数。

在一个示例中，所述方法还包括：通过FPGA开启所述多个锁相环芯片的同步功能，以使所述多个锁相环芯片将所述多路信号进行同相输出。

在一个示例中，所述方法还包括：确定所述多个锁相环芯片对应的调节相位，根据所述调节相位确定相位调节字；通过FPGA将所述相位调节字发送至对应的所述锁相环芯片，以使对应的所述锁相环芯片进行相位调节。

另一方面，本申请还提出了一种多通道相参信号源的本振调节设备，包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述一种多通道相参信号源的本振调节设备能够执行：确定参考信号，并根据所述参考信号确定第一路信号，将所述第一路信号输入至第一功分器，通过所述第一功分器对所述第一路信号进行功分处理；将功分处理后的所述第一路信号输入至锁相环组，以得到多路信号；将所述多路信号输入至多个混频器组，以得到所述多个混频器组输出的调节信号。

另一方面，本申请还提出了一种非易失性计算机存储介质，存储有计算机可执行指令，所述计算机可执行指令设置为：确定参考信号，并根据所述参考信号确定第一路信号，将所述第一路信号输入至第一功分器，通过所述第一功分器对所述第一路信号进行功分处理；将功分处理后的所述第一路信号输入至锁相环组，以得到多路信号；将所述多路信号输入至多个混频器组，以得到所述多个混频器组输出的调节信号。

本申请通过锁相环芯片、信号功分器和线缆，满足了系统测试中精细的移相步进要求；在固定点频的本振5100MHz处进行移相操作，仅在该频点进行校准，其过程校准简单、工作量小，不会带来额外的相位不平坦度；使用锁相环芯片代替数控移相器，以及100MHz参考信号功分器和线缆代替5100MHz射频信号的功分器和射频线缆，使其成本更低；使用100MHz参考信号的8根线缆代替5100MHz射频信号的8根射频线缆，降低了信号频率，从而进一步降低了对各路相位的稳定性的影响。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为本申请实施例中一种多通道相参信号源的本振调节方法的流程示意图；

图2为本申请实施例中多通道相参信号源的结构示意图；

图3为本申请实施例中基于本振信号超小步进相位调节多通道相参信号源的结构示意图；

图4为本申请实施例中锁相环组的结构示意图；

图5为本申请实施例中一种多通道相参信号源的本振调节设备的示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

以下结合附图，详细说明本申请各实施例提供的技术方案。

在相控阵天线、数字波束成形、MIMO等系统的测试中，都需要使用多通道相参信号源。多通道相参信号源的各路信号频率相同，相位和幅度独立可调。对于相位参数，各个通道之间相参，具有稳定的相对相位关系。

如图2所示，以8通道相参信号源为例。

100MHz的参考信号被功分为3路，一路生成DAC所需的时钟信号，一路输入到一次本振锁相环，另一路输入到二次本振锁相环。

DAC输出100MHz~1100MHz的中频信号，瞬时带宽为1000MHz，将该中频信号功分8路，每路信号都进行两次变频。

一次本振锁相环产生5100MHz的信号，功分8路并放大后，输入至8个变频电路的一次混频器的本振入口。一次混频后，得到4000MHz~5000MHz的信号，之后将该信号进入数控移相器进行相位调节。

二次本振锁相环产生5100MHz~7000MHz的信号，功分8路并放大后，输入至8个变频电路的二次混频器的本振入口。

经过两次变频后，最终信号输出频率为100MHz~3000MHz。

为了实现多个通道间相位相参，上述方案的多个通道变频共本振，在第一次变频后使用数控移相器进行相位调节。随着多通道相参源的需求越来越广泛，上述方案出现了以下问题：第一数控移相器的位数常用为6位，相位步进为5.625°，而越来越多的系统测试需求相位步进为1°以内，甚至要求为0.1°以内，数控移相器已无法满足要求。第二，多通道相参源的输出信号从单载波信号，到最大瞬时带宽为1000MHz的信号，不同的瞬时带宽时各路的相位特性不同，需进行大量的校准工作。第三，测试系统的瞬时带宽越来越宽，如图2中所示的DAC输出1000MHz的最大瞬时带宽，以及后续需求越来越多的2000MHz、4000MHz的最大瞬时带宽，常用的数控移相器无法满足大的带宽，并且在宽带时移相一致性较差，带来额外的相位不平坦度，调试工作量大。第四，射频频率的数控移相器、本振功分器的使用成本较高。第五，在一次本振5100MHz的射频频段进行功分，再通过8路信号的射频线缆连接，容易带来相位的不稳定。

如图1所示，为了解决上述问题，本申请实施例提供的一种多通道相参信号源的本振调节方法，方法包括：

S101、确定参考信号，并根据所述参考信号确定第一路信号，将所述第一路信号输入至第一功分器，通过所述第一功分器对所述第一路信号进行功分处理。

如图3所示，100MHz的参考信号分为3路，其中一路（在此称为第一路信号）输入至8路功分器（在此称为第一功分器），功分8路，将功分处理后的信号送入锁相环组。

S102、将功分处理后的所述第一路信号输入至锁相环组，以得到多路信号。

锁相环组由多个锁相环芯片组成，如图3所示，设置了8个锁相环芯片对功分8路后的第一信号进行处理，进行相位的同步、调节。

S103、将所述多路信号输入至多个混频器组，以得到所述多个混频器组输出的调节信号。

8个锁相环芯片分别产生8路5100MHz的信号，即多路信号。每路信号分别输入至8个变频电路的第一混频器组的本振入口，第一次混频后，得到4000MHz~5000MHz的信号，再将这些信号输入至8个变频电路的第二次混频器的本振入口。经过两次变频后，最终信号输出频率为100MHz~3000MHz的调节信号。

在一个实施例中，100MHz的参考信号功分的第2路（在此称为第二路信号）生成了数模转换器（DAC）所需的时钟信号。将时钟信号输入DAC，DAC输出100MHz~1100MHz的中频信号，瞬时带宽为1000MHz。将该中频信号输入至8路功分器（在此称为第二功分器），将该中频信号功分8路，以对每路信号都进行两次变频。

在一个实施例中，100MHz的参考信号功分的第3路（在此称为第三路信号）输入本振锁相环中，本振锁相环产生5100MHz~7000MHz的信号，将该信号输入至8路功分器（在此称为第三功分器），将该信号功分8路并放大后，输入至8个变频电路的第二次混频器的本振入口。

在一个实施例中，多路信号输入至多个混频器组，多个混频器组包括第一混频器组和第二混频器组。将功分处理后的中频信号与多路信号同时输入至第一混频器组，以得到第一混频器组输出的4000MHz~5000MHz信号（在此称为第一次混频信号）。再将第一次混频信号和8路功分处理并放大后的第三路信号同时输入至第二混频器组，从而得到第二混频器组输出的100MHz~3000MHz调节信号。

在一个实施例中，混频的中频信号、本振信号、射频信号在频率上以及相位上，都是相加或者相减的关系，因此射频信号的相位，也可以通过本振信号进行调节。随着多通道相参的需求越来越多以及锁相环芯片的不断发展，逐步出现可实现多片同步的锁相环芯片，本实施例使用了多个锁相环芯片ADF4356，该锁相环芯片可实现多片同步，同步后可实现24位的相位调节。

在一个实施例中，如图4所示，整机上电后，FPGA同时控制8路锁相环芯片ADF4356，将8路锁相环芯片的各个寄存器复位，并将8路锁相环芯片的频率都锁定在5100MHz。FPGA同时向8路锁相环芯片的寄存器12发送20位的时延参数，用以校准8路信号在功分、变频等电路中的固有相位差。

在一个实施例中，校准前，FPGA将测试信号输入8个锁相环芯片，以得到对应的8个校准信号，以确定每个校准信号之间的相位差。例如，第一个锁相环芯片输出的5100MHz，第二个锁相环芯片也输出的5100MHz信号，两个信号之间存在相位差，根据测得的该相位差计算出时延差，控制第一个锁相环芯片和第二个锁相环芯片的时延参数即为计算出的时延差，此时第一个锁相环芯片和第二个锁相环芯片输出的信号相位相同。重复上述过程，分别测试出第一个锁相环芯片输出信号与其他锁相环芯片输出信号的相位差，再控制各锁相环芯片的时延参数，此时从第一个锁相环芯片1到第八个锁相环芯片输出信号的相位都相同，至此8路锁相环芯片ADF4356输出的信号相位校准完毕。

在一个实施例中，FPGA同时将8路锁相环芯片寄存器3的PR1位置的值变为1，即发送同步复位脉冲，从而使8路5100MHz信号将同相输出。

在一个实施例中，根据相位调节需求，由FPGA向每个锁相环芯片的寄存器3发送24位的相位调节字，从而完成各个通道的独立相位调节要求。例如，锁相环芯片需要调节的相位为p1，单位为度，对应的寄存器3的24位相位调节字的十进制值为Pvalue，则计算公式为：

p1=(Pvalue/16777216)×360，

Pvalue=16777216*p1/360，

根据需要调节的相位值p1，即可计算出Pvalue值，将该值转换为24位的二进制值发送至寄存器3，即可将信号的相位值变化p1。

锁相环芯片ADF4356的相位调节字的位数为24位，可实现的相位步进为360°/16777216=0.00002°，移相步进远远低于数控移相器的5.625°，工程应用时取移相步进0.01°。

如图5所示，本申请实施例还提供了一种多通道相参信号源的本振调节设备，包括：

至少一个处理器；以及，

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述一种多通道相参信号源的本振调节设备能够执行：

确定参考信号，并根据所述参考信号确定第一路信号，将所述第一路信号输入至第一功分器，通过所述第一功分器对所述第一路信号进行功分处理；

将功分处理后的所述第一路信号输入至锁相环组，以得到多路信号；

将所述多路信号输入至多个混频器组，以得到所述多个混频器组输出的调节信号。

本申请实施例还提供了一种非易失性计算机存储介质，存储有计算机可执行指令，所述计算机可执行指令设置为：

确定参考信号，并根据所述参考信号确定第一路信号，将所述第一路信号输入至第一功分器，通过所述第一功分器对所述第一路信号进行功分处理；

将功分处理后的所述第一路信号输入至锁相环组，以得到多路信号；

将所述多路信号输入至多个混频器组，以得到所述多个混频器组输出的调节信号。

本申请中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备和介质实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

本申请实施例提供的设备和介质与方法是一一对应的，因此，设备和介质也具有与其对应的方法类似的有益技术效果，由于上面已经对方法的有益技术效果进行了详细说明，因此，这里不再赘述设备和介质的有益技术效果。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。

在一个典型的配置中，计算设备包括一个或多个处理器 (CPU)、输入至/输出接口、网络接口和内存。

内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器 (RAM) 和/或非易失性内存等形式，如只读存储器 (ROM) 或闪存(flash RAM)。内存是计算机可读介质的示例。

计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存 (PRAM)、静态随机存取存储器 (SRAM)、动态随机存取存储器 (DRAM)、其他类型的随机存取存储器 (RAM)、只读存储器 (ROM)、电可擦除可编程只读存储器 (EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘 (DVD) 或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种多通道相参信号源的本振调节方法，其特征在于，包括：

确定参考信号，并根据所述参考信号确定第一路信号，将所述第一路信号输入至第一功分器，通过所述第一功分器对所述第一路信号进行功分处理；

将功分处理后的所述第一路信号输入至锁相环组，以得到多路信号；

将所述多路信号输入至多个混频器组，以得到所述多个混频器组输出的调节信号。

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

根据所述参考信号确定第二路信号，其中，所述第二路信号为时钟信号；

将所述时钟信号输入至数模转换器，以得到中频信号，并将所述中频信号输入至第二功分器；

通过所述第二功分器将所述中频信号进行功分处理，将功分处理后的所述中频信号与所述多路信号同时输入至所述多个混频器组。

3.根据权利要求2所述的方法，其特征在于，所述多个混频器组包括第一混频器组和第二混频器组；所述方法还包括：

将功分处理后的所述中频信号与所述多路信号同时输入至所述第一混频器组，以得到所述第一混频器组输出的第一次混频信号。

4.根据权利要求3所述的方法，其特征在于，所述方法还包括：

根据所述参考信号确定第三路信号，将所述第三路信号输入本振锁相环进行处理，并将处理后的所述第三路信号输入至第三功分器；

通过所述第三功分器对所述第三路信号进行功分处理，将功分处理后的所述第三路信号和所述第一次混频信号同时输入至所述第二混频器组，以得到所述调节信号。

5.根据权利要求1所述的方法，其特征在于，所述锁相环组包括多个锁相环芯片；所述方法还包括：

通过FPGA对所述多个锁相环芯片对应的寄存器进行复位，并根据预先设置的频率对所述多个锁相环芯片进行锁定；

通过FPGA确定所述多个锁相环芯片的时延参数，根据所述时延参数对所述多个锁相环芯片的相位差进行校准。

6.根据权利要求5所述的方法，其特征在于，确定所述多个锁相环芯片的时延参数，具体包括：

确定测试信号，将所述测试信号输入所述多个锁相环芯片，以得到多个校准信号；

确定所述多个校准信号之间的多个相位差，根据所述相位差确定所述时延参数。

7.根据权利要求5所述的方法，其特征在于，所述方法还包括：

通过FPGA开启所述多个锁相环芯片的同步功能，以使所述多个锁相环芯片将所述多路信号进行同相输出。

8.根据权利要求5所述的方法，其特征在于，所述方法还包括：

确定所述多个锁相环芯片对应的调节相位，根据所述调节相位确定相位调节字；

通过FPGA将所述相位调节字发送至对应的所述锁相环芯片，以使对应的所述锁相环芯片进行相位调节。

9.一种多通道相参信号源的本振调节设备，其特征在于，包括：

至少一个处理器；以及，

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述一种多通道相参信号源的本振调节设备能够执行：

确定参考信号，并根据所述参考信号确定第一路信号，将所述第一路信号输入至第一功分器，通过所述第一功分器对所述第一路信号进行功分处理；

将功分处理后的所述第一路信号输入至锁相环组，以得到多路信号；

将所述多路信号输入至多个混频器组，以得到所述多个混频器组输出的调节信号。

10.一种非易失性计算机存储介质，存储有计算机可执行指令，其特征在于，所述计算机可执行指令设置为：

确定参考信号，并根据所述参考信号确定第一路信号，将所述第一路信号输入至第一功分器，通过所述第一功分器对所述第一路信号进行功分处理；

将功分处理后的所述第一路信号输入至锁相环组，以得到多路信号；

将所述多路信号输入至多个混频器组，以得到所述多个混频器组输出的调节信号。