CN116886099B - 一种可变采样率的模数转换数据传输方法 - Google Patents

一种可变采样率的模数转换数据传输方法 Download PDF

Info

Publication number
CN116886099B
CN116886099B CN202311141645.2A CN202311141645A CN116886099B CN 116886099 B CN116886099 B CN 116886099B CN 202311141645 A CN202311141645 A CN 202311141645A CN 116886099 B CN116886099 B CN 116886099B
Authority
CN
China
Prior art keywords
analog
data
asynchronous fifo
digital converter
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311141645.2A
Other languages
English (en)
Other versions
CN116886099A (zh
Inventor
丁亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Boyu Lihua Technology Co ltd
Original Assignee
Chengdu Boyu Lihua Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Boyu Lihua Technology Co ltd filed Critical Chengdu Boyu Lihua Technology Co ltd
Priority to CN202311141645.2A priority Critical patent/CN116886099B/zh
Publication of CN116886099A publication Critical patent/CN116886099A/zh
Application granted granted Critical
Publication of CN116886099B publication Critical patent/CN116886099B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种可变采样率的模数转换数据传输方法，涉及通信技术领域，每个模数转换器在采样时钟下产生数据并写入第一异步FIFO，在第一异步FIFO有数据时通过串行互连接口发送数据到对应的第二异步FIFO，读侧以采样时钟还原出数据流；当模数转换器的采样率切换时，停止写入第一异步FIFO，进入复位状态，接收侧也停止读取第二异步FIFO，进入复位状态，当该模数转换器修改了采样率的配置重新进入正常采样状态，第一异步FIFO和第二异步FIFO解除复位状态。本发明在采样率切换时，串行链路无需断开，采样率切换只需修改涉及模数转换器部分的锁相环配置，高速串行链路配置无需修改，链接继续保持。

Description

一种可变采样率的模数转换数据传输方法
技术领域
本发明涉及通信技术领域，具体的说，是一种可变采样率的模数转换数据传输方法。
背景技术
市场上的模数转换芯片或数模转换芯片，通常使用JESD204协议接口进行两个芯片间的数据传输，JESD204协议接口是一种高速串行数据互连接口，接收和发送端配置到相同的线速率，建立高速串行链路然后才开始传输数据，串行线速率与采样率密切相关。什么样的采样率，就需要什么速率的高速串行互连。一旦切换采样率，需要中断当前互连链接，重新修改模数转换芯片配置，修改高速串行接口发送端和接收端锁相环配置，让串行链路切换至目标线速率重新建链，然后才能进行模数转换数据的传输。此外还需要提供系统参考时钟sys_ref供接收侧和发送侧参考。或者使用同步并行传输接口，使用多个数据管脚进行并行互连。但是存在以下问题：1）JESD204的劣势：采样率的切换，必须断开链路，重新修改发送和接收端的锁相环配置，重新建立链接，导致采样系统的时钟方案繁琐复杂；通常一个芯片上有两个模数转换器，如果向多个模数转换器提供传输服务，每个模数转换器的采样率必须满足线速率的限制；这些操作过程繁琐，耗费操作时间长，且受限于各个锁相环压控振荡器VCO的有效范围，线速率的范围是有限的，这也意味着对不同模数转换器采样率支持的范围也是受限。2）源同步并行传输接口的劣势：受限于电路板上走线和时钟频率的限制，传输速率一般比较低。并行走线在板卡设计上有极大瓶颈，只能应用在低采样率的场合。
发明内容
本发明的目的在于提供一种可变采样率的模数转换数据传输方法，在采样率切换时，串行链路无需断开；串行链路速率与采样速率无关，采样率切换，只需修改涉及模数转换器部分的锁相环配置，高速串行链路配置无需修改，链接继续保持；串行链路的线速率与模数转换器采样率不再有关系，不同采样率的数据也可以在同一个线速率下进行传输。
本发明通过下述技术方案解决上述问题：
一种可变采样率的模数转换数据传输方法，包括：
每个模数转换器在采样时钟下产生数据并写入对应的第一异步先入先出队列FIFO，第一异步FIFO的读侧与成帧模块通信连接，所述成帧Frame模块通过串行互连接口与解帧模块建立高速串行链接，解帧Deframe模块与第二异步FIFO通信，用于接收数据并识别数据类型，以及传输到对应的第二异步FIFO，第二异步FIFO的读侧以采样时钟还原出数据流，其中，当第一异步FIFO没有数据时，成帧模块发送空闲序列以维持链路，当第一异步FIFO有数据时，成帧模块进入发帧状态；
当模数转换器的采样率切换时，该模数转换器停止写入对应的第一异步FIFO，进入复位状态，接收侧也停止读取对应的第二异步FIFO，进入复位状态，当该模数转换器修改了采样率的配置重新进入正常采样状态，重新开始写入第一异步FIFO，接收侧对应的第二异步FIFO的读时钟是重新配置的采样时钟频率，重新开始业务，第一异步FIFO和第二异步FIFO解除复位状态。
本发明在采样率切换时，串行链路无需断开；串行链路速率与采样速率无关，采样率切换，只需修改涉及模数转换器部分的锁相环配置。高速串行链路配置无需修改，链接继续保持。串行链路的线速率与模数转换器采样率不再有关系，不同采样率的数据也可以在同一个线速率下进行传输，能够增加业务形态，降低系统解决方案成本。
所述数据的帧结构包括帧头和帧类型标志字段，所述帧头用于区分业务类型，帧类型标志字段用于区分数据来自哪个模数转换器。
所述模数转换器的传输速率相同或者不同。所述串行互连接口的总传输速率大于所有模数转换器的传输速率和开销之和。
本发明与现有技术相比，具有以下优点及有益效果：
（1）本发明在采样率切换时，串行链路无需断开，串行链路速率与采样速率无关，采样率切换，只需修改涉及模数转换器部分的锁相环配置，高速串行链路配置无需修改，链接继续保持。
（2）本发明串行链路的线速率与模数转换器采样率不再有关系，不同采样率的数据也可以在同一个线速率下进行传输，能够增加业务形态，降低系统解决方案成本。
（3）本发明具有高速串行互连接口，用来进行芯片间数据传输。串行互连的数据传输能力必须大于模数转换器采样的数据率，串行链接的线速率配置与模数转换器采样率无关，高速串行链接可以根据实际需求，使用一个或多个lane模式。
附图说明
图1为本发明的原理框图；
图2为多个模数转换数据传输业务在链路层的数据传输结构示意图。
具体实施方式
下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。
实施例1：
结合附图1所示，一种可变采样率的模数转换数据传输方法，包括：
每个模数转换器在一个采样时钟下产生一个数据（通常为2字节，复数通常为4字节）并写入对应的第一异步先入先出队列FIFO进行跨时钟域操作，第一异步FIFO的读侧是串行互连时钟域，与成帧Frame模块通信连接，所述Frame模块通过串行互连接口与解帧DeFrame模块通信连接，Frame模块的功能机制是：当没有发送需求的时候，向对端发送空闲序列，以维持链路；当第一异步FIFO里有数据产生发帧需求的时候，Frame模块进入发帧状态，连续的发完一帧采样数据。Frame发完一帧后又跳转回空闲状态继续发送IDLE序列，如图2所示，因此在同一个串行互连接口基础上，可以承载多种速率的模数转换数据的传输业务。因此，这在一个芯片上同时实现多种业务，提高对硬件成本的控制；DeFrame模块与第二异步FIFO通信，第二异步FIFO的数量与第一异步FIFO匹配，第二异步FIFO的读侧以采样时钟还原出数据流。由于承载多个业务的传输，需要在帧结构里区分不同业务。因此在帧的定义里会有帧头，帧类型标志字段。发送侧对各个业务的数据都设置一个异步FIFO，Frame模块分时仲裁传输各个FIFO里的数据，保证每个发送FIFO的数据都不会溢出。
接收侧解析收到的数据帧，识别帧类型将有效数据写入到对应的第二异步FIFO里。每个第二异步FIFO的读侧，使用与对应的模数转换器采样时钟同源的时钟，第二异步FIFO非空即读。由于同一个模数转换器AD（Analog to Digital）的速率的接收侧和发送侧同源时钟，两侧数据流量完全一致，经过高速串行链接，接收侧的第二异步FIFO在非空即读的条件下，能够保持一直非空。因此能够在接收侧以采样时钟还原出AD数据流。
当一个AD业务的采样率切换时，首选发送侧对应的AD停止写入发送第一异步FIFO，进入复位状态，接收侧也停止读取接收第二异步FIFO，进入复位状态，底层串行链路继续保持，仍旧可传输其他AD数据业务。待切换的AD修改了采样率的配置重新进入正常采样状态，对应的AD重新开始写入第一异步FIFO，接收侧的对应第二异步FIFO的读时钟是重新配置的采样时钟频率。重新开始业务，两侧FIFO解除复位状态，传输业务正常进行。
本发明在采样率切换时，串行链路无需断开；串行链路速率与采样速率无关，采样率切换，只需修改涉及AD部分的锁相环配置。高速串行链路配置无需修改，链接继续保持。串行链路的线速率与AD采样率不再有关系，不同采样率的数据也可以在同一个线速率下进行传输，能够增加业务形态，降低系统解决方案成本。
多个模数转换器的传输速率可以相同，也可以不同。
所述串行互连接口的总传输速率大于所有模数转换器的传输速率和开销之和。即具有N个高速串行收发器lane(N>=1)，每个lane的线速率为F（单位bit/s）。每个AD的采样速率为Sn(Mhz/s)，n=1，2，3，……，每个采样点具有16bit，在进入串行互连传输前要经过8B/10B编码器，编码之后16bit会扩展至20bit，那么N*F>S1*20+S2*20+S3*20+…。
本发明具有高速串行互连接口，用来进行芯片间数据传输。串行互连的数据传输能力必须大于AD采样的数据率。串行链接的线速率配置与AD采样率无关。高速串行链接可以根据实际需求，使用一个或多个lane模式。
本发明的高速串行互连，是市场上常见的技术。本发明基于此技术，构建的AD采样传输系统的方法。本发明中高速串行互连速率配置与AD的采样时钟速率无关，AD速率的改变无需高速串行互连速率改变。
尽管这里参照本发明的解释性实施例对本发明进行了描述，上述实施例仅为本发明较佳的实施方式，本发明的实施方式并不受上述实施例的限制，应该理解，本领域技术人员可以设计出很多其他的修改和实施方式，这些修改和实施方式将落在本申请公开的原则范围和精神之内。

Claims (3)

1.一种可变采样率的模数转换数据传输方法，其特征在于，包括：
每个模数转换器在采样时钟下产生数据并写入对应的第一异步先入先出队列FIFO，第一异步FIFO的读侧与成帧模块通信连接，所述成帧模块通过串行互连接口与解帧模块建立高速串行链接，解帧模块与第二异步FIFO通信，用于接收数据并识别数据类型，以及传输到对应的第二异步FIFO，第二异步FIFO的读侧以采样时钟还原出数据流，其中，当第一异步FIFO没有数据时，成帧模块发送空闲序列以维持链路，当第一异步FIFO有数据时，成帧模块进入发帧状态；
当模数转换器的采样率切换时，该模数转换器停止写入对应的第一异步FIFO，进入复位状态，接收侧也停止读取对应的第二异步FIFO，进入复位状态，当该模数转换器修改了采样率的配置重新进入正常采样状态，重新开始写入第一异步FIFO，接收侧对应的第二异步FIFO的读时钟是重新配置的采样时钟频率，重新开始业务，第一异步FIFO和第二异步FIFO解除复位状态。
2.根据权利要求1所述的一种可变采样率的模数转换数据传输方法，其特征在于，所述数据的帧结构包括帧头和帧类型标志字段，所述帧头用于区分业务类型，帧类型标志字段用于区分数据来自哪个模数转换器。
3.根据权利要求1所述的一种可变采样率的模数转换数据传输方法，其特征在于，所述串行互连接口的总传输速率大于所有模数转换器的传输速率和开销之和。
CN202311141645.2A 2023-09-06 2023-09-06 一种可变采样率的模数转换数据传输方法 Active CN116886099B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311141645.2A CN116886099B (zh) 2023-09-06 2023-09-06 一种可变采样率的模数转换数据传输方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311141645.2A CN116886099B (zh) 2023-09-06 2023-09-06 一种可变采样率的模数转换数据传输方法

Publications (2)

Publication Number Publication Date
CN116886099A CN116886099A (zh) 2023-10-13
CN116886099B true CN116886099B (zh) 2023-11-21

Family

ID=88260875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311141645.2A Active CN116886099B (zh) 2023-09-06 2023-09-06 一种可变采样率的模数转换数据传输方法

Country Status (1)

Country Link
CN (1) CN116886099B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103995764A (zh) * 2014-05-21 2014-08-20 电子科技大学 一种具有串行总线协议连续触发功能的逻辑分析仪
CN104022775A (zh) * 2014-06-02 2014-09-03 复旦大学 一种面向SerDes技术中基于FIFO协议的数字接口电路
CN105045549A (zh) * 2015-06-22 2015-11-11 中航光电科技股份有限公司 一种基于fpga的vga及ps/2信号传输系统
CN111193573A (zh) * 2019-12-26 2020-05-22 西安空间无线电技术研究所 一种速率可调的fpga异步串口通信装置及方法
CN113467696A (zh) * 2021-06-30 2021-10-01 西南电子技术研究所（中国电子科技集团公司第十研究所） 多通道ad数据同步传输系统
CN114221657A (zh) * 2021-12-16 2022-03-22 杭州万高科技股份有限公司 一种管脚优化的多通道adc数据传输装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7139247B2 (en) * 2000-09-22 2006-11-21 Narad Networks, Inc. Broadband system with topology discovery

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103995764A (zh) * 2014-05-21 2014-08-20 电子科技大学 一种具有串行总线协议连续触发功能的逻辑分析仪
CN104022775A (zh) * 2014-06-02 2014-09-03 复旦大学 一种面向SerDes技术中基于FIFO协议的数字接口电路
CN105045549A (zh) * 2015-06-22 2015-11-11 中航光电科技股份有限公司 一种基于fpga的vga及ps/2信号传输系统
CN111193573A (zh) * 2019-12-26 2020-05-22 西安空间无线电技术研究所 一种速率可调的fpga异步串口通信装置及方法
CN113467696A (zh) * 2021-06-30 2021-10-01 西南电子技术研究所（中国电子科技集团公司第十研究所） 多通道ad数据同步传输系统
CN114221657A (zh) * 2021-12-16 2022-03-22 杭州万高科技股份有限公司 一种管脚优化的多通道adc数据传输装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于FPGA的高速串行链接通信设计与实现;周沛;陈冰;陈幼平;;仪表技术与传感器(第06期);211-217 *

Also Published As

Publication number Publication date
CN116886099A (zh) 2023-10-13

Similar Documents

Publication Publication Date Title
US20220066976A1 (en) PCI Express to PCI Express based low latency interconnect scheme for clustering systems
US4939724A (en) Cluster link interface for a local area network
US5729546A (en) Expandable communication cell bus for multiplexing and concentrating communication cell traffic onto high speed lines
US5610745A (en) Method and apparatus for tracking buffer availability
US7042891B2 (en) Dynamic selection of lowest latency path in a network switch
US5502719A (en) Path allocation system and method having double link list queues implemented with a digital signal processor (DSP) for a high performance fiber optic switch
USRE39216E1 (en) Asynchronous processor access to a switch table in a network with isochronous capability
EP1454440B1 (en) Method and apparatus for providing optimized high speed link utilization
EP0459752B1 (en) Network adapter using buffers and multiple descriptor rings
US5872822A (en) Method and apparatus for memory sequencing
US5450411A (en) Network interface for multiplexing and demultiplexing isochronous and bursty data streams in ATM networks
US20020110120A1 (en) Communication method for packet switching systems
US5410542A (en) Signal computing bus
US20020118692A1 (en) Ensuring proper packet ordering in a cut-through and early-forwarding network switch
US6766464B2 (en) Method and apparatus for deskewing multiple incoming signals
US20090080885A1 (en) Scheduling method and system for optical burst switched networks
US6665754B2 (en) Network for increasing transmit link layer core speed
US20050013613A1 (en) Optical burst switch network system and method with just-in-time signaling
CN116886099B (zh) 一种可变采样率的模数转换数据传输方法
US7286570B2 (en) High speed sequenced multi-channel bus
EP1361777B1 (en) A synchronous communication protocol for asynchronous devices
EP1063595A1 (en) Video/network interface
JPH1084368A (ja) アップリンク付きスイッチングハブ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant