JPH1084368A - アップリンク付きスイッチングハブ - Google Patents

アップリンク付きスイッチングハブ

Info

Publication number
JPH1084368A
JPH1084368A JP23697496A JP23697496A JPH1084368A JP H1084368 A JPH1084368 A JP H1084368A JP 23697496 A JP23697496 A JP 23697496A JP 23697496 A JP23697496 A JP 23697496A JP H1084368 A JPH1084368 A JP H1084368A
Authority
JP
Japan
Prior art keywords
port
transmission
shared bus
data
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23697496A
Other languages
English (en)
Inventor
Hiroyuki Hayama
宏幸 葉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP23697496A priority Critical patent/JPH1084368A/ja
Publication of JPH1084368A publication Critical patent/JPH1084368A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 【課題】 アップリンクからのデータ転送のために共有
バス周りのハードウェアに負担をかけないアップリンク
付きスイッチングハブを提供する。 【解決手段】 各普通速ポート1〜Nの送信処理部12
1〜12n及び受信処理部111〜11nを共有バス1
9により相互接続すると共に共有バス19にアップリン
クポートの送信処理部15を接続し、アップリンクポー
トの受信処理部16を信号線211〜21nにより各普
通速ポートの送信処理部121〜12nに接続し、各普
通速ポートの受信データは受信処理部111〜11nか
ら各普通速ポートの送信処理部121〜12n及びアッ
プリンクポートの送信処理部15へ共有バス19を時分
割使用して転送し、アップリンクポートの受信データは
受信処理部16から普通速ポートの送信処理部121〜
12nへ信号線211〜21nを介して普通速ポートの
伝送速度で転送する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、共有バス方式のア
ップリンク付きスイッチングハブに係り、特に、アップ
リンクからのデータ転送のために共有バス周りのハード
ウェアに負担をかけないアップリンク付きスイッチング
ハブに関するものである。
【0002】
【従来の技術】従来のイーサネットに代表されるLAN
は、メディア共通型であり、端末数が増えると1端末当
たりの伝送容量が小さくなる。この問題を解決するもの
として、最近、スイッチングハブが注目を集めている。
スイッチングハブでは、フレームの宛先を読み取り、該
当するポートのみにフレームを転送するため、複数組の
通信を同時に実現でき、ネットワークを容易に高速化す
ることができる。
【0003】一方、イーサネットの伝送速度を10倍の
100Mbpsに上げる100Mイーサネット(100
Mイーサと略す)がネットワークの高速化の有効な手段
として注目されている。最近では、超高速ネットワーク
実現のため、100Mイーサポートを複数持つスイッチ
ングハブも発表されている。
【0004】このようなスイッチングハブにおけるスイ
ッチング方式の一つとして、共有バス方式がある。共有
バス方式は、構成が簡単であることやマルチキャスト転
送が容易に実現できる等の利点がある。
【0005】図5に共有バス方式を用いたスイッチング
ハブの一般的なハードウェア構成例を示す。この例で
は、100MイーサのポートがN個ある場合について示
している。図示されるように、スイッチングハブは、各
ポート1〜Nに対応して、100Mイーサ受信処理部1
11〜11n(この符号の下1桁1〜nはポート1〜N
に対応する;以下同じ)、100Mイーサ送信処理部1
21〜12n、送信バッファ131〜13n、100M
イーサ送受信部14〜14nが設けられている。100
Mイーサ受信処理部111〜11n及び100Mイーサ
送信処理部121〜12nは共有バス19によって互い
に接続されている。共有バス19は各ポートのチャネル
に時分割されて使用される。
【0006】図6に共有バスのチャネル分割の例を示
す。ポート1からポートNまでの各ポート受信データ転
送用チャネルが固定的に割り当てられている。
【0007】各ポートにおいてフレームが受信された
ら、100Mイーサ送受信部141〜14nは受信デー
タを100Mイーサ受信処理部111〜11nに送り、
100Mイーサ受信処理部111〜11nは予め割り当
てられたチャネル内に受信データを書き込む。
【0008】一方、100Mイーサ送信処理部121〜
12nは、N個あるチャネルの中から自ポート宛てのデ
ータを取り出し、100Mイーサ送受信部141〜14
nを介してポートからフレームを送信する。自ポート宛
てのフレームが複数のポートから同時に送られてきた場
合、100Mイーサ送信処理部121〜12nはすぐに
送信できないデータをいったん送信バッファ131〜1
3nに格納し、その後、送信バッファ131〜13nか
らデータを取り出してフレームを送信する。
【0009】図7に、100Mイーサ送信処理部121
〜12n内の構成を示す。100Mイーサ送信処理部1
2は、共有バス受信部31、フレーム送信調停部32、
バッファ制御部33、フレーム送信部34から構成され
ている。フレーム送信調停部32は、共有バスチャネル
受信部31によって取り出された自ポート宛てのチャネ
ルデータと送信バッファ13(131〜13n)上の送
信待ちのデータの中から1つのデータを選び、フレーム
送信部34を介して送信する。自ポート宛てのデータで
直ぐに送信できないデータはいったん送信バッファ13
に格納される。共有バス方式を用いたスイッチングハブ
では、共有バスの伝送容量がスイッチングハブとしての
スイッチング容量となる。また、全ポートから同時にデ
ータが送られてくる場合に備えて送信バッファへの転送
容量も同程度が必要となる。例えば、100Mイーサ1
6ポートのスイッチングハブの場合、共有バスの伝送容
量や送信バッファへの転送容量としてそれぞれ1.6G
bpsが必要となる。
【0010】スイッチングハブでは、スイッチングハブ
間の接続やバックボーンネットワークへの接続用にアッ
プリンクポートを付けた製品が多い。従来のイーサネッ
トのスイッチングハブでは、アップリンクとしてFDD
Iや100Mイーサが使われている。そして、100M
イーサスイッチングハブのアップリンクとしては、伝送
速度1GbpsクラスのギガビットLANが考えられ
る。ギガビットLANとして提案されているものには、
ギガビットイーサネットやファイバチャネル、ATM等
がある。
【0011】前記した図5のスイッチングハブにギガビ
ットLANのアップリンクポートを付ける場合を考え
る。図8に示されるように、このスイッチングハブに
は、図5の構成に加えてギガビットLANインタフェー
ス部が設けられている。ギガビットLANインタフェー
ス部は、ギガビットLAN送信処理部15、ギガビット
LAN受信処理部16、ギガビットLAN送信バッファ
17、ギガビットLAN送受信部18から構成されてい
る。ギガビットLAN送信処理部15及びギガビットL
AN受信処理部16は、共有バス19に接続されてい
る。
【0012】図9に図8のスイッチングハブの共有バス
のチャネル分割の例を示す。図示されるように、100
Mイーサポート1〜Nの受信データ転送チャネルに加え
て、ギガビットLANポート受信データ転送チャネルを
設ける。ギガビットLANポート受信データ転送チャネ
ルは、1つの100Mイーサ受信データ転送チャネルに
比べて10倍の容量を持つ。
【0013】次に、ギガビットLANポートと100M
イーサポートとの間のデータの流れを説明する。
【0014】ギガビットLAN送信処理部15では、1
00Mイーサポート1〜Nまでの受信データ転送チャネ
ルの中からギガビットLANポート宛てのデータを読み
取り、ギガビットLAN送信バッファ17にいったん格
納し、100Mbpsから1Gbpsへの伝送速度変換
を行った後、ギガビットLAN送受信部18を介して送
信する。
【0015】ギガビットLAN受信処理部16では、受
信データをギガビットLANポート受信データ転送チャ
ネルに書き込み、100Mイーサ送信処理部121〜1
2nはギガビットLANポート受信データ転送チャネル
に自ポート宛てのデータがある場合は、チャネルからデ
ータを読み取り、いったん送信バッファ131〜13n
に格納し、1Gbpsから100Mbpsへの伝送速度
変換を行った後、100Mイーサ送受信部141〜14
nを介してポートからフレームを送信する。
【0016】
【発明が解決しようとする課題】100Mイーサポート
を16ポート持つスイッチングハブにギガビットLAN
ポートを1ポート付ける場合を考える。この場合、共有
バスの伝送容量として100Mイーサポートのみの場合
1.6Gbpsであったのに対し、ギガビットLANの
アップリンクを付けることにより2.6Gbpsにな
る。また、送信バッファへのデータ転送容量も1.6G
bpsから2.6Gbpsに上がる。
【0017】これらの容量が上がった場合、共有バスに
接続されている共有バスインタフェース部(100Mイ
ーサ受信処理部111〜11n及び100Mイーサ送信
処理部121〜12n)の回路及び送信バッファ131
〜13nへのデータ転送回路は高性能化が要求され、よ
り高速かつ大規模な回路が必要とされる。
【0018】例えば、共有バスの伝送容量1.6Gbp
sを実現するためには、共有バスのバス幅(パラレルビ
ット数)が64ビットで、1つの100Mイーサポート
受信データ転送チャネル幅(割り当て時間)が40ns
であればよい。これを2.6Gbpsにするために、以
下の2通りの条件を考える。
【0019】条件1) バス幅を増やして104ビット
とし、1つの100Mイーサポート受信データ転送チャ
ネル幅は40nsのままとする。
【0020】条件2) バス幅は64ビットのままと
し、1つの100Mイーサポート受信データ転送チャネ
ル幅を25nsに短縮する。
【0021】条件1の場合、バス幅が64から104に
増えるため、共有バスインタフェース部の回路の信号線
数が増え、ハードウェア量が増加する。
【0022】条件2の場合、バス幅は増えないがチャネ
ル幅が短くなることにより、共有バスインタフェース部
の回路には高速で従って高価なLSIを使用することに
なる。
【0023】同様に、送信バッファへのデータ転送容量
についても、大規模な回路か又は高速動作可能な回路が
必要となる。送信バッファも、大容量(多くの記憶素子
個数)又は高速で高価な記憶素子が必要となる。
【0024】そこで、本発明の目的は、上記課題を解決
し、アップリンクからのデータ転送のために共有バス周
りのハードウェアに負担をかけないアップリンク付きス
イッチングハブを提供することにある。
【0025】
【課題を解決するための手段】上記目的を達成するため
に本発明は、所定伝送速度のネットワークに接続される
複数のポート(普通速ポート)とそれより高い伝送速度
のネットワークに接続される1つのポート(アップリン
クポート)とを有し、各ポート間で相互にデータ転送を
行うアップリンク付きスイッチングハブにおいて、各普
通速ポートの送信処理部及び受信処理部を共有バスによ
り相互接続すると共にこの共有バスにアップリンクポー
トの送信処理部を接続し、アップリンクポートの受信処
理部を上記共有バスとは別の信号線により各普通速ポー
トの送信処理部に接続し、各普通速ポートの受信データ
はその受信処理部から各普通速ポートの送信処理部及び
アップリンクポートの送信処理部へ上記共有バスを時分
割使用して転送し、アップリンクポートの受信データは
その受信処理部から普通速ポートの送信処理部へ上記信
号線を介して普通速ポートの伝送速度で転送するもので
ある。
【0026】上記普通速ポートの送信処理部は、上記共
有バスから自ポート宛ての転送データを取り出す共有バ
ス側回路と、上記信号線から自ポート宛ての転送データ
を取り出すアップリンク側回路と、送信するデータを一
時格納する送信バッファと、これらの読取データ・格納
データから送信するデータを選択する調停部とを備えて
もよい。
【0027】上記信号線を上記共有バスとは別の共有バ
スとし、この共有バスを時分割使用してもよい。
【0028】
【発明の実施の形態】以下、本発明の一実施形態を添付
図面に基づいて詳述する。
【0029】図1に示されるアップリンク付きスイッチ
ングハブは、前記した図5のスイッチングハブにギガビ
ットLANのアップリンクポートを付けたものである。
即ち、スイッチングハブには、図5と同様に、普通速ポ
ートとして100MイーサのポートがN個あり、各ポー
ト1〜Nに対応して、100Mイーサ受信処理部111
〜11n、100Mイーサ送信処理部121〜12n、
送信バッファ131〜13n、100Mイーサ送受信部
141〜14nが設けられている。100Mイーサ受信
処理部111〜11n及び100Mイーサ送信処理部1
21〜12nは共有バス19によって互いに接続されて
いる。また、アップリンクポートであるギガビットLA
NポートのギガビットLANインタフェース部には、図
8と同様に、ギガビットLAN送信処理部15、ギガビ
ットLAN受信処理部16、ギガビットLAN送信バッ
ファ17、ギガビットLAN送受信部18が設けられて
おり、ギガビットLAN送信処理部15は共有バス19
に接続されている。
【0030】図8と異なるのは、ギガビットLAN受信
処理部16に付随させてギガビットLAN受信バッファ
20が設けられている。そして、このギガビットLAN
受信処理部16は共有バス19には接続されず、ギガビ
ットLAN受信処理部16から各100Mイーサ送信処
理部121〜12nへデータ転送信号線211〜21n
が設けられている。
【0031】ギガビットLAN受信処理部16では、フ
レームを受信したらそのデータをギガビットLAN受信
バッファ20に格納し、そのフレームがどのポート宛て
であるかを判定するようになっている。そして、該当す
る宛先ポートの100Mイーサ送信処理部121〜12
nに対してデータ転送信号線211〜21nを介してデ
ータを転送し、このとき、データは伝送速度100Mb
psに変換して転送するようになっている。
【0032】また、本発明における100Mイーサ送信
処理部121〜12n内の構成は、図2に示されるよう
に、共有バス受信部31、フレーム送信調停部32、バ
ッファ制御部33、フレーム送信部34、ギガビットL
ANデータ受信部35からなり、図7の構成にギガビッ
トLANデータ受信部35が追加されている。フレーム
送信調停部32は、共有バスチャネル受信部31によっ
て取り出された自ポート宛てのチャネルデータと、ギガ
ビットLANデータ受信部35で受けとったデータと、
送信バッファ13上の送信待ちのデータの中から1つの
データを選び、フレーム送信部34を介して送信し、自
ポート宛てのデータで直ぐに送信できないデータはいっ
たん送信バッファ13に格納するようになっている。
【0033】本発明の要点は、アップリンクポートから
の受信データを共有バスに送らず、アップリンクの受信
処理部において宛先判定と伝送速度変換とを行った後、
そのデータを共有バスとは別の信号線で宛先の普通速ポ
ートの送信処理部に送るようにしたことにある。
【0034】これにより、アップリンクポートからの受
信データは共有バスを通らなくなり、共有バスの伝送容
量はアップリンクポートがない場合と同じになる。従っ
て、共有バスインタフェース部にはアップリンクポート
がない場合と同じ性能の回路が使用でき、高性能化の必
要がない。一方、普通速ポートの送信処理部には、共有
バスからのデータとアップリンクポートからのデータと
を選択して取り込む回路が必要となるが、アップリンク
ポートのインタフェース部にて伝送速度変換を行ってい
るので、送信処理部に要求される性能アップ分は僅かで
ある。例えば、100Mイーサポートが16個に対しギ
ガビットLANポートを1個設ける場合、従来技術では
2.6Gbpsの処理性能が必要だったが、本発明では
1.7Gbpsの処理性能があればよい。送信バッファ
へのデータ転送回路についても同様の処理性能があれば
よい。
【0035】次に、他の実施形態を説明する。
【0036】図1の形態は、ギガビットLAN受信処理
部16から各100Mイーサ送信処理部121〜12n
に対して個別にデータ転送信号線211〜21nを設け
たものであったが、信号線を共有バス19とは別の共有
バスとし、この共有バスを時分割使用する方式もある。
即ち、図3に示されるように、ギガビットLAN受信処
理部16及び各100Mイーサ送信処理部121〜12
nが共有バス22に接続されている。他の構成は図1と
同じである。
【0037】図4に共有バス22のチャネル分割の例を
示す。ギガビットLANポートから各100Mイーサポ
ートまでの受信データ転送用チャネルが固定的に割り当
てられている。
【0038】ギガビットLAN受信処理部16では、フ
レームの宛先を判定したら、該当するチャネルにデータ
を書き込む。各100Mイーサ送信処理部121〜12
nは、それぞれ自チャネルのデータを読み出して送信す
る。
【0039】この形態では、共有バス22を使用するこ
とにより、ギガビットLAN受信処理部16から各10
0Mイーサ送信処理部121〜12nへの信号線の本数
を大幅に減らすことができる。
【0040】
【発明の効果】本発明は次の如き優れた効果を発揮す
る。
【0041】(1)共有バスの伝送容量や送信バッファ
へのデータ転送容量を増大させることなくアップリンク
ポートを設けることができる。
【0042】(2)従来構成に比べて、同一の共有バス
容量で、より多くのポートを設けることができ、より大
規模なスイッチングハブが実現できる。
【0043】(3)共有バスインタフェース部回路、送
信バッファ及びその制御回路のハードウェア量やLSI
ピン数を少なくしたり、より動作の低速なLSIやメモ
リを使用することができ、より低コストなスイッチング
ハブが実現できる。
【図面の簡単な説明】
【図1】本発明の一実施形態を示すスイッチングハブの
内部構成図である。
【図2】図1のスイッチングハブの100Mイーサ送信
処理部の構成図である。
【図3】本発明の一実施形態を示すスイッチングハブの
内部構成図である。
【図4】図3のスイッチングハブにおけるアップリンク
用の共有バスを時分割使用するためのチャネル分割図で
ある。
【図5】従来のスイッチングハブの内部構成図である。
【図6】従来のスイッチングハブにおける共有バスを時
分割使用するためのチャネル分割図である。
【図7】従来のスイッチングハブの100Mイーサ送信
処理部の構成図である。
【図8】従来技術によるアップリンク付きスイッチング
ハブの内部構成図である。
【図9】図8のスイッチングハブにおける共有バスを時
分割使用するためのチャネル分割図である。
【符号の説明】
111〜11n 100Mイーサ受信処理部(普通速ポ
ートの受信処理部) 121〜12n 100Mイーサ送信処理部(普通速ポ
ートの送信処理部) 131〜13n 送信バッファ 15 ギガビットLAN送信処理部(アップリンクポー
トの送信処理部) 16 ギガビットLAN受信処理部(アップリンクポー
トの受信処理部) 19 共有バス 22 共有バス 211〜21n データ転送信号線

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 所定伝送速度のネットワークに接続され
    る複数のポート(普通速ポート)とそれより高い伝送速
    度のネットワークに接続される1つのポート(アップリ
    ンクポート)とを有し、各ポート間で相互にデータ転送
    を行うアップリンク付きスイッチングハブにおいて、各
    普通速ポートの送信処理部及び受信処理部を共有バスに
    より相互接続すると共にこの共有バスにアップリンクポ
    ートの送信処理部を接続し、アップリンクポートの受信
    処理部を上記共有バスとは別の信号線により各普通速ポ
    ートの送信処理部に接続し、各普通速ポートの受信デー
    タはその受信処理部から各普通速ポートの送信処理部及
    びアップリンクポートの送信処理部へ上記共有バスを時
    分割使用して転送し、アップリンクポートの受信データ
    はその受信処理部から普通速ポートの送信処理部へ上記
    信号線を介して普通速ポートの伝送速度で転送すること
    を特徴とするアップリンク付きスイッチングハブ。
  2. 【請求項2】 上記普通速ポートの送信処理部は、上記
    共有バスから自ポート宛ての転送データを取り出す共有
    バス側回路と、上記信号線から自ポート宛ての転送デー
    タを取り出すアップリンク側回路と、送信するデータを
    一時格納する送信バッファと、これらの読取データ・格
    納データから送信するデータを選択する調停部とを備え
    ることを特徴とする請求項1記載のアップリンク付きス
    イッチングハブ。
  3. 【請求項3】 上記信号線を上記共有バスとは別の共有
    バスとし、この共有バスを時分割使用することを特徴と
    する請求項1記載のアップリンク付きスイッチングハ
    ブ。
JP23697496A 1996-09-06 1996-09-06 アップリンク付きスイッチングハブ Pending JPH1084368A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23697496A JPH1084368A (ja) 1996-09-06 1996-09-06 アップリンク付きスイッチングハブ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23697496A JPH1084368A (ja) 1996-09-06 1996-09-06 アップリンク付きスイッチングハブ

Publications (1)

Publication Number Publication Date
JPH1084368A true JPH1084368A (ja) 1998-03-31

Family

ID=17008529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23697496A Pending JPH1084368A (ja) 1996-09-06 1996-09-06 アップリンク付きスイッチングハブ

Country Status (1)

Country Link
JP (1) JPH1084368A (ja)

Similar Documents

Publication Publication Date Title
US5502719A (en) Path allocation system and method having double link list queues implemented with a digital signal processor (DSP) for a high performance fiber optic switch
US5519695A (en) Switch element for fiber channel networks
US5610745A (en) Method and apparatus for tracking buffer availability
EP1454440B1 (en) Method and apparatus for providing optimized high speed link utilization
JPH02151151A (ja) 交換システム
US6697362B1 (en) Distributed switch memory architecture
JPH0392048A (ja) パケット伝送用交換器
US7535898B2 (en) Distributed switch memory architecture
US4672604A (en) Time slot polling arrangement for multiple stage time division switch
US7130301B2 (en) Self-route expandable multi-memory packet switch with distributed scheduling means
US6470021B1 (en) Computer network switch with parallel access shared memory architecture
US20050238064A1 (en) Apparatus and method for connecting fibre channel devices via bypass buffers
US6728251B1 (en) Switching apparatus comprising a centralized switch core and at least one SCAL element(s) for the attachment of various protocol adapters
US20020146034A1 (en) Self-route multi-memory expandable packet switch with overflow processing means
GB2397966A (en) High-speed switch architecture
US4530089A (en) Telecommunications digital switchblock utilizing control switch state maps
US7142515B2 (en) Expandable self-route multi-memory packet switch with a configurable multicast mechanism
US5039986A (en) High speed dynamic allocator for various length time slots
JPH1084368A (ja) アップリンク付きスイッチングハブ
US6618376B2 (en) ATM utopia bus snooper switch
US6931020B1 (en) Method and device for switching a plurality of packet-oriented signals
JP3069528B2 (ja) Atmスイッチ
US7130302B2 (en) Self-route expandable multi-memory packet switch
KR100284004B1 (ko) 수요밀집형 광가입자 전송장치에 있어서의 호스트 디지털 터미널
JPS6372293A (ja) 分散形交換システム