CN116862756B - 行数据处理方法、行缓存器、电子设备及存储介质 - Google Patents

Abstract

本发明公开了一种行数据处理方法、行缓存器、电子设备及存储介质。该方法包括：响应于输入控制信号为低电平的情况，接收通过串行输入的图像的行数据；根据预设存储规则对行数据进行存储处理，将行数据写入静态随机存储器中；响应于行数据输出指令从静态随机存储器中读取缓存在同一缓存地址下的所有行数据；将读取的行数据缓存至一个寄存器组得到行缓存数据；根据建立的行缓存器的输出端口和寄存器组的映射关系，对行缓存数据进行输出顺序还原处理和边缘拓展处理，得到待输出行数据；其中边缘拓展处理包括复制拓展模式和对称拓展模式；响应于重复输出控制信号为高电平的情况将当前行的待输出行数据重复输出。提高了行缓存器的兼容性和普适性。

Description

行数据处理方法、行缓存器、电子设备及存储介质

技术领域

本发明涉及集成电路中数据缓存技术领域，尤其是一种行数据处理方法、行缓存器、电子设备及存储介质。

背景技术

数字图像处理领域会涉及较多复杂的计算，例如卷积、图像缩放等等。进行卷积、图像缩放时需要同时使用图像的多行数据。但是图像数据一般都是串行输入，如果需要同时使用多行数据，就需要对串行输入的数据进行缓存。目前，通常通过使用行缓存器来处理串行输入数据，进而得到并行的多行数据。

相关技术中，并没有通用的行缓存器标准。因此，在不同的数字图像处理应用场景下，所使用的行缓存器在设计上存在一定的差异，也就是说一些设计好的行缓存器仅能适用于特定的应用场景中，且功能较为单一，行缓存器的兼容性和普适性较差。

发明内容

以下是对本文详细描述的主题的概述。

本发明实施例提供了一种行数据处理方法、行缓存器、电子设备及存储介质，能够丰富行缓存器的功能，使行缓存器实现边缘拓展功能和数据重复输出功能，从而提高行缓存器的兼容性和普适性。

第一方面，本发明实施例提供了一种行数据处理方法，应用于行缓存器，所述行数据处理方法包括：

响应于输入控制信号为低电平的情况，接收通过串行输入的图像的行数据；

根据预设存储规则对所述行数据进行存储处理，将所述行数据写入静态随机存储器中；

响应于行数据输出指令，从所述静态随机存储器中读取缓存在同一缓存地址下的所有行数据；

将读取的所述行数据缓存至一个寄存器组，得到行缓存数据；

根据建立的所述行缓存器的输出端口和寄存器组的映射关系，对所述行缓存数据进行输出顺序还原处理和边缘拓展处理，得到待输出行数据；其中，所述边缘拓展处理包括复制拓展模式和对称拓展模式；

响应于重复输出控制信号为高电平的情况，将当前行的所述待输出行数据重复输出。

根据本发明的一些实施例，所述方法还包括：响应于所述输入控制信号为高电平的情况，不接收通过串行输入的图像的所述行数据。

第二方面，本发明实施例提供了一种行缓存器，包括：数据接收模块、数据读写模块、数据输出模块、静态随机存储器和寄存器组；

其中，所述数据接收模块，用于响应于输入控制信号为低电平的情况，接收通过串行输入的图像的行数据；

所述数据读写模块，用于根据预设存储规则对所述行数据进行存储处理，将所述行数据写入静态随机存储器中；响应于行数据输出指令，从所述静态随机存储器中读取缓存在同一缓存地址下的所有行数据；

所述数据输出模块，用于将读取的所述行数据缓存至一个寄存器组，得到行缓存数据；根据建立的所述行缓存器的输出端口和寄存器组的映射关系，对所述行缓存数据进行输出顺序还原处理和边缘拓展处理，得到待输出行数据；其中，所述边缘拓展处理包括复制拓展模式和对称拓展模式；响应于重复输出控制信号为高电平的情况，将当前行的所述待输出行数据重复输出。

第三方面，本发明实施例提供了一种电子设备，包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如第一方面实施例任意一项所述的行数据处理方法。

第四方面，本发明实施例提供了一种计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令用于被计算机执行时实现如第一方面实施例任意一项所述的行数据处理方法。

本发明实施例包括：在数字图像处理的数据处理过程中，行缓存器响应于输入控制信号为低电平的情况，接收通过串行输入的图像的行数据之后；首先，根据预设存储规则对行数据进行存储处理，将行数据写入静态随机存储器中；接着，响应于行数据输出指令，从静态随机存储器中读取缓存在同一缓存地址下的所有行数据，将读取的行数据缓存至一个寄存器组，得到行缓存数据；而后，根据建立的行缓存器的输出端口和寄存器组的映射关系，对行缓存数据进行输出顺序还原处理和边缘拓展处理，得到待输出行数据；其中，边缘拓展处理包括复制拓展模式和对称拓展模式；最后，响应于重复输出控制信号为高电平的情况，将当前行的待输出行数据重复输出，从而实现了数据重复输出功能和边缘拓展功能。在数字图像处理领域，边缘拓展功能和数据重复输出功能被广泛使用，因此，兼具了边缘拓展功能和数据重复输出功能的行缓存器能够应用于更广泛的不同的场景中，行缓存器的兼容性和普适性更佳。即是说，本发明实施例的方案能够丰富行缓存器的功能，使行缓存器实现边缘拓展功能和数据重复输出功能，从而提高行缓存器的兼容性和普适性。

发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书以及附图中所特别指出的结构来实现和获得。

附图说明

图1是本发明一个实施例提供的用于执行行数据处理方法的行缓存器的结构示意图；

图2是本发明一个实施例提供的行数据处理方法的流程示意图；

图3是本发明一个实施例提供的将行数据写入存储单元的示意图；

图4a是本发明一个实施例提供的静态随机存储器的结构示意图；

图4b是本发明另一个实施例提供的静态随机存储器的结构示意图；

图5是图2中步骤S150的具体流程示意图；

图6是本发明一个实施例提供的对行缓存数据进行输出顺序还原处理的示意图；

图7是本发明一个实施例提供的采用复制拓展模式的情况下边缘拓展处理的示意图；

图8是本发明一个实施例提供的对称拓展模式的情况下边缘拓展处理的示意图；

图9是本发明一个实施例提供的行缓存器重复输出数据的时序示意图；

图10是本发明一个实施例提供的电子设备的硬件结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。

需要说明的是，在本发明的描述中虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于流程图中的顺序执行所示出或描述的步骤。在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个及两个以上。描述到“第一”、“第二”只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本发明实施例的目的，不是旨在限制本发明。

首先，对本发明中涉及的若干名词进行解释：

静态随机存储器（Static Random-Access Memory，SRAM），是常见的系统内存。SRAM的数据不需要刷新过程，在上电期间，数据不会丢失。SRAM的成本较高。

先进先出（First Input First Output，FIFO)：一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。

数字图像处理领域会涉及到很多的复杂的计算，例如插值、滤波、卷积、图像缩放等。这些计算对输入数据的结构有着不同的要求，其中，插值、图像缩放需要同时使用图像的多行数据；但是图像数据一般都是串行输入，如果需要同时使用多行数据，就需要对串行输入的数据进行缓存，目前最有效的方法就是使用行缓存器来处理串行输入数据，进而得到并行的多行数据。现有的行缓存器并没有一个通用的标准，不同的应用场景下，行缓存器的设计存在着一定的差异，无法达到完全一致。此外，为了满足快速、高效的要求，很多情况下会使用FIFO或者双口静态随机存储器(SRAM)来达到读数据、写数据同时进行的目的，这会消耗更多的硬件资源。现有的行缓存器几乎都不能实现边缘拓展功能、重复输出数据的功能，而这两种功能在数字图像处理领域有着广泛的使用，并且这两种功能都是需要行缓存器来配合实现的，这意味着行缓存器和这两种功能的实现需要分开设计，增加了设计的难度和复杂性。

基于此，本发明提供了一种并行数据处理方法、行缓存器、电子设备及计算机可读存储介质，在数字图像处理的数据处理过程中，行缓存器响应于输入控制信号为低电平的情况，接收通过串行输入的图像的行数据之后；首先，根据预设存储规则对行数据进行存储处理，将行数据写入静态随机存储器中；接着，响应于行数据输出指令，从静态随机存储器中读取缓存在同一缓存地址下的所有行数据，将读取的行数据缓存至一个寄存器组，得到行缓存数据；而后，根据建立的行缓存器的输出端口和寄存器组的映射关系，对行缓存数据进行输出顺序还原处理和边缘拓展处理，得到待输出行数据；其中，边缘拓展处理包括复制拓展模式和对称拓展模式；最后，响应于重复输出控制信号为高电平的情况，将当前行的待输出行数据重复输出，从而实现了数据重复输出功能和边缘拓展功能。在数字图像处理领域，边缘拓展功能和数据重复输出功能被广泛使用，因此，兼具了边缘拓展功能和数据重复输出功能的行缓存器能够应用于更广泛的不同的场景中，行缓存器的兼容性和普适性更佳。因此，本发明实施例的方案能够丰富行缓存器的功能，使行缓存器实现边缘拓展功能和数据重复输出功能，从而提高行缓存器的兼容性和普适性。

下面结合附图，对本发明实施例作进一步阐述。

一方面，如图1所示，该行缓存器100包括：数据接收模块110、数据读写模块120、数据输出模块130、静态随机存储器140和寄存器组150。其中，数据读写模块120分别与数据接收模块110、数据输出模块130、静态随机存储器140电连接，数据输出模块130与寄存器组150电连接。

其中，数据接收模块110，用于响应于输入控制信号为低电平的情况，接收通过串行输入的图像的行数据。

数据读写模块120，用于根据预设存储规则和行数据在原始图像中的行位置信息进行存储处理，将行数据写入静态随机存储器140中；响应于行数据输出指令，从静态随机存储器中读取缓存在同一缓存地址下的所有行数据。接着将读取的行数据发送给数据输出模块130，以便于数据输出模块130对读取的行数据进行进一步处理。

数据输出模块130，用于将读取的行数据缓存至一个寄存器组150，得到行缓存数据；根据建立的行缓存器100的输出端口和寄存器组150的映射关系，对行缓存数据进行输出顺序还原处理和边缘拓展处理，得到待输出行数据；其中，边缘拓展处理包括复制拓展模式和对称拓展模式；响应于重复输出控制信号为高电平的情况，将当前行的待输出行数据重复输出。

具体地，本申请中使用的静态随机存储器为单口SRAM。单口SRAM的面积相比于常使用的双口SRAM，面积较小，成本更低；本发明实施例的行缓存器通过使用面积更小的单口SRAM，降低了硬件成本。

在一些实施例中，数据接收模块110响应于输入控制信号为高电平的情况，不接收通过串行输入的图像的行数据，以确保行缓存器中存储的数据不会被刷新掉。

在一些实施例中，数据输出模块130响应于重复输出控制信号为低电平的情况，按顺序输出下一行的待输出行数据，实现数据单次输出。如此，通过重复输出控制信号控制了单个行数据的输出次数，可以单次输出，也可以多次重复输出。

在一实施例中，在行缓存器100的端口上增加两个信号：重复输出控制信号（repeat信号）、输入控制信号（hold信号）。通过外部控制这两个信号来实现重复输出任意次数据。在输出当前行时，外部拉高repeat信号则行缓存器下一行输出的还是当前行的数据；在输出当前行时，外部拉高hold信号则下一行的输入数据行缓存器不会接收下来，以确保行缓存器中存储的数据不会被刷新掉。

根据本发明实施例提供的行缓存器100，在数字图像处理的数据处理过程中，行缓存器100中，数据接收模块110响应于输入控制信号为低电平的情况，接收通过串行输入的图像的行数据之后；首先，数据读写模块120根据预设存储规则对行数据进行存储处理，将行数据写入静态随机存储器中；接着，数据读写模块120响应于行数据输出指令，从静态随机存储器中读取缓存在同一缓存地址下的所有行数据；而后，数据输出模块130将读取的行数据缓存至一个寄存器组，得到行缓存数据；根据建立的行缓存器的输出端口和寄存器组的映射关系，对行缓存数据进行输出顺序还原处理和边缘拓展处理，得到待输出行数据；其中，边缘拓展处理包括复制拓展模式和对称拓展模式；最后，数据输出模块130响应于重复输出控制信号为高电平的情况，将当前行的待输出行数据重复输出，从而实现了数据重复输出功能和边缘拓展功能。在数字图像处理领域，边缘拓展功能和数据重复输出功能被广泛使用，因此，兼具了边缘拓展功能和数据重复输出功能的行缓存器能够应用于更广泛的不同的场景中，行缓存器100的兼容性和普适性更佳。本发明实施例的行缓存器100的功能丰富，能够实现边缘拓展功能和数据重复输出功能，具有较高的兼容性和普适性。

综上所述，本发明实施例提供的行缓存器具有通用性，能够不经过任何的修改，就能够直接使用于绝大多数需要行缓存的场景，且使用行缓存器的行数量可以是任意的非零正整数。此外，本发明实施例提供的行缓存器除了实现行缓存功能外，还实现了边缘拓展功能，且提供了两种拓展模式可供选择，并且还具备数据重复输出功能。本发明在通用型的行缓存器的基础上增加了多种功能，本申请实施例的行缓存器的普适性、功能性、兼容性得到了极大的提高。

本领域技术人员可以理解的是，图中示出的系统结构并不构成对本发明实施例的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。

以上所描述的系统实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

本领域技术人员可以理解的是，本发明实施例描述的系统架构以及应用场景是为了更加清楚的说明本发明实施例的技术方案，并不构成对于本发明实施例提供的技术方案的限定，本领域技术人员可知，随着系统架构的演变和新应用场景的出现，本发明实施例提供的技术方案对于类似的技术问题，同样适用。

基于上述系统结构，下面提出本发明的行数据处理方法的各个实施例。

另一方面，如图2所示，行数据处理方法应用于如图1所示的行缓存器。行数据处理方法包括但不限于有步骤S110至步骤S160。

步骤S110：响应于输入控制信号为低电平的情况，接收通过串行输入的图像的行数据。

本步骤中，在外部的输入控制信号为低电平的情况下，行缓存器的数据接收模块接收通过串行输入的图像的行数据；能够实现数据输入控制。

具体地，行缓存器每次在接收完一个行数据时，会检测输入控制信号是否被拉高，如果输入控制信号被拉高为高电平，行缓存器则不会接收下一行数据，以确保存储单元里的行缓存数据不会被刷新，否则行缓存器会继续接收下一行数据。

步骤S120：根据预设存储规则对行数据进行存储处理，将行数据写入静态随机存储器中。

步骤S130：响应于行数据输出指令，从静态随机存储器中读取缓存在同一缓存地址下的所有行数据。

步骤S140：将读取的行数据缓存至一个寄存器组，得到行缓存数据。

步骤S150：根据建立的行缓存器的输出端口和寄存器组的映射关系，对行缓存数据进行输出顺序还原处理和边缘拓展处理，得到待输出行数据；其中，边缘拓展处理包括复制拓展模式和对称拓展模式。

步骤S160：响应于重复输出控制信号为高电平的情况，将当前行的待输出行数据重复输出。

通过步骤S110至步骤S160，在数字图像处理的数据处理过程中，行缓存器响应于输入控制信号为低电平的情况，接收通过串行输入的图像的行数据之后；首先，根据预设存储规则对行数据进行存储处理，将行数据写入静态随机存储器中；接着，响应于行数据输出指令，从静态随机存储器中读取缓存在同一缓存地址下的所有行数据，将读取的行数据缓存至一个寄存器组，得到行缓存数据；而后，根据建立的行缓存器的输出端口和寄存器组的映射关系，对行缓存数据进行输出顺序还原处理和边缘拓展处理，得到待输出行数据；其中，边缘拓展处理包括复制拓展模式和对称拓展模式；最后，响应于重复输出控制信号为高电平的情况，将当前行的待输出行数据重复输出，从而实现了数据重复输出功能和边缘拓展功能。在数字图像处理领域，边缘拓展功能和数据重复输出功能被广泛使用，因此，兼具了边缘拓展功能和数据重复输出功能的行缓存器能够应用于更广泛的不同的场景中，行缓存器的兼容性和普适性更佳。因此，本发明实施例的方案能够丰富行缓存器的功能，使行缓存器实现边缘拓展功能和数据重复输出功能，从而提高行缓存器的兼容性和普适性。

根据本发明的一些实施例，步骤S120：“根据预设存储规则对行数据进行存储处理，将行数据写入静态随机存储器中”包括：静态随机存储器包括多个候选存储单元，该步骤包括：获取静态随机存储器的候选存储单元数量；在零与候选存储单元数量确定的数值范围内进行步进量为1的循环计数处理，得到计数值；其中，在循环计数处理中，每完成一次数据写入后则根据步进量更新计数值，在计数值等于候选存储单元数量的情况下，下一次计数时从零开始重新计数；接着根据计数值确定目标存储单元；将行数据写入目标存储单元。

举一示例，结合图3，对步骤S120进行进一步说明：在行缓存器中，接收到第0行数据L0，则确定目标存储单元为存储单元0，将位于行数据L0写入存储单元0；接收到第一行数据L1，则确定目标存储单元为存储单元1，将第一行数据L1写入存储单元1；接收到第二行数据L2，则确定目标存储单元为存储单元2，将第二行数据L2写入存储单元2；以此类推，将第n行数据Ln写入存储单元n；将第n+1行数据Ln+1写入存储单元1；将第n+2行的行数据Ln+2写入存储单元2；将第2n行的行数据写入存储单元n。按照上述的预设存储规则将处理接收到的行数据，直至将所有行数据全部写入静态随机存储器中。

举一示例，对数据读写模块进行的数据读写处理进行进一步说明如下：

数据读写模块的内部配置有一个计数器CUR_BUF，数据读写模块在接收到行数据后，会根据计数器CUR_BUF的值将行数据写入到对应的存储单元中，例如，CUR_BUF = 2，CUR_BUF的值指示了目标存储单元为存储单元2，则将行数据写入到存储单元2中。计数器CUR_BUF会在0~N范围内循环计数，步进为1，其中N(正整数)是行缓存器的存储单元数量。在外部需要取行缓冲器中的数据时，数据读写模块会将所有存储单元里同一个存储地址中的数据同时读取出来，并将这些数据并行输出给数据输出模块。

在一实施例中，本发明提供了两种静态随机存储器的结构，其中一种结构如图4a所示，静态随机存储器中包括K个存储单元，K为正整数；则在使用时，行缓存器输出K行，使用K个存储单元。该结构占用了一定的硬件资源但可以缓存更多的数据，能将行缓存器输出的K行数据完整的缓存在存储单元中。另一种结构如图4b所示，静态随机存储器中包括K-1个存储单元；则在使用K个存储单元行缓存器输出K行，使用K-1个存储单元，K为正整数。该结构虽然不能完整地缓存行缓存器需要输出的K行数据，但能够减少存储单元的总面积，节省硬件资源。需要说明的是，为了保障行数据的正确输出，需要在数据读写模块中设置同步FIFO模块。可以理解的是，本领域技术人员可以对实际需求选择行缓存器中静态随机存储器的结构，本申请对此不作具体的限制。

根据本发明的一些实施例，对步骤S130：“响应于行数据输出指令，从静态随机存储器中读取缓存在同一缓存地址下的所有行数据”进行进一步说明。通过步骤S120，数据读写模块将接收的行数据写入到对应的存储单元中，而当需要读取行数据进行计算时，则也由数据读写模块读取所有存储单元里的缓存数据。具体地，数据接收模块响应于行数据输出指令，同时给所有存储单元发送读请求，一次读取出所有存储单元中同一个地址的行数据，并将这些数据并行输出给数据输出模块，以进行进一步处理。

根据本发明的一些实施例，对步骤S140：“将读取的行数据缓存至一个寄存器组，得到行缓存数据”进行进一步说明。通过步骤S140，数据输出模块会接收到由数据读写模块读取并发送过来的行数据，数据输出模块会将这些数据缓存至一个寄存器组，得到行缓存数据。可以理解的是，将输入至数据输出模块的行数据缓存至寄存器组，有利于后续将输入的行数据的顺序还原为输入到行缓存器时的原始顺序，以及在开启边缘拓展功能时，有利于数据输出模块根据对应的拓展模式对数据进行边缘拓展。

根据本发明的一些实施例，结合图5，步骤S150包括但不限于有步骤S210至步骤S230。

步骤S210：确定当前行缓存器的输出端口和寄存器组的映射关系；

步骤S220：根据映射关系对行缓存数据进行排序处理，将行缓存数据的顺序还原为输入至行缓存器时的初始顺序，得到有序的行缓存数据；

步骤S230：在边缘拓展处理开启的情况下，对有序的行缓存数据进行边缘拓展处理，得到待输出行数据。

通过步骤S210至步骤S230，将读取到的无序的行缓存数据的顺序还原为输入到行缓存器时的初始顺序，以及在开启边缘拓展功能时，对有序的行缓存数据进行边缘拓展处理，得到待输出行数据。数据输出模块能够需要根据对应的拓展模式对输出的行缓存数据的边缘数据进行边缘拓展，自动补充行缓存器的输出数据，使得行缓存器的输出数据更加完整，完整的边缘数据可以让图像处理取得更好的边缘效果。

举一示例，结合图6，以3行的行缓存器为例和寄存器组为例，说明行缓存器的输出端口和寄存器组的映射关系，由图6可以推理出n行的行缓存器的输出端口和寄存器组的映射关系为：行缓存器输出[i]=输入行[X[i]]，其中i=0、1、…、n-1，其中n为行缓存器的行数，i表示行缓存器的输出端口，例如i=0，即行缓存器输出[0]表示行缓存器的输出端口0的输出；X[i]表示一个数组变量，例如i=0，即表示X[0]这个变量。

在初始化建立映射关系的过程中，对X[i]进行赋值：令X[i]=i；n行的行缓存器的输出端口和寄存器组的第一映射关系为：行缓存器输出[i]=输入行[X[i]]，其中i=0、1、…、n-1；之后在每输出完一行数据后，更新一遍X[i]的值：如果i=n-1，则X[i]=X[0]，否则X[i]=X[i+1]（需要说明的是，此处的X[i+1]指的是初始化时的X[i+1]，X[i+1]的初始化赋值为：i+1）。

具体地，结合图6，进一步说明数据输出模块所进行的输出顺序还原处理、映射关系更新处理。

数据输出模块进行第一次输出：

初始时，输入行[0]上是第0行数据，输入行[1]上是第1行数据，输入行[2]上是第2行数据，因此初始化赋值时，输入行[X[i]]=i，其中i=0、1、2；即X[0]=0，X[1]=1，X[2]=2；

又因为n行的行缓存器的输出端口和寄存器组的映射关系为：行缓存器输出[i]=输入行[X[i]]，其中i=0、1、……、n-1；所以，3行的行缓存器的输出端口和寄存器组的第一映射关系具体过程是：

i=0，X[0]=0，行缓存器输出[0]=输入行[X[0]]=输入行[0]；

i=1，X[1]=1，行缓存器输出[1]=输入行[X[1]]=输入行[1]；

i=2，X[2]=2，行缓存器输出[2]=输入行[X[2]]=输入行[2]；

即得到：行缓存器输出[0]=输入行[0]，行缓存器输出[1]=输入行[1]，行缓存器输出[2]=输入行[2]。

数据输出模块基于映射关系完成第一次输出后，进行第二次输出：

由于输入行[0]上是第3行数据，输入行[1]上是第1行数据，输入行[2]上是第2行数据，因此重新赋值：X[0]=1，X[1]=2，X[2]=0，即行缓存器输出[0]=输入行[1]，行缓存器输出[1]=输入行[2]，行缓存器输出[2]=输入行[0]。

需要说明的是，更新当前的映射关系得到新的映射关系具体过程是：

更新前：X[0]=1，X[1]=2，X[2]=0；

i=0，更新的X[0]=更新前的X[1]=1，则行缓存器输出[0]=输入行[X[0]]=输入行[1]；

i=1，更新的X[1]=更新前的X[2]=2，则行缓存器输出[1]=输入行[X[1]]=输入行[2]；

i=2，更新的X[2]=0，则行缓存器输出[2]=输入行[X[2]]=输入行[0]。

数据输出模块基于第二映射关系完成第二次输出后，进行第三次输出：

由于输入行[0]上是第3行数据，输入行[1]上是第4行数据，输入行[2]上是第2行数据，因此重新赋值：X[0]=2，X[1]=0，X[2]=1，即行缓存器输出[0]=输入行[2]，行缓存器输出[1]=输入行[0]，行缓存器输出[2]=输入行[1]。

需要说明的是，更新得到新的映射关系的具体过程是：

更新前：X[0]=1，X[1]=2，X[2]=0；

i=0，更新的X[0]=更新前的X[1]=2；行缓存器输出[0]=输入行[X[0]]=输入行[2]；

i=1，更新的X[1]=更新前的X[2]=0；行缓存器输出[1]=输入行[X[1]]=输入行[0]；

i=2，更新的X[2]=更新前的X[0]=1；行缓存器输出[2]=输入行[X[2]]=输入行[1]。

数据输出模块基于更新的映射关系完成第三次输出后，进行第二次输出：

由于输入行[0]上是第3行数据，输入行[1]上是第4行数据，输入行[2]上是第5行数据，因此重新赋值：X[0]=0，X[1]=1，X[2]=2，即行缓存器输出[0]=输入行[0]，行缓存器输出[1]=输入行[1]，行缓存器输出[2]=输入行[2]。

需要说明的是，更新得到新的映射关系的具体过程是：

更新前：X[0]=2，X[1]=0，X[2]=1；

i=0，更新的X[0]=更新前的X[1]=0；行缓存器输出[0]=输入行[X[0]]=输入行[0]；

i=1，更新的X[1]=更新前的X[2]=1；行缓存器输出[1]=输入行[X[1]]=输入行[1]；

i=2，更新的X[2]=更新前的X[0]=2；行缓存器输出[2]=输入行[X[2]]=输入行[2]。

数据输出模块只需要根据上述关系在每行数据输出完后更新一遍映射关系即可实现还原数据原始顺序的目的。

根据本发明的一些实施例，结合图7和图8，步骤S230：“在边缘拓展处理开启的情况下，对有序的行缓存数据进行边缘拓展处理，得到待输出行数据”包括但不限于有以下步骤：

首先，从有序的行缓存数据中确定图像边缘行数据；图像边缘行数据指的是位于原始图像的首行或尾行的行数据；

接着，在边缘拓展处理采用复制拓展模式的情况下，对图像边缘行数据进行第一复制处理，得到第一复制数据；将第一复制数据填充至下一个行缓存器输出端，得到待输出行数据；

或者，在边缘拓展处理采用对称拓展模式的情况下，以图像边缘行数据为对称轴，对与图像边缘行数据相邻的行数据进行第二复制处理，得到第二复制数据；将第二复制数据填充至下一个行缓存器输出端，得到待输出行数据。

即是说，本发明实施例提供的行缓存器能够实现边缘拓展功能，边缘拓展功能是数字图像处理领域中常用的功能，则具备了边缘拓展功能的行缓存器能够适用于更多的应用场景，行缓存器的兼容性和普适性提高。另外，边缘拓展功能是否启用也是可选择的，进一步增强了行缓存器的兼容性。

需要说明的是，本发明提供的边缘拓展功能，可以在行缓存器输出图像边缘数据时，自动补充行缓存器的输出数据，使得行缓存器的输出数据更加完整，完整的边缘数据可以让图像处理取得更好的边缘效果。参见图7，如果开启了边缘拓展，则输出端口和寄存器组的映射关系会存在一些变化，但依旧是有规律的，只需要在进行拓展的地方进行数据复制处理即可，由图7可知，在采用复制拓展模式的情况下，进行边缘拓展处理时需要将图像的边缘行数据复制并填充至对应的行缓存器输出上；在采用对称拓展模式的情况下，进行边缘拓展处理时需要以图像边缘行作为对称轴，对行缓存器的输出进行填充。数据输出模块在完成排序操作和边缘拓展之后，就会将处理后的数据输出到行缓存器的外部。

需要说明的是，使用者可以根据实际使用场景来决定使用复制拓展模式或对称拓展模式。例如，在输入图像数据属于RGB类型的情况下，一般选择复制拓展模式；在输入图像数据属于Bayer类型的情况下，一般选择对称拓展模式。因此，本发明对使用的拓展模式、使用的场景不做具体的限定。

在一实施例中，步骤S150中的输出顺序还原处理和边缘拓展处理均完成后，数据输出模块会将处理好的数据输出到行缓存器外部。

根据本发明的一些实施例，一行数据包括多个像素数据，则步骤S110中：“接收通过串行输入的图像的行数据”之后，行数据处理方法还包括但不限于有步骤S310至步骤S340。

步骤S310：在连续接收行数据的两个像素数据的情况下，按照接收先后顺序将两个像素数据依次确定为第一待拼接数据和第二待拼接数据；

步骤S320：在接收到行数据的最后一个像素数据，且仅剩最后一个像素数据未拼接的情况下，将最后一个像素数据确定为第一待拼接数据；将最后一个像素数据复制得到第二待拼接数据；

步骤S330：每确定一对第一待拼接数据和第二待拼接数据，对第一待拼接数据和第二待拼接数据进行一次数据拼接处理，得到组合数据；

步骤S340：每得到一个组合数据，进行一次数据写处理，将组合数据写入静态随机存储器中。

通过步骤S310至步骤S340，行缓存器中的数据接收模块进行数据拼接处理，将拼接得到的组合数据输出给数据读写模块。数据读写模块每得到一个组合数据，进行一次数据写处理，将组合数据写入单口静态随机存储器中进行缓存，以节约硬件资源，还保证行缓存器具有较高的工作效率。

根据本发明的一些实施例，进行步骤S140中的“将读取的行数据缓存至一个寄存器组”之前，行数据处理方法还包括：

每读取一个组合数据之后，对组合数据进行一次解拼接处理，得到两个待输出的像素数据。

举一示例，说明本发明实施例的数据拼接处理：

通过数据接收模块将两个输入的待拼接的像素数据拼接成一个组合数据。具体地，数据接收模块将第一个输入数据确定为第一待拼接数据，放到组合数据的低bit位；将第二个输入数据确定为第一待拼接数据，放到组合数据的高bit位，将两个输入的第一待拼接数据和第一待拼接数据拼接成一个组合数据，该组合数据的位宽是单个输入数据的位宽的两倍，行缓存器的接收到两个输入的像素数据，数据读写模块才会有一次SRAM的写操作，相对应的，当数据读写模块从SRAM中读取组合数据后，还需要将读取的组合数据拆分成两个数据依次输出，这意味着行缓存器的SRAM读操作、写操作都是两个时钟周期才会有一次。因此只需要读、写操作交替进行，行缓存器就能满足1pixel/T(时钟周期)要求，保障行缓存器具有较高的工作效率。另外，数据拼接处理可以确保本发明在满足1pixel/T(时钟周期)要求的前提下，使用单口SRAM替换双口SRAM，进而使本发明中存储器的面积减少40%~50%，节约了硬件资源。

在一些实施例中，数据接收模块接收的不同的行数据的数据量会有所不同，单个行的行数据的数据量M可能是奇数或偶数，数据量不同会导致进行的数据拼接处理有所区别。具体地，在一行数据的数据量M为偶数的情况下，此时一行的所有数据刚好能两两拼接为M/2个组合数据；在一行数据的数据量M是奇数的情况下，该行数据的最后一个像素数据将没有新的数据与其拼接，此时仅剩该最后一个像素数据未拼接，则将该最后一个像素数据复制，让其与自身拼接成一个组合数据，这种情况下能够得到(M+1)/2个组合数据。

可以理解的是，数据读写模块从SRAM中将组合数据读取出来后，还需要将读取的组合数据拆分成两个独立的像素数据依次输出，这意味着行缓存器的数据读写模块需要两个时钟周期才会有一次写操作或者读操作，因此只需要读、写操作交替进行，行缓存器就能实现每个时钟周期都能同时接收行数据和输出行数据。

根据本发明的一些实施例，行数据处理方法还包括：响应于重复输出控制信号为低电平的情况，按顺序输出下一行的待输出行数据。

根据本发明的一些实施例，行数据处理方法还包括：响应于输入控制信号为高电平的情况，不接收通过串行输入的图像的行数据。

需要说明的是，本发明实施例通过设置重复输出控制信号和重复输出控制信号实现了数据重复输出。

具体地，本发明实施例通过在行缓存器的端口上增加两个信号：repeat信号（即重复输出控制信号）、hold信号（即输入控制信号）。通过外部控制这两根信号来实现重复任意次输出行数据。参见图9，其中信号lbuf_din_vld是行缓存器输入有效信号，表示高电平有效；信号lbuf_din表示行缓存器输入数据；信号lbuf_dout表示行缓存器输出数据；信号lbuf_hold是行缓存器数据接收控制信号，高电平有效；信号lbuf_repeat是行缓存器重复输出数据信号，高电平有效。参照处理时序图，可以理解的是，行缓存器每次在接收完一行数据时，会检测hold信号是否被拉高，如果拉高，行缓存器则不会接收下一行数据，以确保存储单元组里的缓存数据不会被刷新，否则行缓存器会继续接收数据。行缓存器每次准备要输出完一行时，会检测repeat信号是否被拉高，如果拉高，行缓存器的下一行输出数据会和当前输出的行数据完全一致，即重复输出当前行数据；否则行缓存器会正常按顺序输出下一行的输出数据。通过repeat、hold信号，外部就可以控制行缓存器重复输出任意次的数据。在整个处理流程中，行缓存器会一直监测输入端口上repeat、hold信号的变化，并根据这两个信号来控制数据的接收和数据的输出。

综上所述，本发明实施例至少具有以下的有益效果：

一是，结合不同的应用场景及需求，提供了一种能够直接应用于不同场景的通用型的行缓存器。且在通用型行缓存器的基础上，内置了可选择的边缘拓展功能，并且提供复制拓展、对称拓展两种模式选择，增加了行缓存器的兼容性。

二是，通过简单的信号控制实现重复任意次输出数据，实现重复输出数据的功能，进一步扩大了本发明的行缓存器的应用范围。

第三方面，参照图10，电子设备1000包括：存储器1020、处理器1010及存储在存储器1020上并可在处理器上运行的计算机程序，处理器1010执行计算机程序时实现如第一方面的行数据处理方法。

处理器1010和存储器1020可以通过总线或者其他方式连接。

处理器1010，可以采用通用的中央处理器、微处理器、应用专用集成电路、或者一个或多个集成电路等方式实现，用于执行相关程序，以实现本发明实施例所提供的技术方案。

存储器1020作为一种非暂态计算机可读存储介质，可用于存储非暂态软件程序以及非暂态性计算机可执行程序。此外，存储器可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施方式中，存储器1020可选包括相对于处理器远程设置的存储器，这些远程存储器可以通过网络连接至该处理器。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

实现上述实施例的行数据处理方法所需的非暂态软件程序以及指令存储在存储器中，当被处理器执行时，执行上述实施例中的行数据处理方法，例如，执行以上描述的图2和图5中所示的方法步骤。

以上所描述的装置实施例或者系统实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

第四方面，本发明的一个实施例还提供了一种计算机可读存储介质，该计算机可读存储介质存储有计算机可执行指令，该计算机可执行指令被一个处理器或控制器执行，例如，被上述装置实施例中的一个处理器执行，可使得上述处理器执行上述实施例中的行数据处理方法，例如，执行以上描述的图2和图5中所示的方法步骤。

本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统可以被实施为软件、固件、硬件及其适当的组合。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质（或非暂时性介质）和通信介质（或暂时性介质）。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息（诸如计算机可读指令、数据结构、程序模块或其他数据）的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘（DVD）或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

以上是对本发明的较佳实施进行了具体说明，但本发明并不局限于上述实施方式，熟悉本领域的技术人员在不违背本发明精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本发明所限定的范围内。

Claims (8)

1.一种行数据处理方法，其特征在于，应用于行缓存器，所述行数据处理方法包括：

响应于输入控制信号为低电平的情况，接收通过串行输入的图像的行数据；

根据预设存储规则对所述行数据进行存储处理，将所述行数据写入静态随机存储器中；

响应于行数据输出指令，从所述静态随机存储器中读取缓存在同一缓存地址下的所有行数据；

将读取的所述行数据缓存至一个寄存器组，得到行缓存数据；

根据建立的所述行缓存器的输出端口和寄存器组的映射关系，对所述行缓存数据进行输出顺序还原处理和边缘拓展处理，得到待输出行数据；其中，所述边缘拓展处理包括复制拓展模式和对称拓展模式；

响应于重复输出控制信号为高电平的情况，将当前行的所述待输出行数据重复输出；

其中，所述根据建立的所述行缓存器的输出端口和寄存器组的映射关系，对所述行缓存数据进行输出顺序还原处理和边缘拓展处理，得到待输出行数据，包括：

确定当前所述行缓存器的输出端口和寄存器组的映射关系；

根据所述映射关系对所述行缓存数据进行排序处理，将所述行缓存数据的顺序还原为输入至所述行缓存器时的初始顺序，得到有序的所述行缓存数据；

在所述边缘拓展处理开启的情况下，对有序的所述行缓存数据进行边缘拓展处理，得到所述待输出行数据；

所述对有序的所述行缓存数据进行边缘拓展处理，得到所述待输出行数据，包括：

从有序的所述行缓存数据中确定图像边缘行数据；所述图像边缘行数据指的是位于原始图像的首行或尾行的行数据；

在所述边缘拓展处理采用所述复制拓展模式的情况下，对所述图像边缘行数据进行第一复制处理，得到第一复制数据；将所述第一复制数据填充至下一个行缓存器输出端，得到所述待输出行数据；

在所述边缘拓展处理采用所述对称拓展模式的情况下，以所述图像边缘行数据为对称轴，对与所述图像边缘行数据相邻的行数据进行第二复制处理，得到第二复制数据；将所述第二复制数据填充至下一个行缓存器输出端，得到所述待输出行数据。

2.根据权利要求1所述的行数据处理方法，其特征在于，每行所述行数据包括多个像素数据，所述接收通过串行输入的图像的行数据之后还包括：

在连续接收所述行数据的两个所述像素数据的情况下，按照接收先后顺序将两个所述像素数据依次确定为第一待拼接数据和第二待拼接数据；

在接收到所述行数据的最后一个像素数据，且仅剩所述最后一个像素数据未拼接的情况下，将所述最后一个像素数据确定为所述第一待拼接数据；将所述最后一个像素数据复制得到所述第二待拼接数据；

每确定一对所述第一待拼接数据和所述第二待拼接数据，对所述第一待拼接数据和所述第二待拼接数据进行一次数据拼接处理，得到组合数据；

每得到一个所述组合数据，进行一次数据写处理，将所述组合数据写入所述静态随机存储器中。

3.根据权利要求2所述的行数据处理方法，其特征在于，所述将读取的所述行数据缓存至一个寄存器组之前，还包括：

每读取一个所述组合数据之后，对所述组合数据进行一次解拼接处理，得到两个待输出的所述像素数据。

4.根据权利要求1所述的行数据处理方法，其特征在于，所述方法还包括：响应于所述重复输出控制信号为低电平的情况，按顺序输出下一行的所述待输出行数据。

5.根据权利要求1所述的行数据处理方法，其特征在于，所述方法还包括：响应于所述输入控制信号为高电平的情况，不接收通过串行输入的图像的所述行数据。

6.一种行缓存器，其特征在于，包括：数据接收模块、数据读写模块、数据输出模块、静态随机存储器和寄存器组；

其中，所述数据接收模块，用于响应于输入控制信号为低电平的情况，接收通过串行输入的图像的行数据；

所述数据读写模块，用于根据预设存储规则对所述行数据进行存储处理，将所述行数据写入静态随机存储器中；响应于行数据输出指令，从所述静态随机存储器中读取缓存在同一缓存地址下的所有行数据；

所述数据输出模块，用于将读取的所述行数据缓存至一个寄存器组，得到行缓存数据；根据建立的所述行缓存器的输出端口和寄存器组的映射关系，对所述行缓存数据进行输出顺序还原处理和边缘拓展处理，得到待输出行数据；其中，所述边缘拓展处理包括复制拓展模式和对称拓展模式；响应于重复输出控制信号为高电平的情况，将当前行的所述待输出行数据重复输出；

其中，所述根据建立的所述行缓存器的输出端口和寄存器组的映射关系，对所述行缓存数据进行输出顺序还原处理和边缘拓展处理，得到待输出行数据，包括：

确定当前所述行缓存器的输出端口和寄存器组的映射关系；

根据所述映射关系对所述行缓存数据进行排序处理，将所述行缓存数据的顺序还原为输入至所述行缓存器时的初始顺序，得到有序的所述行缓存数据；

在所述边缘拓展处理开启的情况下，对有序的所述行缓存数据进行边缘拓展处理，得到所述待输出行数据；

所述对有序的所述行缓存数据进行边缘拓展处理，得到所述待输出行数据，包括：

从有序的所述行缓存数据中确定图像边缘行数据；所述图像边缘行数据指的是位于原始图像的首行或尾行的行数据；

在所述边缘拓展处理采用所述复制拓展模式的情况下，对所述图像边缘行数据进行第一复制处理，得到第一复制数据；将所述第一复制数据填充至下一个行缓存器输出端，得到所述待输出行数据；

在所述边缘拓展处理采用所述对称拓展模式的情况下，以所述图像边缘行数据为对称轴，对与所述图像边缘行数据相邻的行数据进行第二复制处理，得到第二复制数据；将所述第二复制数据填充至下一个行缓存器输出端，得到所述待输出行数据。

7.一种电子设备，其特征在于，包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如权利要求1至5任意一项所述的行数据处理方法。

8.一种计算机可读存储介质，其特征在于，存储有计算机可执行指令，所述计算机可执行指令用于被计算机执行时实现如权利要求1至5任意一项所述的行数据处理方法。