CN114779917B - 一种存储器的睡眠模式控制装置及方法 - Google Patents

Abstract

本发明实施例公开了一种存储器的睡眠模式控制装置及方法，包括顺序电连接的地址缓存器、地址解码器和存储器；地址缓存器，用于获取多个地址并进行缓存，其中，多个地址为存储器即将使用的地址；地址解码器，用于对多个地址进行解码，得到存储器的睡眠模式控制信号；存储器，用于根据存储器的睡眠模式控制信号控制存储器的睡眠模式的开启或关闭。本发明实施例提供的技术方案，以实现存储器可以节省更多功耗，具有更多的应用场景，提高产品的竞争力。

Description

一种存储器的睡眠模式控制装置及方法

技术领域

本发明实施例涉及存储器技术领域，尤其涉及一种存储器的睡眠模式控制装置及方法。

背景技术

电路设计中，为提高数据传输速率，降低片上片下数据交互带宽需求，往往会用到静态随机存取存储器(Static Random-Access Memory，SRAM)。为降低SRAM功耗，SRAM提供了睡眠模式，睡眠模式可分为深度睡眠模式和轻度睡眠模式，可以理解的，当SRAM处于非读写使能状态时，可开启睡眠模式。

传统方案中，往往只实现了SRAM睡眠模式的静态控制，即提前判断此次运算是否需要使用SRAM，如果不会使用SRAM，则开启睡眠模式，如果会使用SRAM，则不开启睡眠模式，但此次运算过程中，往往不是每时每刻都会使用SRAM。因此，现有技术方案使得SRAM节省功耗有限，应用场景有限。

发明内容

本发明提供一种存储器的睡眠模式控制装置及方法，以使存储器可以节省更多功耗，具有更多的应用场景，提高产品的竞争力。

第一方面，本发明实施例提供了一种存储器的睡眠模式控制装置，包括顺序电连接的地址缓存器、地址解码器和存储器；

所述地址缓存器，用于获取多个地址并进行缓存，其中，所述多个地址为所述存储器即将使用的地址；

所述地址解码器，用于对所述多个地址进行解码，得到所述存储器的睡眠模式控制信号；

所述存储器，用于根据所述存储器的睡眠模式控制信号控制所述存储器的睡眠模式的开启或关闭。

第二方面，本发明实施例还提供了一种存储器的睡眠模式控制方法，应用于第一方面任一所述的存储器的睡眠模式控制装置，所述装置包括顺序电连接的地址缓存器、地址解码器和存储器；所述方法包括：

所述地址缓存器获取多个地址并进行缓存，所述多个地址为所述存储器即将使用的地址；

所述地址解码器对所述多个地址进行解码，得到所述存储器的睡眠模式控制信号；

所述存储器根据所述存储器的睡眠模式控制信号控制所述存储器的睡眠模式的开启或关闭。

本实施例中，通过设置顺序电连接的地址缓存器、地址解码器和存储器，其中，地址缓存器获取多个地址并进行缓存，并且多个地址为存储器即将使用的地址，可以预先确定存储器未来使用的地址；然后通过地址解码器对多个地址进行解码，得到存储器的睡眠模式控制信号，可以根据睡眠模式控制信号判断未来使用该地址进行存储器读写时，存储器中与该地址相应的位置或区域的睡眠模式是否需要开启或关闭；进而，存储器在收到睡眠模式控制信号后，控制存储器的睡眠模式的开启或关闭，以降低存储器的功耗，扩大存储器的应用场景范围，以及在功耗较低场景的使用率，进而提高产品的竞争力。

附图说明

图1为本发明实施例提供的一种存储器的睡眠模式控制装置的结构示意图；

图2为本发明实施例提供的另一种存储器的睡眠模式控制装置的结构示意图；

图3为本发明实施例提供的又一种存储器的睡眠模式控制装置的结构示意图；

图4为本发明实施例提供的一种存储器的睡眠模式控制方法的流程图；

图5为本发明实施例提供的另一种存储器的睡眠模式控制方法的流程图；

图6为本发明实施例提供的又一种存储器的睡眠模式控制方法的流程图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1为本发明实施例提供一种存储器的睡眠模式控制装置的结构示意图，如图1所示，该装置包括顺序电连接的地址缓存器10、地址解码器20和存储器30；地址缓存器10，用于获取多个地址并进行缓存，其中，多个地址为存储器30即将使用的地址；地址解码器20，用于对多个地址进行解码，得到存储器30的睡眠模式控制信号；存储器30，用于根据存储器30的睡眠模式控制信号控制存储器30的睡眠模式的开启或关闭。

其中，地址缓存器10是指用于缓存即将使用的地址的存储设备，该地址可以是读地址或者写地址，其具体的位数本发明实施例不做限定。根据地址读写策略的不同，缓存器的具体类型也不同，例如地址缓存器10为先入先出(FIFO)缓存器，即第一个进入其内的数据第一个被移出。

地址解码器20用于解读地址以生成存储器30的睡眠模式控制信号，可以理解的，通过解读地址可以判断未来使用该地址时，存储器30中与该地址相应的位置或区域的睡眠模式是否需要开启或关闭。可以理解的，地址解码器20通常是一种二进制解码器，即输出的信号为二进制信号，具体位数可根据实际需求选择性设置，本发明实施例对地址解码器的具体类型不做限定。

存储器30是需要存储单元的结合，用于存储程序和各种数据信息，例如包括随机存取存储器，可以理解的，不同的存储器30具有不同存储容量，本发明实施例对此不做限定。

具体的，存储器30睡眠模式可分为深度睡眠模式和轻度睡眠模式，这两种模式的主要区别是进入睡眠模式或退出睡眠模式消耗的时间不同，可降低的功耗也不同。进入深度睡眠模式或退出深度睡眠模式消耗的时间长，可降低的功耗更多；进入轻度睡眠模式或退出轻度睡眠模式消耗的时间短，可降低的功耗更少。由于进入或退出睡眠模式需要消耗一定时间，不能简单地根据当前时刻存储器30的读写非使能就开启睡眠模式，将无法使得存储器30达到降低功耗的效果。

因此，地址缓存器10可以获取多个存储器30即将使用的地址，可以理解的，该地址可以用于存储器30进行读取数据或者写入数据使用，然后将获取到的多个地址进行缓存。然后，地址解码器20，依次对多个地址进行解码，并通过对多个地址完成解码后进行进一步的处理得到最终的存储器30的睡眠模式控制信号，可以理解的，该睡眠模式控制信号为二进制信号，并发送至存储器30的存储器30睡眠模式控制端口。存储器30在接收到睡眠模式控制信号后，控制存储器30的睡眠模式的开启或关闭，例如，若睡眠模式控制信号为0，则控制存储器30的睡眠模式的开启，即睡眠模式处于使能状态，存储器30进行正常工作；若睡眠模式控制信号为1，则控制存储器30的睡眠模式的关闭，即睡眠模式处于非使能状态，存储器30不进行工作。如此，可以通过实时获取未来存储器30使用的地址来提前确定存储器是否需要开启睡眠模式，可以降低存储器30的功耗，利于功耗要求较低场景下存储器的应用，扩大应用场景范围，进而提高产品的竞争力。

需要说明的是，根据存储器30自身特性的不通过，缓存器缓存的未使用地址的个数也会不同，其具体个数可根据实际需求设定，本发明实施例对此不做限定。可以理解的，地址缓存器10每将一个地址输出至存储器30进行数据读写操作后，还会重新获取新的地址并进行缓存，进而地址解码器20对新获取的地址进行解码，如此以实现对存储器30的睡眠模式的动态控制。

本实施例中，通过设置顺序电连接的地址缓存器、地址解码器和存储器，其中，地址缓存器获取多个地址并进行缓存，并且多个地址为存储器即将使用的地址，可以预先确定存储器未来使用的地址；然后通过地址解码器对多个地址进行解码，得到存储器的睡眠模式控制信号，可以根据睡眠模式控制信号判断未来使用该地址进行存储器读写时，存储器中与该地址相应的位置或区域的睡眠模式是否需要开启或关闭；进而，存储器在收到睡眠模式控制信号后，控制存储器的睡眠模式的开启或关闭，以降低存储器的功耗，扩大存储器的应用场景范围，以及在功耗较低场景的使用率，进而提高产品的竞争力。

可选的，图2为本发明实施例提供另一种存储器的睡眠模式控制装置的结构示意图，如图2所示，存储器30包括静态随机存取存储器；地址缓存器10包括先入先出缓存器，地址包括读地址和写地址。

具体的，静态随机存取存储器简称为SRAM，这种存储器只要保持通电，里面储存的数据就可以恒常保持，即数据被存入后不会消失，并且具有低功耗且存储速度快的特点。本发明实施例对静态随机存取存储器的具体类型和容量不做限定，可根据实际需求选择性设置。

地址缓存器10包括先入先出缓存器，简称为FIFO，根据地址类型的不同，地址缓存器10具体的可以包括读地址FIFO和写地址FIFO。可以理解的，读地址FIFO用于缓存读地址，存储器30可根据读地址进行数据读取，写地址FIFO用于缓存写地址，存储器30可根据写地址进行数据写入。采用先入先出缓存器，数据处理简单、灵活且高效，同时成本较低。

可选的，参考图1或图2，地址解码器20用于依次对每个地址进行解码得到第一睡眠模式控制信号，并进行缓存，以及根据多个地址解码得到的多个第一睡眠模式控制信号进行或运算，得到存储器的睡眠模式控制信号。

具体的，地址缓存器10每获得一个地址并进行缓存后，地址解码器20就对该地址进行解码，生成第一睡眠控制信号并进行缓存。依次类推，直到地址缓存器10获取到最后一个地址，由地址解码器20进行解码生成第一睡眠控制信号并缓存后，地址解码器20对缓存的多个第一睡眠模式控制信号进行或运算，得到最终需要控制存储器30的睡眠模式开启或关闭的睡眠模式控制信号，然后输出至存储器30。可以理解的，每个地址解码得到的第一睡眠控制信号可以是不同的，当多个地址只要有一个需要对存储器30进行读写操作，那么多个第一睡眠控制信号通过或运算后得到的睡眠模式控制信号就会控制存储器30的睡眠模式关闭，以使存储器30进行相应的读写操作。当多个地址均不需要对存储器30进行读写操作，那么多个第一睡眠控制信号通过或运算后得到的睡眠模式控制信号就会控制存储器30的睡眠模式开启，以使存储器30节省功耗。

可选的，图3为本发明实施例提供又一种存储器的睡眠模式控制装置的结构示意图，如图3所示，存储器30包括至少两个深度相同的内存库单元31；存储器30的睡眠模式控制信号包括至少两个子睡眠模式控制信号，其中，一个子睡眠模式控制信号对应控制一个内存库单元31的开启或关闭；第一睡眠模式控制信号包括至少两个第一子睡眠模式控制信号，其中，一个第一子睡眠模式控制信号对应控制一个内存库单元31开启或关闭；地址解码器20用于根据多个地址解码得到对应每个内存库单元31的多个第一子睡眠模式控制信号，并将每个内存库单元31对应的多个第一子睡眠模式控制信号进行或运算，得到存储器30的子睡眠模式控制信号。

其中，内存库单元31即为存储器30的逻辑bank，每个bank对应为一个存储阵列。可以理解的，根据存储器30的总深度的不同，以及每个bank的深度的要求，可以将存储器划分成多个bank，即n个，n为大于或等于2的任意整数值，本发明实施例对此不做限定。示例型的，存储器30的深度为8192，可以将存储器划分成16个深度为512的bank。

具体的，根据存储器30中内存库单元31的个数的不同，睡眠模式控制信号包括的子睡眠模式控制信号也会不同，可以理解的，子睡眠模式控制信号等于内存库单元31的个数，且一一对应，以实现根据子睡眠模式控制信号分别控制存储器30中内存库单元31的睡眠模式，使得存储器30中各个内存库单元31之间的睡眠模式是独立控制的，如此可以降低存储器的整体功耗。第一睡眠模式控制信号同样也包括多个第一子睡眠模式控制信号，且与内存库单元31一一对应。因此，地址缓存器10每获得一个地址并进行缓存后，地址解码器20就对该地址进行解码，生成第一睡眠控制信号，此时的第一睡眠信号包括与内存库单元31的个数相同的多个第一子睡眠模式控制信号，然后进行缓存。直到地址解码器20完成对所有地址的解码，以及对第一子睡眠模式控制信号的缓存后，地址解码器20开始对每个内存库单元31对应的多个第一子睡眠模式控制信号进行或运算。可以理解的，每个内存库单元31对应的多个第一子睡眠模式控制信号的个数与地址的个数相同，地址解码器20对每个内存库单元31对应的多个第一子睡眠模式控制信号进行或运算得到的子睡眠模式控制信号仅用于控制对应的内存库单元31的睡眠模式的开启或关闭。如此，以实现对存储器30中每个内存库单元31的睡眠模式的独立控制，有效降低存储器30的功耗，扩大存储器30的应用范围，以及提高产品的竞争力。

可选的，参考图3，地址解码器20用于将至少两个子睡眠模式控制信号分别发送至存储器30，存储器30用于根据至少两个子睡眠模式控制信号分别控制存储器30的至少两个内存库单元31的睡眠模式的开启或关闭。

具体的，地址解码器20解码得到至少两个子睡眠模式控制信号后，将其分别发送至存储器30，存储器30通过睡眠模式控制端口接收到至少两个子睡眠模式控制信号后，控制相应的内存库单元31的睡眠模式的开启或关闭。可以理解的，对于睡眠模式关闭的内存库单元31，可通过地址缓存器10输出的地址进行读写操作。而对于睡眠模式开启的内存库单元31，将不会进行读写操作，如此可以有效降低存储器30的功耗，延长使用寿命的同时，应用于更多场景。

可选的，参考图1、图2或图3，地址缓存器10用于根据存储器开启睡眠模式需要的周期m和关闭睡眠模式需要的周期n确定地址的个数为max(m,n)*2+2，其中，m为大于或等于1的整数，n为大于或等于1的整数。

具体的，由于存储器30自身工作特性，存储器30在开启睡眠模式和关闭睡眠模式时均需要一定的周期，根据存储器的类型的不同，m和n的具体数值也不同，且m和n可以相同，也可以不相同，本发明实施例对此不做限定，可根据实际需求选择性设置。例如，m为3，n为3。如此，在已知存储器开启睡眠模式需要的周期m和关闭睡眠模式需要的周期n的具体值的前提下，取m和n的最大值，并将根据该最大值通过计算进一步确定地址缓存器10可以缓存的地址的总个数，即为max(m,n)*2+2。

可选的，参考图1、图2或图3，地址缓存器10还用于在存储器30控制存储器30的睡眠模式的关闭之后，将地址输入至存储器30，并继续获取多个地址并进行缓存；存储器30还用于在地址缓存器10每获取(max(m,n)*2+2)/2个地址后，更新一次存储器30的睡眠模式控制信号。

具体的，存储器30在根据获取到的睡眠模式控制信号控制自身睡眠模式关闭后，地址缓存器10开始输出缓存的地址给到存储器30，使得存储器进行相应的读写操作。可以理解的，对于地址缓存器10为先入先出缓存器，缓存器10开始输出缓存的地址的具体顺序是按照先获取的地址先输出。然后，地址缓存器10在输出一个地址后，还会继续获取新的未使用的地址，并由地址解码器20进行解码。依次类推，当地址缓存器10每获取(max(m,n)*2+2)/2个地址后，并且地址解码器20分别进行解码后，存储器30会对此时的睡眠模式控制信号进行一次更新，以保证更新后的睡眠模式控制信号可以准确判定存储器30是否需要控制睡眠模式开启或关闭，以避免功耗增加，保证整个控制装置的精确性，进一步降低存储器30的功耗。

基于同一发明构思，本发明实施例还提供了一种存储器的睡眠模式控制方法，图4为本发明实施例提供的一种存储器的睡眠模式控制方法的流程图，如图4所示，该方法应用于上述任一实施例的存储器的睡眠模式控制装置，装置包括顺序电连接的地址缓存器、地址解码器和存储器；方法包括以下步骤：

S401、地址缓存器获取多个地址并进行缓存，多个地址为存储器即将使用的地址。

S402、地址解码器对多个地址进行解码，得到存储器的睡眠模式控制信号。

S403、存储器根据存储器的睡眠模式控制信号控制存储器的睡眠模式的开启或关闭。

本实施例中，通过地址缓存器获取多个地址并进行缓存，并且多个地址为存储器即将使用的地址，可以预先确定存储器未来使用的地址；然后通过地址解码器对多个地址进行解码，得到存储器的睡眠模式控制信号，可以根据睡眠模式控制信号判断未来使用该地址进行存储器读写时，存储器中与该地址相应的位置或区域的睡眠模式是否需要开启或关闭；进而，存储器在收到睡眠模式控制信号后，控制存储器的睡眠模式的开启或关闭，以降低存储器的功耗，扩大存储器的应用场景范围，以及在功耗较低场景的使用率，进而提高产品的竞争力。

可选的，图5为本发明实施例提供的另一种存储器的睡眠模式控制方法的流程图，如图5所示，在图4基础上，步骤S402、地址解码器对多个地址进行解码，得到存储器的睡眠模式控制信号，包括：依次对每个地址进行解码得到第一睡眠模式控制信号，并进行缓存；根据多个地址解码得到的多个第一睡眠模式控制信号进行或运算，得到存储器的睡眠模式控制信号。因此，该方法具体包括以下步骤：

S501、地址缓存器获取多个地址并进行缓存，多个地址为存储器即将使用的地址。

S502、依次对每个地址进行解码得到第一睡眠模式控制信号，并进行缓存。

S503、根据多个地址解码得到的多个第一睡眠模式控制信号进行或运算，得到存储器的睡眠模式控制信号。

S504、存储器根据存储器的睡眠模式控制信号控制存储器的睡眠模式的开启或关闭。

本实施例中，地址缓存器每获得一个地址并进行缓存后，地址解码器就对该地址进行解码，生成第一睡眠控制信号并进行缓存。依次类推，直到地址缓存器获取到最后一个地址，由地址解码器进行解码生成第一睡眠控制信号并缓存后，地址解码器对缓存的多个第一睡眠模式控制信号进行或运算，得到最终需要控制存储器的睡眠模式开启或关闭的睡眠模式控制信号，然后输出至存储器，以会控制存储器的睡眠模式开启或关闭，以使存储器节省功耗。

可选的，图6为本发明实施例提供的又一种存储器的睡眠模式控制方法的流程图，如图6所示，在图4基础上，存储器包括至少两个深度相同的内存库单元；存储器的睡眠模式控制信号包括至少两个子睡眠模式控制信号，其中，一个子睡眠模式控制信号对应控制一个内存库单元的开启或关闭；第一睡眠模式控制信号包括至少两个第一子睡眠模式控制信号，其中，一个第一子睡眠模式控制信号对应控制一个内存库单元开启或关闭。步骤S402、地址解码器对多个地址进行解码，得到存储器的睡眠模式控制信号，包括：根据多个地址解码得到对应每个内存库单元的多个第一子睡眠模式控制信号；将每个内存库单元对应的多个第一子睡眠模式控制信号进行或运算，得到存储器的子睡眠模式控制信号。因此，该方法具体包括以下步骤：

S601、地址缓存器获取多个地址并进行缓存，多个地址为存储器即将使用的地址。

S602、根据多个地址解码得到对应每个内存库单元的多个第一子睡眠模式控制信号并进行缓存。

S603、将每个内存库单元对应的多个第一子睡眠模式控制信号进行或运算，得到存储器的子睡眠模式控制信号。

S604、存储器根据包括至少两个子睡眠模式控制信号的睡眠模式控制信号控制存储器的睡眠模式的开启或关闭。

本实施例中，地址缓存器每获得一个地址并进行缓存后，地址解码器就对该地址进行解码，生成第一睡眠控制信号，此时的第一睡眠信号包括与内存库单元的个数相同的多个第一子睡眠模式控制信号，然后进行缓存。直到地址解码器完成对所有地址的解码，以及对第一子睡眠模式控制信号的缓存后，地址解码器开始对每个内存库单元对应的多个第一子睡眠模式控制信号进行或运算，得到存储器的子睡眠模式控制信号，并输出至存储器。然后，存储器根据包括至少两个子睡眠模式控制信号的睡眠模式控制信号控制存储器的睡眠模式的开启或关闭。如此，以实现对存储器中每个内存库单元的睡眠模式的独立控制，有效降低存储器的功耗，扩大存储器的应用范围，以及提高产品的竞争力。

示例性的，假设存储器为SRAM，地址缓存器包括读地址FIFO，按照SRAM的深度方向拆分成多个bank(即内存库单元)，具体的，SRAM总深度为8192，将其拆成16个深度为512的bank，已知开启睡眠模式需要m(m＝3)个周期，关闭睡眠模式需要n(n＝3)个周期，当前运算只对SRAM进行读数据，则SRAM的睡眠模式控制方法流程如下：

(1)获取第1个读地址raddr1，将读地址raddr1缓存到读地址FIFO中。解析第1个读地址raddr1，生成16个bank的睡眠模式使能状态(包括开启或关闭，例如1为开启，0为关闭)，缓存此状态。

(2)获取第2个读地址raddr2，将读地址raddr2缓存到读地址FIFO中。解析第2个读地址raddr2，生成16个bank的睡眠模式使能状态，缓存此状态。

(3)以此类推，获取第8(即m*2+2)个读地址raddr8，将读地址raddr8缓存到读地址FIFO中。解析第8个读地址raddr8，生成16个bank的睡眠模式使能状态，缓存此状态。

(4)将每个bank对应的8个睡眠模式状态相或，输出到每个bank的睡眠模式端口，以控制每个bank的睡眠模式的开启或关闭。

(5)读地址FIFO开始输出读地址给SRAM，实现数据读取。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (8)

1.一种存储器的睡眠模式控制装置，其特征在于，包括顺序电连接的地址缓存器、地址解码器和存储器；

所述地址缓存器，用于获取多个地址并进行缓存，其中，所述多个地址为所述存储器即将使用的地址；

所述地址解码器，用于对所述多个地址进行解码，得到所述存储器的睡眠模式控制信号；

所述存储器，用于根据所述存储器的睡眠模式控制信号控制所述存储器的睡眠模式的开启或关闭；

所述地址缓存器用于根据所述存储器开启睡眠模式需要的周期m和关闭睡眠模式需要的周期n确定所述地址的个数为max(m,n)*2+2，其中，m为大于或等于1的整数，n为大于或等于1的整数；

所述地址缓存器还用于在所述存储器控制所述存储器的睡眠模式的关闭之后，将所述地址输入至所述存储器，并继续获取多个所述地址并进行缓存；

所述存储器还用于在所述地址缓存器每获取[max(m,n)*2+2]/2个所述地址后，更新一次所述存储器的睡眠模式控制信号。

2.根据权利要求1所述的存储器的睡眠模式控制装置，其特征在于，所述地址解码器用于依次对每个所述地址进行解码得到第一睡眠模式控制信号，并进行缓存，以及根据所述多个地址解码得到的多个所述第一睡眠模式控制信号进行或运算，得到所述存储器的睡眠模式控制信号。

3.根据权利要求2所述的存储器的睡眠模式控制装置，其特征在于，所述存储器包括至少两个深度相同的内存库单元；

所述存储器的睡眠模式控制信号包括至少两个子睡眠模式控制信号，其中，一个所述子睡眠模式控制信号对应控制一个所述内存库单元的开启或关闭；

所述第一睡眠模式控制信号包括至少两个第一子睡眠模式控制信号，其中，一个所述第一子睡眠模式控制信号对应控制一个所述内存库单元开启或关闭；

所述地址解码器用于根据所述多个地址解码得到对应每个所述内存库单元的多个所述第一子睡眠模式控制信号，并将每个所述内存库单元对应的多个所述第一子睡眠模式控制信号进行或运算，得到所述存储器的子睡眠模式控制信号。

4.根据权利要求3所述的存储器的睡眠模式控制装置，其特征在于，所述地址解码器用于将所述至少两个子睡眠模式控制信号分别发送至所述存储器，

所述存储器用于根据所述至少两个子睡眠模式控制信号分别控制所述存储器的至少两个所述内存库单元的睡眠模式的开启或关闭。

5.根据权利要求1所述的存储器的睡眠模式控制装置，其特征在于，所述存储器包括静态随机存取存储器；

所述地址缓存器包括先入先出缓存器，所述地址包括读地址和写地址。

6.一种存储器的睡眠模式控制方法，其特征在于，应用于如权利要求1-5任一所述的存储器的睡眠模式控制装置，所述装置包括顺序电连接的地址缓存器、地址解码器和存储器；所述方法包括：

所述地址缓存器获取多个地址并进行缓存，所述多个地址为所述存储器即将使用的地址；

所述地址解码器对所述多个地址进行解码，得到所述存储器的睡眠模式控制信号；

所述存储器根据所述存储器的睡眠模式控制信号控制所述存储器的睡眠模式的开启或关闭。

7.根据权利要求6所述的存储器的睡眠模式控制方法，其特征在于，所述地址解码器对所述多个地址进行解码，得到所述存储器的睡眠模式控制信号，包括：

依次对每个所述地址进行解码得到第一睡眠模式控制信号，并进行缓存；

根据所述多个地址解码得到的多个所述第一睡眠模式控制信号进行或运算，得到所述存储器的睡眠模式控制信号。

8.根据权利要求7所述的存储器的睡眠模式控制方法，其特征在于，所述存储器包括至少两个深度相同的内存库单元；

所述存储器的睡眠模式控制信号包括至少两个子睡眠模式控制信号，其中，一个所述子睡眠模式控制信号对应控制一个所述内存库单元的开启或关闭；

所述第一睡眠模式控制信号包括至少两个第一子睡眠模式控制信号，其中，一个所述第一子睡眠模式控制信号对应控制一个所述内存库单元开启或关闭；

所述地址解码器对所述多个地址进行解码，得到所述存储器的睡眠模式控制信号，包括：

根据所述多个地址解码得到对应每个所述内存库单元的多个所述第一子睡眠模式控制信号并进行缓存；

将每个所述内存库单元对应的多个所述第一子睡眠模式控制信号进行或运算，得到所述存储器的子睡眠模式控制信号。