CN116846399A - 数模转换器、电子设备、及数模转换方法 - Google Patents

数模转换器、电子设备、及数模转换方法 Download PDF

Info

Publication number
CN116846399A
CN116846399A CN202310639747.0A CN202310639747A CN116846399A CN 116846399 A CN116846399 A CN 116846399A CN 202310639747 A CN202310639747 A CN 202310639747A CN 116846399 A CN116846399 A CN 116846399A
Authority
CN
China
Prior art keywords
quantization
module
sub
effective
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310639747.0A
Other languages
English (en)
Other versions
CN116846399B (zh
Inventor
郑�勋
李介民
李澳雨
许海稼
包冲
李壮
张东伟
梁学锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Ucas Technology Co ltd
Original Assignee
Beijing Ucas Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Ucas Technology Co ltd filed Critical Beijing Ucas Technology Co ltd
Priority to CN202310639747.0A priority Critical patent/CN116846399B/zh
Publication of CN116846399A publication Critical patent/CN116846399A/zh
Application granted granted Critical
Publication of CN116846399B publication Critical patent/CN116846399B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开实施例涉及一种数模转换器、电子设备、及数模转换方法，其中，分级量化模块，分级量化模块包括N级候选量化子模块，候选量化子模块包括量化单元和开关单元；N级候选量化子模块中的M级有效量化子模块，用于逐级根据对应的数字信号进行分权重处理，并在第M级有效量化子模块完成分权重处理时，输出模拟信号；在分权重处理中，有效量化子模块中的开关单元，用于根据其对应的数字信号调整开关状态，有效量化子模块中的量化单元，用于将其对应的输入信号进行量化，从而有效量化子模块产生分权重值；模拟信号为M级有效量化子模块的分权重值的加和。根据本公开实施例有利于减小数模转换器的尺寸，且有利于降低数模转换器的功耗和生产成本。

Description

数模转换器、电子设备、及数模转换方法
技术领域
本公开实施例涉及数模转换技术领域，尤其涉及一种数模转换器、电子设备及数模转换方法。
背景技术
数模转换器，又称D/A转换器，简称DAC，它是把数字信号转变成模拟信号的器件，广泛应用在各种电路中。
图1-图3是相关技术提供的数模转换器的结构示意图。参见图1-图3，由于量化位数决定了数字信号转换成模拟信号的精度，而P位量化精度一般需要2P个电阻(电容、或电流源)和相应控制开关，因此，精度较高的数模转换器的尺寸、功耗、以及生产成本通常较大，难以满足用户需求。
发明内容
为了解决上述技术问题或者至少部分地解决上述技术问题，本公开实施例提供了一种数模转换器、电子设备、及数模转换方法。
本公开实施例的第一方面提供了一种数模转换器，包括分级量化模块，分级量化模块包括N级候选量化子模块，候选量化子模块包括量化单元和开关单元；
N级候选量化子模块中的M级有效量化子模块，用于逐级根据对应的数字信号进行分权重处理，并在第M级有效量化子模块完成分权重处理时，输出模拟信号；
其中，在分权重处理中，有效量化子模块中的开关单元，用于根据其对应的数字信号调整开关状态，有效量化子模块中的量化单元，用于将其对应的输入信号进行量化，从而有效量化子模块产生分权重值；
其中，针对第一级有效量化子模块，其对应的输入信号的值为参考信号的值，针对第二级有效量化子模块至第M级有效量化子模块，其对应的输入信号的值为前一级有效量化子模块的量化精度的值；
其中，模拟信号为M级有效量化子模块的分权重值的加和。
本公开实施例的第二方面提供了一种数模转换方法，包括：
N级候选量化子模块中的M级有效量化子模块，用于逐级根据对应的数字信号进行分权重处理，并在第M级有效量化子模块完成分权重处理时，输出模拟信号；
其中，分权重处理包括，有效量化子模块中的开关单元根据其对应的数字信号调整开关状态，有效量化子模块中的量化单元将其对应的输入信号进行量化，从而有效量化子模块产生分权重值；
其中，针对第二级有效量化子模块，其对应的输入信号的值为参考信号的值，针对第二级有效量化子模块至第M级有效量化子模块，其对应的输入信号的值为前一级有效量化子模块的量化精度的值；
其中，模拟信号为M级有效量化子模块的分权重值的加和。
本公开实施例提供的技术方案与现有技术相比具有如下优点：
本公开实施例，有利于减小数模转换器的尺寸，且有利于降低数模转换器的功耗和生产成本。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术提供的一种数模转换器的电路元件图；
图2是相关技术提供的另一种数模转换器的电路元件图；
图3是相关技术提供的又一种数模转换器的电路元件图；
图4是本公开实施例提供的一种数模转换器的结构示意图；
图5是本公开实施例提供的一种分级量化模块的结构示意图；
图6是本公开实施例提供的一种分级量化模块的电路元件图；
图7是本公开实施例提供的另一种分级量化模块的电路元件图；
图8是本公开实施例提供的又一种分级量化模块的电路元件图；
图9是本公开实施例提供的一种分级量化模块内部量化方式的示意图；
图10是本公开实施例提供的一种量化单元的物理版图示意图；
图11是本公开实施例提供的另一种量化单元的物理版图示意图；
图12是本公开实施例提供的一种开关单元复用示意图；
图13是本公开实施例提供的一种时分复用开关状态控制模块的电路元件图；
图14是本公开实施例提供的一种时分复用开关状态控制模块的时序图；
图15是本公开实施例提供的另一种数模转换器的结构示意图；
图16是本公开实施例提供的一种驱动模块的电路元件图；
图17是本公开实施例提供的一种数模转换方法的流程图；
图18是本公开实施例提供的一种M级有效量化子模块中有效开关元件调整开关状态所耗费的时长的示意图。
具体实施方式
为了能够更清楚地理解本公开的上述目的、特征和优点，下面将对本公开的方案进行进一步描述。需要说明的是，在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本公开，但本公开还可以采用其他不同于在此描述的方式来实施；显然，说明书中的实施例只是本公开的一部分实施例，而不是全部的实施例。
申请人通过对图1-图3提供的数模转换器进行研究发现，如图1所示的电压型数模转换器，P位量化精度一般需要2P个电阻和对应的2P个开关(即开关S0、开关S1、…、开关Sn)，这样数模转换器的精度较高时会增大数模转换器的尺寸和生产成本，并且，随着转换速度提高，大量开关不断翻转也会使得功耗增加。如图2所示的电荷型数模转换器，其通过开关重新分配电容阵列(即电容C0、电容C1、…、电容Cn)中总电荷存储量间接控制输出电压，由于电容没有静态功耗，因此适用于低功耗应用，但是，电容在集成电路中属于大面积器件，因此数模转换器的精度较高时同样会导致尺寸较大以及成本较高。如图3所示的电流型数模转换器，其通过开关对每个权重电流源(即电流源I0、电流源I1、…、电流源In)完成求和运算，从而实现数模转换，虽然其不需要引入驱动电路从而节约了一部分芯片面积，但是由于存在大量电流源，因此静态功耗很大，且随着工作频率提升，整体功耗会显著上升，并且，数模转换器的精度较高时同样会导致尺寸较大以及成本较高。综上，相关技术提供的数模转换器在精度较高时，具有尺寸较大、功耗较大、生产成本较高等问题，难以满足用户需求。
有鉴于此，本发明提供了一种数模转换器及数模转换方法，下面先对数模转换器进行详细说明。
图4是本公开实施例提供的一种数模转换器的结构示意图。参见图4，包括分级量化模块410，分级量化模块410包括N级候选量化子模块，候选量化子模块包括开关单元411和量化单元412；N级候选量化子模块中的M级有效量化子模块，用于逐级根据对应的数字信号进行分权重处理，并在第M级有效量化子模块完成分权重处理时，输出模拟信号；其中，在分权重处理中，有效量化子模块中的开关单元411，用于根据其对应的数字信号调整开关状态，有效量化子模块中的量化单元412，用于将其对应的输入信号进行量化，从而有效量化子模块产生分权重值；其中，针对第一级有效量化子模块，其对应的输入信号的值为参考信号的值，针对第二级有效量化子模块至第M级有效量化子模块，其对应的输入信号的值为前一级有效量化子模块的量化精度的值；其中，模拟信号为M级有效量化子模块的分权重值的加和。
具体地，N和M均为正整数，且M≤N。
具体地，有效量化子模块为在数模转换过程中会进行分权重处理的候选量化子模块，换句话说，有效量化子模块为真正用于数模转换的候选量化子模块。本领域技术人员应当理解的是，通过调整有效量化子模块的数量即可调节分级量化模块的量化位数(或者说量化精度)。
需要说明的是，候选量化子模块的数量、以及在每次数模转换过程中有效量化子模块的数量，本领域技术人员均可根据实际情况设置，此处不作限定。
具体地，针对每个有效量化子模块，有效量化子模块中的量化单元412可以将输入该量化单元412的输入信号进行量化(即将输入信号分为多份)，量化出的每份的值即为该有效量化子模块的量化精度的值。
针对第一级有效量化子模块(例如为第一级候选量化子模块)中的量化单元412，该量化单元412的输入信号为分级量化模块的输入端Vin输入的参考信号；针对第二级有效量化子模块(例如为第二级候选量化子模块)中的量化单元412，该量化单元412的输入信号为第一级有效量化子模块的量化精度的值；针对第三级有效量化子模块中的量化单元412，该量化单元412的输入信号为第二级有效量化子模块的量化精度的值，…，依此类推，针对第M级有效量化子模块(例如为第二级候选量化子模块SN)中的量化单元412，该量化单元412的输入信号为第M-1级有效量化子模块的量化精度的值。
具体地，针对每个有效量化子模块，该有效量化子模块对应有一个数字信号，该有效量化子模块中的开关单元411的开关状态受对应的数字信号控制。
具体地，针对每个有效量化子模块，该有效量化子模块产生的分权重值等于该有效量化子模块对应的“每份的值”与“总份数”的乘积，其中，“总份数”由开关状态决定。
具体地，分级量化模块的具体实现方式有多种，下面就典型示例进行说明，但并不限于此。
示例性的，图5是本公开实施例提供的一种分级量化模块的结构示意图。参见图5，以M＝N为例，S1步,S2步,……,SM-1步,SM步对应的量化单元(即第一级候选量化子模块至第M级候选量化子模块中的量化单元)各自由2P1,2P2,……,2Pm-1,2Pm个量化元件首尾串接成串1，串2，……,串M-1,串M。M串量化元件顶部与顶部连接至第一输入端VREFP，尾部与尾部连接至第二输入端VREFN，即量化元件Q11,量化元件Q21,……,量化元件Q(m-1)1,量化元件Qm1的顶部连接至第一输入端VREFP,量化元件Q12P1,量化元件Q22P2,……,量化元件Q(m-1)2Pm-1,量化元件Qm2Pm的底部连接至第二输入端VREFN。各分步量化单元由与量化元件等数量的开关组件进行选通控制，即S1分步量化单元对应串1所有2P1个量化元件需要对应2P1个开关组件构成的第一组开关单元进行控制，以此类推，SM分步量化单元对应串M所有2Pm个量化元件需要对应2Pm个开关组件构成的第M组开关单元进行控制。各分步量化单元对应的M串量化元件通过M组开关单元选通逐级级联完成一次完整的信号量化，即第1组开关单元在译码器逻辑控制下(即译码器输出的数字信号的控制下)在第1串量化元件中选通产生一个分权重值V1,第2组开关单元在译码器逻辑控制下在第2串量化元件中选通产生一个分权重值V2,以此类推，第M组开关单元在适配性译码器逻辑控制下在第M串量化元件中选通产生一个分权重值VM，则最终输出值VO＝V1+V2+……+VM。特别指出，前一级量化单元除了完成自身量程信号范围分权重取值以外还需要为下一级量化单元提供一个满量程的参考输入范围值，例如S1分步中量化单元取值量程范围是[VREFN,VREFP]，而S2分步中量化单元取值量程范围是[VREFN,VREFP]/2P1,该S2分步中量化单元最大输入量程就是S1分步提供的，其中，第一输入端VREFP,第二输入端VREFN输入的可以是电压、电流、或电荷等，而量化单元串接的量化元件可以是电阻、电容或电流源等，特别指出，串接不是简单的首尾相接，而是根据物理量分权之后的结果，具体说来当输入参考是电压，量化元件是电阻时，便正好是简单的首尾相接；当输入参考是电荷或电流源时，则对应量化元件是电容或电流源时，量化单元中的量化元件内部是并联形式，因为电容、电流源的并联才能将电荷、电流总量进行分权重进行输出。
需要说明的是，本公开实施例提供的分级量化模块具有如下特点：一是，总的量化位数P被分解成M步去完成，即将总量化位数P位分别拆分成量化位数P1，P2，…，PM-1，PM，分步对应到S1步，S2步，…，SM-1步，SM步去完成，每步对应一级有效量化子模块，S1步，S2步，…，SM-1步，SM步分别与第一级有效量化子模块，第二级有效量化子模块，…，第M-1级有效量化子模块，第M级有效量化子模块对应。对于完成高量化位数的量化(例如S1步)相当于“粗分”量化，对于完成低量化位数量化(例如S1步)相当于“精分”量化。二是，各分步量化过程中信号链必须是级联的，即下一步量化(例如SM步)总是在上一步量化位(例如SM-1步)提供的参考点上去接着细分，即输入信号的值为前一级有效量化子模块的量化精度的值，因此该量化过程中还存在一个“套构”的过程，即完成高量化位数分步(例如S1步)大量程范围下“套构”一个低一级量化位数分步(例如S2步)小量程，小量程相当于对大量程进行二次精分量化。
还需要说明的是，分级量化模块的量化可以按照从高位逐级递减或者从低位逐级递增开始，例如，从高位逐级递减默认第一步即S1步完成的是最高位量化，S2步完成次高位量化，以此类推第SM-1步完成次低量化位量化，第SM步完成最低量化位量化。从低位逐级递增正好相反，此处不再赘述。
具体地，量化单元包括多个量化元件，开关单元包括多个开关元件，分级量化模块中量化元件和开关元件的具体连接方式，本领域技术人员可根据实际情况设置，此处不作限定。下面将就典型示例进行说明，但并不限于此。
示例性的，图6是本公开实施例提供的一种分级量化模块的电路元件图。参见图6，量化单元412包括多个量化元件412；针对第一级候选量化子模块至第N-1级候选量化子模块，其包括的开关单元包括第一子开关单元4111和第二子开关单元4112，针对第N级候选量化子模块，其包括的开关单元包括第一子开关单元4111；第一子开关单元4111包括多个第一开关元件，第二子开关单元4112包括多个第二开关元件；针对第一级候选量化子模块，其包括的多个量化元件412通过串联方式连接在分级量化模块的第一输入端VFEFP和第二输入端VFEFN之间；针对第一级候选量化子模块至第N-1级候选量化子模块，其所包括的第一开关元件的第一端(体现在图6中是第一开关元件的左端)和对应的量化元件412的第一端(体现在图6中是量化元件412的上端)连接，且第一开关元件的第二端(体现在图6中是第一开关元件的右端)和后一级候选量化子模块中的第一个量化元件412(体现在图6中是位于上端的量化元件412)的第一端连接，第二开关元件的第一端(体现在图6中是第二开关元件的左端)和对应的量化元件412的第二端(体现在图6中是量化元件412的下端)连接，且第二开关元件的第二端(体现在图6中是第二开关元件的右端)和后一级候选量化子模块中的最后一个量化元件412(体现在图6中是位于下端的量化元件412)的第二端连接；针对第N级候选量化子模块，其所包括的第一开关元件的第一端和对应的量化元件412的第一端连接，且第一开关元件的第二端与分级量化模块的输出端Vout连接。
具体地，量化元件412为串联量化的元件，例如可以包括电阻型或者其它本领域技术人员可知类型的元件，例如，量化元件412可以包括电阻(如图6所示)，但并不限于此。
具体地，这里以及下文中所述的第一开关元件对应的量化元件412，与该第一开关元件属于同一候选量化子模块。第二开关元件对应的量化元件412，与该第二开关元件属于同一候选量化子模块。
示例性的，图7是本公开实施例提供的另一种分级量化模块的电路元件图。参见图7，量化单元412包括多个量化元件412；针对第一级候选量化子模块至第N-1级候选量化子模块，其包括的开关单元包括第一子开关单元4111和第二子开关单元4112，针对第N级候选量化子模块，其包括的开关单元包括第一子开关单元4111；第一子开关单元4111包括多个第一开关元件，第二子开关单元4112包括多个第二开关元件；针对第一级候选量化子模块，其包括的第一开关元件的第一端(体现在图7中是第一开关元件的左端)和第一输入端VFEFP连接，且第一开关元件的第二端(体现在图7中是第一开关元件的右端)和对应的量化元件412的第一端(体现在图7中是量化开关元件的左端)连接，其包括的第二开关元件的第一端(体现在图7中是第二开关元件的左端)和第二输入端VFEFN连接，且第二开关元件的第二端(体现在图7中是第二开关元件的右端)和对应的量化元件412的第一端连接，其包括的量化元件412的第二端(体现在图7中是量化开关元件的右端)和第二输入端VFEFN连接；针对第二级候选量化子模块至第N-1级候选量化子模块，其包括的第一开关元件的第一端和第二输入端VFEFN连接，且第一开关元件的第二端和对应的量化元件412的第一端连接，其包括的第二开关元件的第一端和第二输入端VFEFN连接，且第二开关元件的第二端和对应的量化元件412的第一端连接，其包括的量化元件412的第二端和第二输入端VFEFN连接；针对第N级候选量化子模块，其包括的第一开关元件的第一端和第二输入端VFEFN连接，且第一开关元件的第二端和对应的量化元件412的第一端连接，其包括的量化元件412的第二端和第二输入端VFEFN、以及分级量化模块的输出端Vout连接。
具体地，量化元件412为并联量化的元件，例如可以包括电荷型或者其它本领域技术人员可知类型的元件，例如，量化元件412可以包括电容(如图7所述)，但并不限于此。
可选地，继续参见图7，该分级量化模块还可以包括复位开关420。
示例性的，图8是本公开实施例提供的又一种分级量化模块的电路元件图。参见图8，针对第一级级候选量化子模块至第N级级候选量化子模块，其包括的第一开关元件的第一端(体现在图8中是第一开关元件的左端)和第一输入端VFEFP、以及分级量化模块的输出端Vout连接，且第一开关元件的第二端(体现在图8中是第一开关元件的右端)和对应的量化元件412的第一端(体现在图8中是量化元件412的左端)连接，其包括的量化元件412的第二端(体现在图8中是量化元件412的右端)和第二输入端VFEFN连接；针对第一级级候选量化子模块至第N-1级级候选量化子模块，其包括的第二开关元件的第一端和第二输入端连接、以及分级量化模块的输出端Vout连接，且第二开关元件的第二端和对应的量化元件412的第一端连接。
具体地，量化元件412为并联量化的元件，例如可以包括电流型或者其它本领域技术人员可知类型的元件，例如，量化元件412可以包括电流源(如图8所述)，但并不限于此。
可以理解的是，理论上要实现总量化位数为P的数字信号到模拟信号的转换可以拆解到S1步、S2步、……、SM-1步、SM步中对完成对应每步为P1，P2，……，PM-1，PM量化位数的分步量化，这样一来所需要的量化元件412总数由原来的2P个数降低为M*2P+2-2M，相比于原来至少缩减了M*22(M-1)，其中M为分步量化的步骤数。比如，完成一个12bit量化位数的转换，分4步量化，每级量化位数则是3bit，则量化元件412总数将会减少3968个。本领域技术人员应当理解的是，量化元件412的减少，可减小数模转换器的尺寸、功耗、以及生产成本。
具体地，需要说明的是，各候选量化子模块中量化元件412的数量，本领域技术人员可根据实际情况设置，此处不作限定。下面就一些典型示例进行说明，但并不限于此。
示例性的，图9是本公开实施例提供的一种分级量化模块内部量化方式的示意图。参见图9，分级量化模块内部量化方式可以包括等量化位数、半等量化位数以及任意量化位数。针对等量化位数，分级量化模块中各量化单元中所包括的量化元件的数量相同。针对半等量化位数，分级量化模块的所有量化单元中，一部分量化单元中所包括的量化元件的数量为第一数量，剩余部分量化单元中所包括的量化元件的数量为第二数量，其中，第一数量和第二数量不同。针对任意量化位数，分级量化模块中至少存在三个包括不同数量的量化元件的量化单元。
可以理解的是，针对等量化位数，由于各量化单元中所包括的量化元件的数量相同，因此，有利于分级量化模块中的量化单元进行对称排布，进而有利于降低分级量化模块的数模转换误差。针对半等量化位数，有利于所包括的量化元件的数量为第一数量的量化单元对称排布，以及包括的量化元件的数量为第二数量的量化单元对称排布，进而有利于降低分级量化模块的数模转换误差。针对任意量化位数，有利于提高分级量化模块中各量化单元的量化的灵活性，并且，有利于使分级量化模块的形状满足等各种形状要求，例如，在图像传感器列级通道信号处理或者生物神经探针接口电路中，需要将数模转换器设计成窄带细长条状，从而将数模转换器模块嵌入到对应信号处理通道中。而任意量化位数量化时，每步所需量化元件数目随机，整体可以形成为窄带长条状。
具体地，各候选量化子模块中量化元件的物理版图排布方式的具体实施方式有多种，下面就典型示例进行说明，但并不限于此。
示例性的，图10是本公开实施例提供的一种量化单元的物理版图示意图。图11是本公开实施例提供的另一种量化单元的物理版图示意图。参见图10和图11，针对包括的量化元件的数量相同的量化单元，每两个或者四个量化单元构成一个量化单元组，且量化单元组沿X方向排列；针对由两个量化单元构成的量化单元组(如图10所示，量化单元组由第一量化单元910和第二量化单元920构成)，其中第一量化单元910中的多个量化元件呈沿X方向排列的重复的弓字型排布，其中第二量化单元920中的多个量化元件呈沿X方向排列的重复的弓字型排布，且第一量化单元910和第二量化单元920呈相对于X方向镜像错位、交叉排布；由四个量化单元构成的量化单元组(如图11所示，量化单元组由第一量化单元910、第二量化单元920、第三量化单元930、以及第四量化单元940构成)，其中第一量化单元910中的多个量化元件呈沿X方向排列的重复的弓字型排布，其中第二量化单元920中的多个量化元件呈沿X方向排列的重复的弓字型排布，其中第三量化单元930中的多个量化元件按照逆时针绕为预设形状的方式排布，其中第四量化单元940中的多个量化元件按照顺时针绕为预设形状的方式排布，且第一量化单元910和第二量化单元920呈相对于X方向镜像错位、交叉排布，第三量化单元930和第四量化单元940呈相对于X方向镜像错位、交叉排布，第一量化单元910和第二量化单元920构成的一个整体与第三量化单元930和第四量化单元940构成的一个整体沿Y方向排布，X方向和Y方向交叉。
示例性的，以M＝N为例，如果各量化单元中的量化元件在排布成串1，串2，……，串M-1，串M。可以将这M串量化元件按照(串1，串2)，(串3，串4)，……,(串M-1，串M)构成多个量化单元组，当M为奇数时，则凑出一串dummy元件使M+1为偶数从而组成两两组合的量化单元组，为了更好实现匹配，应用dummy元件填充那些量化元件数较少的串，从而使整体上看起来所有串都具备相同的量化元件数。各量化单元组内部的两串量化元件(即第一量化单元和第二量化单元)按照叉指原则和共质心原则进行布局，且多个量化单元组沿X方向排列，相邻量化单元组形成左右镜像对称，低输入参考值VREFN和高输入参考值VREFP交错穿插排布，当第一量化单元向下逆时针环绕成弓形时，第二量化单元则需要向上顺时针环绕成弓形进行排布。还可以将这M串量化元件同时在X轴和Y轴维度二维布局，则按照(串1，串2，串3，串4)，……,(串M-3，串M-2，串M-1，串M)构成多个量化单元组，当M不为4的倍数时，则凑出相应串数dummy元件(例如D串)使M+D为4的倍数，从而组成四四组合的量化单元组。第一量化单元和第二量化单元按照叉指原则和共质心原则进行布局，且多个量化单元组沿X方向排列，相邻量化单元组形成左右镜像对称，低输入参考值VREFN和高输入参考值VREFP交错穿插排布，当第一量化单元向下逆时针环绕成弓形时，第二量化单元则需要向上顺时针环绕成弓形进行排布。第三量化单元是将参考输入值VREFP、VREFN放入内部，其中VREFN侧顺时针弓形环绕至最右侧，VREFP侧逆时针弓形环绕至最左侧，左右两侧然后通过底部横向布局相连，第四量化单元是将参考输入值VREFP、VREFN放入内部，其中VREFN侧逆时针弓形环绕至最左侧，VREFP侧顺时针弓形环绕至最右侧，左右两侧然后通过底部横向布局相连。第三量化单元和第四量化单元构成叉指和共质心关系，内部依然形成高低参考值交错布局。对于不同量化单元组则按照上下左右镜像对称方式进行展开布局，最终在二维空间上形成的效果是每一个高低参考输入值周围都是四个与自身值不同的四个值。该布局方式可以有效抑制INL错误。
可以理解的是，影响数模转换器本征精度因素通常在物理版图实施层面表现为随机统计误差与浓度梯度误差。随机统计误差是指集成电路工艺制造的量化元件(例如电阻、电容、电流源)之间存在统计性差异，例如电阻值、电容值和电流值不可能完全一致，这通常是集成电路工艺自身稳定性差异造成的，不可避免。浓度梯度误差主要是指集成电路器件关键参数值会随着X，Y轴存在梯度分步差异，这是集成电路半导体结扩散特性所决定的。通过降低X，Y轴存在的梯度分步差异，可降低浓度梯度误差，从而提高数模转换器的线性度和有效精度。本申请中，通过设置量化单元组为共质心和叉指的结构，可使正向的误差和负向误差相消，从而降低浓度梯度误差。
具体地，每级候选量化子模块中可以包括独立的开关单元，即每级候选量化子模块中的开关单元仅参与一步量化(如图5-图8所示)。但是，为了进一步减少数模转换器中元件数量，从而减少数模转换器尺寸以及成本，可以至少两级候选量化子模块中的开关单元分时复用。
具体地，由于M级有效量化子模块逐级进行分权重操作，即M级有效量化子模块中的开关单元在不同时段工作，因此至少两级候选量化子模块中的开关单元可以分时复用。
需要说明的是，本领域技术人员可根据实际情况确定哪些候选量化子模块中的开关单元复用，本公开对此不作限定。
示例性的，图12是本公开实施例提供的一种开关单元复用示意图。参见图12，以M＝N为例，针对等量化位数，M级候选量化子模块中各量化单元所包括的量化元件的数量均相同，均为A，因此，各量化单元对应的开关单元所需的开关元件数量相同，则M级候选量化子模块中的开关单元均可以分时复用；针对半等量化位数，半数候选量化子模块中各量化单元所包括的量化元件的数量相同，均为A，因此，该半数候选量化子模块中各量化单元对应的开关单元所需的开关元件数量相同，则该半数候选量化子模块中的开关单元均可以分时复用，同理，另外半数候选量化子模块中各量化单元所包括的量化元件的数量相同，均为B，该另外半数候选量化子模块中的开关单元也均可以分时复用。针对任意量化位数，M级候选量化子模块中各量化单元所包括的量化元件分别为A、B、…、C、D，其中，最大值为Nmax，则M级候选量化子模块中的开关单元均可以分时复用，且开关单元中开关组件的数量至少为Nmax。
具体地，该数模转换器还包括多路复用器，用于控制开关单元分时复用。多路复用器的具体电路元件结构，本领域技术人员可根据实际情况设置，此处不作限定。
示例性的，图13是本公开实施例提供的一种时分复用开关状态控制模块的电路元件图。图14是本公开实施例提供的一种时分复用开关状态控制模块的的时序图。参见图13，该时分复用开关状态控制模块包括移位寄存器(DFF)1310、或非门(NOR)1320、与非门(NAND)1330、反相器(INV)1340、以及输出缓冲器(BUF)1350。
CLKIN为基准时钟TMC，MUXIN为CLKIN时钟周期的2倍即2TMC。以M＝N为例，MUX1和CLKIN为第一级候选量化子模块中开关单元的时钟控制逻辑输入，MUX2和CLKIN为第二级候选量化子模块中开关单元的时钟控制逻辑输入，…，依此类推，MUXM和CLKIN为第M级候选量化子模块中开关单元的时钟控制逻辑输入。由于移位寄存器(DFF)1310的作用，MUX1的时钟周期是CLKIN的2倍(频率就是其对应一半)，MUX2是MUX1时钟周期往后平移一个周期，MUX3是MUX2时钟周期往后平移一个周期，…，依此类推，MUXM-1是MUXM时钟周期往后平移一个周期。
如前文所述，开关单元包括第一开关单元和第二开关单元，第一开关单元包括第一开关元件，第二开关单元包括第二开关元件，第一开关元件可以由一个P型管和一个N型管组成，分别由SP和SN控制开关状态，且第二开关元件可以由一个P型管和一个N型管组成，分别由SP_和SN_控制开关状态，P型管和N型管构成的互补CMOS开关元件，可以减小电压传输损失和开关噪声干扰。以M＝N为例，第一级候选量化子模块中第一开关单元对应的数字信号由S0P(控制P型管)和S0N(控制N型管)表示，第二开关单元对应的数字信号由S0P_(控制P型管)和S0N_(控制N型管)表示，第二级候选量化子模块中第一开关单元对应的数字信号由S1P(控制P型管)和S1N(控制N型管)表示，第二开关单元对应的数字信号由S1P_(控制P型管)和S1N_(控制N型管)表示，…，依此类推，第M级候选量化子模块中第一开关单元对应的数字信号由SM-1P(控制P型管)和SM-1N(控制N型管)表示，第二开关单元对应的数字信号由SM-1P_(控制P型管)和SM-1N_(控制N型管)表示。参见图14，数模转换器工作时，S1P、S1N、S1_P和S1_N比S0P、S0N、S0_P、S0_N往后移位0.5倍TMC，S2P、S2N、S2_P和S2_N比S1P、S1N、S1_P和S1_N往后移位0.5倍TMC，…，依此类推，SM-2P、SM-2N、SM-2_P和SM-2_N比SM-1P、SM-1N、SM-1_P和SM-1_N往后移位0.5倍TMC。
具体地，图6-图8中仅示例性示出了分级量化模块中各量化单元中的量化元件的类型相同，但并不限于此，分级量化模块中也可以至少存在类型不同的两个量化单元。此时，至少一个候选量化子模块还包括：转换单元，用于对前一级有效量化子模块输出的输出信号的类型进行转换，以与其所属的有效量化子模块中的量化单元的类型相匹配。
具体地，转换单元的输入端与前一级候选量化子模块的信号输出端连接，转换单元的输出端和与其属于同一候选量化子模块的量化单元的输入端连接。
可以理解的是，不同类型的量化元件具有不同的优势，例如，电容因为通高频阻低频，在高速应用下仍能具有较低功耗；电流源工作原理是内部电场建立，速度接近于光速最快；电阻工作原理是载流子迁移，速度也较快。通过设置分级量化模块中包括多种类型的量化元件，可使分级量化模块具有多种类型的量化元件所具有的优势。通过设置候选量化子模块中包括转换单元，可使相邻两级候选量化子模块的信号类型相匹配。
图15是本公开实施例提供的另一种数模转换器的结构示意图。参见图15，数模转换器还包括：驱动模块，用于接收多个预设工作模式中目标工作模式对应的控制信号，并以目标工作模式将模拟信号从分级量化模块传输至目标模块。
驱动模块是为整个数模转换器提供一定驱动能力和输出速度，以便让分级量化模块转换后的模拟信号可以满足一定速度、驱动能力要求传递到外部的目标模块，完成与目标模块的信号交互。
具体地，驱动模块的具体电路元件结构，本领域技术人员可根据实际情况设置，此处不做限定。例如，驱动模块主要由放大器、反馈网络、使能开关和增益模式控制开关等构成。
示例性的，图16是本公开实施例提供的一种驱动模块的电路元件图。参见图16，驱动模块的输入端VIN与分级量化模块的输出端连接，驱动模块的输出端VOUT与目标模块的输入端连接。驱动模块包括放大器AMP、第一使能开关ENP、第二使能开关ENN、第一增益控制开关SP1、第二增益控制开关SP2、第三增益控制开关SP3、第四增益控制开关SN1、第五增益控制开关SN2、第六增益控制开关SN3、第一电容C1、第二电容C2、以及第三电容C3。通过该驱动模块可完成关断模式、不同速度模式以及信号传输类型选择，即工作模式选择。在关断模式时，控制第一使能开关ENP、第二使能开关ENN关断，放大器AMP内部没有从电源端抽取电流或对地电流支路，因此放大器AMP关断不工作，静态功耗很低。在打开模式时，控制第一使能开关ENP、第二使能开关ENN导通，并且，通过控制第一增益控制开关SP1、第二增益控制开关SP2、第三增益控制开关SP3、第四增益控制开关SN1、第五增益控制开关SN2、第六增益控制开关SN3的开关状态可以控制输入级对电源或对地电流支路数目，从而使得放大器跨导响应速度不一样，满足于不同输出速率要求应用场景，当前，图16所示的驱动模块仅示例性示出了第一增益控制开关SP1、第二增益控制开关SP2、第三增益控制开关SP3、第四增益控制开关SN1、第五增益控制开关SN2、第六增益控制开关SN3，使得最多具有三条对电源或对地电流支路，本领域技术人员也可以根据实际情况增加或删减增益控制开关数量，从而增删对电源或对地电流支路，对此不作限定。
需要说明的是，在量化元件为电阻时，不需要引入电容，直接使用输出端反接到输入端构成单位增益放大器即可，此时，驱动模块在图16所示电路结构上，删去第一电容C1、第二电容C2、以及第三电容C3即可。在量化元件为电流源时，不需要提供专门驱动能力，驱动模块在图16所示电路结构上，删去第一电容C1、第二电容C2、以及第三电容C3的同时将放大器AMP模块设计为电流跨导运算放大器即可。量化元件为电容时，由于是电荷传输，此时放大器输入端、输出端和反馈环路都要引入电容从而实现电荷传输，并且电容值C1＝C2。
可以理解的是，通过量化元件类型选择、多工模式输出驱动使能开关模式、增益开关模式以及输入/输出/反馈环路电容设置，使得数模转换器具备对多种转换信号类型和速度要求的应用。
综上所述，本申请提供的数模转换器具有如下优势：
(1)有利于小型化、集成化和在不规则形状装置中实施。通过分步逐级量化可减少量化元件总数，节约版图面积。由于量化步数可根据实际情况设置，因此，数模转换器的形状可灵活设置，使其具有较好的移植性，如神经接口探针芯片中通道中需要细条状数模转换器，数模转换器就可以增加量化步数和减小每级量化单元中的量化元件的数量来使其成为细小的条状结构。
(2)可以实现任意量化位数的量化且做到超高位数量化精度。由于总的量化位数是分步量化后各级量化位数的累加，理论上只需要调节量化步数和各级量化位数就可以提高总的量化位数，同时通过各级量化位数奇数、偶数组合便可以实现总的量化位数为任意值。
(3)可以同时兼容多种工作模式。通过量化元件类型和输出驱动放大器类型选择，使数模转换器满足于对电流型、电压型和电荷型信号转换，同时通过调节驱动模块中放大器的使能开关、增益开关使数模转换器具备关断模式和多档输出速度模式。
(4)可以在版图布局上采用共质心和叉指布局提高数模转换器本征精度。将量化单元结对配成量化单元，在一维方向上或二维方向上进行叉指和共质心布局，使每个高输入参考值VRFEP或低输入参考值VRFEN周围相邻量化单元对应输入参考值与自身不同，从而最大程度抑制数模转换器因统计误差和梯度误差带来的非线性周期性位移，从而提高整个装置本征精度。
本公开实施例还提供了一种电子设备，包括前述任意实施例所述的数模转换器。因此，具备与数模转换器相同的有益效果，此处不再赘述。
本公开实施例还提供了一种数模转换方法，应用于前述任意实施例所述的数模转换器。图17是本公开实施例提供的一种数模转换方法的流程图。参见图17，该数模转换方法包括：
S100、N级候选量化子模块中的M级有效量化子模块，用于逐级根据对应的数字信号进行分权重处理，并在第M级有效量化子模块完成分权重处理时，输出模拟信号；
其中，分权重处理包括，有效量化子模块中的开关单元根据其对应的数字信号调整开关状态，有效量化子模块中的量化单元将其对应的输入信号进行量化，从而有效量化子模块产生分权重值；
其中，针对第二级有效量化子模块，其对应的输入信号的值为参考信号的值，针对第二级有效量化子模块至第M级有效量化子模块，其对应的输入信号的值为前一级有效量化子模块的量化精度的值；
其中，模拟信号为M级有效量化子模块的分权重值的加和。
可选地，有效量化子模块中的开关单元根据其对应的数字信号调整开关状态，包括：开关单元中的有效开关元件根据对应的数字信号逐个调整开关状态，其中，有效开关元件调整开关状态所耗费的时长与其所属的有效量化子模块的量化精度的值正相关。
具体地，有效开关元件为在数模转换过程中会进行分权重处理的开关元件，而非闲置的开关元件。
具体地，M级有效量化子模块中，量化精度最小的有效量化子模块的量化精度为Jmin，量化精度最小的有效量化子模块中有效开关元件调整开关状态所耗费的时长为MCK，则针对其它每级有效量化子模块，该级有效量化子模块中的有效开关元件调整开关状态所耗费的时长为MCK*(Jk/Jmin)，其中，Jk为该级有效量化子模块的量化精度。
示例性地，图18是本公开实施例提供的一种M级有效量化子模块中有效开关元件调整开关状态所耗费的时长的示意图。参见图18，若总量化位数为P，根据本公开实施例提供的分级量化模块可将总量化位数P位分别拆分成量化位数P1，P2，…，PM-1，PM，分步对应到第S1，S2，…，SM-1，SM步去完成，第S1，S2，…，SM-1，SM步分别对应需要2P1，2P2，……，2PM -1，2PM个量化元件来产生与之对应的2P1，2P2，……，2PM-1，2PM个开关状态。假如S1步完成的是最高位量化，S2步完成次高位量化，以此类推，第SM-1步完成次低量化位量化，第SM步完成最低量化位量化，则第S1步量程为[1/2P1,1]*Xref，该分步量化1bit精度为Xref/2P1,第S2步量程为[1/2P2,1]*Xref/2P1，该分步量化1bit精度为Xref/2P1+P2，依此类推，最低位第SM步量程为[1/2PM,1]*Xref/2P1+P2+…PM-1，该分步量化1bit精度为Xref/2P。此时，若完成1bit精度为Xref/2P的量化所用基准时钟时间为一个MCK，则完成第SM步对应量程进位满量程用时为MCK*2PM，每当SM步量程进位满一次，SM-1步才向前进位一位，因此第SM-1步完成1bit精度为Xref/2P-PM的量化用时为MCK*2PM，以此类推，完成最高位S1步1bit精度为Xref/2P1量化所需时间为MCK*2PM+PM-1+…+P2。通过分步量化和各级级联便可实现信号按照每个基准时钟MCK逐级递增Vref/2P直至完成量化位数为P的全部量化。
可选地，若有效量化子模块中的量化单元的类型和前一级有效量化子模块中的量化单元的类型不同，则在有效量化子模块中的量化单元将其对应的输入信号进行量化之前，还包括：有效量化子模块中的转换单元对前一级有效量化子模块输出的输出信号的类型进行转换，以与其所属的有效量化子模块中的量化单元的类型相匹配。
可选地，若分级量化模块中还包括无效量化子模块，则方法还包括：各级无效量化子模块中的开关单元根据关断信号调整至打开状态。
具体地，在实际工作过程中并非总是要把各步所代表的量程用满，当将高位或低位分步所代表的分步量化量程闲置时，相当于只用了该分级量化模块全部P位量化量程的截取的特定位。此外对于高位量化量程闲置这种情形，该对应分步的量化单元根据状态开关可以用作对初始输入的参考信号[0，Xref]进行档位选择形成新的输入信号参考范围[XrefP，XrefN]作为其余低量化位分步步骤构成的子分步逐级量化器输入信号参考范围。例如，分级量化模块若设计实现16bit量化位数，实际应用场景只用到了12bit，那么其余4bit量化位数可以做闲置处理不使用(即作为无效量化子模块)或者视作4bit电压范围选择性输出开关，为后面实际用满的12bit数模转换器提供电压参考范围组合作为输入。
可选地，在输出模拟信号之后，还包括：接收多个预设工作模式中目标工作模式对应的控制信号，并以目标工作模式将模拟信号从分级量化模块传输至目标模块。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本公开的具体实施方式，使本领域技术人员能够理解或实现本公开。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本公开的精神或范围的情况下，在其它实施例中实现。因此，本公开将不会被限制于本文所述的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (13)

1.一种数模转换器，其特征在于，包括分级量化模块，所述分级量化模块包括N级候选量化子模块，所述候选量化子模块包括量化单元和开关单元；
所述N级候选量化子模块中的M级有效量化子模块，用于逐级根据对应的数字信号进行分权重处理，并在第M级所述有效量化子模块完成分权重处理时，输出模拟信号；
其中，在所述分权重处理中，所述有效量化子模块中的所述开关单元，用于根据其对应的所述数字信号调整开关状态，所述有效量化子模块中的所述量化单元，用于将其对应的输入信号进行量化，从而所述有效量化子模块产生分权重值；
其中，针对第一级所述有效量化子模块，其对应的所述输入信号的值为参考信号的值，针对第二级所述有效量化子模块至第M级所述有效量化子模块，其对应的所述输入信号的值为前一级所述有效量化子模块的量化精度的值；
其中，所述模拟信号为M级所述有效量化子模块的分权重值的加和。
2.根据权利要求1所述的数模转换器，其特征在于，所述量化单元包括多个量化元件；针对第一级所述级候选量化子模块至第N-1级所述候选量化子模块，其包括的所述开关单元包括第一子开关单元和第二子开关单元，针对第N级所述级候选量化子模块，其包括的所述开关单元包括第一子开关单元；所述第一子开关单元包括多个第一开关元件，所述第二子开关单元包括多个第二开关元件；
针对第一级所述级候选量化子模块，其包括的多个所述量化元件通过串联方式连接在所述分级量化模块的第一输入端和第二输入端之间；针对第一级所述级候选量化子模块至第N-1级所述级候选量化子模块，其所包括的所述第一开关元件的第一端和对应的量化元件的第一端连接，且所述第一开关元件的第二端和后一级所述候选量化子模块中的第一个量化元件的第一端连接，所述第二开关元件的第一端和对应的量化元件的第二端连接，且所述第二开关元件的第二端和后一级所述候选量化子模块中的最后一个量化元件的第二端连接；针对第N级所述级候选量化子模块，其所包括的所述第一开关元件的第一端和对应的量化元件的第一端连接，且所述第一开关元件的第二端与所述分级量化模块的输出端连接；
或者；
针对第一级所述级候选量化子模块，其包括的所述第一开关元件的第一端和所述第一输入端连接，且所述第一开关元件的第二端和对应的量化元件的第一端连接，其包括的所述第二开关元件的第一端和所述第二输入端连接，且所述第二开关元件的第二端和对应的量化元件的第一端连接，其包括的所述量化元件的第二端和所述第二输入端连接；针对第二级所述级候选量化子模块至第N-1级所述级候选量化子模块，其包括的所述第一开关元件的第一端和所述第二输入端连接，且所述第一开关元件的第二端和对应的量化元件的第一端连接，其包括的所述第二开关元件的第一端和所述第二输入端连接，且所述第二开关元件的第二端和对应的量化元件的第一端连接，其包括的所述量化元件的第二端和所述第二输入端连接；针对第N级所述级候选量化子模块，其包括的所述第一开关元件的第一端和所述第二输入端连接，且所述第一开关元件的第二端和对应的量化元件的第一端连接，其包括的所述量化元件的第二端和所述第二输入端、以及所述分级量化模块的输出端连接；
或者；
针对第一级所述级候选量化子模块至第N级所述级候选量化子模块，其包括的所述第一开关元件的第一端和所述第一输入端、以及所述分级量化模块的输出端连接，且所述第一开关元件的第二端和对应的量化元件的第一端连接，其包括的所述量化元件的第二端和所述第二输入端连接；针对第一级所述级候选量化子模块至第N-1级所述级候选量化子模块，其包括的所述第二开关元件的第一端和所述第二输入端、以及所述分级量化模块的输出端连接，且所述第二开关元件的第二端和对应的量化元件的第一端连接。
3.根据权利要求1所述的数模转换器，其特征在于，所述分级量化模块中各所述量化单元中所包括的量化元件的数量相同；
或者；
所述分级量化模块的所有所述量化单元中，一部分所述量化单元中所包括的所述量化元件的数量为第一数量，剩余部分所述量化单元中所包括的所述量化元件的数量为第二数量；
或者；
所述分级量化模块中至少存在三个包括不同数量的所述量化元件的量化单元。
4.根据权利要求1所述的数模转换器，其特征在于，针对包括的量化元件的数量相同的所述量化单元，每两个或者四个所述量化单元构成一个量化单元组，且所述量化单元组沿X方向排列；
针对由两个所述量化单元构成的所述量化单元组，其中第一量化单元中的多个量化元件呈沿所述X方向排列的重复的弓字型排布，其中第二量化单元中的多个量化元件呈沿所述X方向排列的重复的弓字型排布，且所述第一量化单元和所述第二量化单元呈相对于所述X方向镜像错位、交叉排布；
由四个所述量化单元构成的所述量化单元组，其中第一量化单元中的多个量化元件呈沿所述X方向排列的重复的弓字型排布，其中第二量化单元中的多个量化元件呈沿所述X方向排列的重复的弓字型排布，其中第三量化单元中的多个量化元件按照逆时针绕为预设形状的方式排布，其中第四量化单元中的多个量化元件按照顺时针绕为所述预设形状的方式排布，且所述第一量化单元和所述第二量化单元呈相对于所述X方向镜像错位、交叉排布，所述第三量化单元和所述第四量化单元呈相对于所述X方向镜像错位、交叉排布，所述第一量化单元和所述第二量化单元构成的一个整体与所述第三量化单元和所述第四量化单元构成的一个整体沿Y方向排布，所述X方向和所述Y方向交叉。
5.根据权利要求1所述的数模转换器，其特征在于，至少两级所述候选量化子模块中的所述开关单元分时复用。
6.根据权利要求1所述的数模转换器，其特征在于，至少一个所述候选量化子模块还包括：
转换单元，用于对前一级所述有效量化子模块输出的输出信号的类型进行转换，以与其所属的所述有效量化子模块中的所述量化单元的类型相匹配。
7.根据权利要求1所述的数模转换器，其特征在于，还包括：
驱动模块，用于接收多个预设工作模式中目标工作模式对应的控制信号，并以所述目标工作模式将所述模拟信号从所述分级量化模块传输至目标模块。
8.一种电子设备，其特征在于，包括权利要求1-7任一项所述的数模转换器。
9.一种数模转换方法，其特征在于，应用于权利要求1-7任一项所述的数模转换器，其中，所述方法包括：
N级候选量化子模块中的M级有效量化子模块，用于逐级根据对应的数字信号进行分权重处理，并在第M级所述有效量化子模块完成分权重处理时，输出模拟信号；
其中，所述分权重处理包括，所述有效量化子模块中的所述开关单元根据其对应的所述数字信号调整开关状态，所述有效量化子模块中的所述量化单元将其对应的输入信号进行量化，从而所述有效量化子模块产生分权重值；
其中，针对第二级所述有效量化子模块，其对应的所述输入信号的值为参考信号的值，针对第二级所述有效量化子模块至第M级所述有效量化子模块，其对应的所述输入信号的值为前一级所述有效量化子模块的量化精度的值；
其中，所述模拟信号为M级所述有效量化子模块的分权重值的加和。
10.根据权利要求9所述的方法，其特征在于，所述有效量化子模块中的所述开关单元根据其对应的所述数字信号调整开关状态，包括：
所述开关单元中的有效开关元件根据对应的所述数字信号逐个调整开关状态，其中，所述有效开关元件调整开关状态所耗费的时长与其所属的所述有效量化子模块的量化精度的值正相关。
11.根据权利要求9所述的方法，其特征在于，若所述有效量化子模块中的所述量化单元的类型和前一级所述有效量化子模块中的所述量化单元的类型不同，则在所述有效量化子模块中的所述量化单元将其对应的输入信号进行量化之前，还包括：
所述有效量化子模块中的转换单元对前一级所述有效量化子模块输出的输出信号的类型进行转换，以与其所属的所述有效量化子模块中的所述量化单元的类型相匹配。
12.根据权利要求9所述的方法，其特征在于，若所述分级量化模块中还包括无效量化子模块，则所述方法还包括：
各级所述无效量化子模块中的开关单元根据关断信号调整至打开状态。
13.根据权利要求9所述的方法，其特征在于，在所述输出模拟信号之后，还包括：
接收多个预设工作模式中目标工作模式对应的控制信号，并以所述目标工作模式将所述模拟信号从所述分级量化模块传输至目标模块。
CN202310639747.0A 2023-05-31 2023-05-31 数模转换器、电子设备、及数模转换方法 Active CN116846399B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310639747.0A CN116846399B (zh) 2023-05-31 2023-05-31 数模转换器、电子设备、及数模转换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310639747.0A CN116846399B (zh) 2023-05-31 2023-05-31 数模转换器、电子设备、及数模转换方法

Publications (2)

Publication Number Publication Date
CN116846399A true CN116846399A (zh) 2023-10-03
CN116846399B CN116846399B (zh) 2023-12-01

Family

ID=88167926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310639747.0A Active CN116846399B (zh) 2023-05-31 2023-05-31 数模转换器、电子设备、及数模转换方法

Country Status (1)

Country Link
CN (1) CN116846399B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004042931A2 (en) * 2002-11-06 2004-05-21 Toumaz Technology Limited Configurable function implementing system and digital to analogue converters
US20110279295A1 (en) * 2009-06-22 2011-11-17 No. 24th Research Institute of China Electronics T echnology Group Corp Pipelined analog-to-digital converter and its single redundancy bit digital correction technique
JP2012151728A (ja) * 2011-01-20 2012-08-09 Nippon Telegr & Teleph Corp <Ntt> ディジタル／アナログ変換器
US20150288380A1 (en) * 2014-04-07 2015-10-08 Analog Devices Technology Estimation of digital-to-analog converter static mismatch errors
CN106341130A (zh) * 2016-08-30 2017-01-18 中国科学院上海高等研究院 数模转换器
CN110380962A (zh) * 2019-07-18 2019-10-25 北京国科环宇科技股份有限公司 一种在srio的交换系统中配置路由的方法及装置
US10484002B1 (en) * 2018-12-27 2019-11-19 Keithley Instruments, Llc High-speed high-resolution digital-to-analog converter
US10833699B1 (en) * 2019-08-22 2020-11-10 Silicon Laboratories Inc. Resistor based delta sigma multiplying DAC with integrated reconstruction filter
CN115296671A (zh) * 2022-10-09 2022-11-04 湖南毂梁微电子有限公司 混合结构的数模转换电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004042931A2 (en) * 2002-11-06 2004-05-21 Toumaz Technology Limited Configurable function implementing system and digital to analogue converters
US20110279295A1 (en) * 2009-06-22 2011-11-17 No. 24th Research Institute of China Electronics T echnology Group Corp Pipelined analog-to-digital converter and its single redundancy bit digital correction technique
JP2012151728A (ja) * 2011-01-20 2012-08-09 Nippon Telegr & Teleph Corp <Ntt> ディジタル／アナログ変換器
US20150288380A1 (en) * 2014-04-07 2015-10-08 Analog Devices Technology Estimation of digital-to-analog converter static mismatch errors
CN106341130A (zh) * 2016-08-30 2017-01-18 中国科学院上海高等研究院 数模转换器
US10484002B1 (en) * 2018-12-27 2019-11-19 Keithley Instruments, Llc High-speed high-resolution digital-to-analog converter
CN110380962A (zh) * 2019-07-18 2019-10-25 北京国科环宇科技股份有限公司 一种在srio的交换系统中配置路由的方法及装置
US10833699B1 (en) * 2019-08-22 2020-11-10 Silicon Laboratories Inc. Resistor based delta sigma multiplying DAC with integrated reconstruction filter
CN115296671A (zh) * 2022-10-09 2022-11-04 湖南毂梁微电子有限公司 混合结构的数模转换电路

Also Published As

Publication number Publication date
CN116846399B (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
US5404142A (en) Data-directed scrambler for multi-bit noise shaping D/A converters
US5877717A (en) D/A converter with a Gamma correction circuit
CN101404502B (zh) 包括多个数模转换器的集成电路、σ-δ调制器电路和校准多个多比特数模转换器的方法
CA2004317C (en) Successive comparison type analog-to-digital converting apparatus
US7414562B2 (en) Analog-to-digital conversion using asynchronous current-mode cyclic comparison
CN110750231B (zh) 一种面向卷积神经网络的双相系数可调模拟乘法计算电路
CN1593009A (zh) 用于多比特∑－△调制器的具有高频脉动和多阈值产生的多级量化器的低电容、低回扫噪声输入级
JP6808647B2 (ja) 取得速度が速いアナログデジタル変換を用いて、画素マトリクスを有するセンサを読み出すための回路、およびこのような回路を含む画像センサ
CN108809310B (zh) 无源基于时间交织SAR ADC的带通Delta-Sigma调制器
US7486210B1 (en) DWA structure and method thereof, digital-to-analog signal conversion method and signal routing method
KR100291233B1 (ko) 바이폴라소자균분디지탈아날로그신호변환을수행하는방법및장치
US5194867A (en) Flash analog-to-digital converter employing least significant bit-representative comparative reference voltage
US6842128B2 (en) Higher order sigma-delta analog-to-digital converter based on finite impulse response filter
CN113364462A (zh) 模拟存算一体多比特精度实现结构
CN108880546A (zh) 一种应用于逐次逼近模数转换器的电容校正方法
CN116846399B (zh) 数模转换器、电子设备、及数模转换方法
KR940020700A (ko) 회로 영역이 축소된 디지탈 적분기 및 아날로그 대 디지탈 변환기(Digital integrator with reduced circuit area and analog-to-digital converter using same)
Kobayashi et al. SAR ADC design using golden ratio weight algorithm
EP1168628A2 (en) Current adding type D/A converter
US20030197633A1 (en) Efficient data-directed scrambler for noise-shaping mixed-signal converters
CN101399547B (zh) 数字/模拟转换器与数字信号转换至模拟信号的方法
CN211959177U (zh) 图像传感器斜坡信号产生电路
CN116886092B (zh) 可配置计数器、斜坡发生器、模数转换器及图像传感器
CN103684452A (zh) 一种动态单元匹配的方法和装置
JP4704746B2 (ja) Ｄ／ａ変換器及びδσａ／ｄ変換器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant