CN116841739A - 用于异构计算平台的数据包重用系统 - Google Patents

用于异构计算平台的数据包重用系统 Download PDF

Info

Publication number
CN116841739A
CN116841739A CN202310795164.7A CN202310795164A CN116841739A CN 116841739 A CN116841739 A CN 116841739A CN 202310795164 A CN202310795164 A CN 202310795164A CN 116841739 A CN116841739 A CN 116841739A
Authority
CN
China
Prior art keywords
data packet
gpu
task
graph
reuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310795164.7A
Other languages
English (en)
Other versions
CN116841739B (zh
Inventor
严德政
鲁显毅
何军
李承勉
陈学凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Muxi Lingzhi Technology Hangzhou Co ltd
Original Assignee
Muxi Integrated Circuit Hangzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Muxi Integrated Circuit Hangzhou Co ltd filed Critical Muxi Integrated Circuit Hangzhou Co ltd
Priority to CN202310795164.7A priority Critical patent/CN116841739B/zh
Publication of CN116841739A publication Critical patent/CN116841739A/zh
Application granted granted Critical
Publication of CN116841739B publication Critical patent/CN116841739B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5044Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering hardware capabilities
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明涉及计算机技术领域,尤其涉及一种用于异构计算平台的数据包重用系统,包括CPU、GPU、GPU主命令缓冲区、GPU从命令缓冲区、重用GPU任务图。CPU按照任务执行顺序生成常规数据包和启动数据包,存储在GPU主命令缓冲区中,首次分发至重用GPU任务图之前,基于重用GPU任务图生成重用GPU可执行图,存储在GPU从命令缓冲区,当分发至重用GPU任务图时,在GPU主命令缓冲区存储指向对应重用GPU可执行图的启动数据包;GPU执行CPU分发的任务时,基于启动数据包的控制指向访问GPU从命令缓冲区获取重用GPU可执行图进行执行。本发明提高了异构计算平台中GPU资源的利用率以及任务处理效率。

Description

用于异构计算平台的数据包重用系统
技术领域
本发明涉及计算机技术领域,尤其涉及一种用于异构计算平台的数据包重用系统。
背景技术
异构计算平台中,中央处理器(Central Processing Unit,简称CPU)下发任务给图形处理器(Graphics Processing Unit,简称GPU)处理,现有技术中,主要通过以下两种方式处理,方式一,CPU逐个生成数据包下发给GPU,但由于GPU处理速度快于CPU,会导致GPU处理间隔时间长,导致GPU资源的浪费,任务处理效率低。方式二基于数据包处理顺序生成任务图,在进行数据包分发时,基于任务图生成多个数据包,将多个数据包一起下发给GPU。方式二相较于方式一能够提高GPU资源的利用率和任务处理效率。但是,CPU下发给GPU处理的数据包中,存在大量可以重用的任务图,但方式二中,CPU会基于具体应用场景更新任务图,且每次均需要重新根据任务图生成对应的数据包下发给GPU,CPU执行图更新和重复生成数据包的开销大,因此对于方式二GPU资源的利用率以及任务处理效率均还存在提高空间。由此可知,如何提高异构计算平台中GPU资源的利用率以及任务处理效率成为亟待解决的技术问题。
发明内容
本发明目的在于,提供一种用于异构计算平台的数据包重用系统,提高了异构计算平台中GPU资源的利用率以及任务处理效率。
根据本发明一方面,提供了一种用于异构计算平台的数据包重用系统,包括CPU、GPU、GPU主命令缓冲区、GPU从命令缓冲区、至少一个重用GPU任务图,其中,所述CPU、GPU均能够访问GPU主命令缓冲区、GPU从命令缓冲区,所述重用GPU任务图为至少被分发执行两次的GPU任务图,GPU任务图包括多个任务节点信息以及任务节点之间的依赖关系信息;
所述CPU在进行任务分发时,用于按照任务执行顺序生成常规数据包和启动数据包,并按照任务执行顺序将常规数据包和启动数据包存储在所述GPU主命令缓冲区中,其中,所述常规数据包包括非GPU任务图的任务数据包和非重用GPU任务图的任务数据包,所述启动数据包用于控制启动可重用任务图对应的数据包,在首次分发至重用GPU任务图之前,基于所述重用GPU任务图生成重用GPU可执行图,将所述重用GPU可执行图存储在所述GPU从命令缓冲区,当需要分发重用GPU任务图时,在所述GPU主命令缓冲区存储指向对应重用GPU可执行图的启动数据包;
所述GPU执行CPU分发的任务时,按照任务执行顺序依次读取所述GPU主命令缓冲区中的常规数据包和启动数据包进行执行,当读取至启动数据包时,从所述GPU从命令缓冲区获取重用GPU可执行图对应执行队列的任务数据包和控制数据包进行执行。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案,本发明提供的一种用于异构计算平台的数据包重用系统可达到相当的技术进步性及实用性,并具有产业上的广泛利用价值,其至少具有以下有益效果:
本发明所述系统CPU对于重用GPU任务图仅需生成一次重用GPU可执行图,通过设置GPU从命令缓冲区,将重用GPU可执行图存储在GPU从命令缓冲区中,通过在GPU主命令缓冲区设置对应的启动数据包来重复调用重用GPU可执行图,减小了CPU侧对GPU任务图的更新和重复启用的开销,大大缩减了多次执行重用GPU可执行图的平均执行时间,且减小了对GPU主命令缓冲区的资源占用,提高了异构计算平台中GPU资源的利用率以及任务处理效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一个重用GPU任务图示意图;
图2为本发明实施例提供的一个重用GPU可执行图示意图;
图3为本发明实施例提供的异构计算平台的数据包重用结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供了一种用于异构计算平台的数据包重用系统,包括CPU、GPU、GPU主命令缓冲区、GPU从命令缓冲区、至少一个重用GPU任务图,其中,所述CPU、GPU均能够访问GPU主命令缓冲区、GPU从命令缓冲区。作为一种示例,GPU主命令缓冲区具体可设置为环形缓冲区(Ring Buffer,简称RB),环形缓冲区设置为先入先出模式。GPU从命令缓冲区具体可设置为间接缓冲区(Indirect Buffer,简称IB)。所述重用GPU任务图为至少被分发执行两次的GPU任务图,GPU任务图包括多个任务节点信息以及任务节点之间的依赖关系信息。如图1所示示例,GPU任务图中包括A、B、C、D、E五个任务节点,任务节点之间的有向线段表示任务节点之间的依赖关系,例如,任务节点B、任务节点C需要等到任务节点A执行完才可以执行,任务节点D需要等到任务节点B、任务节点C执行完才可以执行。任务节点E需要等到任务节点D执行完才可以执行。
所述GPU主命令缓冲区、GPU从命令缓冲区设置在CPU对应的系统内存中,或者设置在GPU对应的系统内存中。
所述CPU在进行任务分发时,用于按照任务执行顺序生成常规数据包和启动数据包,并按照任务执行顺序将常规数据包和启动数据包存储在所述GPU主命令缓冲区中,其中,所述常规数据包包括非GPU任务图的任务数据包和非重用GPU任务图的任务数据包,所述启动数据包用于控制启动可重用任务图对应的数据包,其中,非重用GPU任务图为仅被分发执行一次的GPU任务图。可以理解的是,CPU在进行任务分发时可能涉及到单个的任务数据包,也可能涉及到由多个任务数据包和任务数据包之间的依赖关系组成的GPU任务图。仅需要分发一次的GPU任务图,为非重用GPU任务图。需要分发执行多次的GPU任务图为重用GPU任务图。
在首次分发至重用GPU任务图之前,基于所述重用GPU任务图生成重用GPU可执行图,将所述重用GPU可执行图存储在所述GPU从命令缓冲区,当需要分发重用GPU任务图时,在所述GPU主命令缓冲区存储指向对应重用GPU可执行图的启动数据包。需要说明的是,现有技术中,CPU需要在每次需要分发重用GPU任务图时,生成一次重用GPU可执行图。本申请与现有技术中生成GPU可执行图的时间节点和方式均不相同。本申请是在首次分发至重用GPU任务图之前的任意时间,提前生成重用GPU可执行图,且只需生成一次,存储在GPU从命令缓冲区,后续仅需在GPU主命令缓冲区存储指向所述重用GPU可执行图的启动数据包即可,即减小了GPU主命令缓冲区的占用空间,且减少了CPU生成重用GPU可执行图的次数,减少了计算资源,提高了CPU和GPU的交互效率。
作为一种实施例,所述GPU可执行图包括至少一个执行队列,每一执行队列包括任务数据包和控制数据包,所述GPU任务图中的每一任务节点对应一个任务数据包,每一队列中的任务数据包按顺序执行,所述控制数据包用于关联位于不同执行队列中的任务数据包之间的依赖关系。
作为一种实施例,所述GPU可执行图包括第i执行队列和第i+1执行队列,i的取值范围为1到M-1,M-1为所述GPU可执行图的总队列数,M≥2,第i执行队列包括第j任务数据包、第e数据包,第i+1队列包括第k任务数据包、第h任务数据包,其中,第k任务数据包依赖于第j任务数据包,第e数据包依赖于第h任务数据包,j、k、e、h的取值范围为1到N,N为GPU可执行图对应的任务数据包总数,k>j,e>h。在第i执行队列中,第e数据包之前的数据包设置为第eh控制数据包,当第h任务数据包执行完成后,第eh控制数据包控制第e数据包执行。在第i+1执行队列中,第k任务数据包之前的数据包设置为第kj控制数据包,当第j任务数据包执行完成后,第kj控制数据包控制第k任务数据包执行;若在第i+1执行队列中,在第kj控制数据包之前还存在第s任务数据包,则第kj控制数据包需要在第s任务数据包以及第j任务数据均质性完成后,控制第k任务数据包执行,s的取值范围为1到N。
图1所示的GPU任务图生成的GPU可执行图如图2所示,A任务数据包、B任务数据包、D任务数据包、E任务数据包位于GPU可执行图的第一个队列中,C任务数据包在GPU可执行图的第二个队列中,基于图1中节点之间的依赖关系,在C任务数据包之前设置“Wait A”,“Wait A”需要在A任务数据包完成之后,控制执行C任务数据包。在B任务数据包和D任务数据包之间设置控制数据包“Wait C”,“Wait C”需要在B任务数据包和C任务数据包均执行完成后,再控制执行D任务数据包。
作为一种实施例,GPU主命令缓冲区中也可设置Y个执行队列,Y为重用GPU可执行图对应的最大执行队列数,GPU主命令缓冲区中的执行队列和GPU可执行图中的执行队列相对应。当CPU分发至重用GPU任务图对应的任务数据包时,在GPU主命令缓冲区中的每一执行队列设置指向GPU从命令缓冲区中对应队列的启动数据包。
以图2所示的重用可执行图为例,对应在GPU主命令缓冲区中的启动数据包分布如图3所示。图3中,IB Queue#1表示GPU可执行图的第一个执行队列,IB Queue#2表示GPU可执行图的第二个执行队列,RB Queue#1表示GPU主命令缓冲区中第一个执行队列,RB Queue#2表示GPU主命令缓冲区中第二个执行队列。Execute IB CMDs1表示指向IB Queue#1的启动数据包,Execute IB CMDs2表示指向IB Queue#2的启动数据包。GPU主命令缓冲区中第一个执行队列中的X1、X2、X3为单独生成的常规数据包。
作为一种实施例,所述GPU执行CPU分发的任务时,按照任务执行顺序依次读取所述GPU主命令缓冲区中的常规数据包和启动数据包进行执行,当读取至启动数据包时,从所述GPU从命令缓冲区获取重用GPU可执行图对应执行队列的任务数据包和控制数据包进行执行。可以理解的是,通过读取启动数据包的控制信息可以在GPU从命令缓冲区中获取GPU可执行图对应执行队列的任务数据包和控制数据包。
在一些应用场景中,对于重用GPU可执行图不仅限于完全重用,也可以对其中的部分任务数据包进行局部更改来重用,局部更改也无需重新生成GPU可执行图,仅需局部调整,局部更改具体可包括,更改每一任务数据包的参数,也可以是关闭和开启某一数据包。
作为一种实施例,所述CPU还用于向GPU从命令缓冲区发送目标参数修改指令,所述目标参数修改指令包括目标任务数据包标识、目标参数和目标参数值,基于目标任务数据包标识确定目标任务数据,将目标任务数据中的目标参数的值更新为所述目标参数值。需要说明的是,现有技术中,当涉及参数修改时,需要重新生成GPU任务图和GPU可执行图,需要耗费CPU大量的计算资源,本申请只需对GPU从命令缓冲区中的目标任务数据中的目标参数更新即可,节省了CPU的计算资源,提高了GPU和CPU的交互效率。
作为一种实施例,所述重用GPU可执行图中包括至少一个可开关任务数据包,当所述可开关任务数据包无需执行时,所述CPU生成空数据包,将可开关任务数据包替换为空数据包。现有技术中,当需要关闭或开启某一任务数据时,均需要重新生成GPU任务图和GPU可执行图,需要耗费CPU大量的计算资源。为了节省CPU的计算资源,提高了GPU和CPU的交互效率,本申请提供以下四种实施例进行说明:
实施例一、
所述重用GPU可执行图中包括至少一个可开关任务数据包,可开关任务数据包包括开关比特(bit)位,当开关比特位设置为第一标识时,可开关任务数据包为开启状态;当开关比特位设置为第二标识时,可开关任务数据包为关闭状态;第一标识设置为0,第二标识设置为1,或者,第一标识设置为1,第二标识设置为0。
实施例二、
本申请通过CPU生成空数据包替换可开关任务数据包,实现可开关任务数据包的关闭,通过重新生成可开关任务数据包,替换空数据包,实现可开关任务数据包的开启,节省了CPU的计算资源,提高了GPU和CPU的交互效率
实施例三、
所述重用GPU可执行图中包括至少一个可开关任务数据包,每一可开关任务数据包之前设置一个对应的开关控制数据包,若所述可开关任务数据包需要处于开启状态,则CPU将开关控制数据包中的预设地址为设置指向第一地址空间;若可开关任务数据包需要处于关闭状态,则CPU将开关控制数据包中的预设地址为设置指向第二地址空间。通过设置开关控制数据包控制某一可开关任务数据包的开关,实现了对重用GPU可执行图的局部更改,节省了CPU的计算资源,提高了GPU和CPU的交互效率。
实施例四、
所述重用GPU可执行图中包括W个位于同一队列中的连续的可开关任务数据包,W≥2,连续的可开关任务数据包中,首个可开关任务数据包之前设置一个对应的开关控制数据包,所述开关控制数据包包括地址信息和数量信息,若所述地址信息设置为指向第一地址空间,则W个位于同一队列中的连续的可开关任务数据包全部处于开启状态;若所述地址信息设置为指向第二地址空间,则读取数量信息中的数值X,将W个位于同一队列中的连续的可开关任务数据包的前X个任务数据包设置为关闭状态。通过设置包括地址信息和数量信息开关控制数据包,实现了对连续多个可开关任务数据包开启和关闭的控制,节省了CPU的计算资源,提高了GPU和CPU的交互效率。
作为一种优选实施例,所述重用GPU任务图的重用次数超过预设阈值。需要说明的是,构建GPU从命令缓冲区、启动数据包等也需要消耗CPU资源和时间,若重用GPU任务图的重用次数过少,则可能无法减少CPU的开销,无法缩短重用GPU任务图的平均执行时间,因此,当所述重用GPU任务图的重用次数超过预设阈值是,再采用本发明实施例所述系统,能够显著缩短重用GPU任务图的平均执行时间,减少CPU的开销。
本发明实施例所述系统CPU对于重用GPU任务图仅需生成一次重用GPU可执行图,通过设置GPU从命令缓冲区,将重用GPU可执行图存储在GPU从命令缓冲区中,通过在GPU主命令缓冲区设置对应的启动数据包来重复调用重用GPU可执行图,减小了CPU侧对GPU任务图的更新和重复启用的开销,大大缩减了多次执行重用GPU可执行图的平均执行时间,且减小了对GPU主命令缓冲区的资源占用,提高了异构计算平台中GPU资源的利用率以及任务处理效率。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭示如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (10)

1.一种用于异构计算平台的数据包重用系统,其特征在于,
包括CPU、GPU、GPU主命令缓冲区、GPU从命令缓冲区、至少一个重用GPU任务图,其中,所述CPU、GPU均能够访问GPU主命令缓冲区、GPU从命令缓冲区,所述重用GPU任务图为至少被分发执行两次的GPU任务图,GPU任务图包括多个任务节点信息以及任务节点之间的依赖关系信息;
所述CPU在进行任务分发时,用于按照任务执行顺序生成常规数据包和启动数据包,并按照任务执行顺序将常规数据包和启动数据包存储在所述GPU主命令缓冲区中,其中,所述常规数据包包括非GPU任务图的任务数据包和非重用GPU任务图的任务数据包,所述启动数据包用于控制启动可重用任务图对应的数据包,在首次分发至重用GPU任务图之前,基于所述重用GPU任务图生成重用GPU可执行图,将所述重用GPU可执行图存储在所述GPU从命令缓冲区,当需要分发重用GPU任务图时,在所述GPU主命令缓冲区存储指向对应重用GPU可执行图的启动数据包;
所述GPU执行CPU分发的任务时,按照任务执行顺序依次读取所述GPU主命令缓冲区中的常规数据包和启动数据包进行执行,当读取至启动数据包时,从所述GPU从命令缓冲区获取重用GPU可执行图对应执行队列的任务数据包和控制数据包进行执行。
2.根据权利要求1所述的系统,其特征在于,
所述GPU可执行图包括至少一个执行队列,每一执行队列包括任务数据包和控制数据包,所述GPU任务图中的每一任务节点对应一个任务数据包,每一队列中的任务数据包按顺序执行,所述控制数据包用于关联位于不同执行队列中的任务数据包之间的依赖关系。
3.根据权利要求2所述的系统,其特征在于,
所述GPU可执行图包括第i执行队列和第i+1执行队列,i的取值范围为1到M-1,M-1为所述GPU可执行图的总队列数,M≥2,第i执行队列包括第j任务数据包、第e数据包,第i+1队列包括第k任务数据包、第h任务数据包,其中,第k任务数据包依赖于第j任务数据包,第e数据包依赖于第h任务数据包,j、k、e、h的取值范围为1到N,N为GPU可执行图对应的任务数据包总数,k>j,e>h;
在第i执行队列中,第e数据包之前的数据包设置为第eh控制数据包,当第h任务数据包执行完成后,第eh控制数据包控制第e数据包执行;
在第i+1执行队列中,第k任务数据包之前的数据包设置为第kj控制数据包,当第j任务数据包执行完成后,第kj控制数据包控制第k任务数据包执行;若在第i+1执行队列中,在第kj控制数据包之前还存在第s任务数据包,则第kj控制数据包需要在第s任务数据包以及第j任务数据均质性完成后,控制第k任务数据包执行,s的取值范围为1到N。
4.根据权利要求1所述的系统,其特征在于,
所述CPU还用于向GPU从命令缓冲区发送目标参数修改指令,所述目标参数修改指令包括目标任务数据包标识、目标参数和目标参数值,基于目标任务数据包标识确定目标任务数据,将目标任务数据中的目标参数的值更新为所述目标参数值。
5.根据权利要求1所述的系统,其特征在于,
所述重用GPU可执行图中包括至少一个可开关任务数据包,可开关任务数据包包括开关比特位,当开关比特位设置为第一标识时,可开关任务数据包为开启状态;当开关比特位设置为第二标识时,可开关任务数据包为关闭状态;第一标识设置为0,第二标识设置为1,或者,第一标识设置为1,第二标识设置为0。
6.根据权利要求1所述的系统,其特征在于,
所述重用GPU可执行图中包括至少一个可开关任务数据包,当所述可开关任务数据包无需执行时,所述CPU生成空数据包,将可开关任务数据包替换为空数据包。
7.根据权利要求1所述的系统,其特征在于,
所述重用GPU可执行图中包括至少一个可开关任务数据包,每一可开关任务数据包之前设置一个对应的开关控制数据包,若所述可开关任务数据包需要处于开启状态,则CPU将开关控制数据包中的预设地址为设置指向第一地址空间;若可开关任务数据包需要处于关闭状态,则CPU将开关控制数据包中的预设地址为设置指向第二地址空间。
8.根据权利要求1所述的系统,其特征在于,
所述重用GPU可执行图中包括W个位于同一队列中的连续的可开关任务数据包,W≥2,连续的可开关任务数据包中,首个可开关任务数据包之前设置一个对应的开关控制数据包,所述开关控制数据包包括地址信息和数量信息,若所述地址信息设置为指向第一地址空间,则W个位于同一队列中的连续的可开关任务数据包全部处于开启状态;若所述地址信息设置为指向第二地址空间,则读取数量信息中的数值X,将W个位于同一队列中的连续的可开关任务数据包的前X个任务数据包设置为关闭状态。
9.根据权利要求1所述的系统,其特征在于,
所述GPU主命令缓冲区、GPU从命令缓冲区设置在CPU对应的系统内存中,或者设置在GPU对应的系统内存中。
10.根据权利要求1所述的系统,其特征在于,
所述重用GPU任务图的重用次数超过预设阈值。
CN202310795164.7A 2023-06-30 2023-06-30 用于异构计算平台的数据包重用系统 Active CN116841739B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310795164.7A CN116841739B (zh) 2023-06-30 2023-06-30 用于异构计算平台的数据包重用系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310795164.7A CN116841739B (zh) 2023-06-30 2023-06-30 用于异构计算平台的数据包重用系统

Publications (2)

Publication Number Publication Date
CN116841739A true CN116841739A (zh) 2023-10-03
CN116841739B CN116841739B (zh) 2024-04-19

Family

ID=88158443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310795164.7A Active CN116841739B (zh) 2023-06-30 2023-06-30 用于异构计算平台的数据包重用系统

Country Status (1)

Country Link
CN (1) CN116841739B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117170889A (zh) * 2023-11-01 2023-12-05 沐曦集成电路(上海)有限公司 异构非阻塞数据包同步处理系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103019657A (zh) * 2012-12-31 2013-04-03 东南大学 支持数据预取与重用的可重构系统
US20150348224A1 (en) * 2014-05-30 2015-12-03 Apple Inc. Graphics Pipeline State Object And Model
CN110337002A (zh) * 2019-08-15 2019-10-15 南京邮电大学 一种在多核处理器平台上hevc多层次高效并行解码算法
CN110554909A (zh) * 2019-09-06 2019-12-10 腾讯科技(深圳)有限公司 任务的调度处理方法、装置及计算机设备
CN111724293A (zh) * 2019-03-22 2020-09-29 华为技术有限公司 图像渲染方法及装置、电子设备
CN112559156A (zh) * 2020-12-23 2021-03-26 百果园技术(新加坡)有限公司 一种多依赖任务分组管理方法、装置、设备及存储介质
CN113051071A (zh) * 2021-03-02 2021-06-29 长沙景嘉微电子股份有限公司 命令提交方法和装置、命令读取方法和装置、电子设备
CN115237582A (zh) * 2022-09-22 2022-10-25 摩尔线程智能科技(北京)有限责任公司 处理多个任务的方法、处理设备以及异构计算系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103019657A (zh) * 2012-12-31 2013-04-03 东南大学 支持数据预取与重用的可重构系统
US20150348224A1 (en) * 2014-05-30 2015-12-03 Apple Inc. Graphics Pipeline State Object And Model
CN111724293A (zh) * 2019-03-22 2020-09-29 华为技术有限公司 图像渲染方法及装置、电子设备
CN110337002A (zh) * 2019-08-15 2019-10-15 南京邮电大学 一种在多核处理器平台上hevc多层次高效并行解码算法
CN110554909A (zh) * 2019-09-06 2019-12-10 腾讯科技(深圳)有限公司 任务的调度处理方法、装置及计算机设备
CN112559156A (zh) * 2020-12-23 2021-03-26 百果园技术(新加坡)有限公司 一种多依赖任务分组管理方法、装置、设备及存储介质
CN113051071A (zh) * 2021-03-02 2021-06-29 长沙景嘉微电子股份有限公司 命令提交方法和装置、命令读取方法和装置、电子设备
CN115237582A (zh) * 2022-09-22 2022-10-25 摩尔线程智能科技(北京)有限责任公司 处理多个任务的方法、处理设备以及异构计算系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
方娟;张希蓓;刘士建;: "基于异构多核的LLC缓冲管理策略", 北京工业大学学报, no. 05, pages 13 - 19 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117170889A (zh) * 2023-11-01 2023-12-05 沐曦集成电路(上海)有限公司 异构非阻塞数据包同步处理系统
CN117170889B (zh) * 2023-11-01 2024-01-23 沐曦集成电路(上海)有限公司 异构非阻塞数据包同步处理系统

Also Published As

Publication number Publication date
CN116841739B (zh) 2024-04-19

Similar Documents

Publication Publication Date Title
US8266629B2 (en) Virtual machine system, hypervisor in virtual machine system, and scheduling method in virtual machine system
CN116841739B (zh) 用于异构计算平台的数据包重用系统
KR20040105685A (ko) 연산 처리 시스템, 컴퓨터 시스템 상에서의 태스크 제어방법, 및 컴퓨터 프로그램
CN113778694B (zh) 一种任务处理方法、装置、设备及介质
JPH08502612A (ja) データ処理システムおよびオペレーティング・システム
CN101887383A (zh) 一种进程实时调度方法
CN106776395B (zh) 一种共享集群的任务调度方法及装置
CN102541642B (zh) 一种增强实时性能的任务管理方法
KR101458028B1 (ko) 병렬 처리 장치 및 방법
CN114217966A (zh) 基于资源调整的深度学习模型动态批处理调度方法和系统
CN114546642A (zh) 任务执行方法、装置、计算机设备、存储介质和程序产品
CN114327929A (zh) 基于amp架构的优先级处理方法、装置、调度器及多核系统
CN115328564B (zh) 一种异步输入输出线程处理器资源分配方法及装置
CN111290856A (zh) 数据处理装置和方法
CN110515729B (zh) 基于图形处理器的图计算节点向量负载平衡方法及装置
JP2008537248A (ja) デジタルシグナルプロセッサ上でのマルチタスクの実施
JPS62284437A (ja) タスク管理方式
CN114116220A (zh) 一种gpu共享控制方法、gpu共享控制装置及存储介质
CN113391821A (zh) 一种非对称多处理器嵌入式操作系统
CN103049325A (zh) 基于tc1767平台的csa节点管理器的实现方法
CN113010290A (zh) 一种任务管理方法、装置、设备及存储介质
CN105653377B (zh) 一种异构多核系统核间通讯方法及控制器
JP2001282560A (ja) 仮想計算機制御方法及びその実施装置並びにその処理プログラムを記録した記録媒体
CN105843735A (zh) 一种终端内存的消耗方法及装置
CN117312327B (zh) 一种数据存储方法、装置、设备及计算机可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240509

Address after: 311100, Room 206-063, Building 8, Xixi Bafangcheng, Wuchang Street, Yuhang District, Hangzhou City, Zhejiang Province

Patentee after: Muxi Lingzhi Technology (Hangzhou) Co.,Ltd.

Country or region after: China

Address before: Room 1113, 11th Floor, Building F, Information Port, No. 198 Qidi Road, Economic and Technological Development Zone, Xiaoshan District, Hangzhou City, Zhejiang Province, 311200

Patentee before: Muxi Integrated Circuit (Hangzhou) Co.,Ltd.

Country or region before: China

TR01 Transfer of patent right