CN116828862A - 存储器及其制备方法、电子设备 - Google Patents

Abstract

本申请实施例公开了一种存储器及其制备方法、电子设备，涉及微电子技术领域，用于简化存储器的制备工艺流程，降低存储器的制备成本。所述存储器包括：底部互联图案；设置在所述底部互联图案上的存储单元，所述存储单元包括依次层叠的底电极、阻变层和顶电极，所述底电极与所述底部互联图案耦接；及，设置在所述顶电极上的硬掩模图案。其中，所述硬掩模图案的材料包括可透光的导电材料。

Description

存储器及其制备方法、电子设备

技术领域

本申请涉及微电子技术领域，尤其涉及一种存储器及其制备方法、电子设备。

背景技术

随着集成电路工艺发展到28nm以下，传统的Flash等非易失存储器的发展遇到了瓶颈。其中的一个重要原因是随着隧穿氧化层沟道的缩短，短沟道效应变得愈发明显，Flash控制栅对浮栅中的电子控制能力变弱，导致电荷的隧穿泄漏变得越来越严重，直接影响了Flash的器件耐久性和数据保持能力。

阻变存储器(resistive random access memory，RRAM)是以非导性材料的电阻在外加电场作用下，在高阻态和低阻态之间实现可逆转换为基础的非易失性存储器。

阻变存储器具有面积小、存取速度快、结构简单、功耗低、可与互补金属氧化物半导体(complementary metal oxide semiconductor，CMOS)工艺兼容、可堆叠、可实现多值存储、开关态比值高及微缩性良好等特点，受到了越来越多的关注，被认为是在嵌入式应用中取代嵌入式闪存的最有潜力的候选者之一。

但是，在制备阻变存储器的过程中，所使用的掩模的数量较多，这就会导致制备阻变存储器的工艺流程较为复杂、制备成本较高。

发明内容

本申请实施例提供一种存储器及其制备方法、电子设备，用于简化存储器的制备工艺流程，降低存储器的制备成本。

为达到上述目的，本申请的实施例采用如下技术方案：

第一方面，提供了一种存储器，该存储器包括：底部互联图案、存储单元和硬掩模图案。存储单元设置在底部互联图案上，存储单元包括依次层叠的底电极、阻变层和顶电极，底电极与底部互联图案耦接。硬掩模图案设置在顶电极上。其中，硬掩模图案的材料包括可透光的导电材料。

上述存储器中，由于硬掩模图案的材料包括可透光的导电材料，这样减少了存储器中透光率较低的膜层数量，提高了硬掩模图案、顶电极和底电极共同构成的结构的透光率，能够从硬掩模图案远离底电极的一侧看到底电极下方的结构(例如底部互联图案)。在制备存储器的过程中，便可以根据底电极下方的结构(例如底部互联图案)对硬掩模层进行图案化，使得图案化后形成的硬掩模图案的位置与底电极下方的结构的位置是相对应的，进而避免图案化后形成的顶电极、阻变层和底电极的位置与底部互联图案的位置出现错位的情况，确保底电极与底部互联图案能够耦合。这样便可以省却形成对准标记的工艺流程，也即，省却形成第一掩模(该掩模用于形成对准标记)、形成对准标记的工艺流程，不仅有利于减少、简化制备存储器的工艺流程，还有利于降低制备存储器的成本。

在一种可能的实施方式中，硬掩模图案的材料包括无定形碳。这样，在利用本申请中的硬掩模图案进行图形转移的过程中，有利于提高硬掩模图案的保持性，提高存储单元的均一性。

在一种可能的实施方式中，存储器还包括：设置在底部互联图案和底电极之间的微螺柱。

在一种可能的实施方式中，微螺柱的材料包括非金属导电材料。底电极靠近底部互联图案的一侧表面在基准平面上的正投影，与微螺柱远离底部互联图案的一侧表面在基准平面上的正投影重合。底电极靠近底部互联图案的一侧表面在基准平面上的正投影，与微螺柱靠近底部互联图案的一侧表面在基准平面上的正投影重合，或位于微螺柱靠近底部互联图案的一侧表面在基准平面上的正投影范围内。基准平面为存储器所在的平面。这样，可以减少制备存储器时所使用的掩模数量，进而减少制备存储器的工艺流程、工艺复杂程度，减少制备存储器的成本。

在一种可能的实施方式中，在微螺柱的材料包括非金属导电材料的情况下，微螺柱的材料包括无定形碳。采用无定形碳形成微螺柱，既可以减少制备存储器时所使用的掩模数量，降低制备存储器的成本，又可以确保制备形成的存储单元及存储器具有较好的膜层性能及良率。

在一种可能的实施方式中，微螺柱的材料包括金属材料。微螺柱在基准平面上的正投影，位于底电极在基准平面上的正投影范围内。基准平面为存储器所在的平面。这样，有利于减小底电极的金属材料的反溅，提高存储单元及存储器的膜层性能及良率。

在一种可能的实施方式中，存储器还包括晶体管，晶体管与底部互联图案耦接。这样，能够利用晶体管控制存储单元在高阻态和低阻态之间进行转换，进而实现数据的存储及读取。

第二方面，提供了一种存储器，该存储器包括：底部互联图案、微螺柱和存储单元。微螺柱设置在所述底部互联图案上。存储单元设置在微螺柱上。存储单元包括依次层叠的底电极、阻变层和顶电极，底电极与微螺柱耦接。其中，微螺柱的材料包括非金属导电材料。底电极靠近底部互联图案的一侧表面在基准平面上的正投影，与微螺柱远离底部互联图案的一侧表面在基准平面上的正投影重合。基准平面为存储器所在的平面。

上述存储器中，由于微螺柱的材料包括非金属导电材料，因此，可以在一次构图工艺中同步形成顶电极、阻变层、底电极和微螺柱，这样可以减少制备存储器时所使用的掩模数量，进而减少制备存储器的工艺流程、工艺复杂程度，减少制备存储器的成本。

另外，由于微螺柱位于底电极下方，微螺柱的图案化完成时刻会晚于底电极的图案化完成时刻，这样图案化底电极及其上方膜层的过程中反溅至阻变层的侧面的底电极的金属材料，会随着微螺柱层的图案化而被去除，可以有效提高存储单元及存储器的膜层性能及良率。而且，由于微螺柱的材料包括非金属导电材料，非金属导电材料的反溅物通常具有较高的挥发性、或为绝缘的络合物，因此即便图案化微螺柱的过程中存在反溅，反溅物也不会对存储器造成影响，这样可以进一步提高存储单元及存储器的膜层性能及良率。

在一种可能的实施方式中，微螺柱的材料包括无定形碳。

在一种可能的实施方式中，底电极靠近底部互联图案的一侧表面在基准平面上的正投影，与微螺柱靠近底部互联图案的一侧表面在基准平面上的正投影重合，或位于微螺柱靠近底部互联图案的一侧表面在基准平面上的正投影范围内。

在一种可能的实施方式中，存储器还包括：设置在顶电极上的硬掩模图案。硬掩模图案的材料包括可透光的导电材料。这样，可以省却形成对准标记的工艺流程，降低制备存储器的成本。

在一种可能的实施方式中，在硬掩模图案的材料包括可透光的导电材料的情况下，硬掩模图案的材料包括无定形碳。

在一种可能的实施方式中，存储器还包括：设置在顶电极上的硬掩模图案。硬掩模图案的材料包括金属材料。这样，在得到顶电极、阻变层、底电极和微螺柱之后，可以避免去除硬掩模图案，有利于进一步简化存储器的制备工艺。

在一种可能的实施方式中，存储器还包括晶体管，晶体管与底部互联图案耦接。这样，能够利用晶体管控制存储单元在高阻态和低阻态之间进行转换，进而实现数据的存储及读取。

第三方面，提供了一种存储器的制备方法，该制备方法包括：形成底部互联图案。在底部互联图案上依次形成底电极层、阻变薄膜、顶电极层和硬掩模层；硬掩模层的材料包括可透光的导电材料。基于底电极层下方的图案，图案化硬掩模层，得到硬掩模图案。根据硬掩模图案，图案化顶电极层、阻变薄膜和底电极层，得到顶电极、阻变层和底电极。

本申请实施例采用可透光的导电材料形成硬掩模层，可以使得硬掩模层具有较高的透光率。这样减少了透光率较低的膜层数量，能够从硬掩模层远离底电极层的一侧看到底电极层下方的结构(例如底部互联图案)，可以使得图案化后形成的硬掩模图案的位置与底电极层下方的结构的位置是相对应的，进而避免图案化后形成的顶电极、阻变层和底电极的位置与底部互联图案的位置出现错位的情况，确保底电极与底部互联图案能够耦合。这样便可以省却形成对准标记的工艺流程，也即，省却形成第一掩模、形成对准标记的工艺流程，不仅有利于减少、简化制备存储器的工艺流程，还有利于降低制备存储器的成本。

在一种可能的实施方式中，硬掩模层的材料包括无定形碳。这样，硬掩模图案所需的厚度可以有所减小，有利于提高硬掩模图案的保持性，提高存储单元的均一性。

在一种可能的实施方式中，在底部互联图案上依次形成底电极层、阻变薄膜、顶电极层和硬掩模层的步骤之前，制备方法还包括：在底部互联图案上形成微螺柱层；微螺柱层的材料包括非金属导电材料。其中，基于底电极层下方的图案，图案化硬掩模层，包括：基于底部互联图案，图案化硬掩模层。在根据硬掩模图案，图案化顶电极层、阻变薄膜和底电极层的过程中，还图案化微螺柱层，得到微螺柱。这样，可以在一次构图工艺中，同时得到顶电极、阻变层、底电极和微螺柱，减少制备存储器时所使用的掩模数量，进而减少制备存储器的工艺流程、工艺复杂程度，减少制备存储器的成本。另外，可以有效提高存储单元及存储器的膜层性能及良率。

在一种可能的实施方式中，在微螺柱层的材料包括非金属导电材料的情况下，微螺柱层的材料包括无定形碳。

在一种可能的实施方式中，在底部互联图案上依次形成底电极层、阻变薄膜、顶电极层和硬掩模层之前，制备方法还包括：在底部互联图案上形成微螺柱；微螺柱的材料包括金属材料，微螺柱在基准平面上的正投影，位于底电极在基准平面上的正投影范围内；基准平面为存储器所在的平面。其中，基于底电极层下方的图案，图案化硬掩模层，包括：基于底部互联图案或微螺柱，图案化硬掩模层。这样，可以减小底电极的金属材料的反溅，减小底电极的金属材料反溅至阻变层的侧面的概率，提高存储单元及存储器的膜层性能及良率。

第四方面，提供了一种存储器的制备方法，该制备方法包括：形成底部互联图案。在底部互联图案上依次形成微螺柱层、底电极层、阻变薄膜和顶电极层；微螺柱层的材料包括非金属导电材料。图案化顶电极层、阻变薄膜、底电极层和微螺柱层，得到顶电极、阻变层、底电极和微螺柱。

本申请实施例可以在一次构图工艺中，同步图案化顶电极层、阻变薄膜、底电极层和微螺柱层。这样可以减少制备存储器时所使用的掩模数量，进而减少制备存储器的工艺流程、工艺复杂程度，减少制备存储器的成本。

另外，由于微螺柱层位于底电极层下方，微螺柱层的图案化完成时刻会晚于底电极层的图案化完成时刻，这样图案化底电极及其上方膜层的过程中反溅至阻变层的侧面的底电极的金属材料，会随着微螺柱层的图案化而被去除，可以有效提高膜层性能及良率。而且，非金属导电材料的反溅物通常具有较高的挥发性、或为绝缘的络合物，因此即便图案化微螺柱的过程中存在反溅，反溅物也不会对存储器造成影响，这样可以进一步提高膜层性能及良率。

在一种可能的实施方式中，微螺柱层的材料包括无定形碳。

在一种可能的实施方式中，在图案化顶电极层、阻变薄膜、底电极层和微螺柱层之前，制备方法还包括：在顶电极层上形成硬掩模层；图案化硬掩模层，得到硬掩模图案。图案化顶电极层、阻变薄膜、底电极层和微螺柱层，得到顶电极、阻变层、底电极和微螺柱，包括：根据硬掩模图案，图案化顶电极层、阻变薄膜、底电极层和微螺柱层，得到顶电极、阻变层、底电极和微螺柱。这样，本申请可以在一次构图工艺中，根据硬掩模图案，同步图案化顶电极层、阻变薄膜、底电极层和微螺柱层，有利于简化存储器的制备工艺流程，简化存储器的制备方法。

在一种可能的实施方式中，硬掩模层的材料包括可透光的导电材料。图案化硬掩模层，包括：基于底部互联图案，图案化硬掩模层。这样，可以避免在底部互联图案的旁侧形成对准标记，减少形成对准标记的流程，省却形成对准标记的第一掩模，这样不仅有利于减少、简化制备存储器的工艺流程，还有利于降低制备存储器的成本。

在一种可能的实施方式中，在硬掩模层的材料包括可透光的导电材料的情况下，硬掩模层的材料包括无定形碳。在刻蚀顶电极层、阻变薄膜、底电极层和微螺柱层的过层中，硬掩模图案的厚度也会减小，这样可以减小硬掩模图案的电阻，使得制备形成的存储器具有较高的on/off比。

在一种可能的实施方式中，硬掩模层的材料包括金属材料。在底部互联图案上依次形成微螺柱层、底电极层、阻变薄膜和顶电极层的步骤之前，制备方法还包括：在底部互联图案的旁侧形成对准标记。图案化硬掩模层，包括：基于对准标记，图案化硬掩模层。这样，后续可以直接在硬掩模图案上形成顶部互联图案，无需去除硬掩模图案，有利于简化存储器的制备方法，简化存储器的制备工艺。

第五方面，提供了一种电子设备，该电子设备包括电路板及与电路板耦接的存储器。存储器包括如第一方面中任一实施方式中的存储器或如第二方面中任一实施例中的存储器。

第五方面中的电子设备所带来的技术效果可参见第一方面或第二方面中不同设计方式所带来的技术效果，此处不再赘述。

附图说明

图1为本申请实施例提供的一种电子设备的结构示意图；

图2为本申请实施例提供的一种存储器的结构示意图；

图3为本申请实施例提供的一种存储器等效电路图；

图4为本申请实施例提供的另一种存储器等效电路图；

图5为本申请实施例提供的一种存储器的剖视结构图；

图6为本申请实施例提供的另一种存储器的剖视结构图；

图7为本申请实施例提供的又一种存储器的剖视结构图；

图8为本申请实施例提供的又一种存储器的剖视结构图；

图9为本申请实施例提供的又一种存储器的剖视结构图；

图10为本申请实施例提供的又一种存储器的剖视结构图；

图11为本申请实施例提供的又一种存储器的剖视结构图；

图12为本申请实施例提供的又一种存储器的剖视结构图；

图13为本申请实施例提供的一种存储器的制备方法的流程图；

图14为本申请实施例提供的另一种存储器的制备方法的流程图；

图15a～图15c为本申请实施例提供的一种底部互联图案的制备流程图；

图16a～图16h为本申请实施例提供的一种存储器的制备流程图；

图17a～图17f为本申请实施例提供的另一种存储器的制备流程图；

图18a～图18f为本申请实施例提供的又一种存储器的制备流程图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。其中，在本申请的描述中，除非另有说明，“/”表示前后关联的对象是一种“或”的关系，例如，A/B可以表示A或B；本申请中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况，其中A，B可以是单数或者复数。并且，在本申请的描述中，除非另有说明，“多个”是指两个或多于两个。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b，或c中的至少一项(个)，可以表示：a，b，c，a-b，a-c，b-c，或a-b-c，其中a，b，c可以是单个，也可以是多个。

另外，为了便于清楚描述本申请实施例的技术方案，在本申请的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

同时，在本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念，便于理解。

在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。

如本申请所使用的那样，“约”、“大致”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。

如本申请所使用的那样，“平行”、“垂直”、“相等”包括所阐述的情况以及与所阐述的情况相近似的情况，该相近似的情况的范围处于可接受偏差范围内，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。例如，“平行”包括绝对平行和近似平行，其中近似平行的可接受偏差范围例如可以是5°以内偏差；“垂直”包括绝对垂直和近似垂直，其中近似垂直的可接受偏差范围例如也可以是5°以内偏差。“相等”包括绝对相等和近似相等，其中近似相等的可接受偏差范围内例如可以是相等的两者之间的差值小于或等于其中任一者的5％。

在本申请的内容中，“在……上”、“上方”、和“之上”的含义应当以最宽泛的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还包括其间具有中间特征或层的“在某物上”的含义，并且“上方”或“之上”不仅意味着在某物“上方”或“之上”，还包括其间没有中间特征或层的在某物“上方”或“之上”的含义(即，直接在某物上)。

本申请参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本申请示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。

本申请实施例提供一种存储器，该存储器可以应用于电子设备中。该电子设备可以是手机、平板电脑、桌面型计算机、膝上型计算机、手持计算机、笔记本电脑、超级移动个人计算机(ultra-mobile personal computer，UMPC)、上网本，以及蜂窝电话、个人数字助理(personal digital assistant，PDA)、增强现实(augmented reality，AR)设备、虚拟现实(virtual reality，VR)设备、人工智能(artificial intelligence，AI)设备、可穿戴式设备、车载设备、智能家居设备和/或智慧城市设备，本申请实施例对该电子设备的具体类型不作特殊限制。

图1示出了电子设备1000的结构示意图。电子设备1000可以包括处理器110、外部存储器接口120、内部存储器121、通用串行总线(universal serial bus，USB)接口130、充电管理模块140、电源管理模块141、电池142、第一天线、第二天线、移动通信模块150、无线通信模块160、音频模块170、传感器模块180、按键190、马达191、指示器192、摄像头193、显示屏194及用户标识模块(subscriber identification module，SIM)卡接口195等。

可以理解的是，本申请实施例示意的结构并不构成对电子设备1000的具体限定。在本申请另一些实施例中，电子设备1000可以包括比图示更多或更少的部件，或者组合某些部件，或者拆分某些部件，或者不同的部件布置。图示的部件可以以硬件，软件或软件和硬件的组合实现。

示例性的，处理器110可以包括一个或多个处理单元，例如：处理器110可以包括应用处理器(application processor，AP)、调制解调处理器、图形处理器(graphicsprocessing unit，GPU)、图像信号处理器(image signal processor，ISP)、控制器、视频编解码器、数字信号处理器(digital signal processor，DSP)、基带处理器或神经网络处理器(neural-networkprocessing unit，NPU)等。其中，不同的处理单元可以是独立的器件，也可以集成在一个或多个处理器中。

控制器可以根据指令操作码和时序信号，产生操作控制信号，完成取指令和执行指令的控制。

示例性的，处理器110中还可以设置存储器，用于存储指令和数据。可选地，处理器110中的存储器为高速缓冲存储器。该存储器可以保存处理器110刚用过或循环使用的指令或数据。如果处理器110需要再次使用该指令或数据，可从所述存储器中直接调用。避免了重复存取，减少了处理器110的等待时间，因而提高了系统的效率。

示例性的，处理器110可以包括一个或多个接口。接口可以包括集成电路(inter-integrated circuit，I2C)接口、集成电路内置音频(inter-integrated circuit sound，I2S)接口、脉冲编码调制(pulse code modulation，PCM)接口、通用异步收发传输器(universal asynchronous receiver/transmitter，UART)接口、移动产业处理器接口(mobile industry processor interface，MIPI)、通用输入输出(general-purposeinput/output，GPIO)接口、用户标识模块(subscriber identity module，SIM)接口或通用串行总线(universal serial bus，USB)接口等。

其中，I2C接口是一种双向同步串行总线，包括一根串行数据线(serial dataline，SDA)和一根串行时钟线(derail clock line，SCL)。I2S接口可以用于音频通信。

PCM接口也可以用于音频通信，将模拟信号抽样，量化和编码。

UART接口是一种通用串行数据总线，用于异步通信。该总线可以为双向通信总线。它将要传输的数据在串行通信与并行通信之间转换。

MIPI接口可以被用于连接处理器110与显示屏194、摄像头193等外围器件。MIPI接口包括摄像头串行接口(camera serial interface，CSI)、显示屏串行接口(displayserial interface，DSI)等。

GPIO接口可以通过软件配置。GPIO接口可以被配置为控制信号，也可被配置为数据信号。GPIO接口还可以被配置为I2C接口、I2S接口、UART接口、MIPI接口等。

USB接口130是符合USB标准规范的接口，具体可以是Mini USB接口、Micro USB接口、USB Type C接口等。USB接口130可以用于连接充电器为电子设备1000充电，也可以用于电子设备1000与外围设备之间传输数据。也可以用于连接耳机，通过耳机播放音频等。

可以理解的是，本申请实施例示意的各模块间的接口连接关系，只是示意性说明，并不构成对电子设备1000的结构限定。在本申请另一些实施例中，电子设备1000也可以采用上述实施例中不同的接口连接方式，或多种接口连接方式的组合。

示例性的，充电管理模块140用于从充电器接收充电输入。其中，充电器可以是无线充电器，也可以是有线充电器。

示例性的，电源管理模块141用于连接电池142、充电管理模块140与处理器110。电源管理模块141接收电池142和/或充电管理模块140的输入，为处理器110、内部存储器121、显示屏194、摄像头193和无线通信模块160等供电。电源管理模块141还可以用于监测电池容量、电池循环次数、电池健康状态(例如漏电和/或阻抗)等参数。在其他一些实施例中，电源管理模块141也可以设置于处理器110中。在另一些实施例中，电源管理模块141和充电管理模块140也可以设置于同一个器件中。

示例性的，电子设备1000的无线通信功能可以通过第一天线、第二天线、移动通信模块150、无线通信模块160、调制解调处理器及基带处理器等实现。

示例性的，第一天线和第二天线用于发射和接收电磁波信号。电子设备1000中的每个天线可用于覆盖单个或多个通信频带。不同的天线还可以复用，以提高天线的利用率。例如：可以将第一天线复用为无线局域网的分集天线。在另外一些实施例中，天线可以和调谐开关结合使用。

示例性的，移动通信模块150可以提供应用在电子设备1000上的包括2G/3G/4G/5G等无线通信的解决方案。移动通信模块150可以包括至少一个滤波器、开关、功率放大器、低噪声放大器(low noise amplifier，LNA)等。移动通信模块150可以由第一天线接收电磁波，并对接收的电磁波进行滤波、放大等处理，传送至调制解调处理器进行解调。移动通信模块150还可以对经调制解调处理器调制后的信号放大，经第一天线转为电磁波辐射出去。

示例性的，调制解调处理器可以包括调制器和解调器。其中，调制器用于将待发送的低频基带信号调制成中高频信号。解调器用于将接收的电磁波信号解调为低频基带信号。随后解调器将解调得到的低频基带信号传送至基带处理器处理。低频基带信号经基带处理器处理后，被传递给应用处理器。应用处理器通过音频设备(不限于扬声器、受话器等)输出声音信号，或通过显示屏194显示图像或视频。

示例性的，无线通信模块160可以提供应用在电子设备1000上的包括无线局域网(wireless local area networks，WLAN)(如无线保真(wireless fidelity，Wi-Fi)网络)、蓝牙(bluetooth，BT)、全球导航卫星系统(global navigation satellite system，GNSS)、调频(frequency modulation，FM)、近距离无线通信技术(near field communication，NFC)、红外技术(infrared，IR)等无线通信的解决方案。无线通信模块160可以是集成至少一个通信处理模块的一个或多个器件。无线通信模块160经由第二天线接收电磁波，将电磁波信号调频以及滤波处理，将处理后的信号发送到处理器110。无线通信模块160还可以从处理器110接收待发送的信号，对其进行调频、放大，经第二天线转为电磁波辐射出去。

在一些实施例中，电子设备1000的第一天线和移动通信模块150电连接，第二天线和无线通信模块160电连接，使得电子设备1000可以通过无线通信技术与网络以及其他设备通信。所述无线通信技术可以包括全球移动通讯系统(global system formobilecommunications，GSM)、通用分组无线服务(general packet radio service，GPRS)、码分多址接入(code division multiple access，CDMA)等。

示例性的，电子设备1000通过GPU、显示屏194及应用处理器等实现显示功能。GPU为图像处理的微处理器，连接显示屏194和应用处理器。GPU用于执行数学和几何计算，用于图形渲染。处理器110可包括一个或多个GPU，其执行程序指令以生成或改变显示信息。

显示屏194用于显示图像、视频等。在一些实施例中，电子设备1000可以包括1个或N个显示屏194，N为正整数。

示例性的，电子设备1000可以通过ISP、摄像头193、视频编解码器、GPU、显示屏194及应用处理器等实现拍摄功能。

示例性的，ISP用于处理摄像头193反馈的数据。

示例性的，摄像头193用于捕获静态图像或视频。在一些实施例中，电子设备1000可以包括1个或N个摄像头193，N为正整数。

示例性的，外部存储器接口120可以用于连接外部存储卡，例如Micro SD卡，实现扩展电子设备1000的存储能力。外部存储卡通过外部存储器接口120与处理器110通信，实现数据存储功能。例如将音乐、视频等文件保存在外部存储卡中。

示例性的，内部存储器121可以用于存储计算机可执行程序代码，所述可执行程序代码包括指令。内部存储器121可以包括存储程序区和存储数据区。其中，存储程序区可存储操作系统，至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等。存储数据区可存储电子设备1000使用过程中所创建的数据(比如音频数据、电话本等)等。此外，内部存储器121可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、通用闪存存储器(universal flash storage，UFS)等。处理器110通过运行存储在内部存储器121的指令和/或存储在设置于处理器中的存储器的指令，执行电子设备1000的各种功能应用以及数据处理。

示例性的，电子设备1000可以通过音频模块170以及应用处理器等实现音频功能，例如音乐播放、录音等。

示例性的，音频模块170用于将数字音频信息转换成模拟音频信号输出，也用于将模拟音频输入转换为数字音频信号。音频模块170还可以用于对音频信号编码和解码。

示例性的，按键190包括开机键、音量键等。按键190可以是机械按键，也可以是触摸式按键。电子设备1000可以接收按键输入，产生与电子设备1000的用户设置以及功能控制有关的键信号输入。

示例性的，马达191可以产生振动提示。马达191可以用于来电振动提示，也可以用于触摸振动反馈。

示例性的，指示器192可以是指示灯，可以用于指示充电状态、电量变化，也可以用于指示消息、未接来电、通知等。

示例性的，SIM卡接口195用于连接SIM卡。SIM卡可以通过插入SIM卡接口195或从SIM卡接口195拔出，实现和电子设备1000的接触和分离。电子设备1000可以支持1个或N个SIM卡接口，N为正整数。

在此基础上，上述的电子设备1000还可以包括电路板，例如印刷电路板(printedcircuit board，PCB)。上述的处理器110、内部存储器121等可以设置在电路板上，且处理器110和内部存储器121等与电路板电连接。

本申请实施例提供的存储器可以作为上述电子设备1000中的内部存储器121，也可以作为上述电子设备1000的处理器110中的存储器。

本申请实施例提供的存储器可以是片外存储器，也可以是片上存储器(也可以称为嵌入式存储器)。

本申请实施例提供的存储器可以是阻变存储器。

在一些实施例中，本申请实施例提供了一种存储器。该存储器包括基底及设置在该基底上的至少一层存储阵列。在存储器包括多层存储阵列的情况下，该多层存储阵列可以沿垂直于基底所在平面的方向依次堆叠，此时，该存储器可以称为三维集成存储器。三维集成存储器的结构例如包括但不限于3D交叉结构。

参考图2～图4，图2～图4以存储器100包括基底1和一层存储阵列2为例进行示意。

在一些示例中，存储阵列2包括：M×N个存储单元21，其中M代表M行，且M为正整数；N代表N列，且N为正整数。参考图5和图6，存储单元21包括依次层叠的底电极211、阻变层212和顶电极213。

此处，例如，参考图5，存储单元21的剖视图形呈矩形。又如，参考图6，存储单元21的剖视图形呈梯形。

示例性的，底电极211的材料包括金属材料。该金属材料例如包括但不限于Ti、TiN、Ta、TaN、Pt等。

示例性的，阻变层212的材料包括过渡金属氧化物(transition metal oxide，TMO)。该过渡金属氧化物例如包括但不限于NiO_x、TaO_x、TiO_x、HfO_x、WO_x、ZrO_x、Al_yO_x、SrTiO_x等。过渡金属氧化物一般具有较高的透光率。

示例性的，顶电极213的材料包括金属材料。该金属材料例如包括但不限于Ti、TiN、Ta、TaN、Pt等。

上述存储单元21在初始状态(也即未施加电压)时，由于阻变层212默认绝缘，因此存储单元21通常处于高阻态(High resistance state，HRS)。例如，在顶电极213上施加电压的情况下，阻变层212中氧化物的化学键可以在电压(该电压例如超过形成电压(formingvoltage))的作用下发生断裂，氧离子脱离原来位置形成氧空位，随着氧空位缺陷浓度的逐渐增多，阻变层212中会形成导电的由氧空位构成的导电细丝(conductive filament，CF)，该导电细丝连通顶电极213和底电极211，使得存储单元21由高阻态转变为低阻态(lowresistance state，LRS)(比HRS约低三个数量级)。在底电极211上施加电压的情况下，上述导电细丝在电压的作用下断裂，使得存储单元21由低阻态转变为高阻态。以双极型(bipolar)存储单元21为例，若给处于LRS的存储单元21两端施加一反向的电压，导电细丝被打断，存储单元21将从LRS再次变为HRS。

存储单元21可以在不同电压的作用下在HRS和LRS之间可重复地转换。其中，HRS可编码为“0”，LRS可编码为“1”，多个存储单元21相配合，便可以使得存储器100能够进行数据存储。

在一些示例中，参考图2，基底1包括衬底11和多个晶体管12。

衬底11的材料包括但不限于硅、锗、砷化镓、磷化铟等半导体材料。

晶体管12例如采用CMOS工艺集成在衬底11上。参考图5和图6，晶体管12包括形成在衬底11中的源极区12a、漏极区12b，及形成在衬底11上的栅极12c。

在一些示例中，参考图5和图6，存储阵列2还包括：设置在晶体管12和存储单元21之间的底部互联图案22。底部互联图案22的一端与晶体管12的漏极区12b耦接，底部互联图案22的另一端与存储单元21的底电极211耦接。

存储阵列2还包括：设置在存储单元21上的顶部互联图案23。存储单元21的顶电极213与顶部互联图案23耦接。

此外，参考图3和图4，存储阵列2还包括：与晶体管12的源极区12a耦接的源极线SL，与晶体管12的栅极12c耦接的字线WL。

晶体管12可以在字线WL所传输的电信号的控制下导通或关断。存储单元21可以在源极线SL所传输的电信号和顶部互联图案23所传输的电信号的配合下，在HRS和LRS之间进行转换。

可以理解的是，存储器100的架构包括多种，可以根据实际需要选择设置，本申请对此不作限定。

示例性的，存储器100的架构包括1T1R架构、2T2R架构、2T3R架构或1TnR(n为大于1的正整数)架构等。其中，“T”代表晶体管12，“R”代表存储单元21。

例如，参考图3，在1T1R架构中，一个晶体管12和一个存储单元21耦接，晶体管12的数量和存储单元21的数量相同、排布方式相同。字线WL例如可以沿行方向延伸，且字线WL的数量为M条，一条字线WL与一行晶体管12的栅极12c耦接。源极线SL例如可以沿列方向延伸，且源极线SL的数量为N条，一条源极线SL与一列晶体管12的源极区12a耦接。与同一列存储单元21的顶电极213耦接的顶部互联图案23，例如可以相互连接呈一体结构，并构成位线BL；或者，顶部互联图案23呈块状，存储阵列2还包括与同一列顶部互联图案23耦接的位线BL。

又如，参考图4，在1TnR(n例如取值为2)架构中，一个晶体管12和两个存储单元21耦接。晶体管12的数量为存储单元21的数量的一半，晶体管12例如排列为M/2行、N列。字线WL例如可以沿行方向延伸，且字线WL的数量为M/2条，一条字线WL与一行晶体管12的栅极12c耦接。源极线SL例如可以沿列方向延伸，且源极线SL的数量为N条，一条源极线SL与一列晶体管12的源极区12a耦接。与同一晶体管12耦接的两个底部互联图案22例如可以相互连接呈一体结构，并呈线状；或者，底部互联图案22呈块状，存储阵列2还包括与这两个底部互联图案22耦接的互联线，互联线位于晶体管12和底部互联图案22之间，且底部互联图案22通过该互联线与相应的晶体管12耦接。与同一列存储单元21的顶电极213耦接的顶部互联图案23，例如可以相互连接呈一体结构，并构成位线BL；或者，顶部互联图案23呈块状，存储阵列2还包括与同一列顶部互联图案23耦接的位线BL。

在一种实现方式中，为了简化存储器中存储单元的制备方法，通常会在形成底部互联图案后，在底部互联图案上依次形成底电极层、阻变薄膜、顶电极层和硬掩模层。然后对硬掩模层进行图案化，得到硬掩模图案(hard mask，HM)，之后便可以根据硬掩模图案，在一次构图工艺中，对顶电极层、阻变薄膜、底电极层的图案化，直至刻穿底电极层，得到顶电极、阻变层和底电极。其中，硬掩模层的材料通常采用刻蚀速率较低的金属材料(例如Ta、TaN等)，这样一方面可以避免去除硬掩模图案，进一步简化存储器的制备工艺，另一方面，可以确保图形转移过程中具有较好的保持性。

由于底电极层、顶电极层和硬掩模层的材料均为金属材料，且金属材料的透光率较低，使得底电极层、顶电极层和硬掩模层共同构成的结构的透光率较低。这样就难以透过硬掩模层、顶电极层、阻变薄膜和底电极层看到位于底电极层下方的结构(例如底部互联图案)，难以确保图案化后形成的硬掩模图案的位置与底部互联图案的位置是相对应的，进而容易使得图案化后形成的顶电极、阻变层和底电极的位置与底部互联图案的位置出现错位的情况，难以使得底电极与底部互联图案实现耦接。

因此，在形成底电极层之前，需要采用第一掩模(又可称为光罩(mask))在底部互联图案的旁侧(例如距离底部互联图案较远的位置处)形成对准标记(alignment mark)，以便后续可以根据对准标记对硬掩模层进行图案化，提高图案化后形成的硬掩模图案、顶电极、阻变层和底电极的位置准确性。

但是，这样导致制备存储器的过程中所使用的掩模数量较多，不仅会增加工艺流程，增大制备存储器的工艺复杂程度，还会增大制备存储器的工艺成本(工艺成本与mask的数量相关)。

基于此，在一些示例中，参考图5和图6，存储阵列2还包括：多个硬掩模图案24a。其中，硬掩模图案24a和存储单元21一一对应设置，且位于存储单元21的顶电极213和顶部互联图案23之间。

示例性的，硬掩模图案24a的材料包括可透光的导电材料。此时，硬掩模图案24a又可称为透明hard mask。

可以理解的是，由于硬掩模图案24a的材料可透光，因此，硬掩模图案24a具有较高的透光率。这样减少了存储器100中透光率较低的膜层数量，提高了硬掩模图案24a、顶电极213和底电极211共同构成的结构的透光率，能够从硬掩模图案24a远离底电极层的一侧、透过硬掩模图案24a、顶电极213、阻变层212和底电极211看到底电极211下方的结构(例如底部互联图案22)。

这样在制备存储器100的过程中，便可以根据底电极层下方的结构(例如底部互联图案22)对硬掩模层进行图案化，使得图案化后形成的硬掩模图案24a的位置与底电极层下方的结构的位置是相对应的，进而避免图案化后形成的顶电极213、阻变层212和底电极211的位置与底部互联图案22的位置出现错位的情况，确保底电极211与底部互联图案22能够耦合。这样便可以省却形成对准标记的工艺流程，也即，省却第一掩模的形成及使用、对准标记的形成工艺流程，不仅有利于减少、简化制备存储器的工艺流程，还有利于降低制备存储器的成本。

此外，由于硬掩模图案24a的材料导电，因此，不仅可以在形成顶电极213、阻变层212和底电极211后保留硬掩模图案24a，省却去除硬掩模图案24a的工艺流程，还可以使得顶部互联图案23和硬掩模图案24a远离顶电极213的一侧表面相接触，使得顶电极213可以通过硬掩模图案24a与顶部互联图案23耦接，避免对硬掩模图案24a做进一步地处理(例如避免在硬掩模图案24a中形成过孔，以使顶电极213能够通过过孔与顶部互联图案23耦接)。这样有利于进一步简化制备存储器的工艺流程，进一步降低制备存储器的成本。

在一些示例中，上述硬掩模图案24a的材料包括无定形碳(amorphous carbon)。

由于无定形碳具有较高的透光率、且可导电，因此，采用无定形碳形成硬掩模层，既可以避免形成对准标记，减少形成对准标记的第一掩模及工艺流程，又可以避免去除硬掩模图案24a，避免增加新的工艺流程。这样有利于简化制备存储器的工艺流程，降低制备存储器的成本。

需要说明的是，随着存储器的存储密度的增大，存储单元的尺寸会逐渐微缩到小尺寸。此时，存储单元的宽度和高度之比(aspect ratio，AR)会逐渐减小，例如AR＜1。其中，存储单元的高度指的是存储单元的轴向尺寸，存储单元的宽度指的是存储单元的过其轴心且垂直于其轴向的尺寸。

可以理解的是，随着存储单元的宽度和高度之比的减小，存储单元的高度会逐渐增大。在形成存储单元时所需的硬掩模层的厚度会逐渐增大，相应的，图案化硬掩模层所需的光刻胶层的厚度会逐渐增大。这样在图案化硬掩模层的过程中，容易使得图案化光刻胶层后得到的光刻胶图案出现坍缩，进而导致所形成的存储单元的均一性较差。

上述一种实现方式中硬掩模层所采用的材料中，Ta的刻蚀速率为TaN的刻蚀速率为/>而本申请中，无定形碳的刻蚀速率为/>

也就是说，本申请中硬掩模图案24a的材料的刻蚀速率，远低于上述一种实现方式中硬掩模层所采用的材料的刻蚀速率；本申请中硬掩模图案24a的刻蚀选择比，远高于上述一种实现方式中硬掩模层的刻蚀选择比。可以理解的是，本申请中硬掩模图案24a又可称为高选择比hard mask。

这样，本申请可以利用具有高刻蚀选择比的硬掩模图案24a，可以实现更高密度的刻蚀。在利用本申请中的硬掩模图案24a进行图形转移的过程中，也即，利用本申请中的硬掩模图案24a对顶电极层、阻变薄膜、底电极层进行图案化的过程中，硬掩模图案24a所需的厚度可以有所减小，相应的，图案化硬掩模图案24a所需的光刻胶层的厚度会有所减小，有利于避免出现图案化光刻胶层后得到的光刻胶图案出现坍缩的情况，进而有利于提高光刻胶图案、硬掩模图案24a的保持性，提高存储单元21的均一性。简而言之，本申请中硬掩模图案24a刻蚀选择比高，在图形转移过程中，保持性好，可以提高器件(相当于存储单元21)的刻蚀均一性。

在一些示例中，参考图7和图8，存储阵列2还包括：多个微螺柱25a。微螺柱25a设置在底部互联图案22和存储单元21的底电极211之间。其中，微螺柱25a和存储单元21之间例如一一对应设置。

示例性的，微螺柱25a的材料包括导电材料。微螺柱25a靠近底部互联图案22的一端与底部互联图案22相接触，微螺柱25a靠近底电极211的一端与底电极211相接触。底部互联图案22通过微螺柱25a实现与底电极211的耦接。

上述微螺柱25a的材料包括多种，可以根据实际需要选择设置，本申请对此不作限定。需要说明的是，微螺柱25a的设置方式与其材料相关。

在一些示例中，微螺柱25a的材料包括金属材料。参考图7，微螺柱25a在基准平面上的正投影，位于底电极211在基准平面上的正投影范围内。其中，基准平面为存储器100所在的平面。

上述“位于……正投影范围内”指的是，底电极211在基准平面上的正投影边界环绕微螺柱25a在基准平面上的正投影边界，且两者的边界中各位置处均具有间距，或部分位置处重合、其余位置处具有间距。微螺柱25a在基准平面上的正投影面积小于底电极211在基准平面上的正投影面积。

示例性的，微螺柱25a在基准平面上的正投影形状为圆形，底电极211在基准平面上的正投影形状为圆形。其中，微螺柱25a在基准平面上的正投影形状的直径，小于底电极211在基准平面上的正投影形状的直径。

采用上述设置方式，在后续图案化顶电极层、阻变薄膜、底电极层以形成顶电极213、阻变层212和底电极211的过程中，有利于减小底电极211的金属材料的反溅，减小底电极211的金属材料反溅至阻变层212的侧面的概率，提高存储单元21及存储器100的膜层性能及良率。

可以理解的是，微螺柱25a的制备方法通常为：在底部互联图案22上形成第一介质层，然后采用第二掩模(又可称为光罩(mask))在第一介质层中形成暴露底部互联图案22的过孔，之后在过孔内形成微螺柱25a。这也就意味着，采用金属材料形成微螺柱25a，会增加制备存储器100时所使用的掩模数量。

基于此，在另一些示例中，参考图8，微螺柱25a的材料包括非金属导电材料。

需要说明的是，在采用非金属导电材料形成微螺柱25a时，微螺柱25a的制备方法与上述示例中的制备方法不同。本示例中微螺柱25a的制备方法为：在形成底电极层、阻变薄膜、顶电极层和硬掩模层之前，先在底部互联图案22上形成微螺柱层，在根据硬掩模图案24a图案化顶电极层、阻变薄膜、底电极层的过程中，同步图案化微螺柱层，在一次构图工艺中，同时得到顶电极213、阻变层212、底电极211和微螺柱25a。其中，顶电极层、阻变薄膜、底电极层可以称为RRAM膜层结构(RRAM stack)，也即，微螺柱层和RRAM膜层结构一起图案化(刻蚀)。

也就是说，采用非金属导电材料形成微螺柱25a，可以避免使用第二掩模，这样可以减少制备存储器100时所使用的掩模数量，进而减少制备存储器100的工艺流程、工艺复杂程度，减少制备存储器100的成本。

另外，由于微螺柱层位于底电极层下方，微螺柱层的图案化完成时刻会晚于底电极层的图案化完成时刻，这样图案化底电极及其上方膜层的过程中反溅至阻变层212的侧面的底电极211的金属材料，会随着微螺柱层的图案化而被去除，避免出现反溅至阻变层212的侧面的底电极211的金属材料使得底电极211和顶电极213短路的情况，可以有效提高存储单元21及存储器100的膜层性能及良率。而且，非金属导电材料的反溅物通常具有较高的挥发性、或为绝缘的络合物，因此即便图案化微螺柱的过程中存在反溅，不导电的反溅物也不会对存储器造成影响(例如存储器性能丧失)，这样可以进一步提高存储单元21及存储器100的膜层性能及良率。

示例性的，参考图8，底电极211靠近底部互联图案22的一侧表面(例如称为底电极211的下表面)在基准平面上的正投影，与微螺柱25a远离底部互联图案22的一侧表面(例如称为微螺柱25a的上表面)在基准平面上的正投影重合。

上述“正投影重合”指的是，底电极211的下表面在基准平面上的正投影边界与微螺柱25a的上表面在基准平面上的正投影重合，底电极211的下表面在基准平面上的正投影形状、面积，与微螺柱25a的上表面在基准平面上的正投影形状、面积相同。

示例性的，参考图8，底电极211靠近底部互联图案22的一侧表面(例如称为底电极211的下表面)在基准平面上的正投影，与微螺柱25a靠近底部互联图案22的一侧表面(例如称为微螺柱25a的下表面)在基准平面上的正投影重合，或位于微螺柱25a靠近底部互联图案22的一侧表面(例如称为微螺柱25a的下表面)在基准平面上的正投影范围内。基准平面为所述存储器所在的平面。

上述“正投影重合”指的是，底电极211的下表面在基准平面上的正投影边界与微螺柱25a的下表面在基准平面上的正投影重合，底电极211的下表面在基准平面上的正投影形状、面积，与微螺柱25a的上表面在基准平面下的正投影形状、面积相同。

上述“位于……正投影范围内”指的是，微螺柱25a的下表面在基准平面上的正投影边界环绕底电极211的下表面在基准平面上的正投影边界，且两者的边界中各位置处均具有间距，或部分位置处重合、其余位置处具有间距。底电极211的下表面在基准平面上的正投影面积小于微螺柱25a的下表面在基准平面上的正投影面积。

可选地，微螺柱25a的材料包括无定形碳。

此处，无定形碳为导电材料。无定形碳的反溅物为碳的络合物，且为绝缘材料。采用无定形碳形成微螺柱25a，既可以减少制备存储器100时所使用的掩模数量，降低制备存储器100的成本，又可以确保制备形成的存储单元21及存储器100具有较好的膜层性能及良率。

在另一些实施例中，本申请实施例又提供了一种存储器。该存储器包括基底及设置在该基底上的至少一层存储阵列。关于本实施例中基底及存储阵列中存储单元、底部互联图案、顶部互联图案的结构，可以参见上文中的一些实施例提供的存储器中的说明，此处不再赘述。

在另一种实现方式中，为了提高存储单元及存储器的膜层性能及良率，通常会在底部互联图案和存储单元的底电极之间设置金属微螺柱，以利用金属微螺柱减小底电极的金属材料的反溅，减小底电极的金属材料反溅至阻变层的侧面的概率。

需要说明的是，上述金属微螺柱相比存储单元在先形成。也即，在形成底电极层、顶电极层和硬掩模层之前，会先在底部互联图案上形成第一介质层，然后采用第二掩模在第一介质层中形成暴露底部互联图案的过孔，之后在过孔内形成金属微螺柱。

这也就意味着，设置金属微螺柱后，会增加制备存储器时所使用的掩模数量，进而会增加制备存储器的工艺流程、工艺复杂程度，增大制备存储器的成本。

基于此，在一些示例中，参考图9和图10，存储阵列2还包括：多个微螺柱25b。微螺柱25b设置在底部互联图案22和存储单元21的底电极211之间。其中，微螺柱25b和存储单元21之间例如一一对应设置。

示例性的，微螺柱25b的材料包括非金属导电材料。

需要说明的是，在采用非金属导电材料形成微螺柱25b时，本示例中微螺柱25b的制备方法为：在形成底电极层、阻变薄膜、顶电极层和硬掩模层之前，先在底部互联图案22上形成微螺柱层，在图案化顶电极层、阻变薄膜、底电极层的过程中，同步图案化微螺柱层，在一次构图工艺中，同时得到顶电极213、阻变层212、底电极211和微螺柱25b。

也就是说，采用非金属导电材料形成微螺柱25b时，微螺柱25b的制备方法与上述另一实现方式中的制备方法不同，本申请实施例可以避免使用第二掩模，这样可以减少制备存储器100时所使用的掩模数量，进而减少制备存储器100的工艺流程、工艺复杂程度，减少制备存储器100的成本。

另外，由于微螺柱层位于底电极层下方，微螺柱层的图案化完成时刻会晚于底电极层的图案化完成时刻，这样图案化底电极及其上方膜层的过程中，反溅至阻变层212的侧面的底电极211的金属材料，会随着微螺柱层的图案化而被去除，避免出现反溅至阻变层212的侧面的底电极211的金属材料使得底电极211和顶电极213短路的情况，可以有效提高存储单元21及存储器100的膜层性能及良率。而且，由于微螺柱的材料包括非金属导电材料，非金属导电材料的反溅物通常具有较高的挥发性、或为绝缘的络合物，因此即便图案化微螺柱的过程中存在反溅，反溅物也不会对存储器造成影响(例如存储器性能丧失)，这样可以进一步提高存储单元21及存储器100的膜层性能及良率。

示例性的，参考图9和图10，底电极211靠近底部互联图案22的一侧表面(例如称为底电极211的下表面)在基准平面上的正投影，与微螺柱25b远离底部互联图案22的一侧表面(例如称为微螺柱25b的上表面)在基准平面上的正投影重合。

上述“正投影重合”指的是，底电极211的下表面在基准平面上的正投影边界与微螺柱25b的上表面在基准平面上的正投影重合，底电极211的下表面在基准平面上的正投影形状、面积，与微螺柱25b的上表面在基准平面上的正投影形状、面积相同。

示例性的，参考图9和图10，底电极211靠近底部互联图案22的一侧表面(例如称为底电极211的下表面)在基准平面上的正投影，与微螺柱25b靠近底部互联图案22的一侧表面(例如称为微螺柱25b的下表面)在基准平面上的正投影重合，或位于微螺柱25b靠近底部互联图案22的一侧表面(例如称为微螺柱25b的下表面)在基准平面上的正投影范围内。基准平面为所述存储器所在的平面。

上述“正投影重合”指的是，底电极211的下表面在基准平面上的正投影边界与微螺柱25b的下表面在基准平面上的正投影重合，底电极211的下表面在基准平面上的正投影形状、面积，与微螺柱25b的上表面在基准平面下的正投影形状、面积相同。

上述“位于……正投影范围内”指的是，微螺柱25b的下表面在基准平面上的正投影边界环绕底电极211的下表面在基准平面上的正投影边界，且两者的边界中各位置处均具有间距，或部分位置处重合、其余位置处具有间距。底电极211的下表面在基准平面上的正投影面积小于微螺柱25b的下表面在基准平面上的正投影面积。

可选地，微螺柱25b的材料包括无定形碳。

此处，无定形碳为导电材料。无定形碳的反溅物为碳的络合物，且为绝缘材料。采用无定形碳形成微螺柱25b，既可以减少制备存储器100时所使用的掩模数量，降低制备存储器100的成本，又可以确保制备形成的存储单元21及存储器100具有较好的膜层性能及良率。

在一些示例中，参考图11和图12，存储阵列2还包括：多个硬掩模图案24b。其中，硬掩模图案24b和存储单元21一一对应设置，且位于存储单元21的顶电极213上。

可以理解的是，硬掩模图案24b用于形成存储单元21中的顶电极213、阻变层212、底电极211和微螺柱25b。例如，在底部互联图案22上依次形成微螺柱层、底电极层、阻变薄膜、顶电极层和硬掩模图案24b后，可以根据硬掩模图案24b，在一次构图工艺中，同步完成对顶电极层、阻变薄膜、底电极层和微螺柱层的图案化，得到顶电极213、阻变层212、底电极211和微螺柱25b。这样有利于简化存储器100的制备工艺。

上述硬掩模图案24b的材料包括多种，可以根据实际需要选择设置，本申请对此不作限定。

在一些示例中，硬掩模图案24b的材料包括金属材料。这样，硬掩模图案24b可导电。

示例性的，参考图11，硬掩模图案24b位于顶电极213和顶部互联图案23之间。硬掩模图案24b靠近顶电极213的一端与顶电极213相接触，硬掩模图案24b靠近顶部互联图案23的一端与顶部互联图案23相接触。顶电极213通过硬掩模图案24b实现与顶部互联图案23的耦接。

通过采用金属材料形成硬掩模图案24b，在得到顶电极213、阻变层212、底电极211和微螺柱25b之后，可以避免去除硬掩模图案24b，直接在硬掩模图案24b上形成顶部互联图案23，利用可导电的硬掩模图案24b实现顶电极213和顶部互联图案23之间的耦接。这样有利于进一步简化存储器100的制备工艺。

可选地，上述硬掩模图案24b的材料包括Ta或TaN。

可以理解的是，底电极211、顶电极213和硬掩模图案24b的材料均为金属材料，且金属材料的透光率较低，难以透过硬掩模图案24b、顶电极213和底电极211看到位于底电极211下方的结构(例如底部互联图案22)。这样在形成硬掩模图案24b时，难以确保硬掩模图案24b的位置与底部互联图案22的位置是相对应的，在根据硬掩模图案24b图案化顶电极层、阻变薄膜、底电极层和微螺柱层的过程中，便难以确保图案化后形成的顶电极213、阻变层212、底电极211和微螺柱25b的位置与底部互联图案22的位置是相对应的，容易出现微螺柱25b与底部互联图案22错位的情况，进而容易出现微螺柱25b与底部互联图案22未耦接的情况。

因此，在形成微螺柱层之前，需要采用第一掩模在底部互联图案22的旁侧形成对准标记，以便后续可以根据对准标记对确定硬掩模图案24b的位置，提高图案化后形成的顶电极213、阻变层212、底电极211和微螺柱25b的位置准确性。这样导致制备存储器100的过程中所使用的掩模数量较多。

基于此，在另一些示例中，参考图12，硬掩模图案24b的材料包括可透光的导电材料。此时，硬掩模图案24b又可称为透明hard mask。

由于硬掩模图案24b的材料可透光，因此，硬掩模图案24b具有较高的透光率。这样减少了透光率较低的膜层数量，提高了硬掩模图案24b、顶电极213和底电极211共同构成的结构的透光率，能够从硬掩模图案24b远离微螺柱25b的一侧看到微螺柱25b下方的结构(例如底部互联图案22)。

这样便可以根据微螺柱25b下方的结构(例如底部互联图案22)确定硬掩模图案24b的位置，使得硬掩模图案24b的位置与微螺柱25b下方的结构的位置是相对应的，进而避免图案化后形成的顶电极213、阻变层212、底电极211和微螺柱25b的位置与底部互联图案22的位置出现错位的情况，确保微螺柱25b与底部互联图案22能够耦合。这样便可以省却形成对准标记的工艺流程，也即，省却第一掩模的形成及使用、对准标记的形成工艺流程，不仅有利于减少、简化制备存储器的工艺流程，还有利于降低制备存储器的成本。

此外，由于硬掩模图案24b的材料导电，因此，不仅可以在形成顶电极213、阻变层212和底电极211后保留硬掩模图案24b，省却去除硬掩模图案24b的工艺流程，还可以使得顶部互联图案23和硬掩模图案24b远离顶电极213的一侧表面相接触，使得顶电极213可以通过硬掩模图案24b与顶部互联图案23耦接，避免对硬掩模图案24b做进一步地处理(例如避免在硬掩模图案24b中形成过孔，以使顶电极213能够通过过孔与顶部互联图案23耦接)。这样有利于进一步简化制备存储器的工艺流程，进一步降低制备存储器的成本。

可选地，上述硬掩模图案24b的材料包括无定形碳。

由于无定形碳具有较高的透光率、且可导电，因此，采用无定形碳形成硬掩模层，既可以避免形成对准标记，减少形成对准标记的第一掩模及工艺流程，又可以避免去除硬掩模图案24b，避免增加新的工艺流程。这样有利于简化制备存储器的工艺流程，降低制备存储器的成本。

需要说明的是，随着存储器的存储密度的增大，存储单元的尺寸会逐渐微缩到小尺寸。此时，存储单元的宽度和高度之比(aspect ratio，AR)会逐渐减小，例如AR＜1。其中，存储单元的高度指的是存储单元的轴向尺寸，存储单元的宽度指的是存储单元的过其轴心且垂直于其轴向的尺寸。

可以理解的是，随着存储单元的宽度和高度之比的减小，存储单元的高度会逐渐增大。在形成存储单元时所需的硬掩模层的厚度会逐渐增大，相应的，图案化硬掩模层所需的光刻胶层的厚度会逐渐增大。这样在图案化硬掩模层的过程中，容易使得图案化光刻胶层得到的光刻胶图案出现坍缩，进而导致所形成的存储单元的均一性较差。

上述一些示例中硬掩模图案24b所采用的材料中，Ta的刻蚀速率为TaN的刻蚀速率为/>而本示例中，无定形碳的刻蚀速率为/>

也就是说，本示例中硬掩模图案24b的材料的刻蚀速率，远低于上述一些示例中硬掩模图案24b所采用的材料的刻蚀速率；本示例中硬掩模图案24b的刻蚀选择比，远高于上述一些示例中硬掩模图案24b的刻蚀选择比。可以理解的是，本申请中硬掩模图案24b又可称为高选择比hard mask。

这样，本申请可以利用具有高刻蚀选择比的硬掩模图案24b，可以实现更高密度的刻蚀。在利用本示例中的硬掩模图案24b进行图形转移的过程中，也即，利用本示例中的硬掩模图案24b对顶电极层、阻变薄膜、底电极层、微螺柱层进行图案化的过程中，硬掩模图案24b所需的厚度可以有所减小，相应的，图案化硬掩模图案24b所需的光刻胶层的厚度会有所减小，有利于避免出现图案化光刻胶层得到的光刻胶图案出现坍缩的情况，进而有利于提高光刻胶图案、硬掩模图案24b的保持性，提高存储单元21的均一性。

本申请的一些实施例，提供了一种存储器的制备方法。制备形成的存储器可以包括至少一层存储阵列。本申请实施例以制备形成的存储器包括一层存储阵列为例进行示意。

参考图13，上述制备方法包括：S100a～S400a。

S100a，参考图15b和图15c，形成底部互联图案22。

示例性的，在上述S100a中，形成底部互联图案22之前，参考图15a，上述制备方法还包括：提供基底1。其中，基底1的结构，可以参见上文中的一些实施例提供的存储器中的说明，此处不再赘述。

示例性的，参考图15b和图15c，形成底部互联图案22的方法包括：在基底1的设置有晶体管12的一侧，沉积形成第二介质层26；在第二介质层26远离基底1的一侧形成多个凹槽，然后在各凹槽内形成过孔，过孔暴露基底1中各晶体管12的漏极区12b；在各过孔及凹槽内沉积金属材料，形成多个底部互联图案22。其中，在各过孔及凹槽内沉积金属材料之后，第二介质层26远离基底1的一侧表面上可能也沉积有金属材料，此时，可以通过化学机械抛光工艺(chemical mechanical polishing，CMP)进行平坦化处理，去除第二介质层26远离基底1的一侧表面上的金属材料，保留位于各过孔及凹槽内的金属材料，得到多个底部互联图案22。各底部互联图案22与相应的晶体管12的漏极区12b耦接。

需要说明的是，上述凹槽的形状呈块状或条状，具体和存储器100的架构相关。例如，存储器100的架构包括1T1R架构的情况下，凹槽的形状呈块状。又如，存储器100的架构包括1TnR(n为大于1的正整数)架构的情况下，凹槽的形状呈条状。

S200a，参考图16c和图17a，在底部互联图案22上依次形成底电极层211’、阻变薄膜212’、顶电极层213’和硬掩模层24a’。硬掩模层24a’的材料包括可透光的导电材料。

示例性的，本申请可以采用沉积工艺依次沉积形成底电极层211’、阻变薄膜212’、顶电极层213’和硬掩模层24a’。该沉积工艺例如包括物理气相沉积(physical vapordeposition，PVD)、化学气相沉积(chemical vapor deposition，CVD)、原子层沉积(atomiclayer deposition，ALD)或一些其他合适的沉积工艺。

示例性的，底电极层211’的材料包括金属材料。该金属材料例如包括但不限于Ti、TiN、Ta、TaN、Pt等。

示例性的，阻变薄膜212’的材料包括过渡金属氧化物(transition metal oxide，TMO)。该过渡金属氧化物例如包括但不限于NiOx、TaOx、TiOx、HfOx、WOx、ZrOx、AlyOx、SrTiOx等。

示例性的，顶电极层213’的材料包括金属材料。该金属材料例如包括但不限于Ti、TiN、Ta、TaN、Pt等。

示例性的，底电极层211’和顶电极层213’的厚度之和小于或等于30nm。

可以理解的是，阻变薄膜212’和硬掩模层24a’均具有较高的透光率。底电极层211’和顶电极层213’的厚度较小，使得底电极层211’和顶电极层213’具有一定的透光率。这样，从硬掩模层24a’远离基底1的一侧，可以依次透过硬掩模层24a’、顶电极层213’、阻变薄膜212’、底电极层211’，看到位于底电极层211’下方的图案(例如底部互联图案22)。

S300a，参考图16d～图16f和图17b～图17d，基于底电极层211’下方的图案，图案化硬掩模层24a’，得到硬掩模图案24a。

示例性的，本申请可以采用光刻工艺和干法刻蚀工艺对硬掩模层24a’进行图案化。参考图16d～图16f和图17b～图17d，图案化硬掩模层24a’的方法包括：在硬掩模层24a’上形成(例如采用旋涂工艺)光刻胶层27’(光刻胶层27’具有较高的透光率)，光刻胶层27’的材料例如为负性光刻胶；然后获取底电极层211’下方的图案的位置信息；然后在光刻胶层27’上设置第三掩模，第三掩模具有多个开口，基于底电极层211’下方的图案的位置信息，确定第三掩模的位置，使得第三掩模中的多个开口与待形成存储单元的位置相对应；通过该多个开口对光刻胶层进行曝光，然后对曝光后的光刻胶层27’进行显影，去除光刻胶层27’中未被曝光的部分，保留光刻胶层27’中被曝光的部分，得到多个光刻胶图案27；以该多个光刻胶图案27为掩模，对硬掩模层24a’进行刻蚀，去除硬掩模层24a’中未被光刻胶图案27覆盖的部分，保留硬掩模层24a’中被光刻胶图案27覆盖的部分，得到多个硬掩模图案24a。该多个硬掩模图案24a与待形成存储单元的位置相对应。

光刻胶图案27呈柱状，例如圆柱状、棱柱状等。硬掩模图案24a呈柱状，例如圆柱状、棱柱状等。其中，光刻胶图案27的形状和硬掩模图案24a的形状相同或大致相同。

可以理解的是，由于工艺条件的影响，硬掩模图案24a的底面面积可能会大于硬掩模图案24a的顶面面积，使得硬掩模图案24a呈圆台状或棱台状。

S400a，参考图16g和图17e，根据硬掩模图案24a，图案化顶电极层213’、阻变薄膜212’和底电极层211’，得到顶电极213、阻变层212和底电极211。

示例性的，本申请可以采用干法刻蚀工艺对顶电极层213’、阻变薄膜212’和底电极层211’进行图案化。参考图16g和图17e，图案化顶电极层213’、阻变薄膜212’和底电极层211’的方法包括：去除光刻胶图案27，然后采用干法刻蚀工艺对顶电极层213’、阻变薄膜212’和底电极层211’进行刻蚀，去除顶电极层213’、阻变薄膜212’和底电极层211’中未被硬掩模图案24a覆盖的部分，保留顶电极层213’、阻变薄膜212’和底电极层211’中被硬掩模图案24a覆盖的部分，得到顶电极213、阻变层212和底电极211，也即，得到存储单元21。

存储单元21呈柱状，例如圆柱状、棱柱状等。其中，存储单元21的形状和硬掩模图案24a的形状相同或大致相同。

示例性的，存储单元21呈柱状。在存储单元21的剖视图形中，存储单元21的侧边与存储单元21的底边之间的夹角为90°，也即，存储单元21的剖视图形呈矩形。

可以理解的是，由于工艺条件的影响，在硬掩模图案24a的形状为圆台状或棱台状的情况下，存储单元21的形状也为圆台状或棱台状。

示例性的，存储单元21呈圆台状。在图16g和图17e所示的剖视图形中，存储单元21的侧边与存储单元21的底边之间的夹角小于90°，也即，存储单元21的剖视图形呈梯形。

需要说明的是，在一种实现方式中，硬掩模层的材料为金属材料(例如Ta、TaN等)。由于金属材料的透光率较低，且透光率较低的膜层数量较多(例如底电极层、顶电极层和硬掩模层)，这样就难以透过硬掩模层、顶电极层、阻变薄膜和底电极层看到位于底电极层下方的结构(例如底部互联图案)，难以确保图案化后形成的硬掩模图案的位置与底部互联图案的位置是相对应的，进而容易使得图案化后形成的顶电极、阻变层和底电极的位置与底部互联图案的位置出现错位的情况，难以使得底电极与底部互联图案实现耦接。

因此，在形成底电极层之前，需要采用第一掩模在底部互联图案的旁侧(例如距离底部互联图案较远的位置处)形成对准标记，以便后续可以根据对准标记对硬掩模层进行图案化，提高图案化后形成的硬掩模图案、顶电极、阻变层和底电极的位置准确性。

但是，这样导致制备存储器的过程中所使用的掩模数量较多，不仅会增加工艺流程，增大制备存储器的工艺复杂程度，还会增大制备存储器的成本。

而本申请实施例采用可透光的导电材料形成硬掩模层24a’，可以使得硬掩模层24a’具有较高的透光率。这样减少了透光率较低的膜层数量，能够从硬掩模层24a’远离底电极层211’的一侧、透过硬掩模图案24a’、顶电极层213’、阻变薄膜212’和底电极层211’看到底电极层211’下方的结构(例如底部互联图案22)。

这样便可以使得图案化后形成的硬掩模图案24a的位置与底电极层211’下方的结构的位置是相对应的，进而避免图案化后形成的顶电极213、阻变层212和底电极211的位置与底部互联图案22的位置出现错位的情况，确保底电极211与底部互联图案22能够耦合。这样便可以省却形成对准标记的工艺流程，也即，省却第一掩模的形成及使用、对准标记的形成工艺流程，不仅有利于减少、简化制备存储器的工艺流程，还有利于降低制备存储器的成本。

此外，由于硬掩模层24a’的材料导电，因此，不仅可以在形成顶电极213、阻变层212和底电极211后保留硬掩模图案24a，省却去除硬掩模图案24a的工艺流程，还可以使得后续形成的顶部互联图案23和硬掩模图案24a远离顶电极213的一侧表面相接触，使得顶电极213可以通过硬掩模图案24a与顶部互联图案23耦接，避免对硬掩模图案24a做进一步地处理(例如避免在硬掩模图案24a中形成过孔，以使顶电极213能够通过过孔与顶部互联图案23耦接)。这样有利于进一步简化制备存储器的工艺流程，进一步降低制备存储器的成本。

在一些示例中，硬掩模层24a’的材料包括无定形碳。

需要说明的是，随着存储器的存储密度的增大，存储单元的尺寸会逐渐微缩到小尺寸。此时，存储单元的宽度和高度之比(aspect ratio，AR)会逐渐减小，例如AR＜1。其中，存储单元的高度指的是存储单元的轴向尺寸，存储单元的宽度指的是存储单元的过其轴心且垂直于其轴向的尺寸。

可以理解的是，随着存储单元的宽度和高度之比的减小，存储单元的高度会逐渐增大。在形成存储单元时所需的硬掩模层的厚度会逐渐增大，相应的，在上述S200a中，图案化硬掩模层所需的光刻胶层的厚度会逐渐增大。这样在图案化硬掩模层的过程中，容易使得图案化光刻胶层后得到的光刻胶图案出现坍缩，进而导致所形成的存储单元的均一性较差。

上述一种实现方式中硬掩模层所采用的材料中，Ta的刻蚀速率为TaN的刻蚀速率为/>而本申请中，无定形碳的刻蚀速率为/>

也就是说，本申请中硬掩模层24a’的材料的刻蚀速率，远低于上述一种实现方式中硬掩模层所采用的材料的刻蚀速率；本申请中硬掩模层24a’的刻蚀选择比，远高于上述一种实现方式中硬掩模层的刻蚀选择比。本申请可以利用具有高刻蚀选择比的硬掩模图案24a，可以实现更高密度的刻蚀。

这样在上述S400a中，在利用本申请中的硬掩模图案24a进行图形转移的过程中，也即，利用本申请中的硬掩模图案24a对顶电极层213’、阻变薄膜212’、底电极层211’进行图案化的过程中，硬掩模图案24a所需的厚度可以有所减小。相应的，在上述S200a中，图案化硬掩模图案24a所需的光刻胶层27’的厚度会有所减小，有利于避免出现图案化光刻胶层27’后得到的光刻胶图案27出现坍缩的情况，进而有利于提高光刻胶图案27、硬掩模图案24a的保持性，提高存储单元21的均一性。

此外，参考图16f～图16g和图17d～图17e，在上述S400a中，在刻蚀顶电极层213’、阻变薄膜212’和底电极层211’的过层中，硬掩模图案24a的厚度也会减小。这样可以减小硬掩模图案24a的电阻，使得存储器100具有较高的on/off比。

可以理解的是，存储器100还包括微螺柱25a。上述微螺柱25a的材料包括多种，可以根据实际需要选择设置。其中，存储器100的制备方法和微螺柱25a的材料相关。

在一些示例中，在上述S200a之前，也即在底部互联图案22上依次形成底电极层211’、阻变薄膜212’、顶电极层213’和硬掩模层24a’的步骤之前，制备方法还包括：S110a。

S110a，参考图16a和图16b，在底部互联图案22上形成微螺柱25a。微螺柱25a的材料包括金属材料，微螺柱25a在基准平面上的正投影，位于底电极211在基准平面上的正投影范围内。基准平面为存储器100所在的平面。

示例性的，本申请可以采用刻蚀工艺(例如光刻)和CMP工艺形成微螺柱25a。参考图16a和图16b，形成微螺柱25a的方法包括：在第二介质层26和底部互联图案22上，沉积形成第一介质层28；在第一介质层28上设置第二掩模，该第二掩模具有多个开口，该多个开口与待形成存储单元的位置相对应；对第一介质层28进行刻蚀，去除第一介质层28中未被第二掩模覆盖的部分，以在第一介质层28中形成多个过孔，过孔暴露底部互联图案22的一部分；在过孔内和第一介质层28的表面沉积金属材料；采用CMP工艺进行平平坦化处理，去除位于第一介质层28上的金属材料，保留位于过孔内的金属材料，得到微螺柱25a。

上述“位于……正投影范围内”指的是，底电极211在基准平面上的正投影边界环绕微螺柱25a在基准平面上的正投影边界，且两者的边界中各位置处均具有间距，或部分位置处重合、其余位置处具有间距。微螺柱25a在基准平面上的正投影面积小于底电极211在基准平面上的正投影面积。

示例性的，微螺柱25a在基准平面上的正投影形状为圆形，底电极211在基准平面上的正投影形状为圆形。其中，微螺柱25a在基准平面上的正投影形状的直径，小于底电极211在基准平面上的正投影形状的直径。

通过设置微螺柱25a，并采用上述设置方式设置微螺柱25a，可以在上述S400a中图案化顶电极层213’、阻变薄膜212’和底电极层211’以形成顶电极213、阻变层212和底电极211的过程中，减小底电极211的金属材料的反溅，减小底电极211的金属材料反溅至阻变层212的侧面的概率，提高存储单元21及存储器100的膜层性能及良率。

示例性的，基于上述S110a，在本示例中，上述S300a中，基于底电极层211’下方的图案，图案化硬掩模层24a’，包括：基于底部互联图案22或微螺柱25a，图案化硬掩模层24a’。

由于从硬掩模层24a’远离基底1的一侧，可以依次透过硬掩模层24a’、顶电极层213’、阻变薄膜212’、底电极层211’，看到位于底电极层211’下方的底部互联图案22和微螺柱25a，因此，本申请能够基于底部互联图案22和微螺柱25a中的一者，来图案化硬掩模层24a’。

可以理解的是，根据采用金属材料形成微螺柱25a的方法，制备存储器100时所使用的掩模数量有所增加，这样会增加制备存储器100的工艺流程、工艺复杂程度，增大制备存储器100的成本。

基于此，在另一些示例中，在上述S200a之前，也即在底部互联图案22上依次形成底电极层211’、阻变薄膜212’、顶电极层213’和硬掩模层24a’的步骤之前，制备方法还包括：S120a。

S120a，参考图17a，在底部互联图案22上形成微螺柱层25a’。微螺柱层25a’的材料包括非金属导电材料。

示例性的，本申请可以采用沉积工艺在底部互联图案22上形成微螺柱层25a’。

由于微螺柱层25a’的材料包括非金属导电材料，因此，在上述S400a中，参考图17e，在根据硬掩模图案24a，图案化顶电极层213’、阻变薄膜212’和底电极层211’的过程中，还图案化微螺柱层25a’，得到微螺柱25a。

这也就意味着，本申请可以在一次构图工艺(也即一次刻蚀工艺)中，同时得到顶电极213、阻变层212、底电极211和微螺柱25a。这样可以避免使用第二掩模，减少制备存储器100时所使用的掩模数量，进而减少制备存储器100的工艺流程、工艺复杂程度，减少制备存储器100的成本。

另外，由于微螺柱层25a’位于底电极层下方，微螺柱层25a’的图案化完成时刻会晚于底电极层的图案化完成时刻，这样反溅至阻变层212的侧面的底电极211的金属材料，会随着微螺柱层25a’的图案化而被去除，避免出现反溅至阻变层212的侧面的底电极211的金属材料使得底电极211和顶电极213短路的情况，可以有效提高存储单元21及存储器100的膜层性能及良率。而且，非金属导电材料的反溅物通常具有较高的挥发性、或为绝缘的络合物，因此即便图案化微螺柱的过程中存在反溅，不导电的反溅物也不会对存储器造成影响(例如存储器性能丧失)，这样可以进一步提高存储单元21及存储器100的膜层性能及良率。

相应的，在本示例中，上述S300a中，基于底电极层下方的图案，图案化硬掩模层24a’，包括：基于底部互联图案22，图案化硬掩模层24a’。

示例性的，微螺柱层25a’的材料包括无定形碳。

无定形碳为导电材料。无定形碳的反溅物为碳的络合物，且为绝缘材料。采用无定形碳形成微螺柱25a，既可以减少制备存储器100时所使用的掩模数量，降低制备存储器100的成本，又可以确保制备形成的存储单元21及存储器100具有较好的膜层性能及良率。

需要说明的是，参考图16h和图17f，本申请中的制备方法还包括：在上述S400a之后，在硬掩模图案24a上形成顶部互联图案23。形成顶部互联图案23的方法，可以参照S100a中形成底部互联图案22的方法，此处不再赘述。

本申请的另一些实施例，又提供了一种存储器的制备方法。制备形成的存储器可以包括至少一层存储阵列。本申请实施例以制备形成的存储器包括一层存储阵列为例进行示意。

参考图14，上述制备方法包括：S100b～S300b。

S100b，参考图15b和图15c，形成底部互联图案22。

示例性的，在上述S100b中，形成底部互联图案22之前，参考图15a，上述制备方法还包括：提供基底1。其中，基底1的结构，可以参见上文中的一些实施例提供的存储器中的说明，此处不再赘述。

示例性的，S100b中形成底部互联图案22的方法，与上述S100a中形成底部互联图案22的方法相同，此处不再赘述。

S200b，参考图17a和图18a，在底部互联图案22上依次形成微螺柱层25b’、底电极层211’、阻变薄膜212’和顶电极层213’。微螺柱层25b’的材料包括非金属导电材料。

示例性的，本申请可以采用沉积工艺依次沉积形成微螺柱层25b’、底电极层211’、阻变薄膜212’和顶电极层213’。该沉积工艺例如包括PVD、CVD、ALD或一些其他合适的沉积工艺。

S300b，参考图17e和图18e，图案化顶电极层213’、阻变薄膜212’、底电极层211’和微螺柱层25b’，得到顶电极213、阻变层212、底电极211和微螺柱25b。

示例性的，本申请可以采用干法刻蚀工艺对上述多个膜层进行图案化。也即，本申请可以在一次构图工艺中，同步图案化顶电极层213’、阻变薄膜212’、底电极层211’和微螺柱层25b’，同步得到顶电极213、阻变层212、底电极211和微螺柱25b。

需要说明的是，在另一种实现方式中，上述微螺柱的材料包括金属材料，同时该金属微螺柱在存储器所在平面的正投影位于底电极在存储器所在平面的正投影范围内，这样可以利用金属微螺柱减小底电极的金属材料的反溅，减小底电极的金属材料反溅至阻变层的侧面的概率，提高膜层性能及良率。

但是，由于金属微螺柱在存储器所在平面的正投影位于底电极在存储器所在平面的正投影范围内，就需要在形成底电极层、顶电极层之前，先在底部互联图案上形成第一介质层，然后采用第二掩模在第一介质层中形成暴露底部互联图案的过孔，之后在过孔内形成金属微螺柱。这样会增加制备存储器时所使用的掩模数量，进而会增加制备存储器的工艺流程、工艺复杂程度，增大制备存储器的成本。

而本申请实施例采用非金属导电材料形成微螺柱层25b’，可以将微螺柱层25b’的图案化的步骤，和顶电极层213’、阻变薄膜212’、底电极层211’的图案化的步骤进行结合，进而可以在一次构图工艺中，同步图案化顶电极层213’、阻变薄膜212’、底电极层211’和微螺柱层25b’。这样可以避免使用第二掩模，减少制备存储器100时所使用的掩模数量，进而减少制备存储器100的工艺流程、工艺复杂程度，减少制备存储器100的成本。

另外，由于微螺柱层25b’位于底电极层211’下方，微螺柱层25b’的图案化完成时刻会晚于底电极层211’的图案化完成时刻，这样反溅至阻变层212的侧面的底电极211的金属材料，会随着微螺柱层25b’的图案化而被去除，避免出现反溅至阻变层212的侧面的底电极211的金属材料使得底电极211和顶电极213短路的情况，可以有效提高膜层性能及良率。而且，非金属导电材料的反溅物通常具有较高的挥发性、或为绝缘的络合物，因此即便图案化微螺柱的过程中存在反溅，不导电的反溅物也不会对存储器造成影响(例如存储器性能丧失)，这样可以进一步提高膜层性能及良率。

示例性的，微螺柱层25b’的材料包括无定形碳。

此处，无定形碳为导电材料。无定形碳的反溅物为碳的络合物，且为绝缘材料。采用无定形碳形成微螺柱25b，既可以减少制备存储器100时所使用的掩模数量，降低制备存储器100的成本，又可以确保制备形成的存储单元21及存储器100具有较好的膜层性能及良率。

在一些示例中，在上述S300b之前，也即，在图案化顶电极层213’、阻变薄膜212’、底电极层211’和微螺柱层25b’之前，制备方法还包括：S210b～S220b。

S210b，参考图17a和图18a，在顶电极层213’上形成硬掩模层24b’。

示例性的，本申请可以采用沉积工艺，在顶电极层213’上形成硬掩模层24b’。

S220b，参考图17b～图17d和图18b～图18d，图案化硬掩模层24b’，得到硬掩模图案24b。

示例性的，本申请可以采用光刻工艺和干法刻蚀工艺对硬掩模层24b’进行图案化。本示例中图案化硬掩模层24b’的方法，可以参照上述S300a中图案化硬掩模层24a’的方法，此处不再赘述。

基于此，在上述S300b中，参考图17e和图18e，图案化顶电极层213’、阻变薄膜212’、底电极层211’和微螺柱层25b’，得到顶电极213、阻变层212、底电极211和微螺柱25b，包括：根据硬掩模图案24b，图案化顶电极层213’、阻变薄膜212’、底电极层211’和微螺柱层25b’，得到顶电极213、阻变层212、底电极211和微螺柱25b。

示例性的，本申请可以采用干法刻蚀工艺对上述多个膜层进行图案化。

本申请在一次构图工艺中，根据硬掩模图案24b，同步图案化顶电极层213’、阻变薄膜212’、底电极层211’和微螺柱层25b’，有利于简化存储器的制备工艺流程，简化存储器的制备方法。

需要说明的是，在上述S220b中，图案化硬掩模层24b’的基准，可以根据硬掩模层24b’的材料而定。

在一些示例中，硬掩模层24b’的材料包括金属材料，例如Ta、TaN等。

由于金属材料的透光率较低，难以透过硬掩模层24b’、顶电极层213’、阻变薄膜212’、底电极层211’和微螺柱层25b’看到位于微螺柱层25b’下方的结构(例如底部互联图案22)。

基于此，在上述S200b之前，也即，在底部互联图案22上依次形成微螺柱层25b’、底电极层211’、阻变薄膜212’和顶电极层213’的步骤之前，制备方法还包括：在底部互联图案22的旁侧形成对准标记。

在上述S220b中，图案化硬掩模层24b’，包括：基于对准标记，图案化硬掩模层24b’。

示例性的，底部互联图案22的旁侧，为距离底部互联图案22较远的位置处。这样可以避免对存储单元21及存储器100的结构产生影响。

例如，在底部互联图案22的旁侧形成对准标记的方法包括：在形成底部互联图案22之后，在底部互联图案22上和第二介质层26上设置第一掩模，第一掩模具有开口，开口的位置与底部互联图案22的位置之间的间距较大；通过第一掩模中的开口对第二介质层26进行刻蚀，形成具有一定形状的凹槽，也即，得到对准标记。

又如，本申请还可以采用光刻工艺等其他工艺形成对准标记。

对准标记在基底1所在平面上的正投影，包括但不限于“十”字形或“口”子形等。

可以理解的是，参考图18a，在形成对准标记之后，在底部互联图案22及第二介质层26上依次形成微螺柱层25b’、底电极层211’、阻变薄膜212’、顶电极层213’和硬掩模层24b’的过程中，微螺柱层25b’、底电极层211’、阻变薄膜212’、顶电极层213’和硬掩模层24b’中与对准标记对应的部分会形成凹陷，该凹陷的形状与对准标记的形状基本相同，从而可以将对准标记传递至硬掩模层24b’中。

这样在硬掩模层24b’上形成光刻胶层27’后，便可以获取传递至硬掩模层24b’中的对准标记的位置信息，并基于该位置信息，确定图案化光刻胶层27’所需的第三掩模的位置，进而可以根据图案化光刻胶层27’后得到的光刻胶图案27，对硬掩模层24b’进行刻蚀。

另外，由于硬掩模层24b’的材料包括金属材料，这样后续可以直接在硬掩模图案24b上形成顶部互联图案23，无需去除硬掩模图案24b，有利于简化存储器的制备方法，简化存储器的制备工艺。

在另一些示例中，硬掩模层24b’的材料包括可透光的导电材料。

由于硬掩模层24b’具有较高的透光率，这样可以透过硬掩模层24b’、顶电极层213’、阻变薄膜212’、底电极层211’和微螺柱层25b’看到位于微螺柱层25b’下方的结构(例如底部互联图案22)。

基于此，在上述S220b中，图案化硬掩模层24b’，包括：基于底部互联图案22，图案化硬掩模层24b’。

也即，在硬掩模层24b’上形成光刻胶层27’后，便可以获取底部互联图案22的位置信息，并基于该位置信息，确定图案化光刻胶层27’所需的第三掩模的位置，进而可以根据图案化光刻胶层27’后得到的光刻胶图案27，对硬掩模层24b’进行刻蚀。

本示例可以避免在底部互联图案22的旁侧形成对准标记，减少形成对准标记的流程，省却形成对准标记的第一掩模，这样不仅有利于减少、简化制备存储器的工艺流程，还有利于降低制备存储器的成本。

另外，由于硬掩模层24b’的材料为导电材料，这样后续可以直接在硬掩模图案24b上形成顶部互联图案23，无需去除硬掩模图案24b，有利于进一步简化存储器的制备方法，简化存储器的制备工艺。

示例性的，硬掩模层24b’的材料包括无定形碳。

由于无定形碳具有较高的透光率、且可导电，因此，采用无定形碳形成硬掩模层24b’，既可以避免形成对准标记，减少形成对准标记的第一掩模及工艺流程，又可以避免去除硬掩模图案24b，避免增加新的工艺流程。这样有利于简化制备存储器的工艺流程，降低制备存储器的成本。

此外，参考图17d和图17e，在上述S300b中，在刻蚀顶电极层213’、阻变薄膜212’、底电极层211’和微螺柱层25b’的过层中，硬掩模图案24b的厚度也会减小。这样可以减小硬掩模图案24b的电阻，使得制备形成的存储器100具有较高的on/off比，进而可以避免去除硬掩模图案24b。

需要说明的是，参考图17f和图18f，本申请中的制备方法还包括：在上述S300b之后，在硬掩模图案24b上形成顶部互联图案23。形成顶部互联图案23的方法，可以参照S100a中形成底部互联图案22的方法，此处不再赘述。

在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (26)

1.一种存储器，其特征在于，所述存储器包括：

底部互联图案；

设置在所述底部互联图案上的存储单元，所述存储单元包括依次层叠的底电极、阻变层和顶电极，所述底电极与所述底部互联图案耦接；及，

设置在所述顶电极上的硬掩模图案；

其中，所述硬掩模图案的材料包括可透光的导电材料。

2.根据权利要求1所述的存储器，其特征在于，所述硬掩模图案的材料包括无定形碳。

3.根据权利要求1所述的存储器，其特征在于，所述存储器还包括：设置在所述底部互联图案和所述底电极之间的微螺柱。

4.根据权利要求3所述的存储器，其特征在于，所述微螺柱的材料包括非金属导电材料；

所述底电极靠近所述底部互联图案的一侧表面在基准平面上的正投影，与所述微螺柱远离所述底部互联图案的一侧表面在基准平面上的正投影重合；

所述底电极靠近所述底部互联图案的一侧表面在基准平面上的正投影，与所述微螺柱靠近所述底部互联图案的一侧表面在基准平面上的正投影重合，或位于所述微螺柱靠近所述底部互联图案的一侧表面在基准平面上的正投影范围内；

所述基准平面为所述存储器所在的平面。

5.根据权利要求4所述的存储器，其特征在于，所述微螺柱的材料包括无定形碳。

6.根据权利要求3所述的存储器，其特征在于，所述微螺柱的材料包括金属材料；

所述微螺柱在基准平面上的正投影，位于所述底电极在所述基准平面上的正投影范围内；

所述基准平面为所述存储器所在的平面。

7.根据权利要求1～6中任一项所述的存储器，其特征在于，所述存储器还包括晶体管，所述晶体管与所述底部互联图案耦接。

8.一种存储器，其特征在于，所述存储器包括：

底部互联图案；

设置在所述底部互联图案上的微螺柱；及，

设置在所述微螺柱上的存储单元，所述存储单元包括依次层叠的底电极、阻变层和顶电极，所述底电极与所述微螺柱耦接；

其中，所述微螺柱的材料包括非金属导电材料；

所述底电极靠近所述底部互联图案的一侧表面在基准平面上的正投影，与所述微螺柱远离所述底部互联图案的一侧表面在所述基准平面上的正投影重合；

所述基准平面为所述存储器所在的平面。

9.根据权利要求8所述的存储器，其特征在于，所述微螺柱的材料包括无定形碳。

10.根据权利要求8所述的存储器，其特征在于，所述底电极靠近所述底部互联图案的一侧表面在所述基准平面上的正投影，与所述微螺柱靠近所述底部互联图案的一侧表面在所述基准平面上的正投影重合，或位于所述微螺柱靠近所述底部互联图案的一侧表面在所述基准平面上的正投影范围内。

11.根据权利要求8所述的存储器，其特征在于，所述存储器还包括：设置在所述顶电极上的硬掩模图案；

所述硬掩模图案的材料包括可透光的导电材料。

12.根据权利要求11所述的存储器，其特征在于，所述硬掩模图案的材料包括无定形碳。

13.根据权利要求8所述的存储器，其特征在于，所述存储器还包括：设置在所述顶电极上的硬掩模图案；

所述硬掩模图案的材料包括金属材料。

14.根据权利要求8～13中任一项所述的存储器，其特征在于，所述存储器还包括晶体管，所述晶体管与所述底部互联图案耦接。

15.一种存储器的制备方法，其特征在于，所述制备方法包括：

形成底部互联图案；

在所述底部互联图案上依次形成底电极层、阻变薄膜、顶电极层和硬掩模层；所述硬掩模层的材料包括可透光的导电材料；

基于所述底电极层下方的图案，图案化所述硬掩模层，得到硬掩模图案；

根据所述硬掩模图案，图案化所述顶电极层、所述阻变薄膜和所述底电极层，得到顶电极、阻变层和底电极。

16.根据权利要求15所述的制备方法，其特征在于，所述硬掩模层的材料包括无定形碳。

17.根据权利要求15所述的制备方法，其特征在于，在所述底部互联图案上依次形成底电极层、阻变薄膜、顶电极层和硬掩模层的步骤之前，所述制备方法还包括：

在所述底部互联图案上形成微螺柱层；所述微螺柱层的材料包括非金属导电材料；

其中，所述基于所述底电极层下方的图案，图案化所述硬掩模层，包括：基于所述底部互联图案，图案化所述硬掩模层；

在根据所述硬掩模图案，图案化所述顶电极层、所述阻变薄膜和所述底电极层的过程中，还图案化所述微螺柱层，得到微螺柱。

18.根据权利要求17所述的制备方法，其特征在于，所述微螺柱层的材料包括无定形碳。

19.根据权利要求15所述的制备方法，其特征在于，在所述底部互联图案上依次形成底电极层、阻变薄膜、顶电极层和硬掩模层之前，所述制备方法还包括：

在所述底部互联图案上形成微螺柱；所述微螺柱的材料包括金属材料，所述微螺柱在基准平面上的正投影，位于所述底电极在所述基准平面上的正投影范围内；所述基准平面为所述存储器所在的平面；

其中，所述基于所述底电极层下方的图案，图案化所述硬掩模层，包括：基于所述底部互联图案或所述微螺柱，图案化所述硬掩模层。

20.一种存储器的制备方法，其特征在于，所述制备方法包括：

形成底部互联图案；

在所述底部互联图案上依次形成微螺柱层、底电极层、阻变薄膜和顶电极层；所述微螺柱层的材料包括非金属导电材料；

图案化所述顶电极层、所述阻变薄膜、所述底电极层和所述微螺柱层，得到顶电极、阻变层、底电极和微螺柱。

21.根据权利要求20所述的制备方法，其特征在于，所述微螺柱层的材料包括无定形碳。

22.根据权利要求20所述的制备方法，其特征在于，在图案化所述顶电极层、所述阻变薄膜、所述底电极层和所述微螺柱层之前，所述制备方法还包括：

在所述顶电极层上形成硬掩模层；

图案化所述硬掩模层，得到硬掩模图案；

所述图案化所述顶电极层、所述阻变薄膜、所述底电极层和所述微螺柱层，得到顶电极、阻变层、底电极和微螺柱，包括：根据所述硬掩模图案，图案化所述顶电极层、所述阻变薄膜、所述底电极层和所述微螺柱层，得到顶电极、阻变层、底电极和微螺柱。

23.根据权利要求22所述的制备方法，其特征在于，所述硬掩模层的材料包括可透光的导电材料；

所述图案化所述硬掩模层，包括：

基于所述底部互联图案，图案化所述硬掩模层。

24.根据权利要求23所述的制备方法，其特征在于，所述硬掩模层的材料包括无定形碳。

25.根据权利要求24所述的制备方法，其特征在于，所述硬掩模层的材料包括金属材料；

在所述底部互联图案上依次形成微螺柱层、底电极层、阻变薄膜和顶电极层的步骤之前，所述制备方法还包括：

在所述底部互联图案的旁侧形成对准标记；

所述图案化所述硬掩模层，包括：

基于所述对准标记，图案化所述硬掩模层。

26.一种电子设备，其特征在于，所述电子设备包括电路板及与所述电路板耦接的存储器；所述存储器包括如权利要求1～7中任一项或如权利要求8～14中任一项所述的存储器。