CN116825475A - 电子部件 - Google Patents

Abstract

本发明涉及一种电子部件。在电子部件中，线圈包含多个导体层和多个连接导体。多个导体层沿与线圈轴交叉且沿着绝缘体层的方向延伸。多个连接导体各自与多个导体层中对应的导体层连结并且沿层叠方向延伸。多个导体层中的在沿着线圈轴的方向上彼此相邻的导体层中，与各导体层的延伸方向正交的方向上的宽度大于彼此相邻的导体层的最短距离。各第一导体层的延伸方向和至少一个第二导体层的延伸方向从层叠方向观察时相互交叉，并且相对于与线圈轴正交且沿着绝缘体层的方向倾斜。

Description

电子部件

技术领域

本发明涉及电子部件。

背景技术

已知的电子部件具备素体和线圈。素体包含层叠的多个绝缘体层。线圈配置于素体的内部。例如，线圈包含多个导体层和多个连接导体。例如，在专利文献1中，多个导体层沿与线圈轴交叉且沿着绝缘体层的层叠方向的方向延伸。多个连接导体各自与多个导体层中对应的导体层连结，并且沿层叠方向延伸。多个导体层包含多个第一导体层和第二导体层。多个第一导体层沿着线圈轴排列。第二导体层配置于在层叠方向上与多个第一导体层不同的位置，并且经由连接导体与多个第一导体层中对应的第一导体层连接。

发明内容

探讨了一种具有所希望的特性的线圈。线圈的特性与电感相关。因此，为了确保所希望的特性，要求设计出能够获得所希望的电感的线圈。导体层的宽度越大，电感越小。但是，在相同的大小的素体中配置导体层的情况下，导体层的宽度越大，彼此相邻的导体层间的最短距离越缩小。如果导体层间的距离过小，则例如可能在导体层间产生寄生电容。如果产生寄生电容，则难以获得所希望的特性。

本发明的一方式的目的在于提供一种能够兼顾地实现紧凑化和所希望的特性的电子部件。

在本发明的一方式的电子部件中，具备素体和线圈。素体包含层叠的多个绝缘体层。线圈配置于素体的内部。线圈形成沿着与多个绝缘体层的层叠方向正交的方向的线圈轴。线圈包含多个导体层和多个连接导体。多个导体层沿与线圈轴交叉且沿着绝缘体层的方向延伸。多个连接导体各自与多个导体层中对应的导体层连结，并且沿层叠方向延伸。多个导体层包含多个第一导体层和至少一个第二导体层。多个第一导体层沿着线圈轴排列。至少一个第二导体层配置于在层叠方向上与多个第一导体层不同的位置。至少一个第二导体层经由连接导体与多个第一导体层中对应的第一导体层连接。多个导体层中的在沿着线圈轴的方向上彼此相邻的导体层中，与各导体层的延伸方向正交的方向上的宽度大于彼此相邻的导体层的最短距离。各第一导体层的延伸方向和至少一个第二导体层的延伸方向从层叠方向观察时相互交叉，并且相对于与线圈轴正交且沿着绝缘体层的方向倾斜。

在该电子部件中，多个导体层中的在沿着线圈轴的方向上彼此相邻的导体层中，与各导体层的延伸方向正交的方向上的宽度大于彼此相邻的导体层的最短距离。各第一导体层的延伸方向和至少一个第二导体层的延伸方向从层叠方向观察时相互交叉，并且相对于与线圈轴正交且沿着绝缘体层的方向倾斜。根据该结构，以在确保较大的导体层的宽度的同时削减线圈中的电流路径的长度的方式配置导体层。线圈中的电流路径越短，能够越进一步减小电感。因此，电子部件的线圈具备的导体层成为减小电感的结构。因此，能够兼顾电子部件的紧凑化和所希望的特性。

在上述一方式中，多个第一导体层也可以包含一对第一导体层。一对第一导体层也可以经由第二导体层相互连接。在该情况下，能够在更简易的结构中削减线圈中的电流路径的长度。

在上述一方式中，一对第一导体层也可以是多个导体层中的在沿着线圈轴的方向上彼此相邻的导体层。在该情况下，能够在更简易的结构中削减线圈中的电流路径的长度。

在上述一方式中，也可以是，从层叠方向观察时，经由连接导体相互连接的第一导体层和第二导体层被配置为呈线对称。在该情况下，电流容易分散流通，可减小电流的损耗。如果电流分散流通，则电流密度降低，线圈的Q值也提高。

在上述一方式中，各导体层也可以包含位于彼此相反侧的一对端部。多个连接导体也可以包含第一连接导体和第二连接导体。也可以在一对端部中的至少一方连结第一连接导体和第二连接导体。在该情况下，电流分散到第一连接导体和第二连接导体中流通，可进一步减小电流的损耗。在该情况下，线圈的Q值也能够进一步得到提高。

在上述一方式中，也可以是，多个第一导体层和至少一个第二导体层中，相互对应的第一导体层和第二导体层经由第一连接导体和第二连接导体连接。将第一连接导体与端部相互连结的第一连结部分和将第二连接导体与端部相互连结的第二连结部分也可以沿相对于与第一及第二连接导体连结的第一及第二导体层的延伸方向倾斜的方向排列。在该情况下，电流进一步平衡地分散到第一连接导体和第二连接导体中流通，可进一步减小电流的损耗。在该情况下，线圈的Q值也能够进一步得到提高。

在上述一方式中，也可以是，第一导体层中的第一连结部分和第二连结部分的排列方向与第一导体层的延伸方向所成的角，与第二导体层中的第一连结部分和第二连结部分的排列方向与第二导体层的延伸方向所成的角相等。在该情况下，电流进一步平衡地分散到第一连接导体和第二连接导体中流通，可进一步减小电流的损耗。在该情况下，线圈的Q值也能够进一步得到提高。

根据下文给出的详细描述和仅以说明方式给出的附图，能够更充分地理解本发明，因此，这些不应被认为是对本发明的限制。

关于本发明的进一步的适用范围，将由于下文给出的详细描述而变得清晰。然而，应该理解的是，详细描述和具体示例虽然指示了本发明的实施例，但仅以说明的方式给出，因为根据该详细描述，本领域的技术人员将清楚地理解在本发明的要旨和范围内的各种变化和修改。

附图说明

图1是本实施方式的电子部件的立体图。

图2是电子部件的立体图。

图3是电子部件的局部截面图。

图4是电子部件的局部截面图。

图5是电子部件的电路图。

图6是安装有电子部件的状态下的俯视图。

图7是安装有本实施方式的变形例的电子部件的状态下的俯视图。

图8是安装有本实施方式的另一变形例的电子部件的状态下的俯视图。

图9A是本实施方式的电子部件中的线圈的概略俯视图。

图9B是本实施方式的变形例的电子部件中的线圈的概略俯视图。

图10A是本实施方式的电子部件中的线圈的概略俯视图。

图10B是本实施方式的变形例的电子部件中的线圈的概略俯视图。

图11A及图11B是本实施方式的变形例的电子部件中的线圈的概略俯视图。

图12A及图12B是本实施方式的变形例的电子部件中的线圈的概略俯视图。

图13A及图13B表示线圈的概略俯视图的比较例。

图14A是比较例的线圈的概略立体图。

图14B是电子部件中的线圈的概略立体图。

图15A是比较例的线圈的概略展开图。

图15B是电子部件中的线圈的概略展开图。

图16是表示比较例的线圈和电子部件的线圈的长度的不同的图。

具体实施方式

以下，参照附图，对本发明的实施方式进行详细说明。在附图的说明中，对相同或同等的要素使用相同符号，省略重复的说明。

首先，参照图1～图6，对本实施方式的电子部件进行说明。图1及图2是本实施方式的电子部件的立体图。图3及图4是电子部件的局部截面图。图5是电子部件的电路图。图6是安装有电子部件的状态下的俯视图。

电子部件1例如是层叠型滤波器。电子部件1包含多个LC谐振电路。各LC谐振电路由多个电感器和多个电容器构成。电子部件1例如具备素体2和电路3、4、5、7、9、11、15、17。在本实施方式中，Z轴方向相当于电子部件1的高度方向，X轴方向及Y轴方向相当于电子部件1的短边方向及长边方向。例如，电子部件1的高度方向的长度比电子部件1的短边方向的长度短。

素体2具有一对主面2a、一对端面2b以及一对侧面2c作为其外表面。一对主面2a在Z轴方向上相互相对。一对端面2b在Y轴方向上相互相对。一对侧面2c在X轴方向上相互相对。一对主面2a、一对端面2b及一对侧面2c例如分别为平面。一对主面2a例如沿着X轴方向及Y轴方向。一对端面2b例如沿着X轴方向及Z轴方向。一对侧面2c例如沿着Y轴方向及Z轴方向。一对主面2a中的一方例如在安装于其它电子设备时，被规定为与其它电子设备相对的安装面。其它电子设备例如包含电路基板或电子部件。

素体2例如呈长方体形状。在长方体形状中包含对角部及棱线部进行了倒角的长方体的形状、以及对角部及棱线部进行了圆角化的长方体的形状。

如图3及图4所示，素体2包含多个绝缘体层10。多个绝缘体层10沿Z轴方向层叠。在电子部件1中，Z轴方向相当于多个绝缘体层10的层叠方向。以下，将多个绝缘体层10的层叠方向简称为“层叠方向”。各绝缘体层10的层间被一体化到无法辨识的程度。各绝缘体层10例如由含有电介质材料的陶瓷生片的烧结体构成。电介质材料例如含有选自BaTiO₃系材料、Ba(Ti，Zr)O₃系材料、(Ba，Ca)TiO₃系材料、玻璃材料或氧化铝材料中的至少一种。

如图5所示，电路3、4、5、7、9、11、15、17在素体2的内部相互电连接，构成一个滤波器电路。在本说明书中，“电连接”包括不传递直流分量而仅传递交流分量的状态。各电路3、4、5、7、9、11、15、17包含从素体2露出的多个端子电极TE1、TE2、TE3、G1、G2、G3、G4。多个端子电极TE1、TE2、TE3、G1、G2、G3配置在作为安装面的主面2a上。多个端子电极TE1、TE2、TE3、G1、G2、G3、G4分别与其它电子设备电连接。

例如，如图6所示，电子部件1安装于基板S。基板S具备配线W1、W2、W3、W5。各配线W1、W2、W3、W5与电子部件1的多个端子电极中的对应的端子电极连接。配线W1与端子电极TE1连接。配线W2与端子电极TE2连接。配线W3与端子电极TE3连接。配线W5与端子电极G1、G2、G3、G4连接。配线W5相当于地线。

各电路3、4、7、11、15、17包含电感器。电路3包含端子电极G1，在与电路4及电路5中的每一个之间形成电容器。电路4包含端子电极TE1，在与电路3及电路5中的每一个之间形成电容器。电路5在与电路3、电路4、电路7及电路17中的每一个之间形成电容器。电路7包含端子电极G2，在与电路5及电路9中的每一个之间形成电容器。电路9包含端子电极G3，在与电路7之间形成电容器。电路11包含端子电极G4，在与电路15之间形成电容器。电路15包含端子电极TE2，在与电路11之间形成电容器。电路17包含端子电极TE3，在与电路5之间形成电容器。电路15和电路17电连接且物理连接。

各电路3、4、5、7、9、11、15、17由多个导体构成。构成各电路3、4、5、7、9、11、15、17的导体例如含有选自Ag及Pd中的至少一种。各电路3、4、5、7、9、11、15、17包含从素体2露出的多个端子电极。在各端子电极的表面上形成有镀敷层。镀敷层例如通过电镀敷形成。镀敷层具有：由Cu镀敷层、Ni镀敷层及Sn镀敷层构成的层结构，或由Ni镀敷层及Sn镀敷层构成的层结构等。

对于各电路3、4、5、7、9、11、15、17而言，除了多个端子电极TE1、TE2、TE3、G1、G2、G3、G4之外，配置于素体2的内部。在本实施方式所示的例子中，X轴方向上的素体2的长度为2000μm。Y轴方向上的素体2的长度为2500μm。Z轴方向上的素体2的长度为750μm。各电路3、4、5、7、9、11、15、17从安装面以外的素体2的外表面离开至少100μm以上。

接着，对电路3、4、7、15进行更详细的说明。电路3、4、7、15包含相当于上述的电感器的线圈21、23、25、27、29。

电路3包含线圈21。线圈21配置于素体2的内部。线圈21形成线圈轴AX1。线圈轴AX1沿着与层叠方向正交的方向。在本说明书中，“正交”包括在制造公差的范围内偏移的结构。在本实施方式中，线圈轴AX1沿着与Z轴方向正交的X轴方向。在Z轴方向相当于第一方向的情况下，X轴方向相当于第二方向。

从X轴方向观察时，线圈21划定线圈轴AX1所在的区域R1。区域R1被线圈21围绕。区域R1相当于YZ轴平面上的线圈21的截面。

在本实施方式中，线圈21是卷绕一匝的线圈。线圈21例如包含至少一个导体层31、多个连接导体32以及电极33。如图1～图3及图6所示，线圈21例如包含一个导体层31、两个连接导体32以及一个电极33。

导体层31沿着绝缘体层10延伸。导体层31被一对绝缘体层10夹持。导体层31例如呈线形形状。导体层31包含位于彼此相反侧的一对端部31a、31b。

导体层31例如包含L字形状部39。从Z轴方向观察时，L字形状部39呈L字形状。导体层31包含一对延伸部39a、39b。从Z轴方向观察时，一对延伸部39a、39b沿相互交叉的方向延伸。一对延伸部39a、39b相互连结。一对延伸部39a、39b构成L字形状部39。

多个连接导体32各自与导体层31连结。各连接导体32沿Z轴方向延伸。各连接导体32由贯通绝缘体层10的通孔形成。多个连接导体32包含：与端部31a连结的连接导体32、和与端部31b连结的连接导体32。

电极33与导体层31及多个连接导体32电连接。如图3所示，电极33配置在素体2的主面2a上。电极33相当于端子电极G1。

接着，对电路4进行详细说明。电路4包含线圈23。线圈23配置于素体2的内部。线圈23形成线圈轴AX3。线圈轴AX3沿着层叠方向。在本实施方式中，线圈轴AX3沿着Z轴方向。在线圈21相当于第一线圈的情况下，线圈23相当于第二线圈。

线圈23与线圈21分离。在本说明书中，在对电路使用“分离”的情况下，“分离”是指未通过导体而物理地连接、且不传递直流分量的状态。线圈23与线圈21电连接。线圈23通过AC耦合与线圈21连接。

在本实施方式中，线圈23是卷绕一匝的线圈。线圈23例如包含至少一个导体层34、多个连接导体35以及电极37。例如，如图1～图4及图6所示，线圈23包含一个导体层34、两个连接导体35以及一个电极37。

导体层34沿着绝缘体层10延伸。导体层34被一对绝缘体层10夹持。导体层34例如呈线形形状。导体层34在线圈23的线圈轴AX3的周向上沿着绝缘体层10延伸。导体层34包含位于彼此相反侧的一对端部34a、34b。

导体层34包含：沿着素体2的端面2b延伸的延伸部36a、和沿着素体2的侧面2c延伸的延伸部36b。延伸部36a比导体层34的其它部分靠近端面2b。延伸部36b比导体层34的其它部分靠近侧面2c。延伸部36a沿X轴方向延伸，延伸部36b沿Y轴方向延伸。

导体层34包含至少一个弯曲部38。弯曲部38以与线圈21的连接导体32分离的方式弯曲。换言之，导体层34以与多个连接导体32分离的方式弯曲。在本实施方式所示的例子中，导体层34和连接导体32的最短距离例如为100μm。导体层34例如包含两个弯曲部38a、38b。从Z轴方向观察时，弯曲部38a沿与端部31a连结的连接导体32的周向延伸。从Z轴方向观察时，弯曲部38b沿与端部31b连结的连接导体32的周向延伸。弯曲部38b将延伸部36a和延伸部36b连接。

多个连接导体35各自与导体层34连结。各连接导体35沿Z轴方向延伸。各连接导体35由贯通绝缘体层10的通孔形成。多个连接导体35包含：与端部34a连结的连接导体35、和与端部34b连结的连接导体35。

电极37与导体层34及多个连接导体35电连接。如图3所示，电极37配置在素体2的主面2a上。电极37相当于端子电极TE1。

从X轴方向观察时，线圈23的导体层34位于被线圈21围绕的区域R1。在将区域R1中的Z轴方向上的区域R1的宽度T1设为100的情况下，线圈23的导体层34位于从线圈21的线圈轴AX1沿Z轴方向±30的范围T2。

如图6所示，从Z轴方向观察时，线圈23的导体层34与线圈21的导体层31重叠。在本说明书中，“重叠”是指至少一部分位于同一区域的状态。从Z轴方向观察时，线圈23的导体层34至少与导体层31的延伸部39a重叠。例如，从Z轴方向观察时，至少导体层34的延伸部36b的整体配置在导体层31的延伸部39a所在的区域内。

从Z轴方向观察时，导体层34的延伸部36b中最靠近侧面2c的边缘与导体层31的延伸部39a中最靠近侧面2c的边缘一致。在本说明书中，“一致”包括在制造公差的范围内偏移的结构。

从Z轴方向观察时，线圈23的导体层34在线圈轴AX1的延伸方向上仅从线圈21向一侧露出。例如，从Z轴方向观察时，线圈23的导体层34仅从线圈21的延伸部39a向+X轴方向露出，未从线圈21的延伸部39a向－X轴方向露出。换言之，从Z轴方向观察时，线圈23的导体层34位于比线圈21的延伸部39a靠向+X轴方向侧的区域，不位于比线圈21的延伸部39a靠向－X轴方向侧的区域。

从Z轴方向观察时，线圈23的导体层34仅从线圈21的延伸部39b向－Y轴方向露出，未从线圈21的延伸部39b向+Y轴方向露出。换言之，从Z轴方向观察时，线圈23的导体层34位于比线圈21的延伸部39b靠向－Y轴方向侧的区域，不位于比线圈21的延伸部39b靠向+Y轴方向侧的区域。

在本实施方式所示的例子中，线圈21的导体层31和素体2的端面2b的最短距离、以及线圈21的导体层31和素体2的侧面2c的最短距离例如为100μm。在本实施方式所示的例子中，线圈23的导体层34和素体2的端面2b的最短距离、以及线圈23的导体层34和素体2的侧面2c的最短距离例如为100μm。例如，在X轴方向上，线圈21的导体层31和素体2的侧面2c的最短距离与线圈23的导体层34和素体2的侧面2c的最短距离一致。在该情况下，制造公差的范围内的偏移例如为±25μm。

作为本实施方式的变形例，如图7所示，从Z轴方向观察时，线圈23的导体层34也可以与导体层31的一对延伸部39a、39b双方重叠。在图7所示的结构中，导体层34不仅包含延伸部36a及延伸部36b，还包含延伸部36c。延伸部36c从延伸部36b沿X轴方向延伸。延伸部36c比导体层34的其它部分更靠近线圈29。

在图7所示的结构中，从Z轴方向观察时，导体层34的延伸部36b的整体配置在导体层31的延伸部39a所在的区域内。从Z轴方向观察时，导体层34的延伸部36b的整体配置在导体层31的延伸部39a及延伸部39b所在的区域内。

在图7所示的结构中，从Z轴方向观察时，导体层34的延伸部36c中的最靠近线圈29的边缘与导体层31的延伸部39b中的最靠近线圈29的边缘一致。例如，在Y轴方向上，线圈21的导体层31和线圈29的最短距离与线圈23的导体层34和线圈29的最短距离一致。在该情况下，制造公差的范围内的偏移例如为±25μm。

接着，对电路7进行详细说明。电路7包含线圈25。线圈25配置于素体2的内部。线圈25形成线圈轴AX5。线圈轴AX5沿着与Z轴方向正交的方向。在本实施方式中，线圈轴AX5沿着X轴方向。从X轴方向观察时，线圈25划定线圈轴AX5所在的区域R2。区域R2被线圈25围绕。区域R2相当于YZ轴平面上的线圈23的截面。例如，线圈25相当于第三线圈。

线圈25与线圈21、23分离。线圈25与线圈21、23电连接。线圈25通过AC耦合与线圈21、23连接。线圈21和线圈25被配置为在线圈21和线圈25之间产生互感。

如图4所示，从X轴方向观察时，线圈23的导体层34位于被线圈25围绕的区域R2。在将区域R2中的Z轴方向上的区域R2的宽度T3设为100的情况下，线圈23的导体层34位于从线圈25的线圈轴AX5沿Z轴方向±30的范围T5。

在本实施方式中，线圈25是卷绕两匝的线圈。线圈25例如包含至少一个导体层41、至少一个导体层42、多个连接导体43以及电极45。在电子部件1中，线圈25包含多个导体层41。例如，如图1～图2、图4及图6所示，线圈25包含两个导体层41、一个导体层42、八个连接导体43、以及一个电极45。在导体层41相当于第一导体层的情况下，导体层42相当于第二导体层。

在本实施方式中，从Z轴方向观察时，线圈23的导体层34位于线圈25和线圈21之间。在图6所示的结构中，从Z轴方向观察时，线圈23的导体层34未与线圈25重叠。从Z轴方向观察时，线圈23的导体层34与线圈25的导体层41所在的区域分离。

作为本实施方式的变形例，如图8所示，从Z轴方向观察时，线圈23的导体层34也可以与线圈25的导体层41重叠。在图8所示的结构中，导体层34不仅包含延伸部36a及延伸部36b，还包含扩展部36d及扩展部36e。扩展部36d在导体层34中位于端部34a和延伸部36a之间。扩展部36e在导体层34中位于端部34b和延伸部36b之间。从Z轴方向观察时，导体层34的扩展部36d及扩展部36e配置在导体层41所在的区域内。作为本变形例的进一步的变形例，导体层34也可以包含扩展部36d和扩展部36e中的任一方。导体层34也可以包含扩展部36d和扩展部36e中的至少一方和使用图7说明的延伸部36c。

在本实施方式中，导体层41及导体层42沿着绝缘体层10延伸。导体层41和导体层42配置于在Z轴方向上互不相同的位置。导体层41及导体层42沿与线圈轴AX5交叉且沿着绝缘体层10的方向延伸。例如，沿着绝缘体层的方向是与Z轴方向正交的方向。导体层41及导体层42分别被一对绝缘体层10夹持。各导体层41及各导体层42例如呈线形形状。各导体层41包含位于彼此相反侧的一对端部41a、41b。各导体层42包含位于彼此相反侧的一对端部42a、42b。

多个导体层41沿着线圈轴AX5及主面2a排列。多个导体层41沿X轴方向排列。图9A是线圈25的概略俯视图。如图9A所示，各导体层41的延伸方向D1相对于与线圈轴AX5正交且沿着绝缘体层10的方向D4倾斜。在本说明书中，“倾斜”不包括正交的状态。各导体层41的延伸方向D1也相对于线圈轴AX5倾斜。从Z轴方向观察时，各导体层41沿相对于X轴方向及Y轴方向倾斜的方向延伸。例如，多个导体层41沿彼此相同的方向延伸。

导体层42经由连接导体43与多个导体层41中对应的导体层41连接。如图9A所示，导体层42的延伸方向D2相对于与线圈轴AX5正交且沿着绝缘体层10的方向D4倾斜。各导体层42的延伸方向D2也相对于线圈轴AX5倾斜。从Z轴方向观察时，导体层42沿相对于X轴方向及Y轴方向倾斜的方向延伸。从Z轴方向观察时，各导体层41的延伸方向D1和导体层42的延伸方向D2相互交叉。

多个连接导体43相互分离。多个连接导体43各自与导体层41及导体层42中的至少一方连结。至少一个连接导体43将相互对应的导体层41和导体层42连接。各连接导体43沿Z轴方向延伸。各连接导体43由贯通绝缘体层10的通孔形成。

多个连接导体43各自与多个导体层41、42中对应的导体层41、42的端部41a、41b、42a、42b连结。例如，在一对端部41a、41b中的每一个上连结有多个连接导体43。例如，在一对端部42a、42b中的每一个上连结有多个连接导体43。

多个连接导体43包含连接导体51、52、53、54。连接导体51、52与彼此相同的端部41a连结。多个导体层41和至少一个导体层42中，相互对应的导体层41和导体层42经由连接导体51和连接导体52连结。例如，连接导体51和连接导体52各自将导体层41的端部41a和导体层42的端部42a或端部42b连接。连接导体53、54与彼此相同的端部41b连结。连接导体53、54例如相当于线圈25的端部。例如，连接导体51、52、53、54分别相当于第一连接导体、第二连接导体、第三连接导体及第四连接导体。

连接导体51、52和连接导体53、54例如与同一导体层41连结。连接导体53、54与导体层41的端部41b连结，上述导体层41的端部41b与连接导体51、52连结。例如，在Z轴方向上，各连接导体53、54的长度大于各连接导体51、52的长度。

多个导体层41包含：导体层42、以及经由多个连接导体51、52而相互电连接的一对导体层61、62。一对导体层61、62是多个导体层41中在沿着线圈轴AX5的方向D3上彼此相邻的导体层41。从Z轴方向观察时，一对导体层61、62沿彼此沿着的方向延伸。

在X轴方向上，与导体层62连结的连接导体51和与导体层61连结的连接导体43的最短距离比与导体层62连结的连接导体52和与导体层61连结的连接导体43的最短距离小。X轴方向上的连接导体51和连接导体53的最短距离比X轴方向上的连接导体52和连接导体53的最短距离小。与导体层62连结的连接导体53和与导体层61连结的连接导体43的最短距离比与导体层62连结的连接导体54和与导体层61连结的连接导体43的最短距离小。X轴方向上的连接导体53和连接导体51的最短距离比X轴方向上的连接导体54和连接导体51的最短距离小。

在多个导体层41中在沿着线圈轴AX5的方向D3上彼此相邻的导体层41中，各导体层41的宽度L1大于彼此相邻的导体层41的最短距离L2。导体层41的宽度L1相当于与延伸方向D1正交且沿着绝缘体层10的方向上的导体层41的长度。例如，与彼此相邻的导体层61、62各自的延伸方向D1正交的方向上的宽度L1大于在沿着线圈轴AX5的方向D3上的导体层61和导体层62的最短距离L2。最短距离L2例如是，在彼此相邻的导体层61和导体层62之间产生的寄生电容成为在考虑了电子部件1的整体结构时所容许的值的距离。最短距离L2例如也可以是，考虑了制造误差时在制造工序中能够抑制导体层61和导体层62的连接的距离。最短距离L2例如为20μm以上。在本实施方式所示的例子中，最短距离L2为60μm。

连接导体51和导体层41的端部41a在连结部分C11相互连结。连接导体52和导体层41的端部41a在连结部分C12相互连结。例如，在沿着线圈轴AX5的X轴方向上，连结部分C11比与该连结部分C11相邻的连结部分C12更靠近导体层42的端部42b。从Z轴方向观察时，导体层61中的连结部分C11和导体层62的最短距离比导体层61中的连结部分C12和导体层62的最短距离小。X轴方向上的连结部分C11和连结部分C13的最短距离比X轴方向上的连结部分C12和连结部分C13的最短距离小。

例如，在导体层41中，连结部分C11和连结部分C12沿相对于导体层41的延伸方向D1倾斜的方向D3排列。换言之，连结部分C11和连结部分C12的排列方向与导体层41的延伸方向D1相对于彼此倾斜。而且，连结部分C11和连结部分C12的排列方向与导体层42的延伸方向D2相对于彼此倾斜。例如，连结部分C11和连结部分C12沿X轴方向排列。

连接导体53和导体层41的端部41b在连结部分C13相互连结。连接导体54和导体层41的端部41b在连结部分C14相互连结。例如，在沿着线圈轴AX5的X轴方向上，连结部分C13比与该连结部分C13相邻的连结部分C14更靠近导体层42的端部42b。从Z轴方向观察时，导体层62中的连结部分C13和导体层61的最短距离比导体层62中的连结部分C14和导体层61的最短距离小。X轴方向上的连结部分C13和连结部分C11的最短距离比X轴方向上的连结部分C14和连结部分C11的最短距离小。

例如，在导体层41中，连结部分C13和连结部分C14沿相对于导体层41的延伸方向D1倾斜的方向D3排列。换言之，连结部分C13和连结部分C14的排列方向与导体层41的延伸方向D1相对于彼此倾斜。例如，连结部分C13和连结部分C14沿X轴方向排列。连结部分C11和连结部分C12的排列方向与连结部分C13和连结部分C14的排列方向例如相互平行。在本说明书中，“平行”包括在制造公差的范围内偏移的结构。

在导体层41中，该导体层41的延伸方向D1和连结部分C11、C12的排列方向以所成的角θ1交叉。与连接导体51、52连结的导体层42的延伸方向D2和连结部分C11、C12的排列方向以所成的角θ2交叉。

如图9A所示，所成的角θ1和所成的角θ2互不相同。作为本实施方式的变形例，如图9B所示，所成的角θ1和所成的角θ2也可以彼此相等。在本说明书中，“相等”包括在制造公差的范围内偏移的结构。图9B是本实施方式的变形例的线圈25的概略俯视图。

作为本实施方式的变形例，如图9B所示，从Z轴方向观察时，经由连接导体51、52相互连结的导体层41和导体层42也可以配置为呈线对称。线圈25也可以是卷绕三匝以上的线圈。在本变形例中，线圈25是卷绕三匝的线圈。

电极45与多个导体层41、42及多个连接导体43电连接。如图4所示，电极45配置在素体2的主面2a上。电极45相当于端子电极G2。

接着，对电路15进行详细说明。电路15包含线圈27和线圈29。线圈27及线圈29配置于素体2的内部。从Z轴方向观察时，线圈27与线圈21、25、29中的线圈25及线圈29相邻。从Z轴方向观察时，线圈29与线圈21、25、27中的线圈21及线圈27相邻。

线圈27及线圈29形成沿着与层叠方向正交的方向的线圈轴AX7、AX9。从Z轴方向观察时，线圈25的线圈轴AX5和线圈27的线圈轴AX7相互交叉。从Z轴方向观察时，线圈27的线圈轴AX7和线圈29的线圈轴AX9相互交叉。例如，线圈27的线圈轴AX7沿着Y轴方向。线圈29的线圈轴AX9沿着X轴方向。

线圈27与线圈21、23、25分离。线圈27与线圈21、23、25电连接。线圈27通过AC耦合与线圈21、23、25连接。在本实施方式中，线圈27是卷绕三匝的线圈。线圈27例如包含至少一个导体层71、至少一个导体层72、多个连接导体73、以及电极。在电子部件1中，线圈27包含多个导体层71和多个导体层72。例如，如图1、图2及图6所示，线圈27包含三个导体层71、两个导体层72、十二个连接导体73、以及一个电极。该电极与多个导体层71、72及多个连接导体73电连接，且配置在素体2的主面2a上。该电极相当于端子电极G3。

线圈29与线圈21、23、25分离。线圈29与线圈21、23、25电连接。线圈29通过AC耦合与线圈21、23、25连接。在本实施方式中，线圈29是卷绕一匝的线圈。线圈29例如包含至少一个导体层101、多个连接导体103以及电极。该电极与导体层101及多个连接导体103电连接，且配置在素体2的主面2a上。该电极相当于端子电极TE3。

在线圈27中，导体层71及导体层72沿着绝缘体层10延伸。导体层71和导体层72配置于在Z轴方向上互不相同的位置。导体层71及导体层72沿与线圈轴AX7交叉且沿着绝缘体层10的方向延伸。导体层71及导体层72分别被一对绝缘体层10夹持。各导体层71及各导体层72例如呈线形形状。各导体层71包含位于彼此相反侧的一对端部71a、71b。各导体层72包含位于彼此相反侧的一对端部72a、72b。

多个导体层71沿着线圈轴AX7及主面2a排列。多个导体层71沿Y轴方向排列。图10A是线圈27的概略俯视图。如图10A所示，从Z轴方向观察时，各导体层71的延伸方向D11沿着与线圈轴AX7正交的方向。换言之，各导体层71沿着X轴方向。

多个导体层72沿着线圈轴AX7及主面2a排列。多个导体层72沿Y轴方向排列。如图10A所示，各导体层72沿相对于导体层71的延伸方向D11倾斜且沿着绝缘体层的方向延伸。从Z轴方向观察时，各导体层71的延伸方向D11和各导体层72的延伸方向D12相互交叉。从Z轴方向观察时，各导体层72沿相对于X轴方向及Y轴方向倾斜的方向延伸。各导体层72的延伸方向D12相对于与线圈轴AX7正交且沿着绝缘体层10的方向D11倾斜。例如，多个导体层72沿彼此相同的方向延伸。

多个连接导体73相互分离。多个连接导体73各自与导体层71及导体层72中的至少一方连结。至少一个连接导体73将相互对应的导体层71和导体层72连接。各连接导体73沿Z轴方向延伸。各连接导体73由贯通绝缘体层10的通孔形成。

多个连接导体73各自与多个导体层71、72中对应的导体层71、72的端部71a、71b、72a、72b连结。例如，在一对端部71a、71b中的每一个上连结有多个连接导体73。例如，在一对端部72a、72b中的每一个上连结有多个连接导体73。

多个连接导体73包含连接导体81、82、83、84、85、86。连接导体81、82与彼此相同的端部71a连结。多个导体层71和多个导体层72中，相互对应的导体层71和导体层72经由连接导体81和连接导体82连结。例如，连接导体81和连接导体82各自将导体层71的端部71a和导体层72的端部72a连接。例如，在Z轴方向上，各连接导体83、84的长度大于各连接导体81、82、85、86的长度。例如，在Z轴方向上，各连接导体81、82的长度与各连接导体85、86的长度相等。

连接导体83、84与导体层71连结，该导体层71与连接导体81、82连结。连接导体83、84与彼此相同的端部71b连结。连接导体83、84例如相当于线圈27的端部。

连接导体85、86与彼此相同的端部71a、71b连结。多个导体层71和多个导体层72中，相互对应的导体层71和导体层72经由连接导体85和连接导体86连结。例如，连接导体85和连接导体86各自将导体层71的端部71a或端部71b和导体层72的端部72b连接。

连接导体81、82和连接导体83、84例如与同一导体层71连结。连接导体83、84与导体层71的端部71b连结，该导体层71的端部71b与连接导体81、82连结。连接导体81、82和连接导体85、86例如与同一导体层72连结。连接导体85、86与导体层72的端部72b连结，该导体层72的端部72b与连接导体81、82连结。

多个导体层71包含：至少一个导体层72；以及，经由连接导体81、82及连接导体85、86相互电连接的一对导体层91、92。一对导体层91、92是多个导体层71中在沿着线圈轴AX7的方向D13上彼此相隔最远的导体层71。一对导体层91、92是在Y轴方向上的多个导体层71中位于两端的导体层71。导体层91是多个导体层71中的最靠近端面2b的导体层71。导体层91是多个导体层71中的最远离电路7的导体层71。导体层92是多个导体层71中最远离端面2b的导体层71。导体层92是多个导体层71中的最靠近电路7的导体层71。在Y轴方向上，其它导体层71位于导体层91和导体层92之间。从Z轴方向观察时，一对导体层91、92沿彼此沿着的方向延伸。

在Y轴方向上，与导体层91连结的连接导体81和与导体层92连结的连接导体73的最短距离比与导体层91连结的连接导体82和与导体层92连结的连接导体73的最短距离小。Y轴方向上的连接导体81和连接导体83的最短距离比Y轴方向上的连接导体82和连接导体83的最短距离小。在Y轴方向上，与导体层91连结的连接导体83和与导体层92连结的连接导体73的最短距离比与导体层91连结的连接导体84和与导体层92连结的连接导体73的最短距离小。Y轴方向上的连接导体83和连接导体81的最短距离比Y轴方向上的连接导体84和连接导体81的最短距离小。

连接导体81、82例如与一对导体层91、92各自的端部71a连结。连接导体83、84例如与一对导体层91、92各自的端部71b连结。导体层91中的连结部分C21和连结部分C22在沿着导体层92中的连结部分C21和连结部分C22的排列方向的方向D14上排列。导体层91中的连结部分C21和连结部分C22的排列方向与导体层92中的连结部分C21和连结部分C22的排列方向例如相互平行。导体层91中的连结部分C21和连结部分C22的排列方向与导体层91中的连结部分C23和连结部分C24的排列方向相互交叉。

导体层91中的连结部分C23和连结部分C24在沿着导体层92中的连结部分C23和连结部分C24的排列方向的方向D15上排列。导体层91中的连结部分C23和连结部分C24的排列方向与导体层92中的连结部分C23和连结部分C24的排列方向例如相互平行。在该情况下，从Z轴方向观察时，由将多个导体层71中的连结部分C21、C22、C23、C24、C25、C26相连的线划定橄榄球形状的区域。

连接导体81和导体层71的端部71a在连结部分C21相互连结。连接导体82和导体层71的端部71a在连结部分C22相互连结。例如，在沿着线圈轴AX7的Y轴方向上，连结部分C21比与该连结部分C21相邻的连结部分C22更靠近导体层72的端部72b。从Z轴方向观察时，导体层91中的连结部分C21和导体层92的最短距离比导体层91中的连结部分C22和导体层92的最短距离小。Y轴方向上的连结部分C21和连结部分C25的最短距离比Y轴方向上的连结部分C22和连结部分C25的最短距离小。

例如，在导体层71中，连结部分C21和连结部分C22沿相对于导体层71的延伸方向D11倾斜的方向D14排列。换言之，连结部分C21和连结部分C22的排列方向与导体层71的延伸方向D11相对于彼此倾斜。连结部分C21与连结部分C22的排列方向和与连接导体81、82连结的导体层71的延伸方向D11所成的角θ7例如为80度以下。

而且，连结部分C21和连结部分C22的排列方向与导体层72的延伸方向D12相对于彼此交叉。例如，连结部分C21和连结部分C22的排列方向与导体层72的延伸方向D12相互正交。在导体层71中，连结部分C22比与该连结部分C22相邻的连结部分C21更靠近该导体层71的端部71b。换言之，在导体层71的延伸方向D11上，连结部分C21比连结部分C22远离端部71b。

连接导体83和导体层71的端部71b在连结部分C23相互连结。连接导体84和导体层71的端部71b在连结部分C24相互连结。例如，在沿着线圈轴AX7的Y轴方向上，连结部分C23比与该连结部分C23相邻的连结部分C24更靠近导体层72的端部72b。从Z轴方向观察时，导体层91中的连结部分C23和导体层92的最短距离比导体层91中的连结部分C24和导体层92的最短距离小。Y轴方向上的连结部分C23和连结部分C25的最短距离比Y轴方向上的连结部分C24和连结部分C25的最短距离小。

例如，在导体层71中，连结部分C23和连结部分C24沿相对于导体层71的延伸方向D11倾斜的方向D15排列。换言之，连结部分C23和连结部分C24的排列方向与导体层71的延伸方向D11相对于彼此倾斜。连结部分C23与连结部分C24的排列方向和与连接导体81、82连结的导体层71的延伸方向D11所成的角θ8例如为80度以下。

连结部分C21和连结部分C22的排列方向与连结部分C23和连结部分C24的排列方向相互交叉。从沿着线圈轴AX7的方向观察时，连结部分C21和连结部分C22的排列方向与连结部分C23和连结部分C24的排列方向相互交叉的位置位于该导体层71中的连结部分C21和连结部分C23之间。在导体层92中，连结部分C21和连结部分C22的排列方向与连结部分C23和连结部分C24的排列方向相互交叉的位置位于与导体层91相反侧。在导体层71中，连结部分C24比连结部分C23更靠近该导体层71的端部71a。换言之，在导体层71的延伸方向D11上，连结部分C23比与该连结部分C23相邻的连结部分C24远离端部71a。

连接导体85和导体层71的端部71b在连结部分C25相互连结。连接导体86和导体层71的端部71b在连结部分C26相互连结。从Z轴方向观察时，导体层91中的连结部分C25和导体层92的最短距离比导体层91中的连结部分C26和导体层92的最短距离小。Y轴方向上的连结部分C25和连结部分C21的最短距离比Y轴方向上的连结部分C26和连结部分C21的最短距离小。例如，在导体层72中，连结部分C25和连结部分C26沿相对于导体层72的延伸方向D12倾斜的方向D13排列。连结部分C25和连结部分C26例如沿Y轴方向排列。换言之，连结部分C25和连结部分C26的排列方向与导体层72的延伸方向D12相对于彼此倾斜。连结部分C25和连结部分C26的排列方向例如与导体层71的延伸方向D11正交。连结部分C25和连结部分C26的排列方向与连结部分C21和连结部分C22的排列方向相互交叉。连结部分C25和连结部分C26的排列方向与连结部分C23和连结部分C24的排列方向相互交叉。

作为本实施方式的变形例，如图10B所示，也可以是，导体层91中的连结部分C21和连结部分C22的排列方向与导体层92中的连结部分C21和连结部分C22的排列方向相互交叉。也可以是，导体层91中的连结部分C23和连结部分C24的排列方向与导体层92中的连结部分C23和连结部分C24的排列方向相互交叉。例如，在图10B所示的结构中，也可以是，导体层92中的连结部分C21和连结部分C22的排列方向、以及导体层92中的连结部分C23和连结部分C24的排列方向沿着Y轴方向。

作为本实施方式的又一变形例，如图11A所示，线圈27也可以是卷绕两匝的线圈。在该情况下，线圈27不包含导体层91、92以外的导体层71。线圈27不包含连接导体85、86。导体层91和导体层92在Y轴方向上彼此相邻。作为本实施方式的又一变形例，如图11B所示，线圈27也可以是卷绕三匝以上的线圈。在该情况下，线圈27包含在Y轴方向上配置于导体层91和导体层92之间的多个导体层71。

作为本实施方式的又一变形例，如图12A及图12B所示，线圈27也可以是卷绕一匝的线圈。如图12B所示，也可以是，在导体层71中，连结部分C22比连结部分C21更靠近该导体层71的端部71b，连结部分C23比连结部分C24更靠近该导体层71的端部71a。换言之，也可以是，在导体层71的延伸方向D11上，连结部分C21比连结部分C22远离端部71b，连结部分C23比连结部分C24更靠近端部71a。

图12B所示的连结部分C23及连结部分C24的配置也可以应用于上述的图10A、图10B、图11A及图11B的结构中。在图12B所示的结构中，例如，在导体层71中，连结部分C21和连结部分C23的最短距离与连结部分C22和连结部分C24的最短距离相等。在图12B所示的结构中，连结部分C21和连结部分C22在沿着连结部分C23和连结部分C24的排列方向的方向上排列。连结部分C21和连结部分C22的排列方向与连结部分C23和连结部分C24的排列方向例如相互平行。

严格地说，图12B所示的例子中也包括连结部分C21和连结部分C22的排列方向与连结部分C23和连结部分C24的排列方向相互交叉的结构。在该结构中，从沿着线圈轴AX7的方向观察时，连结部分C21和连结部分C22的排列方向与连结部分C23和连结部分C24的排列方向相互交叉的位置位于被该导体层71中的连结部分C21和连结部分C23夹持的区域的外侧。在该结构中，从沿着线圈轴AX7的方向观察时，连结部分C21和连结部分C22的排列方向与连结部分C23和连结部分C24的排列方向相互交叉的位置比该导体层71中的连结部分C21远离连结部分C23。

接着，对本实施方式及变形例的电子部件1的作用效果进行说明。在电子部件1中，从X轴方向观察时，线圈23位于被线圈21围绕的区域R1。从层叠方向观察时，线圈23与线圈21重叠，并且从线圈21仅向一侧露出。在该情况下，线圈21及线圈23的配置所需的空间缩小，同时在线圈23中产生的磁场难以影响线圈21。因此，能够兼顾地实现电子部件1的紧凑化和所希望的特性。

线圈21包含导体层31和连接导体32。导体层31沿着绝缘体层10延伸。连接导体32与导体层31连结，并且沿层叠方向延伸。因此，能够容易地构成Q值得到了提高的线圈21。

线圈23以与连接导体32分离的方式弯曲。因此，确保了线圈21和线圈23的距离。其结果，能够减小线圈21和线圈23之间的寄生电容。而且，在制造工序中，能够抑制线圈21和线圈23的连接。因此，根据该电子部件1的结构，也能够抑制生产吞吐量。

线圈23包含弯曲部38。从层叠方向观察时，弯曲部38沿连接导体32的周向延伸。以下，“线圈的截面积”是指，在由与线圈轴正交的面切断线圈的情况下，从沿着线圈轴的方向观察被线圈围绕的区域的面积。例如，在线圈21中，区域R1的面积相当于线圈21的截面积。在该结构中，能够确保较大的线圈23的截面积。在提高线圈23的电感的同时，也能够确保线圈21和线圈23的距离。

导体层31包含一对延伸部39a、39b。从层叠方向观察时，一对延伸部39a、39b沿相互交叉的方向延伸，并且相互连结。在该情况下，能够确保较大的线圈21的截面积。针对配置线圈21的空间的大小，能够确保线圈21的导体层31的长度较长。在该结构中，能够提高线圈21的电感。

在图7所示的变形例中，从层叠方向观察时，线圈23与一对延伸部39a、39b的双方重叠。在该情况下，能够确保较大的线圈23的截面积。针对配置线圈23的空间的大小，能够确保线圈23的导体层34的长度较长。在该结构中，能够进一步提高线圈23的电感。

线圈23的导体层34在线圈23的线圈轴AX3的周向上沿着绝缘体层10延伸。在将区域R1中的层叠方向上的区域R1的宽度T1设为100的情况下，线圈23的导体层34位于从线圈21的线圈轴AX1沿层叠方向±30的范围T2。在该情况下，能够兼顾阻抗的降低的抑制和寄生电容的减小。如果线圈23从范围T2脱离，则寄生电容可能会增加。在线圈23位于比范围T2更靠向安装面侧的情况下，线圈23整体上位于较接近地线的位置，阻抗可能会降低。

线圈21和线圈23通过AC耦合连接。在该情况下，在电子部件1的整体上获得所希望的特性。

线圈25以与线圈21分离的方式配置在素体2的内部。线圈25形成沿着X轴方向的线圈轴AX5。从X轴方向观察时，线圈23位于被线圈25围绕的区域R2。在图8所示的变形例中，从层叠方向观察时，线圈23与线圈25重叠。在该情况下，在线圈23中产生的磁场也难以影响线圈25。而且，能够确保较大的线圈23的截面积。能够确保更长的线圈23的导体层34的长度。因此，能够进一步提高线圈23的电感。因此，能够兼顾地实现电子部件1的紧凑化和所希望的特性。

线圈21和线圈25被配置为在线圈21和线圈25之间产生互感。在这样的结构中，利用产生互感的线圈21和线圈25之间的空间，配置线圈23。其结果，能够兼顾地实现电子部件1的紧凑化和所希望的特性。

导体层的宽度越大，电感越小。但是，在相同大小的素体上配置导体层的情况下，如图13A及图13B所示，导体层的宽度越大，彼此相邻的导体层间的最短距离越缩小。图13A及图13B表示从层叠方向观察的线圈的概略俯视图的比较例。在图13A及图13B中，层叠方向相当于Z轴方向。

在图13A中，一对导体层111经由导体层112连接。一对导体层111和导体层112位于在Z轴方向上互不相同的位置。在图13B中，一对导体层121经由导体层122连接。一对导体层121和导体层122位于在Z轴方向上互不相同的位置。一对导体层111及一对导体层121例如与电子部件1中的导体层41对应。导体层112及导体层122例如与电子部件1中的导体层42对应。

在图13A所示的结构和图13B所示的结构中，设置有导体层的区域的长度L10在Y轴方向上相等。图13B中的导体层121的宽度L21大于图13A中的导体层111的宽度L11。导体层121的宽度L21相当于Y轴方向上的导体层121的长度。导体层111的宽度L11相当于Y轴方向上的导体层111的长度。在该情况下，一对导体层121之间的最短距离L22小于一对导体层111之间的最短距离L12。这样，导体层的宽度越大，彼此相邻的导体层之间的最短距离越缩小。如果一对导体层121之间的最短距离L22过小，则在一对导体层121之间产生寄生电容。

在电子部件1中，在多个导体层41、42中在沿着线圈轴AX5的方向上彼此相邻的导体层41、42中，与各导体层41、42的延伸方向D1、D2正交的方向上的宽度L1大于彼此相邻的导体层41的最短距离L2。各导体层41的延伸方向D1和至少一个导体层42的延伸方向D2从Z轴方向观察时相互交叉，并且相对于与线圈轴AX5正交且沿着绝缘体层10的方向D4倾斜。根据该结构，导体层41、42被配置成为：不仅能够确保较大的导体层41、42的宽度，并且能够削减线圈25中的电流路径的长度。线圈25中的电流路径越短，越能够进一步减小电感。这样，电子部件1在线圈25中具备以电感减小的方式构成的导体层41、42。其结果，能够兼顾电子部件的紧凑化和所希望的特性。

图14A、图14B、图15A、图15B及图16是用于对本实施方式的电子部件的例子和比较例的电流路径的不同进行说明的图。图14A是比较例的线圈125的概略立体图。图14B是电子部件1中的线圈25的概略立体图。图15A是比较例的线圈125的概略展开图。图15B是电子部件1中的线圈25的概略展开图。图16是表示比较例的线圈125和电子部件1的线圈25的长度的不同的图。

线圈125包含一对导体层141、导体层142以及多个连接导体143。一对导体层141与在线圈25中彼此相邻的导体层41对应。导体层142与线圈25的导体层42对应。多个连接导体143与线圈25的多个连接导体43对应。

如图14A所示，在线圈125中，各导体层141的延伸方向和导体层142的延伸方向沿着与线圈轴AX25正交且沿着绝缘体层的X轴方向。即，从Z轴方向观察时，各导体层141沿着X轴方向延伸。因此，如果展开线圈125，则如图15A所示，导体层141和连接导体143在同一直线上延伸，只是导体层142相对于导体层141和连接导体143倾斜。

与此相对，如图14B所示，在线圈25中，各导体层41的延伸方向和导体层42的延伸方向相对于与线圈轴AX25正交且沿着绝缘体层10的X轴方向倾斜。因此，如果展开线圈25，则如图15B所示，不仅导体层42相对于连接导体43倾斜，一对导体层41也相对于连接导体43倾斜。在该情况下，如图16所示，线圈25的长度比线圈125的长度短，线圈25的电流路径比线圈125的电流路径短。图16是将一对导体层41和连接导体42的组合的长度与一对导体层141和连接导体142的组合的长度进行比较的图。

在电子部件1中，线圈25中的电流路径比线圈125中的电流路径短，能够使线圈25的电感比线圈125的电感小。根据这样的结构，例如，即使电感由于其它要素而增加，通过导体层41、42的宽度的确保和导体层41、42的配置而能够减小电感，从而能够与其相应地确保所希望的电感。例如，能够在不改变线圈125和电感的情况下，与线圈125的截面积相比扩大线圈25的截面积。线圈25的截面积例如相当于区域R2的面积。如果线圈25的截面积扩大，则可扩大由线圈25产生的磁通。

多个导体层41包含一对导体层61、62。一对导体层61、62经由导体层42相互连接。在该情况下，能够在更简易的结构中削减线圈25中的电流路径的长度。

一对导体层61、62是多个导体层41中的在沿着线圈轴AX5的方向上彼此相邻的导体层41。在该情况下，能够在更简易的结构中削减线圈中的电流路径的长度。

从层叠方向观察时，经由连接导体43相互连接的导体层41和导体层42配置为呈线对称。在该情况下，电流容易分散流通，减小电流的损耗。如果电流分散流通，则电流密度降低，线圈25的Q值也得到提高。

各导体层41包含位于彼此相反侧的一对端部41a、41b。多个连接导体43包含连接导体51和连接导体52。在端部41a连结有连接导体51和连接导体52。在该情况下，电流分散到连接导体51和连接导体52中流通，能够进一步减小电流的损耗。在该情况下，线圈的Q值也进一步得到提高。

多个导体层41和多个导体层42中，相互对应的导体层41和导体层42经由连接导体51和连接导体52连接。将连接导体51和端部41a相互连结的连结部分C11和将连接导体52与端部41a相互连结的连结部分C12沿相对于与连接导体51及52连结的导体层41、42的延伸方向D1、D2倾斜的方向D3排列。在该情况下，电流进一步平衡性良好地分散到连接导体51和连接导体52中流通，能够进一步减小电流的损耗。在该情况下，线圈的Q值也能够进一步得到提高。

也可以是，角θ1与θ2相等，其中，角θ1是导体层41中的连结部分C11和连结部分C12的排列方向与导体层41的延伸方向D1所成的角，角θ2是导体层41中的连结部分C11和连结部分C12的排列方向与导体层42的延伸方向D2所成的角。在该情况下，电流更为平衡性良好地分散到连接导体51和连接导体52中流通，能够进一步减小电流的损耗。在该情况下，线圈的Q值也可以进一步得到提高。

在多个连接导体73与导体层71的一端部71a连接的结构中，需要确保在导体层71中配置多个连接导体73的空间。例如，从层叠方向观察时，要求在彼此相邻的连接导体73之间确保规定的距离，并且要求从层叠方向观察时在导体层71的边缘和连接导体73之间也确保规定的距离。例如，要求在彼此相邻的连接导体73之间确保20μm以上且300μm以下的距离。在彼此相邻的连接导体73之间的距离小于20μm的情况下，有可能在素体2上产生裂纹。在本实施方式所示的例子中，彼此相邻的连接导体73之间的距离为60μm。例如，要求在导体层71的边缘和连接导体73之间确保0μm以上且100μm以下的距离。在从层叠方向观察时在导体层71的边缘和连接导体73之间确保了规定的距离的情况下，即使在制造时导体层71和连接导体73的连接位置上产生了偏移，也能够抑制线圈27的特性的偏差。从层叠方向观察时，导体层71的边缘和连接导体73之间的距离越小，越能够使导体层71的宽度缩小。因此，从层叠方向观察时，导体层71的边缘和连接导体73之间的距离越小，越能够提高线圈27的特性。

在电子部件1的线圈27中，连结部分C21和连结部分C22沿相对于导体层71的延伸方向D11倾斜的方向D14排列。在该情况下，电流可分散到连接导体81和连接导体82中流通。因此，导体层71中的电流密度降低，线圈的Q值提高。而且，在与导体层71的延伸方向D11正交且沿着绝缘体层10的方向D13上，能够削减导体层71的宽度。因此，根据该电子部件1，能够兼顾地实现所希望的特性和电子部件1的紧凑化。

线圈27包含至少一个导体层72。导体层72配置于在层叠方向上与至少一个导体层71不同的位置。导体层72沿相对于至少一个导体层71的延伸方向D11倾斜且沿着绝缘体层的方向D12延伸。导体层72包含位于彼此相反侧的端部72a、72b。端部71a和端部72a由连接导体81、82中的每一个连接。在该情况下，在包含导体层72的线圈27中，电流可分散流通。

连结部分C21和连结部分C22的排列方向与导体层72的延伸方向D12相对于彼此交叉。在该情况下，在导体层72中，电流可进一步分散流通。

在沿着线圈轴AX7的方向上，连结部分C21比连结部分C22靠近端部72b。在导体层71的延伸方向D11上，连结部分C21比连结部分C22远离端部71b。在该情况下，在导体层72中，电流可进一步分散流通。

在导体层71中，连结部分C21和连结部分C22的排列方向与导体层71的延伸方向D11所成的角θ7为80度以下。在该情况下，在与导体层71的延伸方向D11正交且沿着绝缘体层10的方向D13上，能够进一步削减导体层71的宽度。

多个连接导体73还包含连接导体83、84。连接导体83、84和与连接导体81、82连结的导体层71中与彼此相同的端部71a连结。连接导体83和导体层71在连结部分C23相互连结。连接导体84和导体层71在连结部分C24相互连结。在导体层71中，连结部分C23和连结部分C24沿相对于导体层71的延伸方向D11倾斜的方向D15排列。在该情况下，电流也可分散到连接导体83和连接导体84中流通。在这样的结构中，在与导体层71的延伸方向D11正交且沿着绝缘体层10的方向D13上，也能够削减导体层71的宽度。

连结部分C21和连结部分C22的排列方向与连结部分C23和连结部分C24的排列方向相对于彼此交叉。从沿着线圈轴AX7的方向观察时，连结部分C21和连结部分C22的排列方向与连结部分C23和连结部分C24的排列方向相互交叉的位置位于连结部分C21和连结部分C23之间。在该情况下，能够确保线圈27的截面积。

连结部分C23和连结部分C24在沿着连结部分C21和连结部分C22的排列方向的方向D14上排列。在该情况下，电流可进一步分散流通。

至少一个导体层71包含一对导体层91、92。一对导体层91、92经由多个连接导体73及至少一个导体层72相互电连接。从层叠方向观察时，一对导体层91、92沿彼此沿着的方向延伸。连接导体81、82与一对导体层91、92各自的端部71a连结。连接导体83、84与一对导体层91、92中的至少一方的端部71b连结。在该情况下，在与导体层71的延伸方向D11正交且沿着绝缘体层10的方向D13上，能够削减一对导体层91、92各自的宽度。

一对导体层91、92中的一方中的连结部分C21和连结部分C22在沿着一对导体层91、92中的另一方中的连结部分C21和连结部分C22的排列方向的方向D14上排列。在该情况下，能够确保更大的线圈27的截面积。

连接导体83、84与一对导体层91、92各自的端部71b连结。一对导体层91、92中的一方中的连结部分C21和连结部分C22的排列方向与一对导体层91、92中的一方中的连结部分C23和连结部分C24的排列方向相互交叉。一对导体层91、92中的一方中的连结部分C23和连结部分C24在沿着一对导体层91、92中的另一方中的连结部分C23和连结部分C24的排列方向的方向D15上排列。在该情况下，能够确保更大的线圈27的截面积。

以上，对本发明的实施方式及变形例进行了说明，但本发明不一定限于上述的实施方式及变形例，在不脱离其主旨的范围内能够进行各种变更。

例如，在上述的实施方式及变形例中，线圈21、23也可以是以线圈轴为中心卷绕多匝的线圈。例如，在线圈21相对于线圈轴AX1卷绕多匝的情况下，多个导体层31也可以沿着线圈轴AX1排列。在该情况下，线圈21还可以包含：配置于在层叠方向上与多个导体层31不同的位置、且经由连接导体32与各导体层31连接的至少一个导体层。例如，在线圈23相对于线圈轴AX3卷绕多匝的情况下，多个导体层34也可以沿着线圈轴AX3排列。在该情况下，彼此相邻的导体层34也可以由沿层叠方向延伸的连接导体连接。

在上述的实施方式及变形例中，对在同一端部41a、41b连结两个连接导体43的情况进行了说明。但是，也可以是，三个以上的连接导体43与同一端部41a、41b连结。

在上述的实施方式及变形例中，对在同一端部71a、71b连结两个连接导体73的情况下进行了说明。但是，也可以是，三个以上的连接导体73与同一端部71a、71b连结。

导体层41和导体层42的位置也可以在Z轴方向上切换。换言之，也可以是，导体层41配置于比导体层42更靠近安装面的位置。同样地，导体层71和导体层72的位置也可以在Z轴方向上切换。换言之，也可以是，导体层71配置于比导体层72更靠近安装面的位置。

在本实施方式及变形例中，对线圈21、23和线圈25以及线圈27配置于一个素体2的内部的结构进行了说明。但是，设置于电子部件1的线圈的组合不限于此。电子部件1也可以仅具备线圈21及线圈23作为线圈。电子部件1也可以仅具备线圈25作为线圈。电子部件1也可以仅具备线圈27作为线圈。在电子部件1中，也可以将线圈21、23、25、27、29适当地组合。

在使用图8进行说明的例子中，也可以在线圈25的位置配置线圈27或其以外的线圈。在该情况下，配置于线圈25的位置的线圈优选形成沿着与线圈23的线圈轴AX3交叉的方向的线圈轴。而且，配置于线圈25的位置的线圈更优选形成沿着与线圈23的线圈轴AX3正交的方向的线圈轴。在这些情况下，磁场难以在该线圈和线圈23之间产生影响。

Claims (7)

1.一种电子部件，其中，

具备：

素体，其包含层叠的多个绝缘体层；

线圈，其配置于所述素体的内部，并且形成沿着与所述多个绝缘体层的层叠方向正交的方向的线圈轴，

所述线圈包含：多个导体层，其沿与所述线圈轴交叉且沿着所述绝缘体层的方向延伸；和多个连接导体，其各自与所述多个导体层中对应的导体层连结并且沿所述层叠方向延伸，

所述多个导体层包含：多个第一导体层，其沿着所述线圈轴排列；和至少一个第二导体层，其配置于在所述层叠方向上与所述多个第一导体层不同的位置，并且经由所述连接导体与所述多个第一导体层中对应的第一导体层连接，

所述多个导体层中的在沿着所述线圈轴的方向上彼此相邻的导体层中，与各所述导体层的延伸方向正交的方向上的宽度大于所述彼此相邻的导体层的最短距离，

各所述第一导体层的延伸方向和所述至少一个第二导体层的延伸方向从所述层叠方向观察时相互交叉，并且相对于与所述线圈轴正交且沿着所述绝缘体层的方向倾斜。

2.根据权利要求1所述的电子部件，其中，

所述多个第一导体层包含经由所述第二导体层相互连接的一对第一导体层。

3.根据权利要求2所述的电子部件，其中，

所述一对第一导体层是所述多个导体层中的在沿着所述线圈轴的方向上彼此相邻的导体层。

4.根据权利要求1～3中任一项所述的电子部件，其中，

从所述层叠方向观察时，经由所述连接导体相互连接的所述第一导体层和所述第二导体层被配置为呈线对称。

5.根据权利要求1～4中任一项所述的电子部件，其中，

各所述导体层包含位于彼此相反侧的一对端部，

所述多个连接导体包含第一连接导体和第二连接导体，

在所述一对端部中的至少一方连结有所述第一连接导体和所述第二连接导体。

6.根据权利要求5所述的电子部件，其中，

所述多个第一导体层和所述至少一个第二导体层中，相互对应的所述第一导体层和所述第二导体层经由所述第一连接导体和所述第二连接导体连接，

将所述第一连接导体与所述端部相互连结的第一连结部分和将所述第二连接导体与所述端部相互连结的第二连结部分沿相对于与所述第一及第二连接导体连结的所述第一及第二导体层的延伸方向倾斜的方向排列。

7.根据权利要求6所述的电子部件，其中，

所述第一导体层中的所述第一连结部分和所述第二连结部分的排列方向与所述第一导体层的延伸方向所成的角，与所述第二导体层中的所述第一连结部分和所述第二连结部分的排列方向与所述第二导体层的延伸方向所成的角相等。