CN116802737A - 只读存储器的诊断和修复 - Google Patents

只读存储器的诊断和修复 Download PDF

Info

Publication number
CN116802737A
CN116802737A CN202180092338.2A CN202180092338A CN116802737A CN 116802737 A CN116802737 A CN 116802737A CN 202180092338 A CN202180092338 A CN 202180092338A CN 116802737 A CN116802737 A CN 116802737A
Authority
CN
China
Prior art keywords
read
memory
signal
test response
iterations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180092338.2A
Other languages
English (en)
Inventor
B·纳多-多西
尹钟信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIEMENS INDUSTRY SOFTWARE Ltd
Original Assignee
SIEMENS INDUSTRY SOFTWARE Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIEMENS INDUSTRY SOFTWARE Ltd filed Critical SIEMENS INDUSTRY SOFTWARE Ltd
Publication of CN116802737A publication Critical patent/CN116802737A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种测试电路，其被配置来测试和诊断只读存储器，所述测试电路包括：两个多输入特征寄存器，所述多输入特征寄存器被配置来生成两组特征，所述两组特征用于对读取所述只读存储器中存储的部分字或全部字的多次迭代；控制电路，其被配置成根据测试算法控制在所述迭代中的每次迭代期间两个多输入特征寄存器中的每一者从只读存储器的输出中的哪些输出接收针对每次读取操作的测试响应信号位；和故障元素位置确定器件，其被配置成基于所述两组特征与参考特征的比较结果，生成针对所述只读存储器的故障元素位置信号。

Description

只读存储器的诊断和修复
技术领域
当前公开的技术涉及存储器测试。所公开的技术的各种实施方式对于提高嵌入式只读存储器(ROM)的诊断和制造良率特别有用。
背景技术
当前高密度半导体通常包括嵌入式存储器。存储器的设计与技术上的限制紧密相关，所以存储器比其他电路更容易发生故障，这会对良率生成不利影响。故障存储器的测试和诊断有助于识别存储器中的一个或多个缺陷的确切位置。与独立存储器相比，嵌入式存储器难以测试和诊断。嵌入式存储器的复杂结构与降低的测试信道带宽相结合，导致可访问性和可控性受限。因此，存储器内建自测(MBIST，memory built-in self-test)已经成为用于测试嵌入式存储器的主流方法。
只读存储器在各种应用中是有用的。传统上，它们主要用于长期数据存储，例如多媒体处理器中的查找表或微处理器中的永久代码存储。由于涉及多金属层的高面积密度和新的亚微米技术，只读存储器作为低电压/低功率设计的存储解决方案也得到了普及。在嵌入式只读存储器的典型测试中，基于MBIST的测试电路使用不同的寻址方案多次读取只读存储器的内容，并使用多输入特征寄存器(MISR，multiple-input signature register)将测试响应压缩成特征。然后将所得特征与期望从无故障的存储器获得的特征(也称为参考特征)进行比较。但是，这样的测试通常不能识别失败元素(失败的位、字、行或列)的位置。诊断故障只读存储器的一种技术是根据二进制搜索技术以一定间隔将特征值下载到外部测试仪。另一种技术是在发生故障时下载整个只读存储器的内容。这些技术可以导出失败的地址和数据，但是这些技术是复杂的、耗时的且在实践中常常是禁止的。
在N.Mukherjee等人的“基于BIST的只读存储器故障诊断(BIST-Based FaultDiagnosis for Read-Only Memories)”(IEEE Transactions on Computer-Aided Designof Integrated Circuits and Systems(IEEE集成电路和系统的计算机辅助设计会刊)，2011年第30卷第7期)中，提出了一种基于以系统速度连续收集和处理测试响应的方法。特别地，该方案确定性地划分ROM阵列的行和列，并记录与当前读取(观察)的阵列段对应的特征，每次缩小可能的错误位置直到确定失败的行和列。这种技术既不需要BIST和测试仪之间的交互，也不需要测试仪中断测试流程。S.Prakash的第9,003,251号美国专利提出了一种基于重复地减少测试“窗口”来定位失败元素的测试和诊断过程。虽然上述这两种技术对于实际应用来说可能是可行的，但是这两种技术都需要复杂的测试仪编程来与嵌入式BIST控制器进行通信。因此，期望寻找一种方法，其允许BIST控制器诊断并可能还以自主方式修复ROM，同时将实施解决方案所需的电路的量和要向/从测试仪传输的信息的量最小化。
发明内容
所公开的技术的各个方面涉及测试和诊断嵌入式只读存储器。在一个方面中，电路中存在被配置成测试所述电路中的只读存储器的测试电路，所述测试包括对读取存储在所述只读存储器中的部分字或全部字的迭代，所述测试电路包括：第一多输入特征寄存器，其被配置成基于在所述迭代中的每次迭代期间从所述只读存储器的输出接收到的测试响应信号位，为所述迭代中的所述每次迭代生成第一测试响应特征；第二多输入特征寄存器，其被配置成基于在所述迭代中的每次迭代期间从只读存储器的输出接收到的测试响应信号位，为所述迭代中的所述每次迭代生成第二测试响应特征；控制电路，其被配置成根据测试算法，控制在所述迭代中的每次迭代期间所述第一多输入特征寄存器和所述第二多输入特征寄存器中的每一者从只读存储器的所述输出中的哪些输出接收针对每次读取操作的所述测试响应信号位；第一比较器，其被配置成基于将所述第一测试响应特征与第一参考测试响应特征进行比较来生成第一通过失败(pass-fail)信号；第二比较器，其被配置成基于将所述第二测试响应特征与第二参考测试响应特征进行比较来生成第二通过失败信号；和故障元素位置确定器件，其被配置成基于所述迭代中的每次迭代的第一通过失败信号的值和第二通过失败信号的值，为所述只读存储器生成故障元素位置信号。
所述测试电路还可以包括：失败状态器件，其被配置成基于所述第一失败信号和所述第二失败信号来生成指示所述只读存储器的状态的失败状态信号，所述状态包括无故障的、需要修复的和不可修复的。
所述控制电路可以包括：使能电路，其被配置成生成使能信号以启用第一多输入特征寄存器或第二多输入特征寄存器；选通电路，其被配置成允许所述测试响应信号位被所述第一多输入特征寄存器或所述第二多输入特征寄存器接收，或者被所述使能电路和所述选通电路两者接收。
所述测试算法可以包括：执行从只读存储器中读取N个元素的M＝log2N次迭代，其中，在所述M＝log2N次迭代的第K(K＝1至M)次迭代中，所述第一多输入特征寄存器和所述第二多输入特征寄存器交替地接收针对所述N个元素中的每2K-1个连续元素的测试响应信号位，元素为字、字行、字行块、字列、或字列块。可替代地或附加地，所述测试算法可以包括：执行从所述只读存储器读取W个字的P＝log2Q次迭代，Q为所述只读存储器的输出的数量，其中，在所述P＝log2Q次迭代的第J(J＝1至P)次迭代中，所述第一多输入特征寄存器从每2J-1个其他连续输出接收所述测试响应信号位，而所述第二多输入特征寄存器从所述只读存储器的所述输出中的其余输出接收所述测试响应信号位。
所述测试电路还可以包括：位修复电路，所述位修复电路包括：异或门(XORgate)，所述异或门的数量等于Q；解码器，其被配置成基于故障输出位置信号来生成表示成功或失败的Q个位，所述故障输出位置信号是基于所述P＝log2Q次迭代得出的，所述异或门中的每一者的两个输入分别耦合到所述只读存储器的所述输出中的一个输出和所述解码器的输出中的一个输出；以及比较器，其被配置成基于将由只读存储器接收到的功能地址信号与基于U＝log2 W次迭代得出的故障字位置信号进行比较来生成使能信号以启用或禁用解码器，其中，所述故障元素位置信号包括所述故障字位置信号和所述故障输出位置信号。
所述测试电路还可以包括：修复电路，其被配置成当所述读取操作的地址与所述故障元素位置信号所表示的故障元素的地址或多个故障元素的地址中的一个地址匹配时，将响应于读取操作从只读存储器输出的位替换为存储在电路中的位作为只读存储器的输出位，所述故障元素为错误字，和所述多个故障元素为错误字行或错误字行块。
在另一方面中，存在一种或多种计算机可读介质，其存储有用于使计算机执行方法的计算机可执行指令，所述方法包括：在电路设计中创建上述测试电路。
在又一方面中，存在一种用于测试电路中的只读存储器的方法，所述电路包括第一多输入特征寄存器和第二多输入特征寄存器，所述方法包括：执行从只读存储器中读取N个元素的M＝log2N次迭代，其中，在所述M＝log2N次迭代的第K(K＝1至M)次迭代中，所述第一多输入特征寄存器和所述第二多输入特征寄存器交替地从只读存储器接收针对所述N个元素中的每2K-1个连续元素的测试响应信号位，元素为字、字行、字行块、字列、或字列块；针对所述M＝log2N次迭代中的每次迭代，从所述第一多输入特征寄存器输出第一测试响应特征，并且从所述第二多输入特征寄存器输出第二测试响应特征；通过将所述第一测试响应特征与第一参考测试响应特征进行比较来生成第一通过失败信号，并且通过将所述第二测试响应特征与第二参考测试响应特征进行比较来生成第二通过失败信号；以及针对M＝log2N次迭代中的每次迭代，基于第一通过失败信号的值和第二通过失败信号的值，为只读存储器生成故障元素位置信号。
所述方法还可以包括：执行从所述只读存储器中读取字的P＝log2Q次迭代，Q为所述只读存储器的输出的数量，其中在所述P＝log2Q次迭代的第J(J＝1至P)次迭代中，所述第一多输入特征寄存器从每2J-1个其他连续输出接收所述测试响应信号位，而所述第二多输入特征寄存器从所述只读存储器的所述输出中的其余输出接收所述测试响应信号位；针对所述P＝log2Q次迭代中的每次迭代，从所述第一多输入特征寄存器输出第三测试响应特征并且从所述第二多输入特征寄存器输出第四测试响应特征；通过将所述第三测试响应特征与第三参考测试响应特征进行比较来生成第三通过失败信号，并且通过将所述第四测试响应特征与第四参考测试响应特征进行比较来生成第四通过失败信号；以及基于所述P＝log2Q次迭代中的每次迭代的第三通过失败信号的值和第四通过失败信号的值，为所述只读存储器生成故障输出位置信号。
在又一个方面中，存在一种用于测试电路中的只读存储器的方法，所述电路包括第一多输入特征寄存器和第二多输入特征寄存器，所述方法包括：执行从所述只读存储器中读取字的P＝log2Q次迭代，Q为所述只读存储器的输出的数量，其中，在所述P＝log2Q次迭代的第J(J＝1至P)次迭代中，所述第一多输入特征寄存器从每2J-1个其他连续输出接收测试响应信号位，而所述第二多输入特征寄存器从只读存储器的所述输出中的其余输出接收所述测试响应信号位；针对所述P＝log2Q次迭代中的每次迭代，从所述第一多输入特征寄存器输出第一测试响应特征，并且从所述第二多输入特征寄存器输出第二测试响应特征；通过将所述第一测试响应特征与第一参考测试响应特征进行比较来生成第一通过失败信号，并且通过将所述第二测试响应特征与第二参考测试响应特征进行比较来生成第二通过失败信号；以及基于所述P＝log2Q次迭代中的每次迭代的第一通过失败信号的值和第二通过失败信号的值，为所述只读存储器生成故障输出位置信号。
在随附的独立权利要求和从属权利要求中阐述了某些创造性方面。从属权利要求的特征可以与独立权利要求的特征以及其他从属权利要求的特征适当地结合，而不仅仅是如权利要求中明确阐述的那样。
以上已经描述了各种创新方面的某些目的和优点。当然，应当理解，不一定所有这样的目的或优点都可以根据所公开技术的任何特定实施例来实现。因此，例如，本领域技术人员将认识到，所公开的技术可以以实现或优化本文所教导的一个优点或一组优点的方式来体现或执行，而不必实现本文所教导或建议的其他目的或优点。
附图说明
图1示出了只读存储器的框图的示例。
图2示出了根据所公开的技术的各种实施例的能够自主地测试和诊断只读存储器的测试电路的框图的示例。
图3示出了根据所公开技术的各种示例的可以实施的用于诊断只读存储器的故障元素的过程的流程图。
图4示出了使用图3中的流程图所示的方法定位故障字的示例。
图5示出了根据所公开的技术的各种实施例的能够自主地测试和诊断只读存储器的测试电路的详细框图的示例。
图6示出了根据所公开的技术的各种实施例的能够修复只读存储器中的字的修复电路的框图的示例。
图7示出了根据所公开的技术的各种实施例的控制电路的框图的示例。
图8示出了根据所公开的技术的各种示例可以实施的用于诊断只读存储器的故障输出的过程的流程图。
图9示出了根据所公开的技术的各种实施例的能够自主地诊断只读存储器中的故障位的测试电路的框图的示例。
图10示出了根据所公开的技术的各种实施例的能够修复只读存储器中的故障位的修复电路的框图的示例。
图11示出了可编程计算机系统，利用该可编程计算机系统可以应用所公开技术的各种实施例。
具体实施方式
所公开的技术的各个方面涉及测试和诊断嵌入式只读存储器。在下面的描述中，为了解释的目的阐述了许多细节。然而，本领域普通技术人员将意识到，所公开的技术可以在不使用这些具体细节的情况下实施。在其他情况下，未详细描述众所周知的特征，以避免混淆所公开的技术。
本文描述的一些技术可以以存储在计算机可读介质上的软件指令、在计算机上执行的软件指令或两者的某些组合实施。例如，所公开的一些技术可以实施为电子设计自动化(EDA，electronic design automation)工具的一部分。这种方法可以在单个计算机或联网计算机上执行。
尽管所公开的方法的操作以特定的顺序进行描述以方便呈现，但应当理解的是，这种描述方式包括重排，除非下文所述的特定语言需要特定的排序。例如，在一些情况下，按顺序描述的操作可以同时重排或执行。此外，为了简明起见，所公开的流程图和框图通常不显示特定方法可以与其他方法结合使用的各种方式。
对方法或设备的详细描述有时使用“生成”、“比较”和“执行”之类的术语来描述所公开的方法或设备功能/结构。这些术语是高层级描述。与这些术语对应的实际操作或功能/结构将根据特定实施方式而变化，并且是本领域普通技术人员容易辨别的。
如本公开所使用的，单数形式“一(a/an)”和“所述”包括复数形式，除非上下文另有明确规定。另外，术语“包括(includes)”意味着“包括(comprises)”。此外，除非上下文另有规定，否则术语“耦合”是指电或电磁地连接或链接，并包括直接连接或直接链接两者和通过不影响电路预期操作的一个或更多个中间元件进行的间接连接或间接链接。
图1示出了只读存储器100的框图的示例。所述只读存储器100包括存储单元110、列地址解码器120、行地址解码器130和感测放大器150。所述存储单元110可以以二维阵列连接。存储单元110中的每一者都可以存储一位二进制信息。所述存储单元110可分组为固定字长(例如1位、2位、4位、8位、16位、32位、64位或128位)的存储器字。存储单元有两个基本组件：存储节点和选择器件。存储节点存储存储单元的数据位，选择器件组件有助于对存储单元进行寻址以在阵列中进行读取。
行地址解码器130和列地址解码器120确定需要被访问的单元地址。每行可以有多个字。属于一个字的位可以一个接一个放置，也可以被交错形成段。基于行地址解码器130和列地址解码器120上的地址，对应的一行或多行和一列或多列被选择并连接到感测放大器160。感测放大器150中的每一者发送数据位。地址信息通过地址总线140提供。
图2示出了根据所公开的技术的各种实施例的能够自主地测试和诊断只读存储器的测试电路200的框图的示例。测试电路200(其被配置成测试只读存储器210)包括存储器内建自测(MBIST)控制器220、控制电路230、两个多输入特征寄存器240和250、两个比较器260和270以及故障元素位置确定器件280。MBIST控制器220可以由通过TAP(测试接入端口)发送的信号编程，TAP可以是符合IEEE标准1149.1的JTAG(联合测试行动组)TAP。TAP 340和MBIST控制器220之间的连接可以是例如IJTAG(内部JTAG，IEEE标准1687)网络。MBIST控制器220可以通过应用读取存储在只读存储器210中的部分字或全部字的迭代来执行测试。如果测试是用于测试和诊断整个只读存储器210，则每次迭代都可以覆盖所有存储的字。如果测试是用于测试和诊断只读存储器210的特定部分，则每次迭代都可以覆盖存储在该特定部分中的字。
对于所述迭代中的每次迭代，第一多输入特征寄存器240基于从只读存储器210的输出接收到的测试响应信号位生成第一测试响应特征，并且第二多输入特征寄存器250基于从只读存储器210的输出接收到的测试响应信号位生成第二测试响应特征。控制电路230根据由MBIST控制器220执行的测试算法，控制在所述迭代中的每次迭代期间所述第一多输入特征寄存器240和所述第二多输入特征寄存器250中的每一者从只读存储器210的输出中的哪些输出接收针对每次读取操作的测试响应信号位。内建自测系统通常具有一个多输入特征寄存器，用于被测设备的特定输出。相比之下，所公开的技术可以使用两个多输入特征寄存器在不同时间或同时从不同的输出接收来自只读存储器的输出的同一组输出的信号。
第一比较器260将第一测试响应特征与第一参考测试响应特征进行比较，以生成第一通过失败信号；第二比较器270将第二测试响应特征与第二参考测试响应特征进行比较，以生成第二通过失败信号。所述第一参考测试响应特征和第二参考测试响应特征可以永久地存储在包括所述只读存储器210的电路中的存储器件中，或者存储在所述只读存储器210自身中。它们也可以在测试之前或测试期间被输送到电路中的存储器件。故障元素位置确定器件280可以基于所述迭代中的每次迭代的第一通过失败信号的值和第二通过失败信号的值为只读存储器210生成故障元素位置信号。
所述测试电路200还可以包括失败状态器件290。失败状态器件290被配置成基于第一失败信号和第二失败信号来生成指示只读存储器的状态的失败状态信号。所述状态可以包括无故障的、需要修复的(或可诊断的)和不可修复的(或不可诊断的)。根据所公开的技术的一些实施例，如果第一通过失败信号和第二通过失败信号对于任一迭代均不具有失败值(fail value)，则失败状态器件290可以指示只读存储器210为无故障的；如果对于每次迭代，只有第一通过失败信号和第二通过失败信号中的一者具有失败值，则失败状态器件290可以指示只读存储器210是需要修复的(或可诊断的)；对于其他情况，失败状态器件290可以指示只读存储器210是不可修复的(或不可诊断的)。
除了具有单个故障元素的存储器外，所述测试电路200可被配置成诊断和修复具有两个故障元素的存储器，其中，这两个故障元素的地址的汉明距离为1。在这种情况下，如果对于其中一次迭代，第一通过失败信号和第二通过失败信号都有失败值，并且对于其余的迭代，只有第一通过失败信号和第二通过失败信号中的一者具有失败值，则失败状态器件290可以指示只读存储器210是两个元素需要修复的(或可诊断的)，而不是不可修复的(或不可诊断的)。
图3示出了流程图300，其示出了根据所公开技术的各种示例的可以实施的用于诊断只读存储器的故障元素的过程。为了便于理解，将参考图2中所示的测试电路200和图3中所示的流程图300来描述根据所公开技术的各种实施例的可以使用的用于诊断只读存储器的故障元素的方法。然而，应当理解的是，可以使用不同的测试电路来执行根据所公开的技术的各种实施例的流程图300所示的用于诊断只读存储器的故障元素的方法。同样，可以采用测试电路200来执行根据所公开的技术的各种实施例的用于诊断只读存储器的故障元素的其他方法。
在流程图300的操作310中，MBIST控制器220使只读存储器210执行读取只读存储器210的N个元素的M＝log2N次迭代。元素可以是字、字行、字行块、字列、或字列块。在M＝log2N次迭代的第K(K＝1至M)次迭代中，在控制电路230的控制下，第一多输入特征寄存器240和第二多输入特征寄存器250交替地从只读存储器210接收针对每2K-1个连续元素的测试响应信号位。
在操作320中，针对M＝log2N次迭代中的每次迭代，第一多输入特征寄存器240和第二多输入特征寄存器250分别输出第一测试响应特征和第二测试响应特征。在操作330中，比较器260通过将所述第一测试响应特征与第一参考测试响应特征进行比较来生成第一通过失败信号，并且所述比较器270通过将所述第二测试响应特征与第二参考测试响应特征进行比较来生成第二通过失败信号。在操作340中，故障元素位置确定器件280基于M＝log2N次迭代中的每次迭代的第一通过失败信号的值和第二通过失败信号的值，为只读存储器210生成故障元素位置信号。
图4示出了使用流程图300所示的方法定位故障字的示例。在该示例中，只读存储器210存储8个字，地址为0至7。因此，需要执行读取8个字的log28＝3次迭代。在第一次迭代(图中所示的迭代0)中，第一多输入特征寄存器240从只读存储器210接收针对每21-1＝1个连续字(字0、字2、字4、字6)的测试响应信号位，而第二多输入特征寄存器250接收针对其余字(字1、字3、字5、字7)的测试响应信号位。在第二次迭代(图中所示的迭代1)中，第一多输入特征寄存器240从只读存储器210接收针对每22-1＝2个连续字(字0、字1、字4、字5)的测试响应信号位，而第二多输入特征寄存器250接收针对其余字(字2、字3、字6、字7)的测试响应信号位。在第三次迭代(图中所示的迭代2)中，第一多输入特征寄存器240从只读存储器210接收针对每23-1＝4个连续字(字0、字1、字2、字3)的测试响应信号位，而第二多输入特征寄存器250接收针对其余字(字4、5、6、7)的测试响应信号位。
在图4中，假设字5故障。结果，第一通过失败信号的值对于三次迭代分别为0、1和0，而第二通过失败信号的值对于三次迭代分别为1、0和1。在不失去一般性的情况下，值0表示“通过”(由多输入特征寄存器得出的特征与参考特征匹配)，值1表示“失败”(多输入特征寄存器得出的特征与参考特征不同)。三次迭代中的每次迭代的两个特征中只有一个特征失败，这意味着一个字故障，因此只读存储器可以是可修复的(或可诊断)。例如，可以使用第二个通过-失败信号的值得出错误字的地址：1x 20+0x 21+1x 22＝5。作为另一示例，假设字2故障，则第一通过失败信号的值对于三次迭代将分别为1、0和1，而第二通过失败信号的值对于三次迭代将分别为0、1和0。故障字的地址可以得出为0x 20+1x 21+0x 22＝2。
当两个错误字地址的汉明距离为1时，流程图300所示的方法也可用于诊断只读存储器。假设字5和字4有问题。这两个字(100和101)的地址的汉明距离为1。第一通过失败信号的值对于三次迭代分别为1、1和0，而第二通过失败信号的值对于三次迭代分别为1、0和1。例如，可以基于第二通过失败信号的值和生成两个失败特征的第一次迭代来得出故障字的地址：0x20+0x21+1x22＝4和1x20+0x21+1x22＝5。类似地，故障字4和6故障字会导致第一通过失败信号的值为1、1和0，以及第二通过失败信号的值为0、1和1。0故障字的地址可以如下得出：0x20+0x21+1x22＝4and0x20+1x21+1x22＝6。
图5示出了根据所公开的技术的各种实施例的能够自主地测试和诊断只读存储器的测试电路500的详细框图的示例。测试电路500(其被配置成测试只读存储器510)包括控制电路520、两个多输入特征寄存器530和540、两个比较器550和560、失败状态器件570和故障元素位置确定器件580。控制电路通过两个多输入特征寄存器530和540的使能端口控制所述两个多输入特征寄存器530和540在测试中的每次迭代期间从只读存储器510的输出的哪些输出接收针对每次读取操作的测试响应信号位。如果两个多输入特征寄存器530和540中的一者被启用以接收测试响应信号位，则另一者由于反相器525而被禁用。基于地址信号521来改变使能信号，该地址信号521也被只读存储器510和迭代信号522使用。地址信号521和迭代信号522可以由图中未示出的MBIST控制器提供。
比较器550和560中的每一者包括一组异或门，用于将从对应的多输入特征寄存器输出的测试响应特征的位与对应的参考特征的位进行比较。这些异或门的输出通过或门(ORgate)进行组合，以生成通过失败信号。失败状态器件570使用与门(ANDgate)来监视同一次迭代的两个通过失败信号是否都失败，并用或门(ORgate)来监视同一次迭代的两个通过失败信号是否都失败。可以基于AND门和OR门的输出来构建只读存储器510的状态。故障元素位置确定器件580可以基于所述迭代中的每次迭代的第一通过失败信号的值和第二通过失败信号的值得出只读存储器510的修复地址(失败地址)。
图6示出了根据所公开的技术的各种实施例的能够修复只读存储器610中的字的修复电路600的框图的示例。所述修复电路600包括比较器620、数据寄存器630、选择寄存器640和选择器件650。比较器620被配置成将存储在内建自修复地址寄存器660中的故障元素地址与功能地址信号680进行比较。如果两者相匹配，则取消选择只读存储器610，并使用选择器件650从存储在数据寄存器630中的数据位提取输出位。选择寄存器640由从比较器620输出的并存储在选择寄存器640中的信号控制。存储在数据寄存器630中的数据位可以从内建自修复数据寄存器670传送。内建自修复地址寄存器660和内建自修复数据寄存器670可以提供多于一个故障字的修复信息。
图7示出了根据所公开的技术的各种实施例的控制电路700的框图的示例。与图5中的控制电路520类似，控制电路700可以控制在测试中的每次迭代期间，第一多输入特征寄存器720或第二多输入特征寄存器730是否从只读存储器710接收用于读取操作的测试响应信号位。然而，与使用所述使能信号来允许所述多输入特征寄存器中的一者在特定时间接收测试响应位的所述控制电路520不同，控制电路700使用两组与门740和750作为门控器件。第一组与门740位于只读存储器710的输出和第一多输入特征寄存器720的输入之间，第二组与门750位于只读存储器710的输出和第二多输入特征寄存器730的输入之间。由于这种配置，控制电路也可以用来确定只读存储器710的哪些输出发送出了故障测试响应信号。在这种情况下，解码器760可以向一组与门740和一组与门750中的每一者内的与门提供不同的选通信号。采用反相器770，使得第一多输入特征寄存器720和第二多输入特征寄存器730接收不同的测试响应位。
图8示出了流程图800，其显示了根据所公开的技术的各种示例的可以实施的用于诊断只读存储器810的故障输出的过程。为了便于理解，将参考图7中所示的测试电路和图8中所示的流程图800来描述根据所公开技术的各种实施例的可以使用的用于诊断只读存储器的故障输出的方法。然而，应当理解的是，根据所公开的技术的各种实施例，可以使用不同的测试电路来执行流程图800所示的用于诊断只读存储器的故障输出的方法。同样地，图7中所示的测试电路可用于执行根据所公开技术的各种实施例的用于诊断只读存储器的故障输出的其他方法。
在流程图800的操作810中，执行从只读存储器710读取字的P＝log2Q次迭代。其中Q为只读存储器710的输出的数量。在P＝log2Q次迭代的第J(J＝1至P)次迭代中，第一多输入特征寄存器720从每2J-1个其他连续输出接收测试响应信号位，而第二多输入特征寄存器730从只读存储器710的输出的其余输出接收测试响应信号位。这由选通信号控制，该选通信号由控制电路700中的解码器760生成。
在操作820中，针对P＝log2Q次迭代中的每次迭代，第一多输入特征寄存器720和第二多输入特征寄存器730分别输出第一测试响应特征和第二测试响应特征。在操作830中，通过将第一测试响应特征和第一参考测试响应特征进行比较来生成第一通过失败信号，通过将第二测试响应特征和第二参考测试响应特征进行比较来生成第二通过失败信号。在操作840中，基于P＝log2Q次迭代中的每次迭代的第一通过失败信号的值和第二通过失败信号的值来为只读存储器810生成故障输出位置信号。
可以稍微修改图4中所示的示例，以示出如何使用流程图800所示的方法定位故障输出。假设只读存储器710有8个输出。因此，需要执行读取存储在只读存储器710中的字的log28＝3次迭代。在第一次迭代(如图所示的迭代0)中，第一多输入特征寄存器720从只读存储器710的每21-1＝1个连续输出(输出0、输出2、输出4、输出6)中接收测试响应信号位，而第二多输入特征寄存器720从其余输出(输出1、输出3、输出5、输出7)中接收测试响应信号位。在第二次迭代(图中所示的迭代1)中，第一多输入特征寄存器720从只读存储器710的每22-1＝2个连续输出(输出0、输出1、输出4、输出5)中接收测试响应信号位，而第二多输入特征寄存器720从其余输出(输出2、输出3、输出6、输出7)中接收测试响应信号位。在第三次迭代(图中所示的迭代2)中，第一多输入特征寄存器720从只读存储器710的每23-1＝4个连续输出(输出0、输出1、输出2、输出3)中接收测试响应信号位，而第二多输入特征寄存器720从其余输出(输出4、输出5、输出6、输出7)中接收测试响应信号位。假设输出6故障，则第一通过失败信号的值对于3次迭代分别为1、0和0，而第二通过失败信号的值对于3次迭代分别为0、1和1。因此，例如，可以使用第二通过失败信号的值来得出故障输出的地址：0x 20+1x 21+1x 22＝6。
根据所公开的技术的各种例子，可以结合图3和图8中所示的方法来诊断只读存储器中的故障位。该过程可以包括两个阶段：一个阶段用于诊断故障字，另一个阶段用于诊断故障输出。迭代的总次数将是log2Q+log2N＝log2(Q*N)，其中Q是只读存储器的输出的数量，N是存储在只读存储器中或只读存储器的特定部分中的字的数量。对于1Mb的只读存储器，测试所需的迭代的总数为log2220＝20，测试期间得出的特征的总数为2x20＝40。
图9示出了根据所公开的技术的各种实施例的能够自主地诊断只读存储器905中的故障位的测试电路900的框图示例。所述测试电路900包括控制电路910、第一多输入特征寄存器920和第二多输入特征寄存器930。所述控制电路910包括第一解码器940、第二解码器950、第一组与门960和第二组与门970。所述第一解码器940被配置来生成用于所述第一组与门960的第一组选通信号和用于所述第二组与门970的第二组选通信号，使得这些信号能够控制所述第一多输入特征寄存器920和第二多输入特征寄存器930中的每一者从只读存储器905的哪些输出接收来自所述只读存储器905的测试响应位。第二解码器950(也可以称为使能电路)被配置成为第一多输入特征寄存器920和第二多输入特征寄存器930中的每一者生成使能信号，控制第一多输入特征寄存器920和第二多输入特征寄存器930是否接收来自只读存储器905的测试响应位。
图7中所示的解码器760可以为第一多输入特征寄存器720生成一组选通信号，并使用反相器为第二多输入特征寄存器730得出另一组选通信号，因为两个多输入特征寄存器总是从只读存储器710的不同输出接收测试响应位。控制电路910不能使用类似的配置，因为第一组与门960和第二组与门970都需要允许测试响应位在故障字被诊断的阶段期间到达第一多输入特征寄存器920和第二多输入特征寄存器930的输入。同样，第二解码器需要生成两个单独的使能信号，因为在故障输出被诊断的阶段期间，第一多输入特征寄存器920和第二多输入特征寄存器930都应被启用。这与控制电路520的工作方式不同：为第二多输入特征寄存器540生成一个使能信号，而用于第一多输入特征寄存器930的使能信号是使用反相器525从原始使能信号得出的。
图10示出了根据所公开的技术的各种实施例的能够修复只读存储器1010中的故障位的修复电路1000的框图的示例。所述修复电路1000包括地址比较器件1020、解码器1030、异或门1040、内建自修复寄存器1050、内建自修复控制器1060和非易失性存储器1070。非易失性存储器可以存储故障字的地址和故障位的IO索引。内建自修复控制器1060可以将它们传送到内建自修复寄存器1050。地址比较器件可以将故障字的地址与功能地址进行比较。如果存在匹配，则地址比较器件1020将发送信号以启用解码器1030。解码器将为与IO索引对应的一组异或门1040生成信号，允许从非易失性存储器输出的字的良好位通过，同时反转该字的故障位。可以修复多个字中的故障位。
所公开的技术的各种示例可以通过由计算设备(例如可编程计算机)执行软件指令来实施。相应地，图11示出了计算设备1101的说明性示例。如图中所示，计算设备1101包括具有处理单元1105和系统存储器1107的计算单元1103。处理单元1105可以是用于执行软件指令的任何类型的可编程电子设备，但它通常是微处理器。系统存储器1107可以包括ROM(只读存储器)1109和随机存取存储器(RAM)1111。本领域普通技术人员将会理解，ROM(ROM)1109和随机存取存储器(RAM)1111均可存储由处理单元1105执行的软件指令。
处理单元1105和系统存储器1107通过总线1113或可替代的通信结构直接地或间接地连接到一个或更多个外围设备。例如，处理单元1105或系统存储器1107可以直接地或间接地连接到一个或更多个附加存储器存储设备，例如“硬”磁盘驱动器1115、可移动磁盘驱动器1117、光盘驱动器1119或闪存卡1121。处理单元1105和系统存储器1107也可以直接地或间接地与一个或更多个输入设备1123和一个或更多个输出设备1125连接。输入设备1123例如可以包括键盘、指点设备(如鼠标、触摸板、触控笔、轨迹球、操纵杆等)、扫描仪、摄像头、麦克风等。输出设备1125可以包括，例如，监视器显示器、打印机和扬声器。通过计算机1101的各种示例，外围设备1115至1125中的一者或更多者可以与计算单元1103一起容纳在内部。可替代地，外围设备1115至1125中的一者或更多者可以位于计算单元1103的壳体的外部，并且通过例如通用串行总线(Universal Serial Bus，USB)连接而连接到总线1113。
通过一些实施方式，计算单元1103可以直接地或间接地连接到一个或更多个网络接口1127，用于与构成网络的其他设备进行通信。网络接口1127根据一个或更多个通信协议(如传输控制协议(TCP)和互联网协议(IP))，将来自计算单元1103的数据和控制信号转换为网络消息。此外，接口1127可以使用任何合适的连接代理(或代理的组合)连接到网络(包括：例如，无线收发器、调制解调器或以太网连接)。这样的网络接口和协议在本领域是公知的，因此在本文不再详细讨论。
应当理解的是，计算机1101仅作为示例进行了说明，并且无意对其进行限制。所公开的技术的各种实施例可以使用包括图11中所示的计算机1101的组件的一个或更多个计算设备来实施，其中，所述计算机1101仅包括图11中所示的组件的子集，或者包括组件的可替代组合(包括未在图11中示出的组件)。例如，所公开的技术的各种实施例可以使用多处理器计算机、布置成网络的多个单处理器和/或多处理器计算机或两者的某些组合来实施。
结论
在说明和描述了所公开的技术的原理之后，本领域技术人员将会明白，所公开的实施例可以在不背离这些原理的情况下对布置和细节进行修改。考虑到可以应用所公开技术的原理的许多可能的实施例，应当认识到所示出的实施例仅仅是技术的优选示例，而不应被视为限制所公开技术的范围。确切而言，所公开的技术的范围由以下权利要求及其等同物限定。因此，我们将所有属于这些权利要求的范围和精神范围内的技术主张为我们所公开的技术。

Claims (12)

1.一种电路中的测试电路，其被配置来测试所述电路中的只读存储器，所述测试包括对读取存储在所述只读存储器中的部分字或全部字的迭代，所述测试电路包括：
第一多输入特征寄存器，其被配置成基于在所述迭代中的每次迭代期间从所述只读存储器的输出接收到的测试响应信号位，为所述迭代中的所述每次迭代生成第一测试响应特征；
第二多输入特征寄存器，其被配置成基于在所述迭代中的每次迭代期间从所述只读存储器的输出接收到的测试响应信号位，为所述迭代中的所述每次迭代生成第二测试响应特征；
控制电路，其被配置成根据测试算法，控制在所述迭代中的每次迭代期间所述第一多输入特征寄存器和所述第二多输入特征寄存器中的每一者从所述只读存储器的所述输出中的哪些输出接收针对每次读取操作的测试响应信号位；
第一比较器，其被配置成基于将所述第一测试响应特征与第一参考测试响应特征进行比较来生成第一通过失败信号；
第二比较器，其被配置成基于将所述第二测试响应特征与第二参考测试响应特征进行比较来生成第二通过失败信号；和
故障元素位置确定器件，其被配置成基于所述迭代中的每次迭代的所述第一通过失败信号的值和所述第二通过失败信号的值，为所述只读存储器生成故障元素位置信号。
2.根据权利要求1所述的测试电路，还包括：
失败状态器件，其被配置成基于所述第一失败信号和所述第二失败信号来生成指示所述只读存储器的状态的失败状态信号，所述状态包括无故障的、需要修复的、和不可修复的。
3.根据权利要求1所述的测试电路，其中，所述控制电路包括：使能电路，其被配置成生成使能信号以启用所述第一多输入特征寄存器或所述第二多输入特征寄存器；选通电路，其被配置成允许所述测试响应信号位被所述第一多输入特征寄存器或所述第二多输入特征寄存器接收，或者被所述使能电路和所述选通电路两者接收。
4.根据权利要求1所述的测试电路，其中，所述测试算法包括：
执行从所述只读存储器中读取N个元素的M＝log2N次迭代，其中，在所述M＝log2N次迭代的第K(K＝1至M)次迭代中，所述第一多输入特征寄存器和所述第二多输入特征寄存器交替地接收针对所述N个元素中的每2K-1个连续元素的所述测试响应信号位，元素为字、字行、字行块、字列、或字列块。
5.根据权利要求1所述的测试电路，其中，所述测试算法包括：
执行从所述只读存储器读取W个字的P＝log2Q次迭代，Q为所述只读存储器的输出的数量，其中，在所述P＝log2Q次迭代的第J(J＝1至P)次迭代中，所述第一多输入特征寄存器从每2J-1个其他连续输出接收所述测试响应信号位，而所述第二多输入特征寄存器从所述只读存储器的所述输出中的其余输出接收所述测试响应信号位。
6.根据权利要求5所述的测试电路，其中，所述测试算法还包括：
执行读取所述W个字的U＝log2W次迭代，其中，在所述U＝log2W次迭代的第K(K＝1至U)次迭代中，所述第一多输入特征寄存器和所述第二多输入特征寄存器交替地接收针对每2K -1个连续字的所述测试响应信号位。
7.根据权利要求6所述的测试电路，还包括：位修复电路，所述位修复电路包括：
异或门，异或门的数量等于Q，
解码器，其被配置成基于故障输出位置信号来生成表示成功或失败的Q个位，所述故障输出位置信号是基于所述P＝log2Q次迭代得出的，所述异或门中的每一者的两个输入分别耦合至所述只读存储器的所述输出中的一个输出和所述解码器的输出中的一个输出；以及
比较器，其被配置成基于将由所述只读存储器接收到的功能地址信号与基于U＝log2W次迭代得出的故障字位置信号进行比较来生成使能信号以启用或禁用所述解码器；
其中，所述故障元素位置信号包括所述故障字位置信号和所述故障输出位置信号。
8.根据权利要求1所述的测试电路，还包括：
修复电路，其被配置成当所述读取操作的地址与所述故障元素位置信号所表示的故障元素的地址或多个故障元素的地址中的一个地址匹配时，将响应于读取操作从所述只读存储器输出的位替换为存储在所述电路中的位作为所述只读存储器的输出位，所述故障元素为错误字，和所述多个故障元素为错误字行或错误字行块。
9.一种或多种计算机可读介质，其存储有用于使计算机执行方法的计算机可执行指令，所述方法包括：
在电路设计中，创建根据权利要求1至8中任一项所述的测试电路。
10.一种用于测试电路中的只读存储器的方法，所述电路包括第一多输入特征寄存器和第二多输入特征寄存器，所述方法包括：
执行从所述只读存储器中读取N个元素的M＝log2N次迭代，其中，在所述M＝log2N次迭代的第K(K＝1至M)次迭代中，所述第一多输入特征寄存器和所述第二多输入特征寄存器交替地从所述只读存储器接收针对所述N个元素中的每2K-1个连续元素的测试响应信号位，元素为字、字行、字行块、字列、或字列块；
针对所述M＝log2N次迭代中的每次迭代，从所述第一多输入特征寄存器输出第一测试响应特征，并且从所述第二多输入特征寄存器输出第二测试响应特征；
通过将所述第一测试响应特征与第一参考测试响应特征进行比较来生成第一通过失败信号，并且通过将所述第二测试响应特征与第二参考测试响应特征进行比较来生成第二通过失败信号；和
基于所述M＝log2N次迭代中的每次迭代的所述第一通过失败信号的值和所述第二通过失败信号的值，为所述只读存储器生成故障元素位置信号。
11.根据权利要求10所述的方法，还包括：
执行从所述只读存储器中读取字的P＝log2Q次迭代，Q为所述只读存储器的输出的数量，其中，在所述P＝log2Q次迭代的第J(J＝1至P)次迭代中，所述第一多输入特征寄存器从每2J-1个其他连续输出接收所述测试响应信号位，而所述第二多输入特征寄存器从所述只读存储器的所述输出中的其余输出接收所述测试响应信号位；
针对所述P＝log2Q次迭代中的每次迭代，从所述第一多输入特征寄存器输出第三测试响应特征并且从所述第二多输入特征寄存器输出第四测试响应特征；
通过将所述第三测试响应特征与第三参考测试响应特征进行比较来生成第三通过失败信号，并且通过将所述第四测试响应特征与第四参考测试响应特征进行比较来生成第四通过失败信号；和
基于所述P＝log2Q次迭代中的每次迭代的所述第三通过失败信号的值和所述第四通过失败信号的值，为所述只读存储器生成故障输出位置信号。
12.一种用于测试电路中的只读存储器的方法，所述电路包括第一多输入特征寄存器和第二多输入特征寄存器，所述方法包括：
执行从所述只读存储器中读取字的P＝log2Q次迭代，Q为所述只读存储器的输出的数量，其中，在所述P＝log2Q次迭代的第J(J＝1至P)次迭代中，所述第一多输入特征寄存器从每2J-1个其他连续输出接收测试响应信号位，而所述第二多输入特征寄存器从所述只读存储器的所述输出中的其余输出接收所述测试响应信号位；
针对所述P＝log2Q次迭代中的每次迭代，从所述第一多输入特征寄存器输出第一测试响应特征，并且从所述第二多输入特征寄存器输出第二测试响应特征；
通过将所述第一测试响应特征与第一参考测试响应特征进行比较来生成第一通过失败信号，并且通过将所述第二测试响应特征与第二参考测试响应特征进行比较来生成第二通过失败信号；和
基于所述P＝log2Q次迭代中的每次迭代的所述第一通过失败信号的值和所述第二通过失败信号的值，为所述只读存储器生成故障输出位置信号。
CN202180092338.2A 2021-01-29 2021-01-29 只读存储器的诊断和修复 Pending CN116802737A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2021/015762 WO2022164445A1 (en) 2021-01-29 2021-01-29 Read-only memory diagnosis and repair

Publications (1)

Publication Number Publication Date
CN116802737A true CN116802737A (zh) 2023-09-22

Family

ID=74701576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180092338.2A Pending CN116802737A (zh) 2021-01-29 2021-01-29 只读存储器的诊断和修复

Country Status (4)

Country Link
US (1) US20240087665A1 (zh)
EP (1) EP4268229A1 (zh)
CN (1) CN116802737A (zh)
WO (1) WO2022164445A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7475311B2 (en) * 2005-08-30 2009-01-06 Kabushiki Kaisha Toshiba Systems and methods for diagnosing rate dependent errors using LBIST
US9003251B2 (en) 2010-03-16 2015-04-07 Stmicroelectronics International N.V. Diagnosis flow for read-only memories
US8493109B2 (en) * 2010-03-31 2013-07-23 Qualcomm Incorporated System and method to control a power on reset signal
US8612814B1 (en) * 2010-06-14 2013-12-17 Altera Corporation Memory error detection circuitry
US8839054B2 (en) * 2012-04-12 2014-09-16 International Business Machines Corporation Read only memory (ROM) with redundancy

Also Published As

Publication number Publication date
US20240087665A1 (en) 2024-03-14
EP4268229A1 (en) 2023-11-01
WO2022164445A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
KR100327136B1 (ko) 반도체 메모리 장치 및 이 장치의 병렬 비트 테스트 방법
US7266028B1 (en) Method and apparatus for bit mapping memories in programmable logic device integrated circuits during at-speed testing
KR100946853B1 (ko) 메모리 진단 장치
CN108899061B (zh) 一种电源常开芯片中的存储器内建自测试方法和系统
US8595557B2 (en) Method and apparatus for verifying memory testing software
WO2018118837A1 (en) Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic
US20090300440A1 (en) Data controlling in the mbist chain architecture
JP2002174669A (ja) Ｄｕｔ間及びｄｕｔ内比較を用いる、集積回路デバイスの同時テスト
US11430537B2 (en) Error-correcting code-assisted memory repair
US20020157051A1 (en) Method and apparatus for ABIST diagnostics
US7415641B1 (en) System and method for repairing a memory
Manasa et al. Implementation of BIST technology using March-LR algorithm
US11929136B2 (en) Reference bits test and repair using memory built-in self-test
US7518918B2 (en) Method and apparatus for repairing embedded memory in an integrated circuit
CN103714861B (zh) 存储器故障诊断装置、存储器故障诊断方法
US10998075B2 (en) Built-in self-test for bit-write enabled memory arrays
US7464309B2 (en) Method and apparatus for testing semiconductor memory device and related testing methods
CN116802737A (zh) 只读存储器的诊断和修复
JPS6227479B2 (zh)
US8392777B2 (en) Centralized MBIST failure information
WO2023167681A1 (en) Non-destructive memory self-test
KR100959055B1 (ko) 프로그램 가능한 자체 테스트가 통합된 내장 메모리 장치및 시스템과 그의 자가 복구 방법
Zhang et al. Design of Combinatorial Test Algorithm for Memory Fault Diagnosis
Zhao et al. Adaptive approaches for fault detection and diagnosis of interconnects of random access memories
Al-Ars et al. Fault diagnosis using test primitives in random access memories

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination