CN116800056A - 供电装置和光子计数探测系统 - Google Patents
供电装置和光子计数探测系统 Download PDFInfo
- Publication number
- CN116800056A CN116800056A CN202310753404.7A CN202310753404A CN116800056A CN 116800056 A CN116800056 A CN 116800056A CN 202310753404 A CN202310753404 A CN 202310753404A CN 116800056 A CN116800056 A CN 116800056A
- Authority
- CN
- China
- Prior art keywords
- power supply
- voltage
- conversion unit
- supply device
- voltage conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 74
- 239000010703 silicon Substances 0.000 claims abstract description 74
- 239000002184 metal Substances 0.000 claims abstract description 38
- 238000006243 chemical reaction Methods 0.000 claims abstract description 32
- 239000004020 conductor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims description 11
- 238000009713 electroplating Methods 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 51
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Abstract
本申请涉及一种供电装置和光子计数探测系统，包括：多条供电通路和金属导体，各供电通路包括电压转换单元、第一硅通孔、第二硅通孔、内部电源源端和内部电源地端；电压转换单元包括电压输入端、电压输出端和接地端，第一硅通孔和电压转换单元的电压输入端分别与内部电源源端连接，第二硅通孔和电压转换单元的接地端分别与内部电源地端连接，电压输出端用于与负载连接；每相邻两个供电通路的内部电源源端之间连接有第一金属导体，每相邻两个供电通路的内部电源地端之间连接有第二金属导体。本申请能够实现不同供电通路上电压转换单元入口处的电位平衡，削弱硅通孔电阻非一致性带来的片内供电电压差异，提升了供电装置中通路阻抗分布的一致性。
Description
技术领域
本申请涉及电子电路技术领域，特别是涉及一种供电装置和光子计数探测系统。
背景技术
目前，对于多通道阵列负载，为了节省板级面积，获得更高集成度以及更短的信号传输通路，在对负载进行供电时，广泛采用硅通孔技术(Through Silicon Via，简称TSV)封装的供电装置，供电装置包含多条供电通路，各供电通路通过硅通孔连接外部电源。
在使用供电装置给负载进行供电时，由于电流传输压力以及硅通孔自身电阻带来的电压降(IR drop)影响，导致各供电通路的稳定性较低。相关技术通过在供电装置中内置电压转换单元来提高硅通孔供电的稳定性。然而，该供电方法在实际应用时，即使采用内置电压转换单元进行稳压，内部电路的工作电源仍不可避免地存在差异，对于高精度负载的性能影响较大，尤其在低压低功耗限制下，有限的压降会增大片内电压转换单元的设计压力。
目前，针对相关技术中基于硅通孔的供电装置中各通路阻抗分布不一致的问题，尚未提出有效的解决方案。
发明内容
基于此，有必要针对上述技术问题，提供一种能够提升基于硅通孔的供电装置中各通路阻抗分布一致性的供电装置和光子计数探测系统。
第一方面，本申请提供了一种供电装置，包括：多条供电通路和金属导体，各所述供电通路包括电压转换单元、第一硅通孔、第二硅通孔、内部电源源端和内部电源地端；其中，
所述电压转换单元包括电压输入端、电压输出端和接地端，所述第一硅通孔和所述电压转换单元的电压输入端分别与所述内部电源源端连接，所述第二硅通孔和所述电压转换单元的接地端分别与所述内部电源地端连接，所述电压输出端用于与负载连接；
每相邻两个所述供电通路的所述内部电源源端之间连接有第一金属导体，每相邻两个所述供电通路的所述内部电源地端之间连接有第二金属导体。
在其中一个实施例中，所述金属导体呈扁平状。
在其中一个实施例中，所述金属导体的阻值不超过1欧姆。
在其中一个实施例中，所述电压转换单元包括：低压差线性稳压器或者直流变换器。
第二方面，本申请提供了一种光子计数探测系统，包括：晶体阵列、光电探测器阵列和读出电路；其中，
所述晶体阵列与所述光电探测器阵列耦合；
所述光电探测器阵列与所述读出电路连接；
所述读出电路包括读出单元和上述第一方面所述的供电装置，所述读出单元与所述供电装置连接。
在其中一个实施例中，所述读出电路包括多个读出单元，所述多个读出单元与所述多条供电通路一一对应连接；其中，
所述读出单元的电压输入端与所述电压转换单元的电压输出端连接，所述读出单元的电压输出端与所述供电通路的内部电源地端连接。
在其中一个实施例中，还包括：衬底，所述衬底中设置有硅通孔，所述读出电路设置于所述衬底中，且所述读出电路的一端与所述硅通孔连接。
在其中一个实施例中，所述光电探测器阵列与所述读出电路之间分别设置有电镀凸点，所述光电探测器阵列与所述读出电路之间通过所述电镀凸点相互接触导电。
在其中一个实施例中，所述光电探测器阵列还包括：金属电极，所述金属电极与所述光电探测器阵列中设置的所述电镀凸点连接。
在其中一个实施例中，还包括：印刷电路板，所述印刷电路板上设置有金属植球，所述读出电路通过所述金属植球固定于所述印刷电路板上。
上述供电装置和光子计数探测系统，通过在相邻供电通路之间采用金属导体进行桥接，形成供电网络，当相邻两条供电通路的电流与硅通孔阻抗形成的电压降不等时，电流会从高电位通过低阻互联走线流向低电位，从而实现不同供电通路上电压转换单元入口处的电位平衡，削弱硅通孔电阻非一致性带来的片内供电电压差异，提升了基于硅通孔的供电装置中各通路阻抗分布的一致性。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一个实施例中供电装置的结构示意图；
图2为一个实施例中光子计数探测系统的结构示意图；
图3为另一个实施例中光子计数探测系统的结构示意图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电阻称为第二电阻，且类似地，可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻，但其不是同一电阻。
可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。
可以理解，“至少一个”是指一个或多个，“多个”是指两个或两个以上。“元件的至少部分”是指元件的部分或全部。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。
相关技术采用硅通孔封装的供电装置，其包含多条供电通路，各供电通路通过硅通孔连接外部电源。在使用供电装置给负载进行供电时，由于电流传输压力以及硅通孔自身电阻带来的电压降影响，导致各供电通路的稳定性较低，于是，相关技术通过在供电装置中内置电压转换单元来提高硅通孔供电的稳定性。本申请发明人通过对其进行研究和分析，发现硅通孔的非理想性除了自身电阻值偏大以外还存在较严重的不一致性。目前的封装工艺，单个硅通孔阻值可以控制在1～10Ω范围，而负载功耗在10mA量级，负载内部不同子单元的外部供电经过硅通孔后最大差异可达到百毫伏量级。由此，导致了基于硅通孔的供电装置中各通路阻抗分布不一致的问题。
为此，在一个实施例中，提供了一种供电装置，请参阅图1，图1为本实施例中供电装置的结构示意图，该供电装置包括：多条供电通路U和金属导体，各供电通路U包括电压转换单元K、第一硅通孔TSV1、第二硅通孔TSV2、内部电源源端M1和内部电源地端M2；其中，电压转换单元K包括电压输入端a、电压输出端b和接地端c，第一硅通孔TSV1和电压转换单元K的电压输入端a分别与内部电源源端M1连接，第二硅通孔TSV2和电压转换单元K的接地端c分别与内部电源地端M2连接，电压输出端b用于与负载L连接；每相邻两个供电通路U的内部电源源端M1之间连接有第一金属导体R1，每相邻两个供电通路U的内部电源地端M2之间连接有第二金属导体R2。
在本实施例中，供电装置可以部分设置于专用集成电路(Application SpecificIntegrated Circuit，简称为ASIC)内部，并通过第一硅通孔TSV1与外部电源源端M3连接，通过第二硅通孔TSV2与外部电源地端M4连接，即外部电源通过第一硅通孔TSV1和第二硅通孔TSV2进入ASIC内部，再经过电压转换单元K稳压后给负载L提供电源VDD。可以采用硅通孔封装技术，在硅衬底中设置第一硅通孔TSV1和第二硅通孔TSV2，通过第一硅通孔TSV1和第二硅通孔TSV2直接将硅衬底正面的负载与硅衬底背面的PCB(Printed Circuit Board，印刷电路板)形成电学互连，实现电源供电与信号传输。可选地，电压转换单元K包括低压差线性稳压器(low dropout regulator，简称为LDO)或者直流变换器(DC-DC converter，简称为DC-DC)。可选地，负载L可以是读出单元，读出单元与供电装置连接，构成读出电路。
相邻供电通路U之间通过第一金属导体R1和第二金属导体R2进行桥接，形成供电网络。当相邻两条供电通路U的电流与硅通孔阻抗形成的电压降不等时，电流会从高电位通过低阻互联走线流向低电位，从而实现不同供电通路U上电压转换单元K入口处的电位平衡，削弱硅通孔电阻非一致性带来的片内供电电压差异。该供电网络平摊整个供电装置的电流功耗，金属导体两端电位分配更平均，使得每个供电通路U的内部电源源端M1到内部电源地端M2的压降趋于一致，各条供电通路U的负载性能受到电源失配产生的影响被减小，修正了硅通孔阻抗的不一致性。与无互联电阻的供电装置相比，本实施例的供电装置供电作用改善明显，各供电通路U间硅通孔阻抗引起的电压降分布范围更小，不同供电通路U间电压转换单元K输出电压值分布也更集中。
在一个实施例中，金属导体呈扁平状，且金属导体的阻值不超过1欧姆。金属导体的外观可以设计成较宽的金属走线，金属走线构成电阻网络，金属走线等效电阻越小(近似于0欧姆时)，对于多通道高功耗(几十mA量级)阵列电路中的硅通孔非理想性补偿效果越好。
在超高速高密度输入/输出和互连集成硅光子收发器应用中，光子集成电路(PIC)制造在半导体裸片上，其中裸片的第一面包括第一光电路和第二光电路，第二面与基板形成电耦合。光子集成电路可以通过一个或多个穿透半导体裸片的硅通孔使第一面与第二面发生电耦合，其中至少一个硅通孔用于使适应于第一侧的第一其他模具与第二其他模具之间电耦合。相关技术使用硅通孔实现供电以及高速信号传输，但是未考虑硅通孔本身的特性对供电通路的影响。
相关技术通过添加虚拟硅通孔形成对称布局来使得有源电路周围应力场趋于一致，减小版图上的失配影响。目前硅通孔封装工艺由于其信号传输路径短以及高集成度等优势在探测器芯片或成像芯片领域广泛使用。然而受限于目前的硅通孔封装工艺技术，对硅通孔的非理想性以及对有源电路的影响尚未提供有效的解决方案。该方案考虑到硅通孔封装技术参与供电对有源电路的影响，但是对于大规模阵列系统来说，去除核心电路和必要硅通孔外，留给虚拟硅通孔布局的面积几乎没有。该技术使用场景有限。
另外在大规模探测器阵列芯片应用中，大电流传输和多通道读出情况下，需要多组硅通孔提高供电能力。基于以上背景，本申请致力于减小硅通孔工艺如阻值大、阻值分布不一致性等非理想特性对ASIC芯片内部电源造成的影响。
本申请实施例通过更少面积、更低成本的方法保证ASIC芯片中各通道间供电的一致性，减小阵列系统最后的校准压力。利用金属导体，将ASIC芯片内部电源源端和内部电源地端节点同相邻供电通路上的内部电源源端和内部电源地端节点短接。金属导体阻抗较小可视为导线。相邻通道上电流和硅通孔电阻不同导致的压降不等时，桥接的金属导体会参与分流，拉平两端电位，从而使得相邻两通道上电压转换单元的压降趋近相等，削弱硅通孔阻抗的影响并减小通道间供电的不一致性。
在一个实施例中，提供了一种光子计数探测系统，请参阅图2，图2为本实施例中光子计数探测系统的结构示意图，该光子计数探测系统包括：晶体阵列1、光电探测器阵列2和读出电路3；其中，晶体阵列1与光电探测器阵列2耦合；光电探测器阵列2与读出电路3连接；读出电路3包括读出单元和上述任一实施例中的供电装置，读出单元与供电装置连接。其中，供电装置所提供的解决问题的实现方案与上述任一实施例的供电装置中所记载的实现方案相似，故本实施例或者下述实施例中所描述的关于供电装置中的具体限定可以参见上文中对于供电装置的限定，在此不再赘述。
在本实施例中，光信号经过晶体阵列1，经由光电探测器阵列2转变为电信号，电信号送入读出电路3进行处理。读出电路3包括读出单元和供电装置，读出单元与供电装置连接。可选地，读出电路3包括多个读出单元，多个读出单元与多条供电通路一一对应连接；其中，读出单元的电压输入端与电压转换单元的电压输出端连接，读出单元的电压输出端与供电通路的内部电源地端连接。与无互联电阻的供电装置相比，本实施例的供电装置供电作用改善明显，各供电通路间硅通孔阻抗引起的电压降分布范围更小，不同供电通路间电压转换单元输出电压值分布也更集中。
在一个实施例中，请参阅图3，图3为本实施例中光子计数探测系统的结构示意图。该光子计数探测系统还包括衬底4和印刷电路板5(Printed Circuit Board，简称为PCB)。衬底4中设置有硅通孔6，读出电路3设置于衬底4中，且读出电路3的一端与硅通孔6连接。印刷电路板5上设置有金属植球7，读出电路3通过金属植球7固定于印刷电路板上。光电探测器阵列2与读出电路3之间分别设置有电镀凸点8，光电探测器阵列2与读出电路3之间通过电镀凸点8相互接触导电。光电探测器阵列2还包括金属电极9，金属电极9与光电探测器阵列2中设置的电镀凸点8连接。在本实施例中，印刷电路板5与读出电路3通过硅通孔6和金属植球7互连完成供电和数据传输。
基于同样的发明构思，本申请实施例提供的供电装置，不仅可以运用在光子计数探测系统中，还可以应用在任意包含多通道模拟电路系统中。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。
Claims (10)
1.一种供电装置，其特征在于，包括：多条供电通路和金属导体，各所述供电通路包括电压转换单元、第一硅通孔、第二硅通孔、内部电源源端和内部电源地端；其中，
所述电压转换单元包括电压输入端、电压输出端和接地端，所述第一硅通孔和所述电压转换单元的电压输入端分别与所述内部电源源端连接，所述第二硅通孔和所述电压转换单元的接地端分别与所述内部电源地端连接，所述电压输出端用于与负载连接；
每相邻两个所述供电通路的所述内部电源源端之间连接有第一金属导体，每相邻两个所述供电通路的所述内部电源地端之间连接有第二金属导体。
2.根据权利要求1所述的供电装置，其特征在于，所述金属导体呈扁平状。
3.根据权利要求1所述的供电装置，其特征在于，所述金属导体的阻值不超过1欧姆。
4.根据权利要求1所述的供电装置，其特征在于，所述电压转换单元包括：低压差线性稳压器或者直流变换器。
5.一种光子计数探测系统，其特征在于，包括：晶体阵列、光电探测器阵列和读出电路；其中，
所述晶体阵列与所述光电探测器阵列耦合；
所述光电探测器阵列与所述读出电路连接；
所述读出电路包括读出单元和权利要求1至4中任一项所述的供电装置，所述读出单元与所述供电装置连接。
6.根据权利要求5所述的光子计数探测系统，其特征在于，所述读出电路包括多个读出单元，所述多个读出单元与所述多条供电通路一一对应连接；其中，
所述读出单元的电压输入端与所述电压转换单元的电压输出端连接，所述读出单元的电压输出端与所述供电通路的内部电源地端连接。
7.根据权利要求5所述的光子计数探测系统，其特征在于，还包括：衬底，所述衬底中设置有硅通孔，所述读出电路设置于所述衬底中，且所述读出电路的一端与所述硅通孔连接。
8.根据权利要求5所述的光子计数探测系统，其特征在于，所述光电探测器阵列与所述读出电路之间分别设置有电镀凸点，所述光电探测器阵列与所述读出电路之间通过所述电镀凸点相互接触导电。
9.根据权利要求8所述的光子计数探测系统，其特征在于，所述光电探测器阵列还包括：金属电极，所述金属电极与所述光电探测器阵列中设置的所述电镀凸点连接。
10.根据权利要求5所述的光子计数探测系统，其特征在于，还包括：印刷电路板，所述印刷电路板上设置有金属植球，所述读出电路通过所述金属植球固定于所述印刷电路板上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310753404.7A CN116800056A (zh) | 2023-06-25 | 2023-06-25 | 供电装置和光子计数探测系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310753404.7A CN116800056A (zh) | 2023-06-25 | 2023-06-25 | 供电装置和光子计数探测系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116800056A true CN116800056A (zh) | 2023-09-22 |
Family
ID=88035937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310753404.7A Pending CN116800056A (zh) | 2023-06-25 | 2023-06-25 | 供电装置和光子计数探测系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116800056A (zh) |
-
2023
- 2023-06-25 CN CN202310753404.7A patent/CN116800056A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11689246B2 (en) | Configurable, power supply voltage referenced single-ended signaling with ESD protection | |
| TWI499052B (zh) | 包含電壓調節器的插置件及其方法 | |
| US7578676B2 (en) | Semiconductor device | |
| US6833626B2 (en) | Multichip module structure | |
| US11564317B2 (en) | Integrated power delivery board for delivering power to an ASIC with bypass of signal vias in a printed circuit board | |
| US20210249384A1 (en) | Backside Integrated Voltage Regulator For Integrated Circuits | |
| CN116800056A (zh) | 供电装置和光子计数探测系统 | |
| US20230215821A1 (en) | Configurable capacitor | |
| WO2005001928A2 (en) | Capacitor-related systems for addressing package/motherboard resonance | |
| US9813046B2 (en) | Embedded buffer circuit compensation scheme for integrated circuits | |
| CN112073083B (zh) | 多芯片集成电路及其交互通信方法 | |
| US20230124931A1 (en) | Configurable capacitor | |
| US11335631B2 (en) | Power delivery device and method | |
| CN113538878B (zh) | 电源传输装置与方法 | |
| CN116822563A (zh) | 一种读取多通道信号的电路、光子计数系统和芯片模组 | |
| CN113396478B (zh) | 一种均衡电路、封装装置及数据传输装置 | |
| US20240055369A1 (en) | Method for forming electrostatic discharge protection circuit | |
| JP2024077138A (ja) | 電子モジュール及び電子機器 | |
| CN116931633A (zh) | 一种内嵌低压差线性稳压器的超级像素电路 | |
| JPH01257348A (ja) | スタンダード・セル集積回路装置 | |
| CN118077048A (zh) | 具有用于时钟树或电源分配网络电路的背面引线的集成电路封装 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |