CN116799017A - 具有防高光溢出结构的像素单元及图像传感器 - Google Patents

具有防高光溢出结构的像素单元及图像传感器 Download PDF

Info

Publication number
CN116799017A
CN116799017A CN202211641922.1A CN202211641922A CN116799017A CN 116799017 A CN116799017 A CN 116799017A CN 202211641922 A CN202211641922 A CN 202211641922A CN 116799017 A CN116799017 A CN 116799017A
Authority
CN
China
Prior art keywords
region
photodiode
doped region
depth
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211641922.1A
Other languages
English (en)
Inventor
孙世宇
郑源伟
陈刚
胡信中
A·亚兹达尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN116799017A publication Critical patent/CN116799017A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本公开涉及具有防高光溢出结构的像素单元及图像传感器。一种像素单元形成在具有前表面的半导体衬底上。所述像素单元包含光电二极管、浮动扩散区及转移栅极。所述光电二极管安置在所述半导体衬底中。所述浮动扩散区包含安置在所述半导体衬底中的第一掺杂区，其中所述第一掺杂区从所述前表面延伸到所述半导体衬底中的第一结深度。所述转移栅极经配置以选择性地将所述光电二极管耦合到所述浮动扩散区，从而控制所述光电二极管与所述浮动扩散区之间的电荷转移。所述转移栅极包含安置在所述半导体衬底的所述前表面上的平面栅极电极及一对垂直栅极电极。每一垂直栅极电极从所述平面栅极电极延伸到所述半导体衬底中到达栅极深度。所述第一结深度大于所述栅极深度。

Description

具有防高光溢出结构的像素单元及图像传感器
技术领域
本公开大体上涉及互补金属氧化物半导体(CMOS)图像传感器，且特定来说但非排他地，涉及用于像素单元及图像传感器的防高光溢出结构。
背景技术
图像传感器已变得无处不在，且现在广泛用于数码相机、蜂窝电话、监控摄像头以及医疗、汽车及其它应用中。随着图像传感器集成到更广泛的电子装置中，期望通过装置架构设计以及图像获取处理两者以尽可能多的方式(例如，分辨率、功率消耗、动态范围等)增强其功能性、性能指标及其类似者。
典型的互补金属氧化物半导体(CMOS)图像传感器响应于来自外部场景的图像光入射于图像传感器上而操作。图像传感器包含像素电路阵列，所述像素电路阵列具有光敏元件(例如，光电二极管)，所述光敏元件吸收入射图像光的一部分并在吸收图像光时产生图像电荷。由光敏元件光生的图像电荷光可被转移到像素电路内的浮动扩散。转移到浮动扩散的图像电荷可通过列位线上的模拟输出图像信号从像素电路读出，所述图像电荷根据入射图像光而变化。换句话说，产生的图像电荷量与图像光的强度成正比，所述图像电荷量经读出为来自列位线的模拟图像信号并转换为数字值以提供代表外部场景的信息。
发明内容
本公开的实施例提供一种像素单元，其安置在具有前表面及背侧表面的半导体衬底上，所述像素单元包括：光电二极管，其安置在所述半导体衬底中；第一掺杂区，其安置在所述半导体衬底中，所述第一掺杂区从所述前表面延伸到第一结深度；以及转移栅极，其将所述光电二极管选择性地耦合到所述第一掺杂区，所述转移栅极经配置以将图像电荷从所述光电二极管转移到所述第一掺杂区，所述转移栅极具有在所述半导体衬底的所述前表面上的平面栅极电极及至少一个垂直栅极电极，所述至少一个垂直栅极电极从所述平面栅极电极延伸到所述半导体衬底中到达栅极深度；其中所述第一结深度大于所述栅极深度。
本公开的另一实施例提供一种第一导电类型的半导体衬底上的像素单元，所述半导体衬底具有前表面及背侧表面，所述像素单元包括：与所述第一导电类型相反的第二导电类型的第一光电二极管，其安置在所述半导体衬底中；邻近于所述第一光电二极管的所述第二导电类型的第二光电二极管；浮动扩散区，其安置在所述第一光电二极管与所述第二光电二极管之间，所述浮动扩散区包括所述第二导电类型的第一掺杂区，其中所述第一掺杂区从所述前表面延伸到第一结深度；第一转移栅极，其具有第一对垂直栅极电极，所述第一对垂直栅极电极中的每一个别垂直栅极电极延伸到所述半导体衬底中到达第一栅极深度，所述第一转移栅极选择性地将所述第一光电二极管耦合到所述浮动扩散区；以及第二转移栅极，其具有第二对垂直栅极电极，所述第二对垂直栅极电极中的每一个别垂直栅极电极延伸到所述半导体衬底中到达第二栅极深度，所述第二转移栅极选择性地将所述第二光电二极管耦合到所述浮动扩散区；其中所述第一栅极深度及所述第二栅极深度中的每一者小于所述第一结深度。
本公开的又一实施例提供一种图像传感器，其包含形成在第一导电类型的半导体衬底上的多个像素单元，所述半导体衬底具有前表面及背侧表面，每一像素单元包括：与所述第一导电类型相反的第二导电类型的多个光电二极管，其安置在所述半导体衬底中；所述半导体衬底的所述前表面上的多个转移栅极，所述多个转移栅选择性地将所述多个光电二极管耦合到浮动扩散区，所述转移栅极中的每一者具有平面栅极电极及一对垂直栅极电极，所述一对垂直栅极电极中的每一者从所述平面栅极电极延伸到所述半导体衬底中到达栅极深度；以及所述第二导电类型的浮动扩散区，其安置在所述半导体衬底中，其包括：第一掺杂区，其具有相对于所述前表面的大于所述栅极深度的第一结深度；以及第二掺杂区，其具有第二结深度，所述第二掺杂区安置在所述第一掺杂区中，所述第二结深度小于所述栅极深度。
附图说明
参考以下图描述本发明的非限制性及非详尽实例，其中贯穿各种视图，相同元件符号指代相同部分，除非另有指定。
图1说明根据本公开的实施例的成像系统的一个实例。
图2A到2B分别说明根据本公开的教示的包含共享公共浮动扩散区的四个光电二极管的实例共享像素布局的前侧及背侧视图。
图3描绘根据本公开的教示的与图2A的像素单元相关联的实例像素电路。
图4A到4D是根据本公开的教示的图2A的像素单元的实例横截面图。
图5说明根据本公开的教示的具有滤色器阵列及微透镜阵列的实例横截面图。
贯穿图式的若干视图，对应参考字符指示对应组件。所属领域的技术人员将理解，图中的元件是为了简单及清楚而说明，且不必按比例绘制。例如，图中的一些元件的尺寸可相对于其它元件放大，以帮助改进对本发明的各种实施例的理解。此外，通常不描绘在商业上可行的实施例中有用或必要的常见但充分理解的元件，以便有助于对本发明的这些各种实施例的较不受阻碍的观察。
具体实施方式
在一些成像场景中，高光溢出伪影会使由包含垂直栅极的图像传感器捕获的图像的质量降级。高光溢出是一种类型的电串扰，其当响应于入射到像素上的光而积累在像素的光电二极管中的光电子的数量超过像素的饱和水平(全阱容量)(例如在非常明亮的光照条件下)使得过量的光电子被一或多个邻近像素检测到时发生。本文所公开的实施例通过增加浮动扩散区的结深度以在光电二极管与相关联的浮动扩散区之间引入掩埋式防高光溢出路径来解决这个问题，所述掩埋式防高光溢出路径提供使在像素单元的光电二极管中产生的过量的光电子能够在其中光电二极管的相关联的转移栅极被关断(例如，负偏置)的积分(或曝光)期间从光电二极管溢出到像素单元的浮动扩散区的泄漏路径。因此，过量的光电子被检测到，且不会产生高光溢出伪影。
本文描述了用于成像传感器的用以改进高光溢出的像素单元结构的实施例。在以下描述中，阐述许多具体细节以提供对实施例的透彻理解。然而，相关领域的技术人员将认识到，可在没有一或多个具体细节的情况下，或使用其它方法、组件、材料等来实践本文所描述的技术。在其它例子中，为了避免模糊某些方面，未详细地展示或描述众所周知的结构、材料或操作。
贯穿此说明书对“一个实例”或“一个实施例”的引用意味着结合实例描述的特定特征、结构或特性包含在本发明的至少一个实例中。在贯穿此说明书的各个地方中“在一个实例中”或“在一个实施例中”的短语的出现不一定都指代同一实例。此外，可在一或多个实例中以任何适当的方式组合特定特征、结构或特性。
下面描述组件及布置的具体实例以简化本公开。当然，这些只是实例，并不旨在限制。例如，在下面的描述中，在第二特征上方或之上形成第一特征可包含其中第一及第二特征以直接接触的方式形成的实施例，且还可包含其中可在第一与第二特征之间形成额外特征使得第一与第二特征可不直接接触的实施例。另外，本公开可在各种实例中重复参考数字及/或字母。这种重复是出于简单及清楚的目的，其本身并不指示所讨论的各种实施例与/或配置之间的关系。
将进一步理解，尽管本文可使用术语第一、第二、第三等来描述各种元件、组件、区、层及/或区段，但是这些元件、组件及/或区、层及/或区段不应受到这些术语的限制。这些术语仅用于区分一个元件、组件、区、层或区段与另一个区、层或区段，且不是限制或设置顺序。因此，在不脱离本创造性概念的教示的情况下，下面讨论的第一元件、组件、区、层或区段可被称为第二元件、组件、区、层或区段。
为了便于描述，空间相对术语，例如“之下”、“以下”、“下”、“下方”、“上方”、“上”及其类似者可在本文中用于描述一个元件或特征与另一(些)元件或特征的关系，如图中所说明。应理解，空间相对术语旨在涵盖装置在使用或操作中除图中描绘的定向之外的不同定向。例如，如果图中的装置被翻转，那么被描述为在其它元件或特征“以下”或“之下”或“下方”的元件将被定向为在其它元件或特征“上方”。因此，示范性术语“以下”及“下方”可涵盖上方及以下的定向两者。装置可以其它方式定向(例如，旋转90度或以其它定向)，且本文中使用的空间相对描述词可相应地解释。另外，还将理解，当层被称为在两个层“之间”时，它可为两层之间的唯一层，或也可存在一或多个中介层。
将理解，当一个元件被称为“连接”或“耦合”到另一元件时，其可直接连接或耦合到另一元件，或可存在中间元件。相反，当一个元件被称为“直接连接”或“直接耦合”到另一元件时，不存在中间元件。用于描述元件之间的关系的其它词语应以类似的方式进行解释(例如，“之间”与“直接之间”、“邻近”与“直接邻近”等)。
将理解，当一个元件或层被称为“形成在”另一元件或层上时，其可直接或间接地形成在另一元件或者层上。也就是说，例如，可存在中间元件或层。相反，当一个元件或层被称为“直接形成在”另一元件上时，不存在中间元件或层。用于描述元件或层之间的关系的其它词语应以类似的方式进行解释(例如，“在……之间”与“直接在……之间”、“邻近”与“直接邻近”等)。
应了解，术语“光电二极管区”可对应于半导体衬底内的区，所述区例如通过离子植入被掺杂以具有相对于半导体衬底的多数电荷载流子类型的相反电荷载流子类型(即，导电类型)，使得掺杂区(例如，本文中称为光电二极管区)的外周边形成光电二极管的PN结或PIN结。例如，在P型半导体衬底中形成的N掺杂区形成对应光电二极管区。在一些实施例中，给定像素可进一步包含钉扎区(例如，安置在半导体衬底的一侧与具有与光电二极管区导电类型相反的导电类型的光电二极管区之间的掺杂区)以形成钉扎光电二极管。例如，钉扎区具有P型导电性，且光电二极管区具有N型导电性。
贯穿此说明书，使用若干技术术语。这些术语具有在其所源自的技术领域中的普通含义，除非本文中明确定义或其使用的上下文另有明确指示。
图1说明根据本公开的教示的包含图像传感器100的成像系统10的实例框图。成像系统10的图像传感器100是具有图2A到2B、图3、图4A到4D及图5中所说明的至少像素单元的图像传感器的一个可能的实施方案。成像传感器100包含像素阵列110、控制电路系统130、读出电路系统140及功能逻辑150。在一个实施例中，像素阵列110是光电二极管或图像传感器像素(例如，像素P1、P2…、Pn)的二维(2D)阵列。如所说明的，光电二极管布置成行(例如，行R1到Ry)及列(例如，列C1到Cx)，以获取人、地点、物体等的图像数据，然后可使用所述图像数据来呈现人、地点、物体等的图像或视频。然而，光电二极管不必须布置成行及列，且可采用其它配置。
在一个实施例中，在像素阵列110中的每一图像传感器光电二极管/像素已获取其图像数据或图像电荷之后，图像数据由读出电路系统140读出，且然后转移到功能逻辑150。在各种实例中，读出电路系统140可包含放大电路系统、模/数(ADC)转换电路系统或其它电路系统。功能逻辑150可简单地存储图像数据，或甚至通过应用后图像效果(例如，自动聚焦、裁剪、旋转、移除红眼、调整亮度、调整对比度等)来操纵图像数据。在相同或另一实施例中，读出电路系统140可沿读出列线120一次读出一行图像数据，或可使用各种其它技术(未说明)读出图像数据，例如同时串行读出或完全并行读出全部像素。在一个实施例中，控制电路系统130耦合到像素阵列110以控制像素阵列110中的多个光电二极管或图像传感器像素的操作。例如，控制电路系统130可产生用于控制图像获取的快门信号。在一些实施例中，控制电路系统130通过环绕像素阵列110的接合垫(BPAD)区中的多个接触垫来传输信号以控制像素阵列110中的多个光电二极管的操作。
应了解，成像系统10可包含在数码相机、手机、膝上型计算机、监控相机、汽车相机、内窥镜等中。成像系统10可耦合到其它硬件，例如处理器(通用或其它)、存储器元件、输出(USB端口、无线传输器、HDMI端口等)、照明/闪光灯、电输入(键盘、触摸显示器、触控板、鼠标、麦克风等)及/或显示器。其它硬件可向成像系统10递送指令，从成像系统10提取图像数据，或操纵由成像系统10供应的图像数据。
应进一步了解，虽然图1中所说明的框图将像素阵列110、读出电路系统140、功能逻辑150及控制电路系统130展示为与像素阵列不同且分离的元件，但情况并不一定是这样，因为此类特征可与像素阵列直接组合或以其它方式合并(例如，在个别像素内及/或在个别像素之间、以堆叠衬底的形式、或以其它形式)。例如，根据本公开的实施例，读出电路系统140可包含一或多个晶体管(例如，与3T、4T、5T或用于从个别像素读出图像电荷的其它像素架构相关联)，其元件可安置在个别光电二极管的片段之间。
在一些实施例中，像素阵列110、读出电路系统140、功能逻辑150及控制电路系统130可全部形成在单个晶片上(例如，在同一裸片上)。例如，像素阵列110及读出电路系统140形成在晶片的有源区中，功能逻辑150及控制电路系统130形成在晶片的环绕有源区的外围区中。
在一些实施例中，像素阵列110、读出电路系统140、功能逻辑150及控制电路系统130可形成在单独的晶片上，并经由氧化物接合或混合接合形成堆叠裸片结构而接合在一起。例如，像素阵列110形成在第一晶片上，而读出电路系统140、功能逻辑150及控制电路系统130形成在第二晶片上，其中第一及第二晶片例如通过Cu-Cu接合、氧化物对氧化物接合或混合接合而接合在一起，从而形成两层堆叠结构。针对另一实例，像素阵列110形成在第一晶片上，读出电路系统140形成在第二晶片上，且功能逻辑150及控制电路系统130形成在第三晶片上，其中第一、第二及第三晶片例如通过Cu-Cu接合、氧化物对氧化物接合或混合接合而接合在一起，从而形成三层堆叠结构。
此外，图像传感器100可包含未明确说明或讨论但所属领域的一般技术人员已知的特征，例如滤色器阵列、微透镜阵列、金属栅格等。此外，应了解，图像传感器100可通过所属领域的一般技术人员已知的常规CMOS制造技术来制造，所述制造技术可包含(但不限于)光刻、化学气相沉积、物理气相沉积、离子植入或扩散、热氧化、反应性离子蚀刻、湿式化学蚀刻、化学机械抛光等。
上文所解释的过程可使用软件及/或硬件实施。所描述的技术可构成体现在有形或非暂时性机器(例如，计算机)可读存储媒体中的机器可执行指令，所述指令当由机器执行时将使机器执行所描述的操作。此外，过程可体现在硬件中，所述硬件例如专用集成电路(“ASIC”)、现场可编程门阵列(FPGA)或其它。
有形机器可读存储媒体包含以机器(例如，计算机、网络装置、个人数字助理、制造工具、具有一组一或多个处理器的任何装置等)可存取的非暂时性形式提供(即，存储)信息的任何机制。例如，机器可读存储媒体包含可记录/不可记录媒体(例如，只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储媒体、光学存储媒体、快闪存储器装置等)。
图2A说明根据本发明的教示的用于图像传感器的具有垂直栅极结构的一个实例像素单元200的平面图。在各种实例中，像素单元200是布置在图像传感器的像素阵列中的多个像素单元中的一者。像素单元200形成在具有前侧表面(或前表面)及与前侧表面相对的背侧表面(或背表面)的半导体衬底210(例如，硅、硅锗合金、锗、碳化硅合金、砷化镓铟合金、由III-V族化合物形成的任何其它合金、其它半导体材料或合金、其组合、其衬底、其掺杂衬底、其块状衬底或其晶片)上。像素单元200可包括包含光电二极管212A、光电二极管212B、光电二极管212C及光电二极管212D的多个光电二极管、包含转移栅极230A、转移栅极230B、转移栅极230C及转移栅极230D的多个转移栅极、浮动扩散区220、隔离阱区223、深沟槽隔离结构227，以及至少包含复位晶体管242、源极跟随器晶体管244及行选择晶体管246的多个像素晶体管。
多个光电二极管(例如，光电二极管212A、光电二极管212B、光电二极管212C及光电二极管212D)安置在半导体衬底210中。光电二极管212A、光电二极管212B、光电二极管212C及光电二极管212D中的每一者可掩埋在半导体衬底210的前侧表面之下。注意，在所描绘的实例中，像素单元200包含四个光电二极管212A、212B、212C、212D。然而，应了解，在其它实例中，像素单元200可包含更多或更少数量的光电二极管。例如，在另一实例中，像素单元200可包含八个光电二极管，而在另一实例中，像素单元200可包含一个光电二极管。在另一实例中，像素单元200可包含九个光电二极管，而在另一实例中，像素单元200可包含两个光电二极管。
光电二极管212A、光电二极管212B、光电二极管212C及光电二极管212D中的每一者可包含半导体衬底210中的光电二极管区(或电荷收集区)，用于响应于在图像传感器的积分或曝光周期期间接收的入射光而积累光生的图像电荷(例如，电子或空穴)。光电二极管区可通过一或多个植入由一或多个掺杂区形成。光电二极管区具有与半导体衬底210的导电类型相反的导电类型。例如，光电二极管区是N型掺杂区，而半导体衬底210是P型掺杂衬底。针对另一实例，光电二极管区是P型掺杂区，而半导体衬底210是N型掺杂衬底。
转移栅极230A、转移栅极230B、转移栅极230C及转移栅极230D中的每一者安置成靠近半导体衬底210的前侧表面。转移栅极230A、230B、230C及230D中的每一者可安置在相应的光电二极管212A、212B、212C、212D与浮动扩散区220之间。转移栅极230A、230B、230C及230D中的每一者将多个光电二极管212A、212B、212C、212D中的相应一者耦合到浮动扩散区220，用于控制多个光电二极管212A、212B、212C、212D与浮动扩散区220之间的电荷流。多个转移栅极230A、230B、230C及230D中的每一者经耦合以响应于相应的转移控制信号，将在每一光电二极管212A、212B、212C或212D的相应光电二极管区中光生的图像电荷朝向半导体材料210的前侧表面转移并转移到共享浮动扩散区220中。
转移栅极230A、230B、230C及230D中的每一者包含安置在半导体衬底210的前侧表面上的平面栅极电极以及一对垂直栅极电极，其相对于前侧表面从对应平面栅极电极朝向相应的下层掩埋式光电二极管212A、212B、212C或212D延伸栅极深度到半导体衬底210中。以转移栅极230B作为实例进行说明，转移栅极230B具有平面栅极电极232以及包含第一垂直栅极电极234A及第二垂直栅极电极234B的一对垂直栅极电极。平面栅极电极232安置在半导体材料210的前侧表面上。第一垂直栅极电极234A及第二垂直栅极电极234B中的每一者从平面栅极电极232朝向光电二极管212B(例如，朝向光电二极管212B的光电二极管区)延伸到半导体衬底210中。第一垂直栅极电极234A及第二垂直栅极电极234B可彼此平行并横向间隔地布置。
浮动扩散区220靠近多个转移栅极230A、230B、230C及230D安置在半导体衬底210中。多个转移栅极230A、230B、230C及230D中的每一者可布置在相应光电二极管212A、212B、212C及212D中的每一者与浮动扩散区220之间。在所述实例中，浮动扩散区220在多个光电二极管212A、212B、212C及212D之间共享。浮动扩散区220经配置以存储从多个光电二极管212A、212B、212C、212D中的每一者通过相应转移栅极230A、230B、230C及230D转移的电荷。浮动扩散区220具有与多个光电二极管212A、212B、212C、212D的光电二极管区相同的导电类型。
浮动扩散区220进一步通过一或多个金属化层(未说明)中的相应金属接触件250及一或多个金属互连件耦合到复位晶体管242的源极及源极跟随器晶体管244的源极跟随器栅极SF。源极跟随器晶体管244经耦合以基于浮动扩散区220的电压调制图像信号。图像信号对应于在积分周期期间积累在每一相应光电二极管212A到212D中，在电荷转移周期期间转移到浮动扩散区220，及由浮动扩散区220输出到源极跟随器栅极SF的光生图像电荷的量。行选择晶体管246在行选择信号RS_SIG的控制下，通过一或多个金属化层中的对应金属接触件250及一或多个金属互连件选择性地将源极跟随器晶体管244的输出(例如，图像信号)耦合到列位线(例如，图1的读出列线120)。应进一步了解，所说明的像素电路架构仅为一个实例，且也可利用所属领域中已知的其它像素控制架构。例如，复位晶体管242的漏极及源极跟随器晶体管244的漏极可由由复位晶体管242及源极跟随器晶体管244共享的公共掺杂区形成，以减少像素晶体管所需的空间量。
隔离阱区223包含内隔离阱区223A(或第一隔离阱区)及外隔离阱区222B(或第二隔离阱区)。内隔离阱区223A在半导体衬底210中安置在像素单元200区内的邻近光电二极管之间，从而提供邻近光电二极管之间的电隔离。内隔离阱区223A在像素单元200内提供光电二极管内隔离。例如，内隔离阱区223A安置在光电二极管212A与邻近光电二极管之间，将光电二极管212A的光电二极管区与邻近光电二极管212B、212C及212D的光电二极管区电隔离。
外隔离阱区223B可围绕像素单元200的外周边安置，从而提供像素单元200的光电二极管212A到212D与邻近像素单元200的光电二极管之间的电隔离。外隔离阱区223B可环绕多个光电二极管212A到212D，并进一步提供光电二极管与像素晶体管之间的电隔离。例如，外隔离阱区223B将光电二极管212C及光电二极管212D以及与像素单元200相关联的像素晶体管(例如源极跟随器晶体管244、复位晶体管246及行选择晶体管242)分离。
在实施例中，隔离阱223的内隔离阱区223A及外隔离阱区223B每一者可由具有与浮动扩散区220及包含在多个光电二极管212A到212D中的每一者中的光电二极管区的导电类型相反的导电类型的掺杂阱区形成。例如，内隔离阱区223A及外隔离阱区223B中的每一者是P型(例如硼掺杂区)，即，P型阱区，而浮动扩散区220及多个光电二极管的光电二极管区是N型掺杂区(例如磷及/或砷掺杂区)。内隔离阱区223A及外隔离阱区223B中的每一者可为与半导体衬底210相同的导电类型，且每一者具有高于半导体衬底210的浓度的浓度。
在实施例中，外隔离阱区223B可跨图像传感器的像素阵列呈栅格形式，从而提供邻近像素单元之间的隔离。在一个实施例中，内隔离阱区223A与外隔离阱区223B电连接。内隔离阱区223A及外隔离阱区223B可通过一或多个金属化层中的对应金属接触件及一或多个金属互连件耦合到接地。
在实施例中，含有多个光电二极管212A到212D的像素单元200的衬底区可被称为像素单元200的有源区202，且含有像素晶体管(例如复位晶体管242、源极跟随器晶体管244及行选择晶体管246)的像素单元200的衬底区可被称为像素200的晶体管区204。晶体管区204可布置在有源区202的一侧上，例如相对于所说明的坐标系295布置在底侧上。晶体管区204中的像素晶体管可沿着坐标系295的x方向横向放置。应了解，晶体管区204到有源区202的布置及定向可取决于像素布局需要，例如，晶体管区202可相对于有源区202布置在顶部、左侧或右侧，其中像素晶体管沿坐标系295的y方向放置。类似地，可沿着有源区202的不同侧布置多个晶体管区204。有源区202通过外隔离阱区223B与晶体管区204分离。
像素单元200可包含掩埋式沟道植入区240，其在半导体衬底210中安置在半导体衬底210的前侧表面之下，并靠近每一光电二极管212A、212B、212C或212D的对应光电二极管区。掩埋式沟道植入区240安置在每一相应转移栅极230A到230D的第一垂直栅极电极234A与第二垂直栅极电极234B之间，以促进光电二极管212A、212B、212C及212D中的每一者与浮动扩散区220之间的耦合。掩埋式沟道植入区240以此方式植入使得其在半导体衬底210的衬底区中在每一对应转移栅极230A到230B的第一垂直栅极电极234A与第二垂直栅极电极234B之间形成掩埋式沟道区，且所形成的掩埋式沟道区沿每一相应转移栅极230A到230D的沟道方向从浮动扩散区220朝向每一个别的光电二极管212A、212B、212C或212D的光电二极管区延伸，从而在光电二极管212A、212B、212C及212D中的每一者与浮动扩散区220之间实现第一防高光溢出或溢出路径。因而，当多个转移栅极230A到230D在积分周期期间被关断(例如，负偏置)时，来自光电二极管212A、212B、212C或212D中的每一者的过量的光生电荷可通过第一抗高光溢出路径溢出到浮动扩散区220，而不是溢出到邻近的光电二极管，从而减少与像素单元200相关联的高光溢出。
在实施例中，如后面将描述的，浮动扩散区220可包含多个掺杂区，其中最深结深度大于转移栅极的每一个别的垂直栅极电极的栅极深度(即，大于第一垂直栅极电极234A或第二垂直栅极电极234B的栅极深度)，从而提供在多个光电二极管212A、212B、212C、212D的光电二极管区与浮动扩散区220之间的靠近的第二防高光溢出路径，用于使过量的光生电荷从每一个别的光电二极管212A、212B、212C或212D溢出到浮动扩散区220，进一步改进高光溢出。
图2B说明根据本发明的教示的用于图像传感器的一个实例像素单元200的另一平面图。图2A说明从半导体衬底210的前侧表面观察的实例像素单元200的平面图，且图2B可说明从半导体衬底210的背侧表面观察的实例像素单元200的平面图。
深沟槽隔离结构227从半导体衬底210的背侧表面朝向半导体衬底210前侧表面延伸。深沟槽隔离结构227可以沟槽栅格形式布置，并安置在邻近光电二极管212A到212D之间以及邻近像素单元之间，从而在像素单元200内的邻近光电二极管212A到212D之间以及邻近像素单元的光电二极管之间提供电及/或光学隔离。深沟槽隔离结构227从半导体衬底210的背侧表面延伸到半导体衬底210中到达某个深度。深沟槽隔离结构227延伸到半导体衬底210中的深度可小于或等于半导体衬底210的厚度。
深沟槽隔离结构227可进一步分别延伸到第一隔离阱区223A及第二隔离阱区223B中。深沟槽隔离结构227可分别至少部分地由第一隔离阱区223A及第二隔离阱区223B环绕。深沟槽隔离结构227可为安置在半导体衬底210内的氧化物填充(例如，SiO2)或金属填充(例如，铝或钨)隔离结构。深沟槽隔离结构227也可为安置在半导体衬底210内的氧化物填充隔离结构与金属填充隔离结构的组合。
图3描绘四晶体管(“4T”)电路系统的电路图，其为像素单元200的候选像素电路架构。像素电路300包含多个光电二极管312A到312D、多个转移晶体管330A到330D、浮动扩散区320、复位晶体管342、源极跟随器晶体管344及行选择晶体管346。
响应于在多个转移晶体管330A到330D的相应栅极处接收的对应转移控制信号TX1_SIG到TX4_SIG，多个转移晶体管330A到330D中的每一者选择性地将每一相应光电二极管312A到312D耦合到浮动扩散区320。在实施例中，光电二极管312A及浮动扩散区320分别是转移晶体管330A的源极及漏极，光电二极管312B及浮动扩散区320分别是转移晶体管330B的源极及漏极，光电二极管312C及浮动扩散区320分别是转移晶体管330C的源极及漏极，且光电二极管312D及浮动扩散区320分别是转移晶体管330D的源极及漏极。浮动扩散区320在多个光电二极管312A到312D之间共享。
光电二极管312A到312D中的每一者至少部分地掩埋在半导体衬底(例如，半导体衬底210)中，且经配置以响应于其上的入射光(照射)而产生并积累光生的图像电荷，所述入射光例如在图像传感器的积分周期期间从半导体衬底210的被照射表面(例如，半导体衬底210的背侧表面)进入。
更明确来说，每一光电二极管312A、312B、312C或312D到浮动扩散区320的电连接取决于施加到相应转移晶体管(例如，转移晶体管330A到330D)的转移栅极(例如，图2A的转移栅极230A到230D)的电压。积累在个别光电二极管312A、312B、312C或312D的光电二极管区中的电荷(例如，光生电子或空穴)可例如在积分周期之后的电荷转移周期期间取决于施加到相应转移晶体管(例如，转移晶体管330A到330D)的对应转移栅极的电压选择性地转移到浮动扩散区320。多个光电二极管312A到312D中的每一者可为各种配置的形式，包含钉扎光电二极管配置、部分钉扎光电二极管配置。
每一转移晶体管330A到330D的转移栅极(例如，图2A的转移栅极230A到230D)可具有由形成在由衬底表面(例如，半导体衬底210的前侧表面)界定的相应沟槽中的一或多个垂直栅极电极(例如，第一垂直栅极电极234A及第二垂直栅极电极234B)形成的垂直栅极部分。
复位晶体管342、源极跟随器晶体管344及行选择晶体管346在多个光电二极管312A到312D之间共享。复位晶体管342耦合在电源线与浮动扩散区320之间，以在复位或预充电周期期间在复位信号RST_SIG的控制下复位(例如，放电浮动扩散区320中的残余电荷，并将浮动扩散区320充电到预设电压，例如，电源电压VDD)。复位晶体管342进一步通过相应转移晶体管330A到330D耦合到每一个别的光电二极管312A到312D，以在复位周期期间将相应的光电二极管312A到312D复位到预设电压。浮动扩散区320耦合到源极跟随器晶体管344的栅极。源极跟随器晶体管344耦合在电源线与行选择晶体管346之间。源极跟随器晶体管344的漏极耦合到电源线以接收电源电压VDD，且源极跟随器晶体管344的源极耦合到行选择晶体管346的漏极。源极跟随器晶体管344操作以基于浮动扩散区320的电压调制图像信号，其中图像信号对应于在积分周期期间在每一对应光电二极管312A到312D中积累的光生电荷的量。行选择晶体管346在行选择信号RS_SIG的控制下选择性地将源极跟随器晶体管344的输出(例如，图像信号)耦合到读出列线348。
在操作中，在积分周期期间(也称为曝光或积累期间)，每一光电二极管312A到312D检测或吸收入射于其上的光，并在对应光电二极管区中光生一或多个电荷，且转移晶体管330A到330D中的每一者被关断，即，相应转移晶体管330A到330D的转移栅极接收截止信号(例如，转移控制信号TX1_SIG到TX4_SIG每一者具有负偏置电压电平)。积累在每一光电二极管312A到312D中的光生电荷指示入射于其上的光量。每一光电二极管312A到312D中过量的光生电荷能够通过前述所提及的第一或第二防高光溢出路径溢出或泄漏到浮动扩散区320。在积分周期之后，转移晶体管330A到330D中的每一者接通，沿对应的一对垂直栅极电极并在平面栅极电极下方形成传导通道，从而在接收到转移信号(例如，每一者具有正偏置电压电平的转移控制信号TX1_SIG到TX4_SIG)时，通过传导通道将一或多个光生电荷从每一光电二极管312A到312D转移到浮动扩散区320。源极跟随器晶体管344基于转移到浮动扩散区320的电荷产生图像信号。然后，耦合到源极跟随器晶体管344的行选择晶体管346选择性地将信号读出到对应列位线348上，用于后续的图像信号处理，例如相关双采样、模/数转换、信号分格。
在实施例中，本文所公开的具有垂直栅极结构的转移晶体管是共享型像素单元的部分，其中浮动扩散区320由多个光电二极管共享。本文所公开的具有垂直栅极结构及防高光溢出机制的转移晶体管可适用于各种额外或替代类型的像素单元中的任一者，例如，四晶体管像素单元、五晶体管像素单元或六晶体管像素单元。
图4A说明根据本公开的教示的图2A的实例横截面图。在各种实例中，类于像素单元200，像素单元400A是布置在图像传感器(例如，图像传感器100)的像素阵列中的多个像素单元中的一者。图4A中所说明的横截面根据坐标系295平行于x-z平面。除非另有指定，否则本文中的物体的高度是指物体沿z轴的范围，且宽度指物体沿着x轴或y轴的范围，且垂直方向是沿z轴。
像素单元400A形成在半导体衬底410(例如，硅、硅锗合金、锗、碳化硅合金、砷化镓铟合金、由III-V族化合物形成的任何其它合金、其它半导体材料或合金、其组合、其衬底、其掺杂衬底、其块状衬底或其晶片)上。半导体衬底410也可为具有生长在其上的外延层的半导体衬底(例如，硅衬底)。半导体衬底410具有前侧表面(或前表面)403及与前侧表面403相对的背侧表面(或背表面)405。在实施例中，前侧表面403可被称为图像传感器的非照射表面，且背侧表面405可被称作为图像传感器的照射表面。半导体衬底410的厚度可在约2.5μm到约7μm的范围内，这取决于所实施的图像传感器像素单元400A的应用。针对长光波长检测应用，例如红外或近红外检测，半导体衬底410的厚度可经配置以在6μm到7μm之间的范围内。
像素单元400A包括包含第一光电二极管412及第二光电二极管414的多个光电二极管、包含第一转移栅极430A及第二转移栅极430B的多个转移栅极、浮动扩散区420、隔离阱区423、深沟槽隔离结构427、电介质层436、安置在层间电介质(未说明)内的多个接触件450，所述层间电介质将像素电路系统的元件(例如，浮动扩散区420、转移栅极430A、430B)连接到一或多个金属化层(未说明)。
光电二极管412通过第一转移栅极430A耦合到浮动扩散区420。光电二极管414通过第二转移栅极430B耦合到浮动扩散区420。第一转移栅极430A及第二转移栅极430B中的每一者包含平面栅极电极432以及包含第一垂直栅极电极434A及第二垂直栅极电极434B的一对垂直栅极电极。平面栅极电极432安置在半导体衬底410的前侧表面403上。第一转移栅极430A的平面栅极电极432可在第一光电二极管412的部分上方安置在半导体衬底410的前侧表面403上。第二转移栅极430B的平面栅极电极432可在第二光电二极管414的部分上方安置在半导体衬底410的前侧表面403上。第一垂直栅极电极434A及第二垂直栅极电极434B中的每一者从相应的平面栅极电极432在相对于前侧表面403的深度方向(例如，根据坐标系295的z方向)上延伸栅极深度DG到半导体衬底410中。栅极深度DG可相对于前侧表面403在大约250纳米到大约400纳米的范围内。第一垂直栅极电极434A及第二垂直栅极电极434B彼此间隔开。第一垂直栅极电极434A及第二垂直栅极电极434B中的每一者可为柱结构。第一垂直栅极电极434A及第二垂直栅极电极434B中的每一者可具有圆形、正方形、椭圆形、矩形或其它多边形的横截面形状。第一垂直栅极电极434A及第二垂直栅极电极434B可被称为垂直转移栅极。
电介质层436由氧化物基材料(例如，SiO2)形成并安置在半导体衬底410的前侧表面403上。电介质层436用作与第一转移栅极430A及第二转移栅极430B的栅极绝缘层。电介质层436安置在平面栅极电极432与前侧表面403之间、第一垂直栅极电极434A与半导体衬底410之间，以及第二垂直栅极电极434B与半导体衬底410之间。
第一光电二极管412及第二光电二极管414中的每一者包含光电二极管区，其具有安置在半导体衬底410中的顶部光电二极管区TPD及底部光电二极管区BPD。顶部光电二极管区TPD可安置成邻近于第一转移栅极430A的第一及第二垂直栅极电极。顶部光电二极管区TPD形成在相对于前侧表面403的顶部光电二极管深度481处，顶部光电二极管深度481小于对应转移栅极(例如，第一转移栅极430A或第二转移栅极430B)的第一垂直栅极电极434A的栅极深度DG或第二垂直栅极电极434B的栅极深度DG。顶部光电二极管区TPD朝向背侧表面405延伸。底部光电二极管区BPD位于相应转移栅极的第一及第二垂直栅极电极之下(例如，在第一转移栅极430A或第二转移栅极430B之下)。底部光电二极管区BPD邻接顶部光电二极管区TPD。底部光电二极管区BPD在底部光电二极管深度483处开始，并从顶部光电二极管区TPD朝向背侧表面405延伸。底部光电二极管深度483大于(或深于)顶部光电二极管区TPD的顶部光电二极管深度481。底部光电二极管深度483进一步大于栅极深度DG。底部光电二极管区BPD可具有超过顶部光电二极管区TPD的宽度415的宽度417(例如，沿根据坐标系295的x方向)。具有不同剂量及/或植入能量的多个离子植入可用于形成相应光电二极管的顶部光电二极管区TPD及底部光电二极管区BPD。顶部光电二极管区TPD及底部光电二极管区BPD具有与隔离阱区423及半导体衬底410相反的导电类型的相同导电类型，例如n型。底部光电二极管区从底部光电二极管深度483开始的延伸深度E2可大于顶部光电二极管区TPD从顶部光电二极管深度481沿根据坐标系295的z方向的延伸深度E1(例如，延伸深度E1是指顶部光电二极管深度481与底部光电二极管深度483之间的距离)。
在所说明的实施例中，光电二极管412、414是钉扎光电二极管，且每一者包含钉扎区460，所述钉扎区460安置在个别光电二极管412、414的对应光电二极管区与半导体衬底410的前侧表面403之间。钉扎区460可安置在个别光电二极管412、414的顶部光电二极管区TPD与半导体衬底410的前侧表面403之间。应了解，在一些实施例中，钉扎区460具有至少大于相关联的光电二极管的顶部光电二极管区TPD的横截面面积的横截面面积(例如，x-y平面中的面积)(即，与光电二极管412相关联的钉扎区460具有大于x-y平面中的光电二极管412的顶部光电二极管区TPD的横截面面积的横截面面积)。钉扎区460可具有与隔离阱区423的导电类型相同但与相关联的光电二极管的光电二极管区(例如，顶部光电二极管区TPD及底部光电二极管区BPD)的导电类型相反的导电类型。钉扎区460可接地，例如耦合到电接地。
类似于隔离阱区223的隔离阱区423包含安置在半导体衬底410中的内隔离阱区(或第一隔离阱区)423A及外隔离阱区(或第二隔离阱区)423B。内隔离阱区423A安置或布置在像素单元400A内的邻近光电二极管412、414之间。例如，内隔离阱区423A位于光电二极管412的光电二极管区与光电二极管414的光电二极管区之间，从而在它们之间提供电隔离。外隔离阱区423B安置或布置在像素单元400A的光电二极管412、414与邻近像素单元400A的光电二极管之间。外隔离阱区423B可环绕光电二极管412及414中的每一者，将与光电二极管412、414中的每一者相关联的光电二极管区与和邻近像素单元中邻近于其的光电二极管相关联的光电二极管区电隔离。外隔离阱区423B可进一步将光电二极管412、414中的每一者与和像素单元400A或邻近像素单元相关联的像素晶体管电隔离。在实施例中，类似于图2A中所说明的内隔离阱区223A及外隔离阱区223B，内隔离阱区423A及外隔离阱区423B可互连而形成环绕光电二极管412、414中的每一者的隔离栅格。
内隔离阱区423A及外隔离阱区423B中的每一者可沿根据坐标系295的z方向从前侧表面403朝向背侧表面405延伸。在实施例中，内隔离阱区423A及外隔离阱区423B中的每一者可通过在相同或不同剂量下的使用不同的植入能量的多次离子植入工艺来形成。内隔离阱区423A及外隔离阱区423B可接地，例如连接到接地电压。在实施例中，钉扎区460可电连接到隔离阱区423的内隔离阱区423A及/或外隔离阱区423B。
如图4A中所说明的，在内隔离阱区423A与光电二极管412、414的对应底部光电二极管区BPD之间存在衬底区。应了解，在一些实施例中，内隔离阱区423A邻接光电二极管412的底部光电二极管区BPD及光电二极管414的底部光电二极管区BPD。类似地，外隔离阱区423B邻接光电二极管412、414的对应顶部光电二极管区及底部光电二极管区BPD。
像素单元400A可包含在半导体衬底410中安置成靠近前侧表面403的第一掩埋式沟道掺杂区440A及第二掩埋式沟道掺杂区440B。第一掩埋式沟道掺杂区440A及第二掩埋式沟道掺杂区440B可为掩埋式沟道植入区240的部分。第一掩埋式沟道掺杂区440A及第二掩埋式沟道掺杂区440B中的每一者具有相对于前侧表面403的掩埋式沟道结深度486，其小于第一垂直栅极电极434A的栅极深度DG或第二垂直栅极电极434B的栅极深度DG。掩埋式沟道结深度486小于或等于相应光电二极管412或414的对应顶部光电二极管深度481。
掩埋式沟道掺杂区440A安置成靠近光电二极管412的顶部光电二极管区TPD。掩埋式沟道掺杂区440A安置在转移栅极430A的第一垂直栅极电极434A与第二垂直栅极电极434B之间，以促进光电二极管412与浮动扩散区420之间的耦合。掩埋式沟道掺杂区440A可以此方式植入使得其在转移栅极430A的第一垂直栅极电极434A与第二垂直栅极电极434B之间形成掩埋式沟道区，且所形成的掩埋式沟道区从浮动扩散区420朝向光电二极管412的对应顶部光电二极管区TPD延伸通过转移栅极430A的第一垂直栅极电极434A与第二垂直栅极电极434B之间的间隔件(或衬底区)，从而在光电二极管412与浮动扩散区420之间实现第一防高光溢出路径470A。掩埋式沟道掺杂区440B安置成靠近光电二极管414的顶部光电二极管区TPD。掩埋式沟道掺杂区440B安置在转移栅极430B的第一垂直栅极电极434A与第二垂直栅极电极434B之间，以促进光电二极管414与浮动扩散区420之间的耦合。掩埋式沟道掺杂区440B可以此方式植入，使得其在转移栅极430B的第一垂直栅极电极434A与第二垂直栅极电极434B之间形成掩埋式沟道区，且所形成的掩埋式沟道区从浮动扩散区420朝向光电二极管414的对应顶部光电二极管区TPD延伸通过转移栅极430B的第一垂直栅极电极434A与第二垂直栅极电极434B之间的间隔件(或衬底区)，从而在光电二极管414与浮动扩散区420之间实现第一防高光溢出路径470B(图4B)。
第一掩埋式沟道掺杂区440A及第二掩埋式沟道掺杂区440B中的每一者具有与对应光电二极管412、414的光电二极管区(例如，顶部光电二极管区TPD及底部光电二极管区BPD)相同的导电类型。通过以1E12 ions/cm3量级的剂量植入具有与光电二极管412、414的光电二极管区相同的导电类型的掺杂剂(例如，砷或磷)来形成第一掩埋式沟道掺杂区440A及第二掩埋式沟道掺杂区440B中的每一者。第一掩埋式沟道掺杂区440A及第二掩埋式沟道掺杂区440B可各自具有在1E18 ions/cm3到1E20 ions/cm3之间的范围内的浓度。应了解，在一些实施例中，第一掩埋式沟道掺杂区440A的浓度与第二掩埋式沟道掺杂区440B的浓度可为不同的，例如，基于可接受的高光溢出水平及暗电流噪声水平来个别地进行调整。
浮动扩散区420可由两个或更多个掺杂区形成，每一者相对于前侧表面403具有不同的结深度。具有最深结深度的掺杂区大于与转移栅极430A(或转移栅极430B)相关联的第一垂直栅极电极434A的栅极深度DG或第二垂直栅极电极434B的栅极深度DG，使得具有浮动扩散区420的最深结深度的掺杂区接近对应光电二极管412、414的光电二极管区(例如，底部光电二极管区BPD)。
在由图4A所说明的实施例中，浮动扩散区420包含第一掺杂区422、第二掺杂区424及第三掺杂区426。第一掺杂区422、第二掺杂区424及第三掺杂区426安置在半导体衬底410中。
第一掺杂区422具有相对于前侧表面403的第一结深度485及沿x方向的第一结宽度JW1。第一掺杂区422从前侧表面403延伸到第一结深度485。相对于前侧表面403，第一结深度485大于第一垂直栅极电极434A的栅极深度DG或第二垂直栅极电极434B的栅极深度DG。第一结深度485可在大约400纳米到大约500纳米的范围内，且可基于底部光电二极管深度483进行配置。
第一掺杂区422可朝向光电二极管412、414的光电二极管区(例如，底部光电二极管区BPD)延伸。第一掺杂区422可延伸并邻近于光电二极管412、414的底部光电二极管区BPD。第一掺杂区422可延伸并邻接(或直接接触)内隔离阱区423A。重申，第一掺杂区422位于前侧表面403与内隔离阱区423A之间，使得第一掺杂区420不与每一个别的光电二极管412、414直接接触，例如，不与每一光电二极管412、412的底部光电二极管区BPD直接接触。
在实施例中，浮动扩散区420的第一掺杂区422的一部分可在z方向上布置在每一光电二极管412、414的底部光电二极管区BPD的一部分上方，如由框OL所说明的。重申，第一掺杂区422的一部分位于每一光电二极管412、414的底部光电二极管区BPD与前侧表面403之间。使第一掺杂区422的部分沿z方向形成在每一光电二极管412、414的底部光电二极管区BPD的部分上方，同时与每一光电二极管412、414的底部光电二极管区BPD隔开有助于每一光电二极管412、414的底部光电二极管区BPD与浮动扩散区420的第一掺杂区422之间的电耦合，并在光电二极管412、414中的每一者与浮动扩散区420之间形成第二防高光溢出路径，使得在相应转移栅极430A及430B关断(例如，以负偏置电压信号)时的积分期间过量的光生的电荷可溢出到浮动扩散区420。例如，过量的光生的电荷可从光电二极管412的底部光电二极管区BPD通过第二防高光溢出路径472A溢出到第一掺杂区422，并存储在浮动扩散区420中(例如，存储在与第一掺杂区422、第二掺杂区424及第三掺杂区426相关联的耗尽区中)。类似地，过量的光生的电荷可从光电二极管414的底部光电二极管区BPD通过第二防高光溢出路径472B溢出到第一掺杂区422，并存储在浮动扩散区420中(例如，存储在与第一掺杂区422、第二掺杂区424及第三掺杂区426相关联的耗尽区中)。
在实施例中，在第一掺杂区422与每一光电二极管412、414的光电二极管区的底部光电二极管区BPD之间存在分离距离，且所述分离距离小于第一掺杂区422与每一光电二极管412、414的光电二极管区的顶部光电二极管区TPD之间的距离。分离距离的范围可从大约100纳米到大约300纳米。分离距离布置在第一掺杂区422与每一光电二极管412、414的底部光电二极管区BPD之间，以控制第二防高光溢出路径472A、472B的泄漏水平及光电二极管412、414中的每一者的全阱容量。应了解，如果分离距离经配置为太小，例如，小于100纳米，那么第二防高光溢出路径472A、472B中的每一者的泄漏水平将变得太高，且可能对光电二极管412、414中的每一者的低全阱容量产生不利影响。
第一掩埋式沟道掺杂区440A及第二掩埋式沟道掺杂区440B安置成靠近前侧表面403。经观察，第一掩埋式沟道掺杂区440A及第二掩埋式沟道掺杂区440B中的每一者的浓度越高，高光溢出水平越低，但在每一相应光电二极管412或414中感应出的暗电流越高。需要调谐第一掩埋式沟道掺杂区440A及第二掩埋式沟道掺杂区440B的浓度，以在可接受的暗电流噪声水平下为对应光电二极管412、414提供防高光溢出路径。
与第一防高光溢出路径470A、470B相比，由第一掺杂区422感应出的第二防高光溢出路径472A、472B位于远离前侧表面403(即，远离氧化硅表面，其含有可能导致影响光电二极管灵敏度的非所要的暗电流噪声的表面缺陷)的更深的位置，从而提供用于高光溢出控制的电荷泄漏路径，而与第一防高光溢出路径470A、470B相比不具有对暗电流噪声的负面影响。因此，在光电二极管412、414与浮动扩散区420之间存在第二抗高光溢出路径472A、472B允许第一掩埋式沟道掺杂区440A及第二掩埋式沟道掺杂区440B中的每一者经配置具有较低的浓度(例如，导致可接受的暗电流噪声水平的浓度)而不降低高光溢出性能。
第二掺杂区424具有相对于前侧表面403的第二结深度487及沿x方向的第二结宽度JW2。第二掺杂区424从前侧表面403延伸到第二结深度487。相对于前侧表面403的第二结深度487小于第一结深度485。相对于前侧表面403的第二结深度487进一步小于第一垂直栅极电极434A的栅极深度DG或第二垂直栅极电极434B的栅极深度DG。例如沿x方向的第二掺杂区424的第二结宽度JW2小于第一掺杂区422的第一结宽度JW1。
第二掺杂区424安置在第一掺杂区422内。第二掺杂区424可被第一掺杂区422环绕。
第二掺杂区424可嵌入在第一掺杂区422中。
第三掺杂区426具有相对于前侧表面403的第三结深度489及沿x方向的第三结宽度JW3。第三掺杂区426从前侧表面403延伸到第三结深度489。相对于前侧表面403的第三结深度489小于第一结深度485。相对于前侧表面403的第三结深度489也小于第二结深度487。第三掺杂区426安置在第一掺杂区422内。第三掺杂区426可被第二掺杂区424环绕。第三掺杂区426嵌入在第二掺杂区424中。第三掺杂区426的第三结宽度JW3小于第二掺杂区424的第二结宽度JW2。第三掺杂区426可经配置以为接触件450提供欧姆接触表面426T，以接触浮动扩散区420并在浮动扩散区420与其它像素元件(例如源极跟随器晶体管492的栅极SF)之间形成电连接。
在实施例中，第三掺杂区426可具有比第一掺杂区422或第二掺杂区424更高的浓度。第一掺杂区422可通过以大约1E12 ions/cm3量级的剂量植入具有与光电二极管412、414的光电二极管区相同导电类型的掺杂剂(例如，砷或磷)来形成。第一掺杂区422可具有约1E18 ions/cm3量级的浓度。第二掺杂区424可具有比第一掺杂区422更高且在约1E19ions/cm3的量级的浓度。第二掺杂区424可通过以大约1E13 ions/cm3到约1E14ions/cm3之间的剂量植入具有与光电二极管412、414的光电二极管区相同的导电类型的掺杂剂来形成。第三掺杂区426可通过以约1E15 ions/cm3量级的最高剂量以单离子或多离子实施方案植入具有与光电二极管412、414的光电二极管区相同的导电类型的掺杂剂来形成。第三掺杂区426可具有在从大约1E20 ions/cm3到1E21 ions/cm3的范围内的浓度。第一掺杂区422及第二掺杂区424的浓度分布经配置以允许在电荷转移期间转移图像信号电荷或在积分期间溢出过量电荷以被存储在靠近前侧表面403的与耗尽区相关联的浮动扩散区420中，以用于后续的读出操作。
应了解，类似于第三掺杂区426，第一掺杂区422及第二掺杂区424中的每一者可在单个或多个离子植入工艺中以单次或多次植入能量以一或多个剂量形成，以实现目标浓度。例如，作为浮动扩散区420中的具有最深结深度的掺杂区的第一掺杂区422可通过执行各种植入能量的一或多个植入工艺(例如，每一者的范围从大约15KeV到大约600KeV)来安置，使得第一掺杂区420延伸到第一结深度485。应了解，可优化植入工艺的数量及个别植入工艺条件(例如，植入能量及剂量)，以形成具有优化像素单元400A的高光溢出性能(例如，控制每一光电二极管412、414的底部光电二极管区BPD与浮动扩散区420之间的泄漏条件)的目标最深结深度及特定浓度的浮动扩散区420的第一掺杂区422。
在操作中，当在积分周期期间关断转移栅极430A、430B(例如，负偏置)时，来自光电二极管412、414中的每一者的过量的光生电荷可通过其相应的第一防高光溢出路径470A、470B及/或第二防高光溢出路径472A、472B溢出到浮动扩散区420，而不是溢出到邻近的光电二极管。例如，在积分周期期间，过量的光生电荷可通过第一防高光溢出路径470A从光电二极管412的顶部光电二极管区TPD溢出到浮动扩散区420，及/或通过第二防高光溢出路径472A从光电二极管412的底部光电二极管区BPD溢出到浮动扩散区420。类似地，过量的光生电荷可通过第一防高光溢出路径470B从光电二极管414的顶部光电二极管区TPD溢出到浮动扩散区420，及/或通过第二防高光溢出路径472B从光电二极管414的底部光电二极管区BPD溢出到浮动扩散区420。因而，可有效地减少邻近光电二极管之间的高光溢出的发生。
多个接触件450可包含经安置以将第一转移栅极430A及第二转移栅极430B分别电连接到控制电路(例如，图1的控制电路130)以通过一或多个金属化层接收转移控制信号(即，转移信号或截止信号)的接触件，及通过一或多个金属互连件将浮动扩散区420电连接到源极跟随器晶体管492(图4C)的栅极SF的接触件。
在实施例中，内隔离阱区423A及外隔离阱区423B中的每一者具有与光电二极管412、414的光电二极管区及浮动扩散区420相反的导电类型。
深沟槽隔离结构427在半导体衬底410内安置成靠近背侧表面405。深沟槽隔离结构427从背侧表面405朝向前侧表面403延伸到半导体衬底410到达某个深度，其中深沟槽隔离结构427在半导体衬底410中延伸的深度可小于或等于半导体衬底410的厚度。深沟槽隔离结构427可从背侧表面405延伸到内隔离阱区423A及外离阱区423B中的每一者中，使得深沟槽隔离层427被内隔离阱区423A或外隔离阱区423B环绕。
深沟槽隔离结构427安置在同一像素单元内的邻近光电二极管的光电二极管区之间(例如，在像素单元400A中的邻近光电二极管的光电二极管区之间)或在邻近像素单元内的邻近光电二极管的光电二极管区之间(例如，在光电二极管412、414的光电二极管区与位于邻近像素单元中的对应光电二极管区之间)，从而提供任何邻近光电二极管之间的电及/或光学隔离。
如同深沟槽隔离结构227，深沟槽隔离结构427可为氧化物填充隔离结构或金属填充隔离结构，或氧化物填充隔离结构与金属填充隔离结构的组合。深沟槽隔离结构427可以栅格形式布置以隔离邻近光电二极管的光电二极管区。深沟槽隔离结构427环绕光电二极管412、414中的每一者，从而提供像素单元400A内的光电二极管内隔离及邻近像素单元之间的光电二极管间隔离。
图4B是根据本发明的教示的带有具有用于高光溢出控制的多个掺杂区的浮动扩散的像素单元400B的另一实例的横截面图。注意，图4B的像素单元400B可为图2A的另一横截面图，且下面引用的类似命名及编号的元件如上文所描述地耦合并起作用。实际上，应了解，图4B的像素单元400B与图4A中所描绘的像素单元400的横截面图共享许多相似之处。因而，应了解，为了简洁及避免混淆本发明的教示，本文将详细描述像素单元400A与像素单元400B之间的差异。
图4B的像素单元400B与图4A的像素单元400之间的差异中的一者在于，图4B的像素单元400B的浮动扩散区可仅包含具有不同结深度的两个掺杂区。如所说明的，浮动扩散区420'包含第一掺杂区422及第二掺杂区424。第一掺杂区422具有相对于前侧表面403的第一结深度485，其大于与第一掩埋式沟道掺杂区440A或第二掩埋式沟道掺杂物区440B相关联的掩埋式沟道结深度486。第一结深度485还大于与转移栅极430A或转移栅极430B相关联的第一垂直栅极电极434A或第二垂直栅极电极434B的栅极深度DG。第二掺杂区424具有相对于前侧表面403的第二结深度487，其小于与转移栅极430A或转移栅极430B相关联的第一垂直栅极电极434A或第二垂直栅极电极434B的栅极深度DG。第二结深度487小于第一结深度485。第二结深度487可进一步小于与第一掩埋式沟道掺杂区440A或第二掩埋式沟道掺杂物区440B相关联的掩埋式沟道结深度486。第一掩埋式沟道掺杂区440A及第二掩埋式沟道掺杂区440B中的每一者安置成靠近对应光电二极管412、414的顶部光电二极管区TPD，使得能够形成第一防高光溢出路径470A、470B，以使过量的光生电荷从每一个别的光电二极管412、414的顶部光电二极管区TPD溢出到浮动扩散区420'。第二掺杂区424安置成靠近光电二极管412、414中的每一者的底部光电二极管区BPD，使得能够形成第二防高光溢出路径472A、472B，以使过量的光生电荷从每一个别的光电二极管412、414的底部光电二极管区BPB溢出到浮动扩散区420'。对应接触件450接触第一掺杂区422。在所说明的实施例中，第二掺杂区424可具有大于第一掺杂区422的浓度。
像素单元400B可进一步包含多个浅沟槽隔离结构425。浅沟槽隔离结构425中的每一者可安置成靠近环绕像素单元400B的前侧表面403。浅沟槽隔离结构425中的每一者可为氧化物填充(例如，氧化硅填充)沟槽隔离结构。浅沟槽隔离结构425中的每一者可延伸到隔离阱区423中。例如，每一者从前侧表面403延伸到半导体衬底410中，进入隔离阱区423的外隔离阱区423B。在一些实施例中，垂直对准的一对浅沟槽隔离结构425及深沟槽隔离结构427安置在隔离阱区423内，以形成像素单元400B的隔离结构。
应了解，在一些实施例中，可省略第一掩埋式沟道掺杂区440A及第二掩埋式沟道掺杂区440B，以减少制造复杂性及调谐第一掩埋式沟道掺杂区440A及第二掩埋式沟道掺杂区440B的浓度以平衡暗电流问题与高光溢出的努力。使用所说明的浮动扩散区结构分别在浮动扩散区420'与光电二极管412、414之间提供第二高光溢出路径472A、472B，即使在没有第一掩埋式沟道掺杂区440A及第二掩埋式沟道掺杂区440B的情况下，也可实现图像传感器的所需或目标高光溢出性能，同时最小化或防止与掩埋式沟道掺杂区440A、440B相关联的暗电流引起的白像素问题。
图4C是根据本发明的教示的带有具有用于高光溢出控制的多个掺杂区的浮动扩散的像素单元400C的另一实例的横截面图。注意，图4C的像素单元400C可为图2A的另一横截面图，且下面引用的类似命名及编号的元件如上文所描述地耦合并起作用。实际上，应了解，图4C的像素单元400C与图4A中所描绘的像素单元400A的横截面图共享许多相似之处。图4C的像素单元400C与图4A的像素单元400A之间的一个区别之处在于像素单元400C省略第一掩埋式沟道掺杂区440A及第二掩埋式沟道掺杂区440B，且仅包含从浮动扩散区420的第一掺杂区422与光电二极管412、414中的每一者之间的电耦合形成的第二防高光溢出路径472A、472B，从而允许过量的光生电荷从相应的光电二极管412、414溢出到浮动扩散区420中。
图4D是根据本发明的教示的带有具有用于高光溢出控制的多个掺杂区的浮动扩散的像素单元400D的另一实例的横截面图。应注意，图4D的像素单元400D可为图2A的另一横截面图，例如沿剖面线W-W'，且下面引用的类似命名及编号的元件如上文所描述地耦合并起作用。
像素单元400D包含多个浅沟槽隔离结构425，其在半导体衬底410中安置在光电二极管与和对应像素单元400D或邻近像素单元相关联的像素晶体管之间，且在浮动扩散区420与像素晶体管之间。多个浅沟槽隔离结构425中的每一者可具有相对于半导体衬底410的前侧表面403的隔离深度DSTI。隔离深度DSTI的范围可从大约200纳米到大约300纳米。在所说明的实施例中，像素晶体管包含与像素单元400D相关联的源极跟随器晶体管492及行选择晶体管494。
浮动扩散区420可通过对应接触件450及一或多个金属化层(例如，第一金属化层中的金属互连件452)耦合到源极跟随器晶体管492的栅极SF。源极/漏极493SD在源极跟随器晶体管492与行选择晶体管494之间共享，其中源极/漏极493SD可用作源极跟随器晶体管492的源极及行选择晶体494的漏极。源极/漏极495SD可用作行选择晶体管494的源极，并通过对应接触件450及一或多个金属化层耦合到列位线(例如，读出列位线120)。
第一掺杂区422可具有大于源极/漏极493SD或495SD的源极-漏极结深度490的第一结深度485。虽然未说明，但源极跟随器晶体管492可包含具有小于第一结深度485的结深度(例如，相应的源极-漏极结深度)的漏极。第一结深度485进一步大于每一个别的浅沟槽隔离结构425的隔离深度DSTI。第二掺杂区424可具有与源极/漏极493SD或495SD的源极-漏极结深度490相同，且小于每一个别的浅沟槽隔离结构425的隔离深度DSTI的第二结深度487。源极/漏极493SD及495SD中的每一者的浓度可在大约1E20ions/cm3的量级上。源极/漏极493SD或495SD中每一者的浓度可大于第一掺杂区422的浓度。
图5是根据本发明的教示的具有浮动扩散区结构的像素单元500的另一实例的横截面图。类似于像素单元200、400A到C的像素单元500可为布置在图像传感器(例如，图像传感器100)的像素阵列中的多个像素单元中的一者。应了解，图5的实例像素单元500可为添加金属化层、滤色器阵列及微透镜阵列的像素单元400A的实例，且下面引用的类似命名及编号的元件如上文所描述地耦合并起作用。
光电二极管412、414安置成靠近半导体衬底410的前侧表面(或前表面)403，以响应于通过半导体层410的背侧表面(或背表面)405引导到个别光电二极管412、414的入射光515而产生图像电荷。
图5中所展示的像素单元500包含层间电介质层550及一或多个金属化层560。层间电介质层550靠近半导体衬底410的前侧表面403安置(例如，使得电介质层436安置在层间电介质层550与半导体衬底410之间)。层间电介质层550至少部分地囊封接触件450、栅极电极(例如，图4A中所说明的转移栅极430A、430B)。尽管未说明，但应了解，层间介电层550还可至少部分地囊封源极跟随器晶体管492的栅极SF、行选择晶体管494的栅极RS或复位晶体管的栅极RST。一或多个金属化层560可嵌入在多层金属间电介质层562中并安置在层间电介质层550上。多个接触件450可将对应像素元件(例如，浮动扩散区420、转移栅极430A、430B、与像素晶体管相关联的栅极或源极/漏极等)电连接到一或多个金属化层560(例如，一或多个金属化层560的第一金属化层)，以用于信号路由及支持像素操作的必要连接。
像素单元500进一步包含形成在半导体衬底410的背侧表面405上方的多层电介质堆叠510。多层电介质堆叠510可包含缓冲层(例如，氧化物层)及形成在缓冲层上方的抗反射层。抗反射层可包含一或多层介电材料，例如氮化硅、氧化铝、氧化铪、氧化钽或其它合适的材料或其组合。任选地，钝化层(未说明)可安置在多层电介质堆叠510与半导体衬底410的背侧表面403之间，以用于表面钝化以减少暗电流及白像素。钝化层可由高κ材料形成，例如氧化铝、氧化铪、氧化钽。
在多层电介质堆叠510上方形成包含多个滤色器的滤色器阵列层520。在一个实例中，多个滤色器可具有基于拜耳(Bayer)图案的布置。在一个实例中，多个滤色器可包含红色滤色器、蓝色滤色器与绿色滤色器的组合。在另一实例中，多个滤色器可包含红色滤色器、蓝色滤色器与透明滤色器的组合。在又一实例中，多个滤色器可包含红色滤色器、蓝色滤色器、绿色滤色器与红外滤色器的组合。在所描绘的实例中，在滤色器阵列层520的每一个别的滤色器之间形成金属栅格525。金属栅格525可与深沟槽隔离结构427垂直对准，并定义与光电二极管412、414的光感测区对准的多个孔径。包含多个微透镜530的微透镜阵列形成在滤色器层520上方。在所说明的实施例中，每一多个微透镜530与相应的光电二极管412、414对准。应了解，在一些实施例中，微透镜530可经布置以在像素单元中的多个光电二极管上方形成以用于特殊成像应用，例如相位检测。例如，单个微透镜530可经安置而覆盖像素单元500的整个光感测区，以将入射光引导到光电二极管412、414。
在操作中，入射光515被引导通过相应的微透镜530、滤色器、多层电介质堆叠510、背侧表面405通过半导体层410到每一个别的光电二极管412、414。光电二极管412、414中的每一者中的过量的光生电荷可通过相应的防高光溢出路径472A、472B溢出到浮动扩散区420，进入浮动扩散区的第一掺杂区422并存储在浮动扩散区420中(例如，存储在与第一掺杂区422、第二掺杂区424及第三掺杂区426相关联的耗尽区中)，减少或甚至防止高光溢出的发生，从而改进图像传感器的整体成像质量。
本发明的所说明实例的以上描述(包含在摘要中描述的内容)并不旨在详尽或将本发明限于所公开的精确形式。如相关领域的技术人员将认识到的，虽然出于说明的目的在本文中描述了本发明的具体实例，但各种修改在本发明的范围内是可能的。
鉴于上文详细描述，可对本发明进行这些修改。所附权利要求中使用的术语不应被解释为将本发明限于说明书中所公开的具体实例。而是，本发明的范围将完全由所附权利要求来确定，所述权利要求将根据权利要求解释的既定理论来解释。

Claims (20)

1.一种像素单元，其安置在具有前表面及背侧表面的半导体衬底上，所述像素单元包括：
光电二极管，其安置在所述半导体衬底中；
第一掺杂区，其安置在所述半导体衬底中，所述第一掺杂区从所述前表面延伸到第一结深度；以及
转移栅极，其将所述光电二极管选择性地耦合到所述第一掺杂区，所述转移栅极经配置以将图像电荷从所述光电二极管转移到所述第一掺杂区，所述转移栅极具有在所述半导体衬底的所述前表面上的平面栅极电极及至少一个垂直栅极电极，所述至少一个垂直栅极电极从所述平面栅极电极延伸到所述半导体衬底中到达栅极深度；
其中所述第一结深度大于所述栅极深度。
2.根据权利要求1所述的像素单元，其进一步包括：
第二掺杂区，其从所述前表面延伸到相对于所述前表面的小于所述第一结深度的第二结深度；
其中所述第二掺杂区安置在所述第一掺杂区内。
3.根据权利要求2所述的像素单元，其中所述第二掺杂区具有与所述第一掺杂区相同的导电类型，且其中所述第一掺杂区的第一浓度小于所述第二掺杂区的第二浓度。
4.根据权利要求2所述的像素单元，其中所述第二掺杂区的所述第二结深度小于相对于所述前表面的所述至少一个垂直栅极电极的所述栅极深度。
5.根据权利要求2所述的像素单元，其中所述第一掺杂区及所述第二掺杂区形成用于存储来自所述光电二极管的经转移的图像电荷及溢出电荷的浮动扩散区。
6.根据权利要求5所述的像素单元，其中所述浮动扩散区进一步包含安置在所述第二掺杂区中的第三掺杂区，所述第三掺杂区从所述前表面延伸到第三结深度，其中所述第三结深度小于所述第二结深度。
7.根据权利要求6所述的像素单元，其中所述第三掺杂区具有大于所述第一掺杂区的第一浓度及所述第二掺杂区的第二浓度中的至少一者的第三浓度。
8.根据权利要求2所述的像素单元，其中所述第一掺杂区在平行于所述前表面的方向上具有第一结宽度，且所述第二掺杂区在平行于所述前表面的所述方向上具有第二结宽度，其中所述第一结宽度大于所述第二掺杂区的所述第二结宽度。
9.根据权利要求1所述的像素单元，其中所述光电二极管包括所述半导体衬底中的所述第二导电类型的光电二极管区，所述光电二极管区包含(i)底部光电二极管区，其在大于相对于所述前表面的所述至少一个垂直栅极电极的所述栅极深度的底部光电二极管深度处及(ii)顶部光电二极管区，其邻近于所述至少一个垂直栅极电极，在小于所述栅极深度的顶部光电二极管深度开始，朝向所述底部光电二极管区延伸并邻接所述底部光电二极管区，其中所述第一掺杂区相对于所述前表面的所述第一结深度大于所述顶部光电二极管深度且小于所述底部光电二极管深度。
10.根据权利要求9所述的像素单元，其中所述底部光电二极管区具有大于所述顶部光电二极管区的横截面宽度的横截面宽度。
11.根据权利要求10所述的像素单元，其中所述第一掺杂区的一部分位于所述前表面与所述光电二极管的所述底部光电二极管区之间，从而使得过量的光电子能够从所述光电二极管的所述底部光电二极管区离开而去到所述第一掺杂区。
12.一种第一导电类型的半导体衬底上的像素单元，所述半导体衬底具有前表面及背侧表面，所述像素单元包括：
与所述第一导电类型相反的第二导电类型的第一光电二极管，其安置在所述半导体衬底中；
邻近于所述第一光电二极管的所述第二导电类型的第二光电二极管；
浮动扩散区，其安置在所述第一光电二极管与所述第二光电二极管之间，所述浮动扩散区包括所述第二导电类型的第一掺杂区，其中所述第一掺杂区从所述前表面延伸到第一结深度；
第一转移栅极，其具有第一对垂直栅极电极，所述第一对垂直栅极电极中的每一个别垂直栅极电极延伸到所述半导体衬底中到达第一栅极深度，所述第一转移栅极选择性地将所述第一光电二极管耦合到所述浮动扩散区；以及
第二转移栅极，其具有第二对垂直栅极电极，所述第二对垂直栅极电极中的每一个别垂直栅极电极延伸到所述半导体衬底中到达第二栅极深度，所述第二转移栅极选择性地将所述第二光电二极管耦合到所述浮动扩散区；
其中所述第一栅极深度及所述第二栅极深度中的每一者小于所述第一结深度。
13.根据权利要求12所述的像素单元，其进一步包括安置在浮动扩散区的所述第一掺杂区与所述半导体衬底的所述背侧表面之间的所述第一导电类型的阱区。
14.根据权利要求13所述的像素单元，其中所述阱区邻接所述第一掺杂区，且从所述第一掺杂区朝向所述半导体衬底的所述背侧表面延伸。
15.根据权利要求12所述的像素单元，其中所述浮动扩散区进一步包括：
所述第二导电类型的第二掺杂区，其从所述前表面延伸到第二结深度，所述第二结深度小于所述第一结深度、所述第一栅极深度及所述第二栅极深度；
其中所述第二掺杂区安置在所述第一掺杂区中。
16.根据权利要求12所述的像素单元，其进一步包括：
源极跟随器晶体管，其具有耦合到所述浮动扩散区的栅极、源极及漏极，所述源极及所述漏极中的每一者具有小于所述第一掺杂区的所述第一结深度的源极-漏极结深度。
17.根据权利要求12所述的像素单元，其进一步包括安置在所述源极跟随器晶体管与所述浮动扩散区之间的浅沟槽隔离结构，所述浅沟槽隔离结构具有小于所述第一掺杂区的所述第一结深度的隔离沟槽深度。
18.一种图像传感器，其包含形成在第一导电类型的半导体衬底上的多个像素单元，所述半导体衬底具有前表面及背侧表面，每一像素单元包括：
与所述第一导电类型相反的第二导电类型的多个光电二极管，其安置在所述半导体衬底中；
所述半导体衬底的所述前表面上的多个转移栅极，所述多个转移栅选择性地将所述多个光电二极管耦合到浮动扩散区，所述转移栅极中的每一者具有平面栅极电极及一对垂直栅极电极，所述一对垂直栅极电极中的每一者从所述平面栅极电极延伸到所述半导体衬底中到达栅极深度；以及
所述第二导电类型的浮动扩散区，其安置在所述半导体衬底中，其包括：
第一掺杂区，其具有相对于所述前表面的大于所述栅极深度的第一结深度；以及
第二掺杂区，其具有第二结深度，所述第二掺杂区安置在所述第一掺杂区中，所述第二结深度小于所述栅极深度。
19.根据权利要求18所述的图像传感器，其中光电二极管中的每一者包括：
安置在所述半导体衬底中的所述第二导电类型的光电二极管区，所述光电二极管区包含(i)底部光电二极管区，其在大于所述栅极深度的底部光电二极管深度处，及
(ii)顶部光电二极管区，其从小于所述栅极深度的顶部光电二极管深度开始，朝向所述底部光电二极管区延伸并邻接所述底部光电二极管区，
其中所述顶部光电二极管深度小于所述浮动扩散区的所述第一结深度，且所述底部光电二极管深度大于所述浮动扩散区的所述第一结深度；
其中所述第一掺杂区与所述光电二极管区的所述底部光电二极管区之间的距离小于所述第一掺杂区与所述光电二极管区的所述顶部光电二极管区之间的距离。
20.根据权利要求18所述的图像传感器，其中每一像素单元进一步包括所述第一导电类型的阱区，所述阱区安置(i)在邻近的光电二极管之间，及(ii)在所述第一掺杂区与所述背侧表面之间。
CN202211641922.1A 2022-03-22 2022-12-20 具有防高光溢出结构的像素单元及图像传感器 Pending CN116799017A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/701,632 US20230307484A1 (en) 2022-03-22 2022-03-22 Pixel Cell Having Anti-Blooming Structure and Image Sensor
US17/701,632 2022-03-22

Publications (1)

Publication Number Publication Date
CN116799017A true CN116799017A (zh) 2023-09-22

Family

ID=88038689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211641922.1A Pending CN116799017A (zh) 2022-03-22 2022-12-20 具有防高光溢出结构的像素单元及图像传感器

Country Status (3)

Country Link
US (1) US20230307484A1 (zh)
CN (1) CN116799017A (zh)
TW (1) TW202339236A (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630704B1 (ko) * 2004-10-20 2006-10-02 삼성전자주식회사 비평면 구조의 트랜지스터를 구비한 ｃｍｏｓ 이미지 센서및 그 제조 방법
US8658956B2 (en) * 2009-10-20 2014-02-25 Omnivision Technologies, Inc. Trench transfer gate for increased pixel fill factor
US8487350B2 (en) * 2010-08-20 2013-07-16 Omnivision Technologies, Inc. Entrenched transfer gate
JP2012199489A (ja) * 2011-03-23 2012-10-18 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び電子機器
WO2015153806A1 (en) * 2014-04-01 2015-10-08 Dartmouth College Cmos image sensor with pump gate and extremely high conversion gain
KR102366416B1 (ko) * 2014-08-11 2022-02-23 삼성전자주식회사 Cmos 이미지 센서
US9729810B2 (en) * 2015-03-23 2017-08-08 Tower Semiconductor Ltd. Image sensor pixel with memory node having buried channel and diode portions
US10741539B2 (en) * 2017-08-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Standard cells and variations thereof within a standard cell library
KR102442444B1 (ko) * 2017-10-27 2022-09-14 에스케이하이닉스 주식회사 N-형 포토다이오드 및 p-형 포토다이오드를 가진 이미지 센서
KR102629334B1 (ko) * 2018-10-11 2024-01-26 에스케이하이닉스 주식회사 중앙에 배치된 p-형 웰-탭 영역을 갖는 활성 영역들을 포함하는 이미지 센서
US11121169B2 (en) * 2019-06-25 2021-09-14 Omnivision Technologies, Inc. Metal vertical transfer gate with high-k dielectric passivation lining

Also Published As

Publication number Publication date
TW202339236A (zh) 2023-10-01
US20230307484A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
US8916917B2 (en) Solid-state imaging device
US10103190B2 (en) Imaging sensor having floating region of imaging device on one substrate electrically coupled to another floating region formed on a second substrate
US8357984B2 (en) Image sensor with low electrical cross-talk
EP2590220B1 (en) Method, apparatus and system for providing improved full well capacity in an image sensor pixel
US7915652B2 (en) Integrated infrared and color CMOS imager sensor
US9070611B2 (en) Image sensor with controllable vertically integrated photodetectors
JP5679653B2 (ja) 光電変換装置およびそれを用いた撮像システム
US7928478B2 (en) Image sensor with improved color crosstalk
US20060255372A1 (en) Color pixels with anti-blooming isolation and method of formation
US8339494B1 (en) Image sensor with controllable vertically integrated photodetectors
JP2014022448A (ja) 固体撮像装置
US20100327390A1 (en) Back-illuminated image sensor with electrically biased conductive material and backside well
US8829637B2 (en) Image sensor with controllable vertically integrated photodetectors using a buried layer
CN108305885B (zh) 像素单元和形成像素单元的方法及数字相机的成像系统组件
KR20140020713A (ko) 3ｄ 이미지 센서 구조를 제조하는 시스템 및 방법
US20120104523A1 (en) Solid-state imaging device manufacturing method of solid-state imaging device, and electronic apparatus
US8730362B2 (en) Image sensor with controllable vertically integrated photodetectors
WO2010151326A1 (en) Image sensor with biased frontside and backside
JP2017045873A (ja) 半導体装置の製造方法および半導体装置
US20220216262A1 (en) High density image sensor
US20110001207A1 (en) Solid state image sensor and manufacturing method thereof
JP2009534836A (ja) ブルーミングおよびクロストークからのダーク基準列とダーク基準行の保護を改良するｎウェル障壁画素
US8946612B2 (en) Image sensor with controllable vertically integrated photodetectors
US8736728B2 (en) Image sensor with controllable vertically integrated photodetectors
US7816170B2 (en) Dual-pixel full color CMOS imager with large capacity well

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication