CN116795749A - 一种可配置的通用航电数据通信转发装置、系统及方法 - Google Patents

Abstract

本发明属于计算机硬件系统数据通信领域，尤其涉及一种可配置的通用航电数据通信转发装置、系统及方法。用于实现外部高速串行接口和机载并行总线设备之间的互联；所述装置包括：控制内核、串并转换器、并串转换器、译码器、输入通道、输出通道、控制通道、地址缓存、数据缓存；解决航电系统新老设备的接口和总线数据通信兼容互联的问题。

Description

一种可配置的通用航电数据通信转发装置、系统及方法

技术领域

本发明属于计算机硬件系统数据通信领域，尤其涉及一种可配置的通用航电数据通信转发装置、系统及方法。

背景技术

电子技术的飞速发展，处理器技术更新换代很快，新的接口和总线不断被引入系统架构，而旧的接口和总线则不断淘汰。然而航空电子设备的使用周期长，设备更新换代和技术升级迭代过程相对稳定，新的处理器接口和总线技术被应用的同时，采用传统的接口和总线技术的设备尤其是各类并行总线接口设备仍然在大量使用，不会立刻淘汰。这种现状下各类传统设备接入新的处理器系统往往会出现兼容问题；为了解决这些兼容问题，一般需要设计专用的通信转发方案来实现系统的互联互通。

另一方面，为了实现航电技术的自主可控，新型航电设备的研制设计都有国产化的需求。国产的新型处理器如龙芯、飞腾等发展的很快，已经在接口和总线技术上与国外先进架构看齐；然而国产的某些类型外设芯片在接口和总线上的发展进程却相对滞后。采用最新型国产处理器设计的航电机载产品，却在某些新型接口和总线应用上找不到与之匹配的国产外设芯片。这种情况下，需要折衷选择新型处理器与传统接口芯片混搭的方案以实现国产化设计，这种新老搭配带来的兼容性问题也需要设计专门的转接方案来解决。

发明内容

本发明提供的一种可配置的通用航电数据通信转发装置、系统及方法，是为了解决上述的两个类型的问题而设计的，并且采用了可编程逻辑设计技术，以较低的成本实现新旧接口总线互联、新老设备兼容，扩展处理器系统接口功能，促进航电机载设备的更新升级，推进国产化设计。

为达到上述目的，本发明采用如下技术方案予以实现。

第一方面，本发明提供一种可配置的通用航电数据通信转发装置，所述装置用于实现外部高速串行接口和机载并行总线设备之间的互联；所述装置包括：控制内核、串并转换器、并串转换器、译码器、输入通道、输出通道、控制通道、地址缓存、数据缓存；

高速串行接口的数据输出端与串并转换器的数据输入端连接，所述串并转换器的数据输出端分别与译码器、输出通道的数据输入端连接，所述串并转换器还与控制内核双向连接；

所述译码器的数据输出端与控制内核的数据输入端双向连接，所述控制内核的数据输出端分别与控制信号缓存、输出通道、输入通道的控制输入端连接，所述输出通道的输出端分别与地址缓存、数据缓存的输入端连接，所述控制通道与机载并行总线设备的控制端连接，所述地址缓存、数据缓存的输出端与机载并行总线设备的数据端双向连接；

所述数据缓存的输出端还与输入通道的输入端连接，所述输入通道的输出端与并串转换器的输入端连接，所述并串转换器的输出端与高速串行接口连接。

进一步的，所述串并转换器，用于检测和捕获高速串行接口上的输入串行数据，并转换为并行数据；

所述译码器，用于将获取的数据进行分析，判断高速串行接口上的主设备发起的操作类型并通报控制内核；

所述控制内核，用于根据译码器的信息进行功能判断，控制输出通道将不同类型的数据分别发送到面向机载并行总线设备的地址缓存或数据缓存，并对控制通道上的控制信号进行功能输出；并按照时序要求将数据通过输入通道发送给并串转换器；

所述并串转换器，用于将并行数据转换为串行数据并送入高速串行接口上的主设备。

进一步的，所述装置还包括：第一转换器和第二转换器；

所述第一转换器，设置在高速串行接口之后，用于将接入高速串行接口的不同类型的总线设备发送的数据转换为同一格式；

所述第二转换器，设置在机载并行总线设备之前，用于将发送给机载并行总线设备的数据转换为与不同航电设备适配的数据格式。

进一步的，高速串行接口总线上的数据以字节为单位传输；

所述串并转换器通过检测总线设备启动信号开始转换操作，根据时钟采样数据捕获数据并压入缓存寄存器；字节各数据位捕获完成后将数据拼接为并行数据向航电设备端通道转发；数据传输可配置为小端模式或者大端模式；

所述并串转换器设通过检测并行航电设备端接口，每收到一个新数据就启动并串转换，将数据位按配置顺序压入高速串行接口向总线设备转发。

进一步的，所述译码器对串并转换器捕获的数据进行分析，将总线设备的操作指令、地址、数据信息分别提取出来，判断要进行的操作，将指令、地址压入相应的并行总线接口通道缓存，然后提示控制内核启动数据传输和捕获工作。

进一步的，总线设备发起的功能操作，经过译码器处理后被转发入航电设备；

经过处理的信息会被送入不同通道，指令进入控制内核，控制内核根据指令类型送出相应的控制信号；地址信息通过输出通道进入航电设备端接口的地址缓存；数据通过输出通道进入航电设备端接口的数据缓存；控制内核判断准备就绪后，发起连续的并行总线接口操作周期，将控制信息、地址信息、数据信息依时序送入并行总线接口，对接口上的各类型航电设备进行数据操作。

第二方面，本发明还提供一种可配置的通用航电数据通信转发方法，所述方法包括：

控制内核判断总线设备的启动信号，检测到有效信号后，启动逻辑进入数据通信转发时序周期；

控制内核检测来自串并转换器的握手信号，当第一批数据被捕获后，进行数据类型检测，判断总线设备的操作类型，进入对应的操作时序；

完成指令操作类型判断后，控制内核指示串并转换器继续连续捕获字节数据，拼接出地址基址信息，将之压入输出通道，并操控输出通道将之送入航电设备端地址缓存；

控制内核根据解析出的操作类型判断结果进行操作流程分支转向控制，分别进入读流程或者写流程控制，操控并行总线接口进行航电设备端的数据交互功能操作，并将得到的数据进行格式转换、与总线设备进行数据交换。

第三方面，本发明还提供一种可配置的通用航电数据通信转发系统，包括第一方面所述的通信转发装置及主仿真模块和从仿真模块；

所述主仿真模块、所述转发装置、所述从仿真模块依次互联；

所述主仿真模块作为仿真发生设备，用于模拟多种总线设备，仿真对应的功能、协议、时序和接口行为，提供仿真激励源；

所述从仿真模块作为仿真接收设备，接收主仿真模块和通信转发装置转换后的源功能信号，进行仿真分析、功能模拟和响应，提供功能回馈信号，供主仿真模块进行测试、验证和校验。

本发明提供了一种可配置的通用航电数据通信转发装置、系统及方法，采用了可编程逻辑技术的设计方法，周期短效率高、可配置可复用，是一种比较理想的低成本解决方案。这种方案具有以下特点和优势：

1、设计灵活：利用可编程逻辑设计的灵活性，通过配置可以支持高速串行接口和并行总线设备的多种工作模式和设备类型。

2、成本低：通过良好的优化设计，将设计资源消耗控制在一定范围内，用规模不大的硬件逻辑资源设计实现接口和总线之间的数据通信转发，比传统电路转接方案成本要低的多。尤其是航电设备上往往都存在大量的逻辑器件，直接利用其富余资源进行设计，新增的硬件成本微乎其微。

3、可靠性高：采用逻辑资源设计实现功能的同时能使硬件电路大大简化，有助于提高系统的可靠性。

4、可测试性好：可编程逻辑器件本身就具有良好的测试接口和测试手段，采用逻辑技术设计出来产品将大大提高系统相关功能的可测试性，降低测试和实验成本。

5、扩展系统功能：在某些系统设计中，由于外设过多可能导致核心处理器接口资源耗尽；而集成了本数据通信转发装置后可以对接口资源进行扩展，满足更多的外设接口需求。

附图说明

图1为本发明实施例提供的一种可配置的通用航电数据通信转发装置的结构示意图；

图2为本发明实施例提供的一种可配置的通用航电数据通信转发装置的转换与同步控制示意图；

图3为本发明实施例提供的一种可配置的通用航电数据通信转发系统的主仿真模块结构示意图；

图4为本发明实施例提供的一种可配置的通用航电数据通信转发系统的从仿真模块结构示意图；

图5为本发明实施例提供的控制内核状态机示意图；

图6为本发明实施例提供的一种可配置的通用航电数据通信转发系统的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

本发明技术方案设计出一种可配置的通用数据通信转发装置，利用高速串行接口(比如SPI、IIC、LPC等类型接口)转接多种类型航电并行总线设备(比如RS422、ARINC429、1553B设备、离散量设备、监控设备等)，制定出其技术方案和原理架构。设计出通信转发装置的总体框架并规划内部各功能模块。制定出模块之间的交互接口和握手协议，设计出适应多种接口类型和航电设备类型的转换器逻辑接口。利用可编程逻辑技术设计出装置内部各功能模块的逻辑程序代码和整体集成代码。针对不同类型的接口和航电设备接口设计转接架构。设计通信转发装置的仿真功能模块，编写出相应的逻辑仿真测试程序；针对不同类型的接口设计适配的仿真模块和响应模块。完成通信转发装置的仿真验证和硬件集成测试。

本发明实施例提供一种可配置的通用航电数据通信转发装置，如图1所示，所述装置用于实现外部高速串行接口和机载并行总线设备之间的互联；所述装置包括：控制内核、串并转换器、并串转换器、译码器、输入通道、输出通道、控制通道、地址缓存、数据缓存；

高速串行接口的数据输出端与串并转换器的数据输入端连接，所述串并转换器的数据输出端分别与译码器、输出通道的数据输入端连接，所述串并转换器还与控制内核双向连接；

所述译码器的数据输出端与控制内核的数据输入端双向连接，所述控制内核的数据输出端分别与控制信号缓存、输出通道、输入通道的控制输入端连接，所述输出通道的输出端分别与地址缓存、数据缓存的输入端连接，所述控制通道与机载并行总线设备的控制端连接，所述地址缓存、数据缓存的输出端与机载并行总线设备的数据端双向连接；

所述数据缓存的输出端还与输入通道的输入端连接，所述输入通道的输出端与并串转换器的输入端连接，所述并串转换器的输出端与高速串行接口连接。

整个数据通信转发装置分为控制内核、串并/并串转换器、译码器、输入/输出通道、控制/地址/数据缓存等几个逻辑功能部分。

控制内核是整个逻辑控制器的核心，负责调度各个功能部分的协调运行。

串并转换器负责检测和捕获高速串行接口上的输入串行数据并转换为并行数据。

译码器将获取的数据进行分析，判断高速串行接口上的主设备发起的操作类型并通报控制内核。

控制内核根据译码器的信息进行功能判断，控制输出通道将不同类型的数据分别发送到面向并行总线设备的地址或数据缓存，并对控制通道上的控制信号进行功能输出；同时采样数据通道的传入信息，按照时序要求将数据通过输入通道发送给并串转换器。

并串转换器将并行数据转换为串行数据并送入高速串行接口上的主设备。

为了适配不同类型航电设备和串行总线接口，针对主内核设计了可配置的转换器进行互联；同时，为了数据通信的无缝连接，设计了同步控制逻辑进行同步控制，确保数据转换与传输的有效性、避免错误，如图2所示。

在数据通信转发装置的架构体系中，仿真模块起着功能测试和验证的作用，能在硬件平台测试前预先验证功能的有效性和可靠性。

主仿真模块作为仿真发生设备，能够模拟多种总线设备，仿真对应的功能、协议、时序和接口行为，提供仿真激励源，其主要结构原理如图3所示。

从仿真模块作为仿真接收设备，接收仿真主模块和数据通信转发装置转换后的源功能信号，进行仿真分析、功能模拟和响应，提供功能回馈信号，供主仿真模块进行测试、验证和校验，其主要结构原理如图4所示。

(一)工作模式设计

设计逻辑控制器时能支持多种不同模式，并能够在具体应用中实现模式切换。

主设备端的高速串行接口，设计一个前端的模式转换逻辑，把多重配置模式合并到一个输入源、进入控制内核中进行处理，以实现多工作模式支持。从设备端的并行总线接口，通过可配置端口设计，可以支持多种类型的航电并行总线接口设备。

(二)串并/并串转换器设计

高速串行接口总线上的数据以字节为单位传输，设计一个状态机逻辑实现串并转换操作。通过检测主设备启动信号开始转换操作，根据时钟采样数据捕获数据并压入缓存寄存器；字节各数据位捕获完成后将数据拼接为并行数据向从设备端通道转发。默认数据采用小端模式传输，即数据位在总线上按照从高到低的顺序传输，通过修改配置可支持大端模式；捕获完成的数据拼接输出时亦支持小端大端模式的配置转换。

同理可以实施并串转换器设计。通过检测并行从设备端接口，每收到一个新数据就启动并串转换状态机，将数据位按配置顺序压入高速串行接口向主设备转发。

(三)译码器设计

高速串行接口总线线上格式按字节串行传输，设计的传输协议中每个字节按顺序承载有不同的信息定义；根据主设备到从设备的传输协议可以对格式信息进行配置。

设计的译码器工作原理就是对串并转换器捕获的数据进行分析，将主设备的操作指令、地址、数据等信息分别提取出来，判断要进行的操作，将指令、地址压入相应的并行总线接口通道缓存，然后提示控制内核启动数据传输和捕获工作。

(四)通道控制设计

逻辑核有两个接口通道，一边面向高速串行接口的主设备，一边面向并行接口总线的从设备。主设备发起的功能操作，经过译码器处理后被转发入从设备端。此时，经过处理的信息会被送入不同通道。指令进入控制内核，控制内核会根据指令类型送出相应的控制信号；地址信息通过输出通道进入从设备端接口的地址缓存，数据通过输出通道进入从设备端接口的数据缓存。控制内核判断准备就绪后，会发起连续的并行总线接口操作周期，将控制、地址、数据信息依时序送入并行总线接口，对接口上的各类型从设备进行数据操作。

(五)控制内核设计

控制内核是整个逻辑控制器的中心，控制各个功能部分的配合工作。

首先，控制内核判断主设备的启动信号，检测到有效信号后，启动逻辑进入数据通信转发时序周期。

之后，控制内核检测来自串并转换器的握手信号，当第一批数据被捕获后，进行数据类型检测，判断主设备的操作类型，进入对应的操作时序。

完成指令操作类型判断后，控制内核指示串并转换器继续连续捕获字节数据，拼接出地址基址信息，将之压入输出通道，并操控通道将之送入从设备端地址缓存。

接下来要根据前面解析出的操作类型判断结果进行操作流程分支转向控制，分别进入读流程或者写流程控制，操控并行总线接口进行从设备端的数据交互功能操作，并将得到的数据进行格式转换、与主设备进行数据交换。

根据前述的原理结构和流程设计，控制内核的逻辑功能状态机如图5所示。

(六)同步控制

要将主设备到从设备两端正确联接实现数据通信转发，需要控制内核对两端的时序操作进行精确的操控、实现准确的同步，这也是本装置设计中的难点。

在实际开发中，采取了以下两方面措施：

1、优化总体结构：总体结构设计阶段在功能模块之间的交联接口上充分考虑实际需求，设计出完整而精简的握手协议，从原理上消除掉可能导致的同步错误；

2、进行充分的仿真设计：自底向上从单功能模块到整体逻辑、逐级进行层层仿真，将有可能的同步偏差进行预估、设计出覆盖全面的各种仿真场景，根据各仿真的结果进行评估，将误差消除在萌芽阶段。

(七)仿真验证

为了加快开发进度和简化设计过程、降低调试难度，设计了一整套完整的仿真系统对数据通信转发装置模块进行仿真验证，除了产生激励源的主设备仿真模块外，还设计了从设备仿真模块作为响应源以形成闭环的测试系统。

整个仿真系统的连接结构如图6所示：

主设备仿真模块模仿一个主设备发出高速串行功能信息，引入数据通信转发装置。从设备仿真模块则模仿一个并行总线接口的从设备，响应来自通信转发装置的功能操作，接收、存储和发送数据。

仿真过程中设计了类似自回环的测试样例来验证装置的数据通信转发功能。通过主设备发出批量数据、经过装置转发后进入从设备、被写入从设备存储空间；然后再通过主设备发出批量读数据请求，经过装置转发后从从设备的存储空间读回数据；经过整个系统输入、存储、输出的循环过程后，将回馈的数据与原始数据进行校验，判断系统是否功能正常、信息传输是否正确有效。

经过仿真验证，先期排查和解决了装置设计过程中的大量逻辑问题和时序偏差，提高了开发效率。

经过硬件实体的集成和测试，仿真的结果得到验证。

本发明技术方案解决了航电系统新老设备的接口和总线数据通信兼容互联的问题；解决航电设备使用国产芯片的问题，推进系统的自主可控的国产化设计；探索一种新的采用可编程逻辑技术设计不同接口和总线的数据通信转发架构的设计、开发和仿真的思路和方法；降低产品的设计和生产成本，提高可靠性和可测试性。

本发明提供了一种可配置的通用航电数据通信转发装置、系统及方法，解决了传统设备接入新型航电系统的兼容问题。以某型航电设备为例，利用产品上富余的逻辑资源，集成了本设计的数据通信转发装置后，有效增强了系统的功能；将大量的离散量设备挂接到本装置的通信端口上，实现了多路离散量的管理和控制，解决了处理器IO控制接口资源不足的问题；将国产并行接口FRAM设备接入装置，解决了其器件接口与新系统不匹配的问题；通过本装置增强的处理器控制端口，还扩展了其接口资源，可以兼容控制各类传统的航电设备比如RS422、ARINC429、1553B设备、离散量设备、监控设备等。

本设计采用了可编程逻辑技术的设计方法，周期短效率高、可配置可复用，是一种比较理想的低成本解决方案。这种方案具有以下特点和优势：

1、设计灵活：利用可编程逻辑设计的灵活性，通过配置可以支持高速串行接口和并行总线设备的多种工作模式和设备类型。

2、成本低：通过良好的优化设计，将设计资源消耗控制在一定范围内，用规模不大的硬件逻辑资源设计实现接口和总线之间的数据通信转发，比传统电路转接方案成本要低的多。尤其是航电设备上往往都存在大量的逻辑器件，直接利用其富余资源进行设计，新增的硬件成本微乎其微。

3、可靠性高：采用逻辑资源设计实现功能的同时能使硬件电路大大简化，有助于提高系统的可靠性。

4、可测试性好：可编程逻辑器件本身就具有良好的测试接口和测试手段，采用逻辑技术设计出来产品将大大提高系统相关功能的可测试性，降低测试和实验成本。

5、扩展系统功能：在某些系统设计中，由于外设过多可能导致核心处理器接口资源耗尽；而集成了本数据通信转发装置后可以对接口资源进行扩展，满足更多的外设接口需求。

上面对本发明技术方案的较佳实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域的普通技术人员所具备的知识范围内，还可以在不脱离本专利宗旨的前提下作出各种变化。

Claims (8)

1.一种可配置的通用航电数据通信转发装置，其特征在于，所述装置用于实现外部高速串行接口和机载并行总线设备之间的互联；所述装置包括：控制内核、串并转换器、并串转换器、译码器、输入通道、输出通道、控制通道、地址缓存、数据缓存；

高速串行接口的数据输出端与串并转换器的数据输入端连接，所述串并转换器的数据输出端分别与译码器、输出通道的数据输入端连接，所述串并转换器还与控制内核双向连接；

所述译码器的数据输出端与控制内核的数据输入端双向连接，所述控制内核的数据输出端分别与控制信号缓存、输出通道、输入通道的控制输入端连接，所述输出通道的输出端分别与地址缓存、数据缓存的输入端连接，所述控制通道与机载并行总线设备的控制端连接，所述地址缓存、数据缓存的输出端与机载并行总线设备的数据端双向连接；

所述数据缓存的输出端还与输入通道的输入端连接，所述输入通道的输出端与并串转换器的输入端连接，所述并串转换器的输出端与高速串行接口连接。

2.根据权利要求1所述的一种可配置的通用航电数据通信转发装置，其特征在于，

所述串并转换器，用于检测和捕获高速串行接口上的输入串行数据，并转换为并行数据；

所述译码器，用于将获取的数据进行分析，判断高速串行接口上的主设备发起的操作类型并通报控制内核；

所述控制内核，用于根据译码器的信息进行功能判断，控制输出通道将不同类型的数据分别发送到面向机载并行总线设备的地址缓存或数据缓存，并对控制通道上的控制信号进行功能输出；并按照时序要求将数据通过输入通道发送给并串转换器；

所述并串转换器，用于将并行数据转换为串行数据并送入高速串行接口上的主设备。

3.根据权利要求1所述的一种可配置的通用航电数据通信转发装置，其特征在于，所述装置还包括：第一转换器和第二转换器；

所述第一转换器，设置在高速串行接口之后，用于将接入高速串行接口的不同类型的总线设备发送的数据转换为同一格式；

所述第二转换器，设置在机载并行总线设备之前，用于将发送给机载并行总线设备的数据转换为与不同航电设备适配的数据格式。

4.根据权利要求3所述的一种可配置的通用航电数据通信转发装置，其特征在于，高速串行接口总线上的数据以字节为单位传输；

所述串并转换器通过检测总线设备启动信号开始转换操作，根据时钟采样数据捕获数据并压入缓存寄存器；字节各数据位捕获完成后将数据拼接为并行数据向航电设备端通道转发；数据传输可配置为小端模式或者大端模式；

所述并串转换器设通过检测并行航电设备端接口，每收到一个新数据就启动并串转换，将数据位按配置顺序压入高速串行接口向总线设备转发。

5.根据权利要求1所述的一种可配置的通用航电数据通信转发装置，其特征在于，所述译码器对串并转换器捕获的数据进行分析，将总线设备的操作指令、地址、数据信息分别提取出来，判断要进行的操作，将指令、地址压入相应的并行总线接口通道缓存，然后提示控制内核启动数据传输和捕获工作。

6.根据权利要求1所述的一种可配置的通用航电数据通信转发装置，其特征在于，总线设备发起的功能操作，经过译码器处理后被转发入航电设备；

经过处理的信息会被送入不同通道，指令进入控制内核，控制内核根据指令类型送出相应的控制信号；地址信息通过输出通道进入航电设备端接口的地址缓存；数据通过输出通道进入航电设备端接口的数据缓存；控制内核判断准备就绪后，发起连续的并行总线接口操作周期，将控制信息、地址信息、数据信息依时序送入并行总线接口，对接口上的各类型航电设备进行数据操作。

7.一种可配置的通用航电数据通信转发方法，其特征在于，应用于如权利要求1-6中任一项所述的装置，所述方法包括：

控制内核判断总线设备的启动信号，检测到有效信号后，启动逻辑进入数据通信转发时序周期；

控制内核检测来自串并转换器的握手信号，当第一批数据被捕获后，进行数据类型检测，判断总线设备的操作类型，进入对应的操作时序；

完成指令操作类型判断后，控制内核指示串并转换器继续连续捕获字节数据，拼接出地址基址信息，将之压入输出通道，并操控输出通道将之送入航电设备端地址缓存；

控制内核根据解析出的操作类型判断结果进行操作流程分支转向控制，分别进入读流程或者写流程控制，操控并行总线接口进行航电设备端的数据交互功能操作，并将得到的数据进行格式转换、与总线设备进行数据交换。

8.一种可配置的通用航电数据通信转发系统，其特征在于，包括如权利要求1-6中任一项所述的通信转发装置及主仿真模块和从仿真模块；

所述主仿真模块、所述转发装置、所述从仿真模块依次互联；

所述主仿真模块作为仿真发生设备，用于模拟多种总线设备，仿真对应的功能、协议、时序和接口行为，提供仿真激励源；

所述从仿真模块作为仿真接收设备，接收主仿真模块和通信转发装置转换后的源功能信号，进行仿真分析、功能模拟和响应，提供功能回馈信号，供主仿真模块进行测试、验证和校验。