CN116779010A - 半导体结构的修复系统、修复方法、存储介质及电子设备 - Google Patents

半导体结构的修复系统、修复方法、存储介质及电子设备 Download PDF

Info

Publication number
CN116779010A
CN116779010A CN202210226732.7A CN202210226732A CN116779010A CN 116779010 A CN116779010 A CN 116779010A CN 202210226732 A CN202210226732 A CN 202210226732A CN 116779010 A CN116779010 A CN 116779010A
Authority
CN
China
Prior art keywords
repair
unit
storage area
position information
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210226732.7A
Other languages
English (en)
Inventor
杨志
黄涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210226732.7A priority Critical patent/CN116779010A/zh
Priority to EP22730660.2A priority patent/EP4270397A4/en
Priority to PCT/CN2022/080713 priority patent/WO2023168727A1/zh
Priority to US17/837,203 priority patent/US11984182B2/en
Priority to TW111123255A priority patent/TWI827105B/zh
Publication of CN116779010A publication Critical patent/CN116779010A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1208—Error catch memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5604—Display of error information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开是关于半导体技术领域，涉及一种半导体结构的修复系统、修复方法、存储介质及电子设备，半导体结构包括主存储区和冗余存储区，本公开的修复系统包括测试电路、控制电路及修复电路，其中：测试电路用于对主存储区进行缺陷测试，以确定主存储区的失效单元及失效单元的位置信息；控制电路与测试组件连接，用于存储失效单元的位置信息，并根据位置信息生成修复信号；修复电路与控制组件连接，用于接收修复信号，并通过冗余存储区对失效单元进行修复操作。本公开的半导体结构的修复系统可降低修复成本，提高产品良率。

Description

半导体结构的修复系统、修复方法、存储介质及电子设备
技术领域
本公开涉及半导体技术领域，具体而言，涉及一种半导体结构的修复系统、修复方法、存储介质及电子设备。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)因具有体积小、集成化程度高及传输速度快等优点，被广泛应用于手机、平板电脑等移动设备中。
数据存储可靠性是存储器的关键性能，因此，需要对存储器中的存储单元的存储性能进行测试，并对存在缺陷的存储单元进行修复，从而确保存储器的存储性能。但是，目前在筛选出失效单元后，需要根据失效单元的位置对失效单元进行更换，成本高昂，费时费力，且在拆装过程中易造成整个DIMM报废。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于克服上述现有技术的不足，提供一种半导体结构的修复系统、修复方法、存储介质及电子设备，可降低修复成本，提高产品良率。
根据本公开的一个方面，提供一种半导体结构的修复系统，所述半导体结构包括主存储区和冗余存储区，所述修复系统包括：
测试电路，用于对所述主存储区进行缺陷检测，以确定所述主存储区的失效单元及所述失效单元的位置信息；
控制电路，与所述测试电路连接，用于存储所述失效单元的位置信息，并根据所述位置信息生成修复信号；
修复电路，与所述控制电路连接，用于接收所述修复信号，并通过所述冗余存储区对所述失效单元进行修复操作。
在本公开的一种示例性实施例中，所述修复电路还用于检测所述失效单元的修复状态，所述修复状态包括已被修复和未被修复。
在本公开的一种示例性实施例中，所述控制电路包括：
信息传输电路，与所述测试电路连接，用于获取所述失效单元的位置信息；
指令下发电路，用于下发修改SPD的指令信息，以将所述失效单元的位置信息写入所述SPD中，所述指令下发电路还用于在所述失效单元的修复状态为未被修复时，根据所述失效单元的位置信息生成修复信号，并将所述修复信号发送至所述修复电路。
在本公开的一种示例性实施例中，所述冗余存储区包括多个冗余单元，所述修复操作包括采用所述冗余单元替换所述失效单元，以形成目标存储区。
在本公开的一种示例性实施例中，所述修复电路还用于在每一次所述修复操作后对所述目标存储区进行缺陷检测，并判断所述修复操作是否成功；
若所述修复操作成功，则向所述控制电路发送预设提示信息。
在本公开的一种示例性实施例中，所述修复电路还用于在所述修复操作失败时，对所述失效单元重新进行修复操作，直至所述修复操作的次数达到阈值时停止修复。
在本公开的一种示例性实施例中，所述修复系统还包括：
显示器，在所述修复操作成功时，显示所述预设提示信息；在所述修复操作失败时，显示所述失效单元的位置信息。
根据本公开的一个方面，提供一种半导体结构的修复方法，所述半导体结构包括主存储区和冗余存储区，所述修复方法包括：
对所述主存储区进行缺陷检测，以确定所述主存储区的失效单元及所述失效单元的位置信息；
存储所述失效单元的位置信息，并根据所述位置信息生成修复信号；
接收所述修复信号，并通过所述冗余存储区对所述失效单元进行修复操作。
在本公开的一种示例性实施例中，所述修复方法还包括：
检测所述失效单元的修复状态，所述修复状态包括已被修复和未被修复。
在本公开的一种示例性实施例中，所述存储所述失效单元的位置信息，并根据所述位置信息生成修复信号，包括：
将所述失效单元的位置信息写入SPD，并在所述SPD中生成与所述失效单元的位置信息对应的标识信息；
在所述失效单元的修复状态为未被修复时，根据所述失效单元的位置信息生成修复信号。
在本公开的一种示例性实施例中，所述冗余存储区包括多个冗余单元，所述接收所述修复信号，并通过所述冗余存储区对所述失效单元进行修复操作，包括：
接收所述修复信号，并根据所述标识信息读取所述失效单元的位置信息；
采用所述冗余单元替换所述失效单元，以形成目标存储区。
在本公开的一种示例性实施例中，所述修复方法还包括：
在每一次所述修复操作后对所述目标存储区进行缺陷检测，以判断所述修复操作是否成功；
若所述修复操作成功，则发送预设提示信息。
在本公开的一种示例性实施例中，所述修复方法还包括：
在所述修复操作失败时，对所述失效单元重新进行修复操作，直至所述修复操作的次数达到阈值时停止修复。
在本公开的一种示例性实施例中，所述修复方法还包括：
在所述修复操作成功时，显示所述预设提示信息；
在所述修复操作失败时，显示所述失效单元的位置信息。
根据本公开的一个方面，提供一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时实现如上述任意一项所述的半导体结构的修复方法。
根据本公开的一个方面，提供一种电子设备，包括：
处理器；以及
存储器，用于存储一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现如上述任意一项所述的半导体结构的修复方法。
本公开的半导体结构的修复系统、修复方法、存储介质及电子设备，可通过测试电路对主存储区进行缺陷检测，进而识别主存储区中的失效单元，控制电路可根据识别出的失效单元生成修复信号，修复电路在接收到修复信号后可通过冗余存储区对失效单元进行修复，整个修复过程可自动进行，无需对半导体结构进行拆装，修复过程不会对原有半导体结构造成损伤，修复率较高，可提高产品良率；此外，修复过程无需对失效单元进行更换，人工成本和修复成本较低。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施方式中半导体结构的修复系统的组成示意图；
图2为本公开实施方式中上位机、SLT测试平台及修复平台的连接示意图；
图3为本公开实施方式中控制电路的组成示意图；
图4为本公开一实施方式中半导体结构的修复方法的流程图；
图5为本公开一实施方式中半导体结构的修复方法的流程图；
图6为本公开实施方式步骤S120的流程图；
图7为本公开实施方式步骤S130的流程图；
图8为本公开一实施方式中半导体结构的修复方法的流程图；
图9为本公开一实施方式中半导体结构的修复方法的流程图；
图10为本公开实施方式中电子设备的示意图。
附图标记说明：
100、修复系统；110、测试电路；120、控制电路；130、修复电路；1201、信息传输电路；1202、指令下发电路；200、上位机；300、SLT测试平台；400、修复平台。
具体实施方式
现在将参照附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。
此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
目前在筛选出失效单元后，需要根据失效单元的位置对失效单元进行更换，成本高昂，费时费力，且在拆装过程中易造成整个DIMM报废。
因此，本公开提供了一种半导体结构的修复系统以解决上述技术问题。图1示出了本公开示例性实施方式的半导体结构的修复系统100，该半导体结构可为动态随机存取存储器(dynamic random access memory，DRAM)、静态随机存取存储器(static randomaccess memory，SRAM)等。该修复系统100用于测试半导体结构的主存储区的失效单元，并通过冗余存储区对该失效单元进行修复。参考图1，该修复系统100可包括测试电路110、控制电路120和修复电路130，其中：
测试电路110可用于对主存储区进行缺陷检测，以确定主存储区的失效单元及失效单元的位置信息；
控制电路120可与测试电路110连接，用于存储失效单元的位置信息，并根据位置信息生成修复信号；
修复电路130可与控制电路120连接，用于接收修复信号，并通过冗余存储区对失效单元进行修复操作。
本公开的半导体结构的修复系统100可通过测试电路110对主存储区进行缺陷测试，进而识别主存储区中的失效单元，控制电路120可根据识别出的失效单元生成修复信号，修复电路130在接收到修复信号后可通过冗余存储区对失效单元进行修复，整个修复过程可自动进行，无需对半导体结构进行拆装，修复过程不会对原有半导体结构造成损伤，修复率较高，可提高产品良率；此外，修复过程无需对失效单元进行更换，人工成本和修复成本较低。
在本公开的一种示例性实施方式中，半导体结构可包括多个存储块，每个存储块中包括多个存储单元阵列，每个存储单元阵列中包括呈阵列分布的多个存储单元，每个存储单元都可以对数据进行存储，从而通过多个存储单元共同实现存储器的存储功能。
举例而言，半导体结构可包括主存储区和冗余存储区，冗余存储区与主存储区邻接分布，主存储区和冗余存储区均包括多个存储单元，一般情况下，主存储区中的存储单元用于存储数据，冗余存储区中的存储单元作为备用，可将冗余存储区中的存储单元定义为冗余单元，即冗余存储区中包括多个具有存储功能的冗余单元；当主存储区的存储单元异常或失效时，可以利用冗余存储区的冗余单元对主存储区中异常或失效的存储单元进行替换，以完成修复。
在本公开的一种示例性实施方式中，测试电路110可用于对主存储区进行缺陷检测，以确定主存储区中的失效单元及失效单元的位置信息。在一实施方式中，测试电路110可为SLT测试平台中的缺陷测试电路110，即可采用SLT测试平台对半导体结构的主存储区进行系统级测试，进而识别半导体结构的主存储区中的失效单元，并确定失效单元的具体位置。
需要说明的是，SLT测试平台可为基于X86结构的系统平台开发的软件，也可为基于ARM结构的系统平台开发的软件，在此不对SLT测试平台的开发系统进行特殊限定。
可将半导体结构与SLT测试平台连接，例如，可将半导体结构插入SLT测试平台中，SLT测试平台可自动对插入的半导体结构进行缺陷检测，生成测试日志，测试日志可包括半导体结构中的失效颗粒的位置，以及失效颗粒内的各失效单元的地址信息，可通过该地址信息确定各失效单元的位置信息。
控制电路120可与测试电路110连接，举例而言，控制电路120可以设置于上位机200中，上位机可以是能够直接发出操控命令的计算机。如图2所示，上位机200可与SLT测试平台300通过串口或网络建立通信，从而使得控制电路120和测试电路110之间建立通信连接。
控制电路120可具有内嵌的数据库，可将测试日志写入数据库中，进而通过数据库存储失效单元的位置信息。
在本公开的一种示例性实施方式中，如图3所示，控制电路120可包括信息传输电路1201、指令下发电路1202，其中：
信息传输电路1201可与测试电路110连接，进而可通过信息传输电路1201获取测试电路110中测试得到的失效单元的位置信息。举例而言，信息传输电路1201可与测试电路110通过串口或网络建立通信连接，进而进行通信传输，以将测试电路110测试得到的失效单元的位置信息传输至控制电路120中的信息传输电路1201中。信息传输电路1201可以是植入上位机200内的信息传输组件，该信息传输组件可以是计算机程序或软件，在此不对信息传输电路1201的形式做特殊限定。
SPD可用于写入失效单元的位置信息，在写入过程中，还可写入与失效单元的位置信息对应的标识信息，以便于通过标识信息查询或读取与之对应的失效单元的位置信息。例如，可通过指令下发电路1202下发修改SPD的指令至DIMM内的FPGA板卡，进而通过FPGA板卡修改SPD的信息，从而将失效单元的位置信息写入SPD中。
举例而言，SPD可以是一组关于内存模组的配置信息，如制造商、序列号、P-Bank(Physical Bank，物理层)数量、行地址/列地址数量、位宽、各种主要操作时序等信息，这些信息都存放在一个容量为256字节的EEPROM(Electrica11y Erasable Programmable Read0nly Memory，电擦除可编程只读存储器)中，即SPD内的时序信息由模组生产商根据所使用的内存芯片的特点编写并写入至EEPROM，EEPROM存放在上位机200的内存中。也就是说，失效单元的位置信息可以写入到EEPROM的SPD中。
在本公开的一种示例性实施方式中，失效单元可具有已被修复和未被修复两种修复状态，当其修复状态为未被修复时，指令下发电路1202可包括Efuse修复程序，Efuse修复程序可根据失效单元的位置信息生成修复信号，并将修复信号发送至修复电路130。举例而言，指令下发电路1202可以是植入上位机200内指令下发组件，该指令下发组件可以是计算机程序或软件，在此不对指令下发电路1202的形式做特殊限定。
修复电路130可与控制电路120连接，举例而言，修复电路130可以设置于基于FPGA的Efuse修复平台400中，可通过Efuse修复平台400在半导体结构上编程单根熔丝。
在一实施方式中，上位机200可与Efuse修复平台400通过串口或网络建立通信，使得控制电路120和修复电路130之间建立通信连接，进而可使修复电路130接收控制电路120中生成的修复信号，且修复电路130在接收到修复信号后，可自动对失效单元进行修复操作，该修复操作可包括采用冗余单元替换失效单元，进而形成目标存储区。修复信号可以是电信号，也可以是指令信息，在此不对修复信号的类型做特殊限定。
在本公开的一种示例性实施方式中，修复电路130还可用于检测失效单元的修复状态，并可将检测到的失效单元的修复状态传输给控制电路120，在检测到失效单元的修复状态为未被修复时，控制电路120可自动生成修复信号，以便控制修复电路130对未被修复的失效单元进行修复。
举例而言，修复电路130可与控制电路120中的指令下发电路1202连接，进而可将失效单元的修复状态传输至指令下发电路1202，指令下发电路1202可对失效单元的修复状态进行冗余分析(即RA分析)，并可在失效单元的修复状态为未被修复时，根据失效单元的位置信息生成修复信号，并将修复信号发送至修复电路130。
在本公开的一种示例性实施方式中，修复电路130还可用于在每一次修复操作后均对目标存储区进行缺陷检测，以确定目标存储区中是否存在失效单元。若目标存储区中存在失效单元，则判断修复操作失败；若目标存储区中不存在失效单元，则判断修复操作成功。
举例而言，指令下发电路1202可包括测试程序，在目标存储区中存在失效单元时，可通过测试程序控制SLT测试平台300对目标存储区进行系统级测试，进而判断目标存储区中是否存在失效单元，若目标存储区中不存在失效单元，则判断修复操作成功，此时可通过修复电路130向控制电路120发送预设提示信息，以提醒工作人员修复成功，无需再进行缺陷检测。预设提示信息可以是图像提示信息，也可以是语音提示信息，在此不对预设提示信息的形式做特殊限定。
在本公开的一种示例性实施方式中，预设提示信息为图像提示信息，该图像提示信息可为预设的字样，例如，其可为“OK”或“成功”等字样；也可以是预设的提示短消息，例如“修复成功”或“不存在失效单元”等短消息，还可以是预先设置的图片，当然，也可以是其他类型的提示信息，在此不在一一列举。
若目标存储区中存在失效单元，则判定修复失败，可对目标存储区中的失效单元重新进行修复操作。举例而言，可将该失效单元的位置信息传输至控制电路120，控制电路120中的指令下发电路1202可根据该失效单元的位置信息生成修复信号，并将修复信号发送至修复电路130，修复电路130通过冗余单元替换目标存储区中的失效单元，如此循环往复，直至某一次缺陷检测过程中检测到目标存储区中不存在失效单元时，停止缺陷检测及修复操作(即：停止通过冗余单元替换目标存储区中的失效单元)；或者，直至修复操作的次数达到阈值时停止修复。
在本公开的一种示例性实施方式中，本公开的修复系统100还包括显示器，显示器可以是配置于上位机200内的显示屏，其可与控制电路120连接，并可包括UI显示界面。在修复操作成功时，显示器可接收控制电路120传输的预设提示信息，并可通过UI显示界面将该预设提示信息显示出来，以便提醒用户失效单元已修复成功；在修复操作失败时，显示器可接收修复电路130传输的失效单元的位置信息，并可通过UI显示界面将该失效单元的位置信息显示在屏幕上，以便提醒用户失效单元修复失败，需要进行重新修复。
本公开实施方式还提供一种半导体结构的修复方法，该半导体结构可为动态随机存取存储器(dynamic random access memory，DRAM)、静态随机存取存储器(staticrandom access memory，SRAM)等。该修复方法可包括步骤S110-步骤S130，如图4所示，其中：
步骤S110，对所述主存储区进行缺陷检测，以确定所述主存储区的失效单元及所述失效单元的位置信息；
步骤S120，存储所述失效单元的位置信息，并根据所述位置信息生成修复信号；
步骤S130，接收所述修复信号，并通过所述冗余存储区对所述失效单元进行修复操作。
本公开的半导体结构的修复方法的部分细节及有益效果已在对应的半导体结构的修复系统100中进行了详细说明，此处不再赘述。
在本公开的一种示例性实施方式中，如图5所示，本公开的修复方法还包括：
步骤S140，检测所述失效单元的修复状态，所述修复状态包括已被修复和未被修复。
在本公开的一种示例性实施方式中，存储所述失效单元的位置信息，并根据所述位置信息生成修复信号，即步骤S120包括步骤S1201及步骤S1202，如图6所示，其中：
步骤S1201，将所述失效单元的位置信息写入SPD，并在所述SPD中生成与所述失效单元的位置信息对应的标识信息。
SPD可以是一组关于内存模组的配置信息，如制造商、序列号、P-Bank(PhysicalBank，物理层)数量、行地址/列地址数量、位宽、各种主要操作时序等信息，这些信息都存放在一个容量为256字节的EEPROM(Electrica11y Erasable Programmable Read 0nlyMemory，电擦除可编程只读存储器)中，即SPD内的时序信息由模组生产商根据所使用的内存芯片的特点编写并写入至EEPROM，EEPROM存放在上位机200的内存中。也就是说，失效单元的位置信息可以写入到EEPROM的SPD中。
在写入过程中，还可将与失效单元的位置信息对应的标识信息、工单号及测试日志对应的路径一并写入SPD中，以便于通过标识信息和工单号快速准确的匹配与之相对应的半导体结构，同时，便于通过SPD查询或读取与标识信息对应的失效单元的位置信息及其测试路径。
步骤S1202，在所述失效单元的修复状态为未被修复时，根据所述失效单元的位置信息生成修复信号。
在本公开的一种示例性实施方式中，失效单元可具有已被修复和未被修复两种修复状态，当其修复状态为未被修复时，可根据失效单元的位置信息生成修复信号。
在本公开的一种示例性实施方式中，接收所述修复信号，并通过所述冗余存储区对所述失效单元进行修复操作，即步骤S130可包括步骤S1301及步骤S1302，如图7所示，其中：
步骤S1301，接收所述修复信号，并根据所述标识信息读取所述失效单元的位置信息。
步骤S1302，采用所述冗余单元替换所述失效单元，以形成目标存储区。
在接收到修复信号后，可自动对失效单元进行修复操作，该修复操作可包括采用冗余单元替换失效单元，进而形成目标存储区。修复信号可以是电信号，也可以是指令信息，在此不对修复信号的类型做特殊限定。
在本公开的一种示例性实施方式中，如图5所示，本公开的修复方法还包括：
步骤S150，在每一次所述修复操作后对所述目标存储区进行缺陷检测，以判断所述修复操作是否成功。若所述修复操作成功，则发送预设提示信息。
在本公开的一种示例性实施方式中，在每一次修复操作后均对目标存储区进行缺陷检测，以确定目标存储区中是否存在失效单元。若目标存储区中存在失效单元，则判断修复操作失败；若目标存储区中不存在失效单元，则判断修复操作成功。
举例而言，可采用SLT测试平台300对目标存储区进行系统级测试，进而判断目标存储区中是否存在失效单元，若目标存储区中不存在失效单元，则判断修复操作成功，此时可通过修复电路130向控制电路120发送预设提示信息，以提醒工作人员修复成功，无需再进行缺陷检测。预设提示信息可以是图像提示信息，也可以是语音提示信息，在此不对预设提示信息的形式做特殊限定。
在本公开的一种示例性实施方式中，如图5所示，本公开的修复方法还包括：
步骤S160，在所述修复操作失败时，对所述失效单元重新进行修复操作，直至所述修复操作的次数达到阈值时停止修复。
若目标存储区中存在失效单元，则判定修复失败，可对目标存储区中的失效单元重新进行修复操作。举例而言，可将该失效单元的位置信息传输至控制电路120，控制电路120中的指令下发电路1202可根据该失效单元的位置信息生成修复信号，并将修复信号发送至修复电路130，修复电路130通过冗余单元替换目标存储区中的失效单元，如此循环往复，直至某一次缺陷检测过程中检测到目标存储区中不存在失效单元时，停止缺陷检测及修复操作(即：停止通过冗余单元替换目标存储区中的失效单元)；或者，直至修复操作的次数达到阈值时停止修复。
在本公开的一种示例性实施方式中，如图8所示，本公开的修复方法还可包括：
步骤S170，在所述修复操作成功时，显示所述预设提示信息。
在修复操作成功时，显示器可接收控制电路120传输的预设提示信息，进而可将该预设提示信息显示出来，以便提醒用户失效单元已修复成功。
步骤S180，在所述修复操作失败时，显示所述失效单元的位置信息。
在修复操作失败时，显示器可接收修复电路130传输的失效单元的位置信息，并可将该失效单元的位置信息显示在屏幕上，以便提醒用户失效单元修复失败，需要进行重新修复。
下面对本公开实施方式的半导体结构的修复方法的具体过程进行说明：
将半导体结构插入SLT测试平台300中进行系统级测试，SLT测试平台300完成测试后自动生成包含失效单元位置的测试日志，SLT测试平台300与上位机200连接，上位机200将测试日志写入数据库中，在写入过程中可将与失效单元的位置信息对应的标识信息、工单号及测试日志对应的路径一并写入SPD中；如图9所示，将具有失效单元的半导体结构插入基于FPGA开发的S修复平台400中，Efuse修复平台400读取数据库中的标识信息及工单号，进而可以快速准确的匹配与之相对应的半导体结构，同时，便于通过SPD查询或读取与标识信息对应的失效单元的位置信息及其测试路径；上位机200向Efuse修复平台400发送读取指令，以读取半导体结构的主存储区的失效单元的位置信息，并根据失效单元的位置信息检测失效单元的修复状态，对失效单元的修复状态进行冗余分析，以确定失效单元是否被修复；在修复状态为已被修复时，上位机200显示修复状态；对半导体结构进行再次测试以确定半导体结构中的所有失效单元是否均修复成功，若不成功，则将半导体结构插入SLT测试平台中300进行新一轮检测；在修复状态为未被修复时，上位机200显示修复状态，上位机200下发修复指令重新进行修复操作，如此循环往复，直至某一次缺陷检测过程中检测到目标存储区中不存在失效单元时，停止缺陷检测及修复操作(即：停止通过冗余单元替换目标存储区中的失效单元)；或者，直至修复操作的次数达到阈值时停止修复。
需要说明的是，尽管在附图中以特定顺序描述了本公开中半导体结构的修复方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
此外，本公开还提供了一种能够实现上述半导体结构的修复方法的电子设备。
所属技术领域的技术人员能够理解，本公开的各个方面可以实现为系统、方法或程序产品。因此，本公开的各个方面可以具体实现为以下形式，即：完全的硬件实施例、完全的软件实施例(包括固件、微代码等)，或硬件和软件方面结合的实施例，这里可以统称为“电路”、“模块”或“系统”。
下面参照图10来描述根据本公开的这种实施例的电子设备1000。图10显示的电子设备1000仅仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。
如图10所示，电子设备1000以通用计算设备的形式表现。电子设备1000的组件可以包括但不限于：上述至少一个处理单元1010、上述至少一个存储单元1020、连接不同系统组件(包括存储单元1020和处理单元1010)的总线1030、显示单元1040。
其中，所述存储单元存储有程序代码，所述程序代码可以被所述处理单元1010执行，使得所述处理单元1010执行本说明书上述“示例性方法”部分中描述的根据本公开各种示例性实施例的步骤。例如，所述处理单元1010可以执行如图4中所示的步骤S110，对所述主存储区进行缺陷检测，以确定所述主存储区的失效单元及所述失效单元的位置信息；步骤S120，存储所述失效单元的位置信息，并根据所述位置信息生成修复信号；步骤S130，接收所述修复信号，并通过所述冗余存储区对所述失效单元进行修复操作。
又如，所述的电子设备可以实现如图5-图8所示的各个步骤。
存储单元1020可以包括易失性存储单元形式的可读介质，例如随机存取存储单元(RAM)1021和/或高速缓存存储单元1022，还可以进一步包括只读存储单元(ROM)1023。
存储单元1020还可以包括具有一组(至少一个)程序模块1025的程序/实用工具1024，这样的程序模块1025包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。
总线1030可以为表示几类总线结构中的一种或多种，包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。
电子设备1000也可以与一个或多个外部设备1070(例如键盘、指向设备、蓝牙设备等)通信，还可与一个或者多个使得用户能与该电子设备1000交互的设备通信，和/或与使得该电子设备1000能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口1050进行。并且，电子设备1000还可以通过网络适配器1060与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。如图所示，网络适配器1060通过总线1030与电子设备1000的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备1000使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
通过以上的实施例的描述，本领域的技术人员易于理解，这里描述的示例实施例可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施例的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施例的方法。
在本公开的示例性实施例中，还提供了一种计算机可读存储介质，其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施例中，本公开的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当所述程序产品在终端设备上运行时，所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本公开各种示例性实施例的步骤。
本公开的实施例的用于实现上述方法的程序产品，其可以采用便携式紧凑盘只读存储器(CD-ROM)并包括程序代码，并可以在终端设备，例如个人电脑上运行。然而，本公开的程序产品不限于此，在本文件中，可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
所述程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、RF等等，或者上述的任意合适的组合。
可以以一种或多种程序设计语言的任意组合来编写用于执行本公开操作的程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、C++等，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
此外，上述附图仅是根据本公开示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (16)

1.一种半导体结构的修复系统，所述半导体结构包括主存储区和冗余存储区，其特征在于，所述修复系统包括：
测试电路，用于对所述主存储区进行缺陷检测，以确定所述主存储区的失效单元及所述失效单元的位置信息；
控制电路，与所述测试电路连接，用于存储所述失效单元的位置信息，并根据所述位置信息生成修复信号；
修复电路，与所述控制电路连接，用于接收所述修复信号，并通过所述冗余存储区对所述失效单元进行修复操作。
2.根据权利要求1所述的修复系统，其特征在于，所述修复电路还用于检测所述失效单元的修复状态，所述修复状态包括已被修复和未被修复。
3.根据权利要求2所述的修复系统，其特征在于，所述控制电路包括：
信息传输电路，与所述测试电路连接，用于获取所述失效单元的位置信息；
指令下发电路，用于下发修改SPD的指令信息，以将所述失效单元的位置信息写入所述SPD中，所述指令下发电路还用于在所述失效单元的修复状态为未被修复时，根据所述失效单元的位置信息生成修复信号，并将所述修复信号发送至所述修复电路。
4.根据权利要求1所述的修复系统，其特征在于，所述冗余存储区包括多个冗余单元，所述修复操作包括采用所述冗余单元替换所述失效单元，以形成目标存储区。
5.根据权利要求4所述的修复系统，其特征在于，所述修复电路还用于在每一次所述修复操作后对所述目标存储区进行缺陷检测，并判断所述修复操作是否成功；
若所述修复操作成功，则向所述控制电路发送预设提示信息。
6.根据权利要求5所述的修复系统，其特征在于，所述修复电路还用于在所述修复操作失败时，对所述失效单元重新进行修复操作，直至所述修复操作的次数达到阈值时停止修复。
7.根据权利要求6所述的修复系统，其特征在于，所述修复系统还包括：
显示器，在所述修复操作成功时，显示所述预设提示信息；在所述修复操作失败时，显示所述失效单元的位置信息。
8.一种半导体结构的修复方法，所述半导体结构包括主存储区和冗余存储区，其特征在于，所述修复方法包括：
对所述主存储区进行缺陷检测，以确定所述主存储区的失效单元及所述失效单元的位置信息；
存储所述失效单元的位置信息，并根据所述位置信息生成修复信号；
接收所述修复信号，并通过所述冗余存储区对所述失效单元进行修复操作。
9.根据权利要求8所述的修复方法，其特征在于，所述修复方法还包括：
检测所述失效单元的修复状态，所述修复状态包括已被修复和未被修复。
10.根据权利要求9所述的修复方法，其特征在于，所述存储所述失效单元的位置信息，并根据所述位置信息生成修复信号，包括：
将所述失效单元的位置信息写入SPD，并在所述SPD中生成与所述失效单元的位置信息对应的标识信息；
在所述失效单元的修复状态为未被修复时，根据所述失效单元的位置信息生成修复信号。
11.根据权利要求10所述的修复方法，其特征在于，所述冗余存储区包括多个冗余单元，所述接收所述修复信号，并通过所述冗余存储区对所述失效单元进行修复操作，包括：
接收所述修复信号，并根据所述标识信息读取所述失效单元的位置信息；
采用所述冗余单元替换所述失效单元，以形成目标存储区。
12.根据权利要求11所述的修复方法，其特征在于，所述修复方法还包括：
在每一次所述修复操作后对所述目标存储区进行缺陷检测，以判断所述修复操作是否成功；
若所述修复操作成功，则发送预设提示信息。
13.根据权利要求12所述的修复方法，其特征在于，所述修复方法还包括：
在所述修复操作失败时，对所述失效单元重新进行修复操作，直至所述修复操作的次数达到阈值时停止修复。
14.根据权利要求13所述的修复方法，其特征在于，所述修复方法还包括：
在所述修复操作成功时，显示所述预设提示信息；
在所述修复操作失败时，显示所述失效单元的位置信息。
15.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行时实现如权利要求8至14中任一项所述的半导体结构的修复方法。
16.一种电子设备，其特征在于，包括：
处理器；以及
存储器，用于存储一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现如权利要求8至14中任一项所述的半导体结构的修复方法。
CN202210226732.7A 2022-03-09 2022-03-09 半导体结构的修复系统、修复方法、存储介质及电子设备 Pending CN116779010A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202210226732.7A CN116779010A (zh) 2022-03-09 2022-03-09 半导体结构的修复系统、修复方法、存储介质及电子设备
EP22730660.2A EP4270397A4 (en) 2022-03-09 2022-03-14 REPAIR SYSTEM AND REPAIR METHOD FOR SEMICONDUCTOR STRUCTURE AS WELL AS STORAGE MEDIUM AND ELECTRONIC DEVICE
PCT/CN2022/080713 WO2023168727A1 (zh) 2022-03-09 2022-03-14 半导体结构的修复系统、修复方法、存储介质及电子设备
US17/837,203 US11984182B2 (en) 2022-03-09 2022-06-10 Repair system and repair method for semiconductor structure, storage medium and electronic device
TW111123255A TWI827105B (zh) 2022-03-09 2022-06-22 半導體結構的修復系統、修復方法、存儲介質及電子設備

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210226732.7A CN116779010A (zh) 2022-03-09 2022-03-09 半导体结构的修复系统、修复方法、存储介质及电子设备

Publications (1)

Publication Number Publication Date
CN116779010A true CN116779010A (zh) 2023-09-19

Family

ID=84047567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210226732.7A Pending CN116779010A (zh) 2022-03-09 2022-03-09 半导体结构的修复系统、修复方法、存储介质及电子设备

Country Status (3)

Country Link
CN (1) CN116779010A (zh)
TW (1) TWI827105B (zh)
WO (1) WO2023168727A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2781918B1 (fr) * 1998-07-31 2000-10-06 St Microelectronics Sa Memoire rom a correction par redondance
US6691264B2 (en) * 2001-01-22 2004-02-10 Lsi Logic Corporation Built-in self-repair wrapper methodology, design flow and design architecture
US6728146B1 (en) * 2002-07-03 2004-04-27 Macronix International Co., Ltd. Memory device and method for automatically repairing defective memory cells
CA2708593A1 (en) * 2009-07-27 2010-11-18 Sidense Corp. Redundancy system for non-volatile memory
CN102339649A (zh) * 2011-05-12 2012-02-01 大唐微电子技术有限公司 集成电路嵌入式存储器的修复系统、装置及方法
CN102420016A (zh) * 2011-11-03 2012-04-18 西安交通大学 一种应用于集成错误校验码的嵌入式存储器的内建修复分析方法
US9953725B2 (en) * 2012-02-29 2018-04-24 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of operating the same
KR20150055933A (ko) * 2013-11-14 2015-05-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR20190040615A (ko) * 2017-10-11 2019-04-19 에스케이하이닉스 주식회사 반도체 장치 및 그의 동작 방법
US11139045B2 (en) * 2019-11-22 2021-10-05 Micron Technology, Inc. Memory device with a memory repair mechanism and methods for operating the same

Also Published As

Publication number Publication date
TW202336770A (zh) 2023-09-16
TWI827105B (zh) 2023-12-21
WO2023168727A1 (zh) 2023-09-14

Similar Documents

Publication Publication Date Title
CN112667445B (zh) 封装后的内存修复方法及装置、存储介质、电子设备
US6976197B2 (en) Apparatus and method for error logging on a memory module
CN111078459B (zh) 半导体芯片的测试方法、装置及系统
US10095570B2 (en) Programmable device, error storage system, and electronic system device
TWI726514B (zh) 記憶體修復電路、方法與使用其的記憶體模組
CN102662808A (zh) 一种pcie硬件故障检测的实现方法与装置
WO2019184612A1 (zh) 一种终端及电子设备
CN111694684A (zh) 存储设备的异常构造方法、装置、电子设备及存储介质
CN116779010A (zh) 半导体结构的修复系统、修复方法、存储介质及电子设备
CN115422091B (zh) 一种固件调试方法及装置、电子设备、存储介质
US11984182B2 (en) Repair system and repair method for semiconductor structure, storage medium and electronic device
CN111124881B (zh) eMMC固件测试方法及装置
CN115033441A (zh) PCIe设备故障检测方法、装置、设备和存储介质
US9990382B1 (en) Secure erasure and repair of non-mechanical storage media
CN112908401A (zh) 内存修复电路、内存模块及内存修复方法
US20100115328A1 (en) Methods and Systems for Handling Device Failovers during Test Executions
US20220223222A1 (en) Post package repairing method and apparatus for memory, storage medium, and electronic device
CN112464499B (zh) 非易失芯片擦写数据检查方法、装置、存储介质和终端
CN114267402B (zh) 闪存的坏存储单元测试方法、装置、设备及存储介质
CN113591141B (zh) 基于模糊测试的固件镜像文件刷写校验方法、系统及终端
US11892920B2 (en) Method, electronic device, and program product for failure handling
CN116820946B (zh) 一种对目标软件兼容性进行自动化测试的方法和装置
CN111857664B (zh) 一种应用开发的方法、装置、设备及存储介质
CN107391223A (zh) 一种文件处理方法及装置
CN201107774Y (zh) Spi检测卡

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination