CN116775387A - 芯片测试方法和系统 - Google Patents
芯片测试方法和系统 Download PDFInfo
- Publication number
- CN116775387A CN116775387A CN202310534923.4A CN202310534923A CN116775387A CN 116775387 A CN116775387 A CN 116775387A CN 202310534923 A CN202310534923 A CN 202310534923A CN 116775387 A CN116775387 A CN 116775387A
- Authority
- CN
- China
- Prior art keywords
- temperature
- frequency difference
- weighted frequency
- chip
- working
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 101
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000010998 test method Methods 0.000 claims description 6
- 238000010276 construction Methods 0.000 claims description 3
- OIGNJSKKLXVSLS-VWUMJDOOSA-N prednisolone Chemical compound O=C1C=C[C@]2(C)[C@H]3[C@@H](O)C[C@](C)([C@@](CC4)(O)C(=O)CO)[C@@H]4[C@@H]3CCC2=C1 OIGNJSKKLXVSLS-VWUMJDOOSA-N 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 14
- 230000007547 defect Effects 0.000 abstract description 5
- 238000004364 calculation method Methods 0.000 abstract description 4
- 238000004590 computer program Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000005284 excitation Effects 0.000 description 3
- 241000196324 Embryophyta Species 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明涉及一种芯片测试方法和系统，方法包括：提供一基准频率，基于基准频率构建一加权频率差值模型；根据芯片测试的工作温度和工作电压，通过加权频率差值模型计算加权频率差值，并根据加权频率差值划分芯片等级，其中工作温度为实测温度经过温度补偿后得到的温度值。本发明通过构建加权频率差值模型，利用经过温度补偿后的工作温度计算得到芯片测试的加权频率差值，以替代传统恒温测试机的测试结果，在显著降低测试成本的前提下，通过加权频率差值和温度补偿的方式克服了大电流计算类芯片在测试过程中存在的因温度控制困难而导致测试结果准确性低的技术缺陷。
Description
技术领域
本发明涉及芯片测试技术领域，尤其是指一种芯片测试方法和系统。
背景技术
计算类芯片由于制程的差异，会导致不同晶圆封装厂不同制程生产出来的芯片在性能上的表现存在差异，甚至同一个晶圆封装厂由于批次不同都会存在明显的差异，这就要求芯片测试机可以对芯片性能进行等级划分，而芯片等级的划分，通常是以芯片能够运行的最高频率为依据的。而这类芯片能够运行的最高主频通常跟芯片的温度有很大关系。
实际上，这类芯片常常会由于提供高速的数学计算的功能，功耗相对比较大，在测试过程中会产生大量热量，且由于普通测试机通常不具备恒温的功能而导致热量无法及时消散，进而造成芯片在测试过程中温度上升。因此环境温度的不同和测试过程中温度的上升，均会造成芯片性能的变化，从而影响了测试结果的准确性和一致性。
目前，为了解决这个问题，通常的做法是采用可以进行控温的测试机台，通过使用降温装置让芯片在测试过程中尽可能的处在恒温状态，但是这种解决方案的缺点是成本较高，需要额外的恒温系统，而且由于测试过程中瞬态大电流的特性，使得从检测出芯片温度变化到使芯片内部降温有时间差，芯片内部温度并不容易恒定。因此采用现有技术的恒温测试台即使在不考虑成本的情况下还会存在测试结果准确性低的问题。
发明内容
为此，本发明所要解决的技术问题在于克服现有技术中大电流计算类芯片在测试过程中存在的因温度控制困难而导致测试结果准确性低的技术缺陷。
为解决上述技术问题，本发明提供了一种芯片测试方法，包括：
提供一基准频率，基于所述基准频率构建一加权频率差值模型；
根据芯片测试的工作温度和工作电压，通过所述加权频率差值模型计算加权频率差值，并根据所述加权频率差值划分芯片等级，其中所述工作温度为实测温度经过温度补偿后得到的温度值。
在本发明的一个实施例中，基于所述基准频率构建一加权频率差值模型，包括：
根据工作电压、工作温度和基准频率构建加权频率差值模型为：
ΔF＝m*V/Twork+c-Fbase
式中，ΔF表示加权频率差值，V表示工作电压，Twork表示工作温度，Fbase表示基准频率，m表示增益，c表示偏置。
在本发明的一个实施例中，在构建所述加权频率差值模型时，其中所述工作温度为实测温度经过温度补偿后得到的温度值，所述温度补偿公式为：Twork＝T0+β*ΔT”
式中，Twork表示工作温度，T0表示基准温度，ΔT表示温升，β表示温升对补偿频率频率的影响系数。
在本发明的一个实施例中，在构建所述加权频率差值模型后，使用恒温系统测试多组芯片，求解得到多组候选的增益和偏置，根据多组候选的增益和偏置确定所述加权频率差值模型的增益和偏置。
在本发明的一个实施例中，求解得到多组候选的增益和偏置，包括：
将每个预设的工作电压和工作温度代入公式ΔF+Fbase＝m*V/Twork+c，得到多组关于增益和偏置的方程式；
联立每组方程式，计算每组方程式的解，得到多组候选的增益和偏置。
在本发明的一个实施例中，根据多组候选的增益和偏置确定所述加权频率差值模型的增益和偏置，包括：
计算多个候选的增益的平均值，得到所述加权频率差值模型的增益，以及计算多个候选的偏置的平均值，得到所述加权频率差值模型的偏置。
在本发明的一个实施例中，根据芯片测试的工作温度和工作电压，通过所述加权频率差值模型计算加权频率差值，包括：
采集芯片测试的实测温度，将该实测温度经过温度补偿后得到工作温度；
将经过温度补偿后的工作温度和实际的工作电压代入公式ΔF＝m*V/Twork+c-Fbase中，求解得到加权频率差值。
此外，本发明还提供一种芯片测试系统，包括：
模型构建模块，提供一基准频率，所述模型构建模块用于基于所述基准频率构建一加权频率差值模型；
芯片测试模块，所述芯片测试模块用于根据芯片测试的工作温度和工作电压，通过所述加权频率差值模型计算加权频率差值，并根据所述加权频率差值划分芯片等级，其中所述工作温度为实测温度经过温度补偿后得到的温度值。
在本发明的一个实施例中，基于所述基准频率构建一加权频率差值模型，包括：
根据工作电压、工作温度和基准频率构建加权频率差值模型为：
ΔF＝m*V/Twork+c-Fbase
式中，ΔF表示加权频率差值，V表示工作电压，Twork表示工作温度，Fbase表示基准频率，m表示增益，c表示偏置。
在本发明的一个实施例中，在构建所述加权频率差值模型后，使用恒温系统测试多组芯片，求解得到多组候选的增益和偏置，根据多组候选的增益和偏置确定所述加权频率差值模型的增益和偏置。
本发明的上述技术方案相比现有技术具有以下优点：
本发明所述的一种芯片测试方法和系统，其通过构建加权频率差值模型，利用经过温度补偿后的工作温度计算得到芯片测试的加权频率差值，，以替代传统恒温测试机的测试结果，在显著降低测试成本的前提下，通过加权频率差值和温度补偿的方式克服了大电流计算类芯片在测试过程中存在的因温度控制困难而导致测试结果准确性低的技术缺陷。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中
图1是本发明提出的一种芯片测试方法的流程示意图。
图2是采用传统恒温测试机台的测试结果。
图3是采用本发明方法的测试结果。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
本发明实施例提供了一种芯片测试方法和系统，其通过构建加权频率差值模型，利用经过温度补偿后的工作温度计算得到芯片测试的加权频率差值，以替代传统恒温测试机的测试结果，在显著降低测试成本的前提下，通过加权频率差值和温度补偿的方式克服了大电流计算类芯片在测试过程中存在的因温度控制困难而导致测试结果准确性低的技术缺陷。
本发明实施例提供了一种芯片测试方法和系统用于解决大电流计算类芯片在测试过程中因温度控制困难而影响芯片等级测试结果的问题。本发明基于的测试系统模型为：测试机的DPS模块输出电压给芯片供电，通过测试机的一组数字测试通道给出一段连续的某一频率的波形激励，再通过测试机的数字测试通道回读芯片内部状态是正常还是出错，来判断被测芯片被划分到哪一等级。常规的定义是，在一定的工作温度下，基于相同工作主频，能够接受更低供电电压，并工作正常的芯片，将被划分到更高等级的产品。比如两颗芯片A和B，工作在相同的温度和电压，芯片A可以工作在500MHz，但是芯片B只能工作在450MHz，则芯片A被划分到优级，芯片B被划分到普通级。
芯片工作温度，通常比较容易通过测试机的数字通道从芯片内部读出或者从测试负载板的温度传感器读出。基于此，请参照图1所示，本发明实施例提供的一种芯片测试方法，包括以下步骤：
步骤S1：提供一基准频率，基于所述基准频率构建一加权频率差值模型；
步骤S2：根据芯片测试的工作温度和工作电压，通过所述加权频率差值模型计算加权频率差值，并根据所述加权频率差值划分芯片等级，其中所述工作温度为实测温度经过温度补偿后得到的温度值。
其中，在步骤S1中，基于所述基准频率构建一加权频率差值模型，包括：根据工作电压、工作温度和基准频率构建加权频率差值模型为：ΔF＝m*V/Twork+c-Fbase，式中，ΔF表示加权频率差值，V表示工作电压，Twork表示工作温度，Fbase表示基准频率，m表示增益，c表示偏置。
作为示例地，针对某一颗芯片，系统能运行的最高主频，也就是数字通道对芯片的输出激励的最高频率F＝Fbase+ΔF，公式中Fbase是测试中给定的基准频率，ΔF是参考实际环境温度和测试产生的温升的加权频率差值，F＝m*V/Twork+c，对于本发明测试方法来说，就是要根据工作电压V和工作温度Twork来计算出当前环境下的加权频率差值ΔF＝m*V/Twork+c-Fbase。
进一步地，在步骤S1中，在构建所述加权频率差值模型后，使用恒温系统测试多组芯片，求解得到多组候选的增益和偏置，根据多组候选的增益和偏置确定所述加权频率差值模型的增益和偏置。
具体地，将每个预设的工作电压和工作温度代入公式ΔF+Fbase＝m*V/Twork+c，得到多组关于增益和偏置的方程式；联立每组方程式，计算每组方程式的解，得到多组候选的增益和偏置；计算多个候选的增益的平均值，得到所述加权频率差值模型的增益，以及计算多个候选的偏置的平均值，得到所述加权频率差值模型的偏置。
作为示例地，首先使用恒温测试机测试同一颗芯片，分别设定两个不同的工作温度Twork’和Twork”，使用固定的工作电压V，从而可以分别得到工作温度Twork’和Twork”下的工作频率。对于公式ΔF＝m*V/Twork+c-Fbase中，V,Twork均为已知量，Twork’和Twork”对应的ΔF+Fbase也可以通过恒温测试机测得，将这些已知量代入公式ΔF＝m*V/Twork+c-Fbase中，即可得到一组关于增益和偏置的方程式，联立该组方程式，计算该组方程式的解，得到该组候选的增益和偏置。更换芯片，重复以上操作，得到另一组候选的增益和偏置。经过一批芯片的小批量验证测试后，得到多组候选的增益和偏置，然后分别求解多个候选的增益和偏置的平均值，即可得到加权频率差值模型的最终增益和偏置。至此获得了增益和偏置具有确定值的加权频率差值模型，并将该加权频率差值模型用于芯片的量产测试中。
其中，在步骤S2中，根据芯片测试的工作温度和工作电压，通过所述加权频率差值模型计算加权频率差值，包括：采集芯片测试的实测温度，将该实测温度经过温度补偿后得到工作温度；将经过温度补偿后的工作温度和实际的工作电压代入公式ΔF＝m*V/Twork+c-Fbase中，求解得到加权频率差值。
测试结果主要受两个温度数值影响，芯片所处环境基准温度T0，和测试过程中的温升ΔT。不同测试厂的T0可能会差异比较大，甚至同一个测试厂的不同工作区都会有明显温差。ΔT则主要跟测试程序有关。本发明的原理是根据当前的温度和电压，从而计算出由温度导致的最高主频的差值。上述所述温度补偿公式为：Twork＝T0+β*ΔT”，式中，Twork表示工作温度，T0表示基准温度，ΔT表示温升，β表示温升对补偿频率的影响系数。作为优选的，本实施例选取β＝0.5。
图2和图3是对一批芯片的对比测试结果，图2是采用传统的恒温测试机进行芯片分级的结果，图3是采用本发明方法的测试结果，可以看到两种结果是相近的，因此可以证明本发明方法的有效性，从而能够让计算类芯片的量产可以采用普通测试机替代成本昂贵的恒温测试机台，在显著降低测试成本的前提下，通过加权频率差值和温度补偿的方式克服了大电流计算类芯片在测试过程中存在的因温度控制困难而导致测试结果准确性低的技术缺陷。
下面对本发明实施例公开的一种芯片测试系统进行介绍，下文描述的一种芯片测试系统与上文描述的一种芯片测试方法可相互对应参照。
本发明实施例提供了一种芯片测试系统，包括：
模型构建模块，提供一基准频率，所述模型构建模块用于基于所述基准频率构建一加权频率差值模型；
芯片测试模块，所述芯片测试模块用于根据芯片测试的工作温度和工作电压，通过所述加权频率差值模型计算加权频率差值，并根据所述加权频率差值和所述基准频率，计算得到芯片测试的工作频率，其中所述工作温度为实测温度经过温度补偿后得到的温度值。
在本发明的一个实施例中，基于所述基准频率构建一加权频率差值模型，包括：根据工作电压、工作温度和基准频率构建加权频率差值模型为：
ΔF＝m*V/Twork+c-Fbase
式中，ΔF表示加权频率差值，V表示工作电压，Twork表示工作温度，Fbase表示基准频率，m表示增益，c表示偏置。
作为示例地，针对某一颗芯片，系统能运行的最高主频，也就是数字通道对芯片的输出激励的最高频率F＝Fbase+ΔF，公式中Fbase是测试中给定的基准频率，ΔF是参考实际环境温度和测试产生的温升的加权频率差值，F＝m*V/Twork+c，对于本发明测试方法来说，就是要根据工作电压V和工作温度Twork来计算出当前环境下的加权频率差值ΔF＝m*V/Twork+c-Fbase。
在本发明的一个实施例中，在构建所述加权频率差值模型后，使用恒温系统测试多组芯片，求解得到多组候选的增益和偏置，根据多组候选的增益和偏置确定所述加权频率差值模型的增益和偏置。
具体地，将每个预设的工作电压和工作温度代入公式ΔF+Fbase＝m*V/Twork+c，得到多组关于增益和偏置的方程式；联立每组方程式，计算每组方程式的解，得到多组候选的增益和偏置；计算多个候选的增益的平均值，得到所述加权频率差值模型的增益，以及计算多个候选的偏置的平均值，得到所述加权频率差值模型的偏置。
作为示例地，首先使用恒温测试机测试同一颗芯片，分别设定两个不同的工作温度Twork’和Twork”，使用固定的工作电压V，从而可以分别得到工作温度Twork’和Twork”下的工作频率。对于公式ΔF＝m*V/Twork+c-Fbase中，V,Twork均为已知量，Twork’和Twork”对应的ΔF+Fbase也可以通过恒温测试机测得，将这些已知量代入公式ΔF＝m*V/Twork+c-Fbase中，即可得到一组关于增益和偏置的方程式，联立该组方程式，计算该组方程式的解，得到该组候选的增益和偏置。更换芯片，重复以上操作，得到另一组候选的增益和偏置。经过一批芯片的小批量验证测试后，得到多组候选的增益和偏置，然后分别求解多个候选的增益和偏置的平均值，即可得到加权频率差值模型的最终增益和偏置。至此获得了增益和偏置具有确定值的加权频率差值模型，并将该加权频率差值模型用于芯片的量产测试中。
本实施例的芯片测试系统用于实现前述的芯片测试方法，因此该系统的具体实施方式可见前文中的芯片测试方法的实施例部分，所以，其具体实施方式可以参照相应的各个部分实施例的描述，在此不再展开介绍。
另外，由于本实施例的芯片测试系统用于实现前述的芯片测试方法，因此其作用与上述方法的作用相对应，这里不再赘述。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然，上述实施例仅仅是为清楚地说明所作的举例，并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (10)
1.一种芯片测试方法，其特征在于：包括：
提供一基准频率，基于所述基准频率构建一加权频率差值模型；
根据芯片测试的工作温度和工作电压，通过所述加权频率差值模型计算加权频率差值，并根据所述加权频率差值划分芯片等级，其中所述工作温度为实测温度经过温度补偿后得到的温度值。
2.根据权利要求1所述的一种芯片测试方法，其特征在于：基于所述基准频率构建一加权频率差值模型，包括：
根据工作电压、工作温度和基准频率构建加权频率差值模型为：
ΔF＝m*V/Twork+c-Fbase
式中，ΔF表示加权频率差值，V表示工作电压，Twork表示工作温度，Fbase表示基准频率，m表示增益，c表示偏置。
3.根据权利要求2所述的一种芯片测试方法，其特征在于：在构建所述加权频率差值模型时，其中所述工作温度为实测温度经过温度补偿后得到的温度值，所述温度补偿公式为：
Twork＝T0+β*ΔT”
式中，Twork表示工作温度，T0表示基准温度，ΔT表示温升，β表示温升对补偿频率频率的影响系数。
4.根据权利要求2或3所述的一种芯片测试方法，其特征在于：在构建所述加权频率差值模型后，使用恒温系统测试多组芯片，求解得到多组候选的增益和偏置，根据多组候选的增益和偏置确定所述加权频率差值模型的增益和偏置。
5.根据权利要求4所述的一种芯片测试方法，其特征在于：求解得到多组候选的增益和偏置，包括：
将每个预设的工作电压和工作温度代入公式ΔF+Fbase＝m*V/Twork+c，得到多组关于增益和偏置的方程式；
联立每组方程式，计算每组方程式的解，得到多组候选的增益和偏置。
6.根据权利要求5所述的一种芯片测试方法，其特征在于：根据多组候选的增益和偏置确定所述加权频率差值模型的增益和偏置，包括：
计算多个候选的增益的平均值，得到所述加权频率差值模型的增益，以及计算多个候选的偏置的平均值，得到所述加权频率差值模型的偏置。
7.根据权利要求2所述的一种芯片测试方法，其特征在于：根据芯片测试的工作温度和工作电压，通过所述加权频率差值模型计算加权频率差值，包括：
采集芯片测试的实测温度，将该实测温度经过温度补偿后得到工作温度；
将经过温度补偿后的工作温度和实际的工作电压代入公式ΔF＝m*V/Twork+c-Fbase中，求解得到加权频率差值。
8.一种芯片测试系统，其特征在于：包括：
模型构建模块，提供一基准频率，所述模型构建模块用于基于所述基准频率构建一加权频率差值模型；
芯片测试模块，所述芯片测试模块用于根据芯片测试的工作温度和工作电压，通过所述加权频率差值模型计算加权频率差值，并根据所述加权频率差值划分芯片等级，其中所述工作温度为实测温度经过温度补偿后得到的温度值。
9.根据权利要求8所述的一种芯片测试系统，其特征在于：基于所述基准频率构建一加权频率差值模型，包括：
根据工作电压、工作温度和基准频率构建加权频率差值模型为：
ΔF＝m*V/Twork+c-Fbase
式中，ΔF表示加权频率差值，V表示工作电压，Twork表示工作温度，Fbase表示基准频率，m表示增益，c表示偏置。
10.根据权利要求9所述的一种芯片测试系统，其特征在于：在构建所述加权频率差值模型后，使用恒温系统测试多组芯片，求解得到多组候选的增益和偏置，根据多组候选的增益和偏置确定所述加权频率差值模型的增益和偏置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310534923.4A CN116775387A (zh) | 2023-05-12 | 2023-05-12 | 芯片测试方法和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310534923.4A CN116775387A (zh) | 2023-05-12 | 2023-05-12 | 芯片测试方法和系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116775387A true CN116775387A (zh) | 2023-09-19 |
Family
ID=87988610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310534923.4A Pending CN116775387A (zh) | 2023-05-12 | 2023-05-12 | 芯片测试方法和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116775387A (zh) |
-
2023
- 2023-05-12 CN CN202310534923.4A patent/CN116775387A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3940718B2 (ja) | 試験装置、良否判定基準設定装置、試験方法及び試験プログラム | |
| CN111837045A (zh) | 集成电路工作负载、温度和/或亚阈值泄漏传感器 | |
| CN101036063B (zh) | 检测带有场效应晶体管的电子设备的测试方法与测试装置 | |
| US7689876B2 (en) | Real-time optimized testing of semiconductor device | |
| JP6737277B2 (ja) | 製造プロセス分析装置、製造プロセス分析方法、及び、製造プロセス分析プログラム | |
| US8421495B1 (en) | Speed binning for dynamic and adaptive power control | |
| CN103943523A (zh) | 半导体生产过程中的抽样量测方法 | |
| JP2008166644A (ja) | 集積回路装置異常検出装置、方法およびプログラム | |
| CN112649719B (zh) | 一种芯片中线性稳压器的测试方法、装置以及设备 | |
| US9429619B2 (en) | Reliability test screen optimization | |
| JP2008002900A (ja) | 半導体装置のスクリーニング方法と装置並びにプログラム | |
| CN113125928A (zh) | 基于Miner理论的IGBT模块老化表征方法及系统 | |
| CN116775387A (zh) | 芯片测试方法和系统 | |
| US11774228B2 (en) | Method and apparatus for testing workpieces | |
| CN112945418B (zh) | 集成芯片的测温装置及测温方法 | |
| CN103116617B (zh) | 一种集成电路测试数据的处理方法 | |
| US9904660B1 (en) | Nonparametric method for measuring clustered level of time rank in binary data | |
| CN113835016B (zh) | Ddr芯片极限性能测试方法、测试装置、设备及存储介质 | |
| TW201800177A (zh) | 測長控制裝置、製造系統、測長控制方法以及測長控制程式產品 | |
| US9368416B2 (en) | Continuous voltage product binning | |
| US7274200B2 (en) | Semiconductor circuit, method of monitoring semiconductor-circuit performance, method of testing semiconductor circuit, equipment for testing semiconductor circuit, and program for testing semiconductor circuit | |
| CN114441927A (zh) | 一种多环境的批量芯片测试方法 | |
| US7137085B1 (en) | Wafer level global bitmap characterization in integrated circuit technology development | |
| US7058531B2 (en) | Temperature compensation in maximum frequency measurement and speed sort | |
| US6968287B2 (en) | System and method for predicting burn-in conditions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |