CN116774022A - 一种基于fpga的adc性能测试系统及其测试方法 - Google Patents
一种基于fpga的adc性能测试系统及其测试方法 Download PDFInfo
- Publication number
- CN116774022A CN116774022A CN202311018335.1A CN202311018335A CN116774022A CN 116774022 A CN116774022 A CN 116774022A CN 202311018335 A CN202311018335 A CN 202311018335A CN 116774022 A CN116774022 A CN 116774022A
- Authority
- CN
- China
- Prior art keywords
- chip
- adc
- test
- fpga processing
- processing chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011056 performance test Methods 0.000 title claims abstract description 19
- 238000010998 test method Methods 0.000 title abstract description 6
- 238000012360 testing method Methods 0.000 claims abstract description 165
- 238000012545 processing Methods 0.000 claims abstract description 124
- 238000005070 sampling Methods 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 22
- 230000008569 process Effects 0.000 claims abstract description 16
- 238000004891 communication Methods 0.000 claims abstract description 6
- 230000006870 function Effects 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 abstract description 11
- 238000005516 engineering process Methods 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 230000009466 transformation Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000011426 transformation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种基于FPGA的ADC性能测试系统及其测试方法，其系统包括FPGA处理芯片，FPGA处理芯片电连接有DDR3存储器、ADC电流采样芯片和被测ADC芯片，FPGA处理芯片与上位机连接通信，上位机向FPGA处理芯片发送测试信号指令对被测ADC芯片进行采样，被测ADC芯片连接有产生测试模拟信号的信号源，被测ADC芯片将测试模拟信号转化为数字信号传输至FPGA处理芯片，ADC电流采样芯片采集被测ADC芯片的电流、电压模拟信号并转换为数字信号传输至FPGA处理芯片，FPGA处理芯片将数字信号作为测试数据存储至DDR3存储器，FPGA处理芯片读取DDR3存储器的测试数据并进行处理后以获得被测ADC芯片的测试性能参数。本发明减轻了FPGA处理芯片内部总线的负担，提高了模数转换芯片的测试效率。
Description
技术领域
本发明属于ADC测试技术领域，具体涉及一种基于FPGA的ADC性能测试系统及其测试方法。
背景技术
随着工业控制技术的飞速发展，ADC(模数转换器)在数据采集系统中发挥的作用越来越重要，对模数转换芯片的需求也日益增加，而高速、高精度的数据采集系统已成为医疗设备、无人驾驶、高精度导航等诸多场景应用的解决方案。近年来电子信息技术不断发展，接口技术也多种多样，高速稳定的数据传输也成为数据采集系统发展的新趋势，ADC性能测试在ADC的增产与应用中成为了关键的一环，因此对于ADC高效性能测试变的至关重要。
在传统的ADC测试系统中，由于包含多种测试模块，测试系统结构臃肿繁杂，集成度不够高，而且受限于多个测试模块间的走线干扰，对测试数据有一定的影响，在实际测试中对测试人员的技术要求也较高，同时测试周期长、测试成本高，因此传统的ADC测试系统不利于ADC高效性能测试。
目前，模数转换芯片的性能测试多数依赖于专业测试机构，而专业测试机构一般采用多功能一体化的测试机台，测试机台的优势表现为集成度高、可测试芯片的种类多、可测试的性能参数种类多、测试精度高。
然而专业测试机构在测试前需根据委托方的测试需求定制专用测试板卡，编写专用测试程序并进行调试，因此测试周期较长，并且由于专业测试机构的测试机台的各项性能参数精度可达万分之一，但实际需要的精度只有百分之一，因此造成了测试成本浪费；同时测试机台在测试过程中出现问题时还需要将测试芯片返还给委托方检查问题根源，耗时较长，而且专用测试板卡的设计费用、程序编写费用、报告出具费用也都较高，不利于模数转换芯片的生产研发。
发明内容
为了解决上述问题，本发明的目的在于提供一种基于FPGA的ADC性能测试系统及其测试方法，其通过FPGA处理芯片的并行模式与高速接口可以迅速准确的处理测试数据，同时由于FPGA处理芯片的通信更加流畅，可缩短模数转换芯片的测试周期，降低测试成本。
为了实现上述目的，本发明采用的技术方案如下：
一种基于FPGA的ADC性能测试系统，其特征在于：包括FPGA处理芯片，所述FPGA处理芯片上连接有DDR3存储器、ADC电流采样芯片和被测ADC芯片，所述FPGA处理芯片同时与上位机连接通信，所述上位机向所述FPGA处理芯片发送测试信号指令对被测ADC芯片进行采样，所述被测ADC芯片上连接有产生测试模拟信号的信号源，被测ADC芯片将测试模拟信号转化为数字信号传输至所述FPGA处理芯片，所述ADC电流采样芯片采集被测ADC芯片的电流、电压模拟信号并转换为数字信号传输至所述FPGA处理芯片，所述FPGA处理芯片将数字信号作为测试数据存储至所述DDR3存储器，所述FPGA处理芯片读取DDR3存储器中的测试数据并进行处理以获得被测ADC芯片的测试性能参数。
进一步，所述被测ADC芯片的模拟信号管脚连接有外部信号发生器，所述外部信号发生器产生测试波形作为所述信号源，所述被测ADC芯片的数字信号管脚连接所述FPGA处理芯片的I/O单元，所述ADC电流采样芯片的模拟信号管脚连接所述被测ADC芯片的电源接口，所述ADC电流采样芯片的数字信号管脚连接所述FPGA处理芯片的I/O单元，所述DDR3存储器连接所述FPGA处理芯片的I/O单元。
进一步，所述信号源产生差分正弦的测试模拟信号；所述被测ADC芯片将测试模拟信号转换为数字信号后输出四路LVDS信号以及时钟信号至所述FPGA处理芯片。
进一步，所述ADC电流采样芯片采集所述被测ADC芯片的电流、电压模拟信号后并通过串行SPI将采样结果传输至所述FPGA处理芯片。
进一步，所述FPGA处理芯片的型号为XC7A35T-2FGG484I；所述DDR3存储器的型号为NT5CC128M16IP-DI；所述ADC电流采样芯片的型号为SE7606。
本发明还提供一种基于FPGA的ADC性能测试方法，其特征在于：包括下述步骤：
步骤S1：所述上位机向FPGA处理芯片下发功能配置指令，所述FPGA处理芯片分别向被测ADC芯片、ADC电流采样芯片和DDR3存储器发送配置信息并配置功能模式；
步骤S2：所述上位机向FPGA处理芯片发送测试启动指令，通过信号源产生测试模拟信号，所述FPGA处理芯片使能被测ADC芯片和ADC电流采样芯片；
步骤S3：所述被测ADC芯片根据步骤S1配置的功能模式对测试模拟信号进行转换并输出四路LVDS信号以及时钟信号至所述FPGA处理芯片；
所述ADC电流采样芯片根据步骤S1配置的功能模式持续采集被测ADC芯片的电流、电压模拟信号，并将电流、电压模拟信号转化为数字信号后传输至所述FPGA处理芯片；
步骤S4：所述FPGA处理芯片接收来自被测ADC芯片和ADC电流采样芯片的数字信号，将数字信号作为测试数据写入所述DDR3存储器；
步骤S5：所述FPGA处理芯片控制被测ADC芯片与ADC电流采样芯片失能，所述FPGA处理芯片读取所述DDR3存储器中的测试数据并对测试数据进行处理后获得被测ADC芯片的测试性能参数。
进一步，所述步骤S5中，所述FPGA处理芯片通过IEEE1241标准所述对测试数据进行处理后获得被测ADC芯片的测试性能参数。
本发明由于采取以上技术方案，其具有以下优点和效果：
本发明提供的一种基于FPGA的ADC性能测试系统及其测试方法，通过ADC电流采样芯片直接采集被测ADC芯片的工作电流、电压模拟信号，由于本发明不使用高精度功率计，因此可以选择成本较低的、可满足测试要求的ADC电流采样芯片以节省测试成本；并且在数据采集过程中将测试数据临时存储在DDR3存储器中，采集完成后再由FPGA处理芯片读取DDR3存储器中的测试数据，FPGA处理芯片对测试数据进行处理后发送至上位机，减轻了FPGA处理芯片内部总线的负担，更好的保证了测试过程中的精度，提高了模数转换芯片的测试效率，缩短了模数转换芯片的测试周期，降低了测试成本。
附图说明
图1为本发明的测试系统原理框图。
图2为本发明的测试方法流程示意图。
附图标记如下：1-信号源，2-ADC电流采样芯片；3-被测ADC芯片；4-上位机；5-FPGA处理芯片，6-DDR3存储器。
具体实施方式
以下将结合附图对本发明的实施例进行详细说明，以便更清楚理解本发明的目的、特点和优点。应理解的是，附图所示的实施例并不是对本发明范围的限制，而只是为了说明本发明技术方案的实质精神。
本发明提供的一种基于FPGA的ADC性能测试系统及其测试方法，通过上位机向FPGA处理芯片发送测试信号指令对被测ADC芯片进行采样，被测ADC芯片将测试模拟信号转化为数字信号并传输至FPGA处理芯片，通过ADC电流采样芯片采集被测ADC芯片的电流、电压模拟信号并转换为数字信号传输至FPGA处理芯片，FPGA处理芯片将被测ADC芯片和ADC电流采样芯片采集到的数字信号作为测试数据存储到DDR3存储器，FPGA处理芯片读取DDR3存储器中的测试数据并进行处理实现被测ADC芯片的性能测试。本发明的测试系统及其测试方法减轻了FPGA处理芯片的内部总线负担，提高了模数转换芯片的测试效率，缩短了模数转换器芯片的测试周期，降低了测试成本。
如图1所示。本发明的一种基于FPGA的ADC性能测试系统，包括FPGA处理芯片5，所述FPGA处理芯片5上电连接有DDR3存储器6、ADC电流采样芯片2和被测ADC芯片3，FPGA处理芯片5同时与上位机4连接通信，通过上位机4向FPGA处理芯片5发送测试信号指令对被测ADC芯片3进行采样，所述被测ADC芯片3上连接有产生测试模拟信号的信号源1，被测ADC芯片3接收到信号源1产生的测试模拟信号后，将测试模拟信号转化为数字信号传输至所述FPGA处理芯片5，所述ADC电流采样芯片2采集被测ADC芯片3的电流、电压模拟信号并转换为数字信号传输至所述FPGA处理芯片5；所述FPGA处理芯片5将传输至FPGA处理芯片5的数字信号作为测试数据存储至所述DDR3存储器6，所述FPGA处理芯片5读取DDR3存储器6中的测试数据并进行数据处理以获得被测ADC芯片3的测试性能参数。FPGA处理芯片5同时将测试性能参数上报至所述上位机4。
具体地说，所述FPGA处理芯片5用于实现数据的分析处理以及控制ADC电流采样芯片2、被测ADC芯片3、上位机4和DDR3存储器6之间的通信，FPGA处理芯片5通过IEEE1241标准对测试数据进行数学分析、变换和计算处理后获得被测ADC芯片3的测试性能参数。被测ADC芯片3作为被测试芯片，所述被测ADC芯片3的模拟信号管脚连接有外部信号发生器，外部信号发生器可产生测试波形，该测试波形作为信号源1，信号源1可产生差分正弦的测试模拟信号。
所述外部信号发生器的输出端连接至被测ADC芯片3的模拟信号输入管脚，测试波形作为输入的模拟信号以供被测ADC芯片3采集，被测ADC芯片3采集当前输入的模拟信号的同时，将采集的上一组模拟信号转换为数字信号并传输至FPGA处理芯片5，模拟信号的采集、模拟信号的转换、数字信号的输出均在被测ADC芯片3中并行进行。而所述ADC电流采样芯片2与被测ADC芯片3相互独立，两者并行工作且互不影响，FPGA处理芯片5的执行逻辑是并行的，可以同时接收来自ADC电流采样芯片2和被测ADC芯片3的数字信号。
所述被测ADC芯片3的数字信号管脚连接至所述FPGA处理芯片5的I/O单元实现FPGA处理芯片5对被测ADC芯片3上报的数字信号采集，所述ADC电流采样芯片2的模拟信号管脚连接至被测ADC芯片3的电源接口，ADC电流采样芯片2的数字信号管脚连接至FPGA处理芯片5的I/O单元，FPGA处理芯片5通过ADC电流采样芯片2完成对被测ADC芯片3的工作电流、电压模拟信号的采集。
所述DDR3存储器6连接所述FPGA处理芯片5的I/O单元实现测试数据的存储及读取，所述上位机4与FPGA处理芯片5通信连接，上位机4用于向所述FPGA处理芯片5发送测试信号指令及配置指令，同时上位机4将接收FPGA处理芯片5上报的测试结果。
作为一种优选，所述的测试信号指令包括开始、暂停、终止测试等命令，所述配置指令包括配置被测ADC芯片3与ADC电流采样芯片2的内部寄存器，以改变其工作模式、采样速率和采样通道等命令，配置指令用于匹配不同测试条件的需求。
进一步，所述FPGA处理芯片5用于对被测ADC芯片3和ADC电流采样芯片2的数字信号接收、缓存与分析处理，以及对被测ADC芯片3的功能寄存器配置，同时FPGA处理芯片5与上位机4进行高速通信，完成测试结果的定时上报。
作为一种优选，本发明所述FPGA处理芯片5的型号优选为Xilinx公司的Artix7系列XC7A35T-2FGG484I芯片，该芯片凭借52Gb/s的I/O带宽，100000个逻辑单元容量，264GMAC/s的DSP运算性能和灵活的内置DDR3存储器接口，可进行高速数据采集、处理以及逻辑功能的实现。
进一步，所述DDR3存储器6用于完成测试数据的临时存储，DDR3存储器6由所述FPGA处理芯片5控制读写。由于Artix7系列FPGA处理芯片5自带DDR3控制的IP核，因此用户可以直接借助IP核来实现对DDR3存储器6的读写操作，用户不必熟悉DDR3存储器6的读写时序逻辑，开发软件较为容易。
作为一种优选，本发明所述DDR3存储器6的型号优选为南亚NT5CC128M16IP-DI芯片，该芯片的bank位宽为3，行位宽为14，列位宽为10，数据位宽为16bit，同时具有较快的读写擦除速度，能高效的完成性能测试系统的临时数据缓存。
所述被测ADC芯片3用于测试模拟信号的采集转化，其内置寄存器由FPGA处理芯片5通过串行SPI控制，其转换完成的数字信号与时钟信号由FPGA处理芯片5读取。
作为一种优选，本发明所述被测ADC芯片3的型号优选为陕西省电子技术研究所有限公司GAD10S5GPPB芯片，该芯片采用BiCMOS工艺制造，包含跟踪/保持电路、折叠/插值型、A/D转换器核、时钟电路、偏置电路、通道间误差校正DAC和LVDS接口。本发明中，所述FPGA处理芯片5可将GAD10S5GPPB芯片输出的LVDS信号经过分析与数学变换得到准确的测试性能参数。
进一步，所述ADC电流采样芯片2用于被测ADC芯片3的工作电流、电压模拟信号的采集，并通过串行SPI将采样结果传输至所述FPGA处理芯片5，由FPGA处理芯片5计算其工作电参数。
作为一种优选，本发明所述ADC电流采样芯片2的型号优选为陕西省电子技术研究所有限公司SE7606芯片，该SE7606芯片内置二阶抗混叠滤波器、跟踪保持放大器、16位电荷再分配逐次逼近型模数转换器、数字滤波器、2.5V基准电压源、基准电压缓冲以及高速串行和并行接口，其超高精度能够精确测量电流、电压数据，且包含多通道模拟输入，能够全面、精确、有效的采集被测被测ADC芯片3的工作电流、电压的模拟信号。
进一步，所述上位机4用于整个测试系统的人机交互控制，所述上位机4向FPGA处理芯片5发送功能配置、测试启动停止、数据导出等测试信号指令及配置指令，同时上位机4接收所述FPGA处理芯片5上报的测试系统状态以及测试结果。
作为一种优选，所述上位机4基于VisualStudio2022开发，VisualStudio2022具有强大的代码预测能力，易于使用以及构建工业规模的解决方案。
如图2所示。本发明同时还提供一种基于FPGA的ADC性能测试方法，所述方法通过本发明提供的测试系统来实现，所述方法具体包括下述步骤：
步骤S1：测试系统上电，所述上位机4通过串口向FPGA处理芯片5下发功能配置指令，所述FPGA处理芯片5分别向被测ADC芯片3、ADC电流采样芯片2和DDR3存储器6发送配置信息并配置功能模式。
具体地说，所述上位机4通过FPGA处理芯片5配置被测ADC芯片3与ADC电流采样芯片2的内部寄存器，以改变其工作模式、采样速率和选择采样通道等功能配置指令，FPGA处理芯片5通过串行SPI向被测ADC芯片3和ADC电流采样芯片2发送配置信息；
所述FPGA处理芯片5同时通过自带的DDR3控制器的IP核向所述DDR3存储器6发送配置信息，配置完成后将配置成功或失败的配置结果信息上报至所述的上位机4。
步骤S2：所述上位机4向FPGA处理芯片5发送测试启动指令，通过信号源1产生测试模拟信号，所述FPGA处理芯片5使能被测ADC芯片3和ADC电流采样芯片2。
具体地说，所述上位机4向FPGA处理芯片5发送测试启动指令开始测试被测ADC芯片3，所述被测ADC芯片3上连接外部信号发生器作为信号源1产生差分正弦的测试模拟信号，所述FPGA处理芯片5使能被测ADC芯片3与ADC电流采样芯片2使其均停止工作后，开始测试工作。
步骤S3：所述被测ADC芯片3根据步骤S1配置的功能模式对测试模拟信号连续进行转换并输出四路LVDS信号以及时钟信号至所述FPGA处理芯片5；
所述ADC电流采样芯片2根据步骤S1配置的功能模式持续采集被测ADC芯片3的电流、电压模拟信号，并将电流、电压模拟信号转化为数字信号后传输至所述FPGA处理芯片5；
步骤S4：所述FPGA处理芯片5接收来自被测ADC芯片3和ADC电流采样芯片2的数字信号，通过FPGA处理芯片5自带的DDR3控制的IP核将数字信号整理后作为测试数据持续写入至DDR3存储器6进行存储，存储直至计时达到规定的测试时间时为止。
步骤S5：所述FPGA处理芯片5控制被测ADC芯片3与ADC电流采样芯片2失能，所述FPGA处理芯片5读取所述DDR3存储器6中的测试数据并对测试数据进行处理后获得被测ADC芯片3的测试性能参数。
具体地说，所述FPGA处理芯片5同时控制被测ADC芯片3和ADC电流采样芯片2失能使其均停止工作，FPGA处理芯片5再读取DDR3存储器6中的测试数据，所述FPGA处理芯片5通过IEEE1241标准对测试数据进行处理后获得被测ADC芯片3的测试性能参数。对所述测试数据的处理包括数学分析、变换和计算。
同时所述FPGA处理芯片5将该测试性能参数与既定性能参数进行对比后，将各项参数对比的测试结果上传至所述上位机4，然后等待下一轮测试开始。
其中，所述的测试数据包括被测ADC芯片3的功耗、模拟信号转化后的数字信号、转化的时间及采样点数等；所述的性能参数包括采样速率、微分非线性误差、积分非线性误差、信噪比、无杂散动态范围和功耗等。
本发明中，所述IEEE1241标准中对ADC器件的指标性能参数的数学分析、变换和计算方法均进行了定义，因此本发明在此不进行详细说明。
步骤S6：所述上位机4将测试结果显示输出，完成测试。
具体地说，所述上位机4将测试结果显示在上位机4的软件界面上并以EXCEL表格的形式将测试结果存储至本地指定位置。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (7)
1.一种基于FPGA的ADC性能测试系统，其特征在于：包括FPGA处理芯片(5)，所述FPGA处理芯片(5)上连接有DDR3存储器(6)、ADC电流采样芯片(2)和被测ADC芯片(3)，所述FPGA处理芯片(5)同时与上位机(4)连接通信，所述上位机(4)向所述FPGA处理芯片(5)发送测试信号指令对被测ADC芯片(3)进行采样，所述被测ADC芯片(3)上连接有产生测试模拟信号的信号源(1)，所述被测ADC芯片(3)将测试模拟信号转化为数字信号传输至所述FPGA处理芯片(5)，所述ADC电流采样芯片(2)采集被测ADC芯片(3)的电流、电压模拟信号并转换为数字信号传输至所述FPGA处理芯片(5)，所述FPGA处理芯片(5)将数字信号作为测试数据存储至所述DDR3存储器(6)，所述FPGA处理芯片(5)读取DDR3存储器(6)中的测试数据并进行处理以获得被测ADC芯片(3)的测试性能参数。
2.根据权利要求1所述的一种基于FPGA的ADC性能测试系统，其特征在于：所述被测ADC芯片(3)的模拟信号管脚连接有外部信号发生器，所述外部信号发生器产生测试波形作为所述信号源(1)，所述被测ADC芯片(3)的数字信号管脚连接所述FPGA处理芯片(5)的I/O单元，所述ADC电流采样芯片(2)的模拟信号管脚连接所述被测ADC芯片(3)的电源接口，所述ADC电流采样芯片(2)的数字信号管脚连接所述FPGA处理芯片(5)的I/O单元，所述DDR3存储器(6)连接所述FPGA处理芯片(5)的I/O单元。
3.根据权利要求1或2所述的一种基于FPGA的ADC性能测试系统，其特征在于：所述信号源(1)产生差分正弦的测试模拟信号；所述被测ADC芯片(3)将测试模拟信号转换为数字信号后输出四路LVDS信号以及时钟信号至所述FPGA处理芯片(5)。
4.根据权利要求3所述的一种基于FPGA的ADC性能测试系统，其特征在于：所述ADC电流采样芯片(2)采集所述被测ADC芯片(3)的电流、电压模拟信号后并通过串行SPI将采样结果传输至所述FPGA处理芯片(5)。
5.根据权利要求4所述的一种基于FPGA的ADC性能测试系统，其特征在于：所述FPGA处理芯片(5)的型号为XC7A35T-2FGG484I；所述DDR3存储器(6)的型号为NT5CC128M16IP-DI；所述ADC电流采样芯片(2)的型号为SE7606。
6.根据权利要求1-5所述一种基于FPGA的ADC性能测试系统的测试方法，其特征在于：包括下述步骤：
步骤S1：所述上位机(4)向FPGA处理芯片(5)下发功能配置指令，所述FPGA处理芯片(5)分别向被测ADC芯片(3)、ADC电流采样芯片(2)和DDR3存储器(6)发送配置信息并配置功能模式；
步骤S2：所述上位机(4)向FPGA处理芯片(5)发送测试启动指令，通过信号源(1)产生测试模拟信号，所述FPGA处理芯片(5)使能被测ADC芯片(3)和ADC电流采样芯片(2)；
步骤S3：所述被测ADC芯片(3)根据步骤S1配置的功能模式对测试模拟信号进行转换并输出四路LVDS信号以及时钟信号至所述FPGA处理芯片(5)；
所述ADC电流采样芯片(2)根据步骤S1配置的功能模式持续采集被测ADC芯片(3)的电流、电压模拟信号，并将电流、电压模拟信号转化为数字信号后传输至所述FPGA处理芯片(5)；
步骤S4：所述FPGA处理芯片(5)接收来自被测ADC芯片(3)和ADC电流采样芯片(2)的数字信号，将数字信号作为测试数据写入所述DDR3存储器(6)；
步骤S5：所述FPGA处理芯片(5)控制被测ADC芯片(3)与ADC电流采样芯片(2)失能，所述FPGA处理芯片(5)读取所述DDR3存储器(6)中的测试数据并对测试数据进行处理后获得被测ADC芯片(3)的测试性能参数。
7.根据权利要求6所述的一种基于FPGA的ADC性能测试方法，其特征在于：所述步骤S5中，所述FPGA处理芯片(5)通过IEEE1241标准对所述测试数据进行处理后获得被测ADC芯片(3)的测试性能参数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311018335.1A CN116774022A (zh) | 2023-08-14 | 2023-08-14 | 一种基于fpga的adc性能测试系统及其测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311018335.1A CN116774022A (zh) | 2023-08-14 | 2023-08-14 | 一种基于fpga的adc性能测试系统及其测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116774022A true CN116774022A (zh) | 2023-09-19 |
Family
ID=87986222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311018335.1A Pending CN116774022A (zh) | 2023-08-14 | 2023-08-14 | 一种基于fpga的adc性能测试系统及其测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116774022A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010035834A1 (en) * | 2000-04-19 | 2001-11-01 | Pramodchandran Variyam | Apparatus and method including an efficient data transfer for analog to digital converter testing |
| CN102508045A (zh) * | 2010-12-20 | 2012-06-20 | 中国电子科技集团公司第四十一研究所 | 一种准确测量窄脉冲调制参数的方法 |
| US20160182058A1 (en) * | 2014-12-23 | 2016-06-23 | Apple Inc. | Method for clock calibration |
| US20170139001A1 (en) * | 2015-11-12 | 2017-05-18 | National Instruments Corporation | Digital Approach to the Removal of AC Parasitics for Impedance Measurements |
| CN107290646A (zh) * | 2017-06-09 | 2017-10-24 | 苏州迅芯微电子有限公司 | 高速adc芯片的自动测试平台及测试方法 |
| CN107390109A (zh) * | 2017-06-09 | 2017-11-24 | 苏州迅芯微电子有限公司 | 高速adc芯片的自动测试平台及其软件架构设计方法 |
| US9874607B1 (en) * | 2016-03-24 | 2018-01-23 | Altera Corporation | Method and apparatus for using programmable logic circuitry to test on-chip analog-to-digital converter |
| CN111398796A (zh) * | 2020-05-19 | 2020-07-10 | 上海灵动微电子股份有限公司 | 一种adc性能测试电路、芯片和设备 |
| CN116208155A (zh) * | 2023-05-06 | 2023-06-02 | 成都芯盟微科技有限公司 | 一种高速高精度adc芯片的量产测试系统及测试方法 |
-
2023
- 2023-08-14 CN CN202311018335.1A patent/CN116774022A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010035834A1 (en) * | 2000-04-19 | 2001-11-01 | Pramodchandran Variyam | Apparatus and method including an efficient data transfer for analog to digital converter testing |
| CN102508045A (zh) * | 2010-12-20 | 2012-06-20 | 中国电子科技集团公司第四十一研究所 | 一种准确测量窄脉冲调制参数的方法 |
| US20160182058A1 (en) * | 2014-12-23 | 2016-06-23 | Apple Inc. | Method for clock calibration |
| US20170139001A1 (en) * | 2015-11-12 | 2017-05-18 | National Instruments Corporation | Digital Approach to the Removal of AC Parasitics for Impedance Measurements |
| US9874607B1 (en) * | 2016-03-24 | 2018-01-23 | Altera Corporation | Method and apparatus for using programmable logic circuitry to test on-chip analog-to-digital converter |
| CN107290646A (zh) * | 2017-06-09 | 2017-10-24 | 苏州迅芯微电子有限公司 | 高速adc芯片的自动测试平台及测试方法 |
| CN107390109A (zh) * | 2017-06-09 | 2017-11-24 | 苏州迅芯微电子有限公司 | 高速adc芯片的自动测试平台及其软件架构设计方法 |
| CN111398796A (zh) * | 2020-05-19 | 2020-07-10 | 上海灵动微电子股份有限公司 | 一种adc性能测试电路、芯片和设备 |
| CN116208155A (zh) * | 2023-05-06 | 2023-06-02 | 成都芯盟微科技有限公司 | 一种高速高精度adc芯片的量产测试系统及测试方法 |
Non-Patent Citations (1)
| Title |
|---|
| 陶楚良: "《数据采集系统及其器件》", 30 June 1988, 北京工业学院出版社, pages: 210 - 211 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107390109B (zh) | 高速adc芯片的自动测试平台及其软件架构设计方法 | |
| CN110018682B (zh) | 核安全级dcs的模拟量输入模块自动校准系统及方法 | |
| CN105897267B (zh) | 一种模拟数字转换器单粒子效应测试方法及系统 | |
| CN204886925U (zh) | 数模转换器全码测试模块和数模转换器全码测试系统 | |
| CN107526020A (zh) | 一种基于SoC的声波测井信号采集电路的自动检测系统 | |
| CN101201389A (zh) | 利用模拟信号进行装置中扫描链测试的系统与方法 | |
| CN111240305A (zh) | 一种数据采集设备的自动标定测试方法与系统 | |
| CN200953088Y (zh) | Dcs性能综合测试仪 | |
| CN109030926A (zh) | 多通道电压采集模块 | |
| CN103616629B (zh) | 一种全自动二极管伏安特性测试装置 | |
| CN103746693A (zh) | 一种消除电容失配误差的校准电路 | |
| CN208861171U (zh) | 同步采集保护装置全部相量的电路结构 | |
| CN111158280B (zh) | 一种高精度模数转换器熔丝自动烧录系统及方法 | |
| CN104569899A (zh) | 一种高精度高压直流互感器校验仪 | |
| CN207181570U (zh) | 一种电子测量集成系统 | |
| CN116774022A (zh) | 一种基于fpga的adc性能测试系统及其测试方法 | |
| CN206975092U (zh) | 一种自动测试系统阻抗电压测试装置 | |
| Richa et al. | An automated and centralized data generation and acquisition system | |
| CN206410716U (zh) | 基于同步串行接口信号的绝对值编码器模拟装置 | |
| CN203838301U (zh) | 一种前置放大器自动测试装置 | |
| CN210721072U (zh) | 一种基于LabVIEW和串口通讯的传感器数据采集系统 | |
| CN108132636A (zh) | 基于单片机控制的多通道数据采集处理系统 | |
| CN114884511A (zh) | 一种通用的模数转换器测试装置 | |
| CN112462248A (zh) | 一种测试信号输出系统及其使用方法 | |
| CN101625704B (zh) | 模拟信号数据压缩处理器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |