CN116759313A - 一种半导体器件的制造方法和半导体器件 - Google Patents

一种半导体器件的制造方法和半导体器件 Download PDF

Info

Publication number
CN116759313A
CN116759313A CN202310872927.3A CN202310872927A CN116759313A CN 116759313 A CN116759313 A CN 116759313A CN 202310872927 A CN202310872927 A CN 202310872927A CN 116759313 A CN116759313 A CN 116759313A
Authority
CN
China
Prior art keywords
epitaxial layer
gate
layer
semiconductor device
gate trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310872927.3A
Other languages
English (en)
Inventor
柳小英
徐承福
蒋平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing Electronics Shaoxing Corp SMEC filed Critical Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority to CN202310872927.3A priority Critical patent/CN116759313A/zh
Publication of CN116759313A publication Critical patent/CN116759313A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体器件的制造方法和半导体器件，该方法包括：提供半导体衬底；在所述半导体衬底上形成第一外延层；在所述第一外延层中注入掺杂离子，以在所述第一外延层表面形成离子注入区；在所述第一外延层上形成第二外延层；刻蚀所述第一外延层和所述第二外延层，以形成栅极沟槽；在所述栅极沟槽中形成栅极结构。本发明优化了电场分布，在改善耐压问题的同时降低了导通电阻。

Description

一种半导体器件的制造方法和半导体器件
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法和半导体器件。
背景技术
具有屏蔽栅沟槽(Shield Gate Trench，SGT)结构的功率MOSFET器件能够同时实现低导通电阻和低反向恢复电容，从而同时降低了系统的导通损耗和开关损耗，提高了系统使用效率。
SGT器件发展以来，其电场从最初的三角分布到目前的矩形分布，器件的耐压性能有了很大的改善。尽管如此，传统SGT器件中仍存在击穿电压(BV)和导通电阻(Ron)之间相互制约的问题，提高耐压性的同时必须牺牲Ron，两者的优化不能同时实现。
因此，有必要对目前的半导体器件的制造方法提出改进，以至少部分地解决上述技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明实施例一方面提供了一种半导体器件的制造方法，包括以下步骤：
提供半导体衬底；
在所述半导体衬底上形成第一外延层；
在所述第一外延层中注入掺杂离子，以在所述第一外延层中形成离子注入区；
在所述第一外延层上形成第二外延层；
刻蚀所述第一外延层和所述第二外延层，以形成栅极沟槽；
在所述栅极沟槽中形成栅极结构。
在一个实施例中，在所述栅极沟槽中形成栅极结构，包括：
在所述栅极沟槽中依次形成栅极介质层和第一栅极材料层；
刻蚀所述栅极介质层和所述第一栅极材料层，使所述栅极介质层和所述第一栅极材料层的厚度小于所述栅极沟槽底部的深度；
所述第一栅极材料层顶部形成栅间介质层；
沉积第二栅极材料层，以填充所述栅极沟槽。
在一个实施例中，所述掺杂离子的掺杂类型与所述第一外延层和所述第二外延层的掺杂类型相同。
在一个实施例中，所述掺杂离子包括磷离子。
在一个实施例中，所述离子注入区的深度小于所述栅极沟槽的深度。
在一个实施例中，所述掺杂离子的离子浓度大于所述第一外延层的离子浓度。
在一个实施例中，在所述栅极沟槽中形成栅极结构之后，还包括：
在所述第二外延层表面形成体区和源区，所述体区和所述源区具有不同的掺杂类型。
本发明实施例另一方面提供一种半导体器件，所述半导体器件包括：
半导体衬底；
位于所述半导体衬底上的第一外延层，所述第一外延层表面形成有离子注入区；
位于所述第一外延层上的第二外延层；
形成在所述第一外延层和所述第二外延层中的栅极沟槽，所述栅极沟槽中形成有栅极结构。
在一个实施例中，所述掺杂离子的掺杂类型与所述第一外延层和所述第二外延层的掺杂类型相同。
在一个实施例中，所述离子注入区的深度小于所述栅极沟槽的深度。
在一个实施例中，所述掺杂离子的离子浓度大于所述第一外延层的离子浓度。
根据本发明提供的半导体器件的制造方法和半导体器件在第一外延层表面形成离子注入区，优化了电场分布，在改善耐压问题的同时降低了导通电阻。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了根据本发明的一实施例的半导体器件的制造方法的工艺流程图；
图2A至图2E示出了根据本发明的一实施例的半导体器件的制造方法的相关步骤所获得的器件的截面结构示意图；
图3示出了根据本发明的一实施例的半导体器件的制造方法的相关步骤所获得的器件的电场分布图；
图4示出了传统半导体器件与本发明实施例的半导体器件的电场分布对比图；
图5示出了本发明实施例的半导体器件的电场分布曲线。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
本发明实施例提供了一种半导体器件的制造方法，下面结合图1、图2A至图2E、图3、图4和图5详细地描述本发明实施例提供的半导体器件的制造方法，其中，图1示出了根据本发明的一实施例的半导体器件的制造方法的工艺流程图；图2A至图2E示出了根据本发明的一实施例的半导体器件的制造方法的相关步骤所获得的器件的截面结构示意图，图3示出了根据本发明的一实施例的半导体器件的制造方法的相关步骤所获得的器件的电场分布图；图4示出了传统半导体器件与本发明实施例的半导体器件的电场分布对比图；图5示出了本发明实施例的半导体器件的电场分布曲线。
如图1所示，根据本发明的一实施例的半导体器件的制造方法主要包括以下步骤：
步骤S101，提供半导体衬底；
步骤S102，在所述半导体衬底上形成第一外延层；
步骤S103，在所述第一外延层中注入掺杂离子，以在所述第一外延层表面形成离子注入区；
步骤S104，在所述第一外延层上形成第二外延层；
步骤S105，刻蚀所述第一外延层和所述第二外延层，以形成栅极沟槽；
步骤S106，在所述栅极沟槽中形成栅极结构。
本发明实施例的半导体器件的制造方法在第一外延层表面形成离子注入区，优化了电场分布，在改善耐压问题的同时降低了导通电阻。
下面，参考图2A至图2E对本发明实施例的半导体器件的制造方法做详细描述，其中，图2A至图2E示出了根据本发明的一实施例的半导体器件的制造方法的相关步骤所获得的半导体器件的结构示意图。
如图2A所示，首先提供半导体衬底201，示例性地，半导体衬底201可以为本领域技术人员熟知的任何适合的半导体材料，例如以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底的导电类型可以是N型或者P型，具体地，可根据实际需要制备的器件类型进行合理选择。
接着，在半导体衬底201上形成第一外延层202。第一外延层202与半导体衬底201具有相同的掺杂类型，例如，第一外延层202与半导体衬底201均采用N型掺杂。半导体衬底201可以采用重掺杂，而第一外延层202可以采用轻掺杂。示例性地，第一外延层202可以是在半导体衬底201上生长的硅材料的同质外延层，也可以是在半导体衬底201上生长的碳化硅材料的异质外延层，本发明实施例对此不做限制。
如图2B所示，在第一外延层202中注入掺杂离子，以在第一外延层202表面形成离子注入区203。其中，掺杂离子的掺杂类型与第一外延层202的掺杂类型相同，例如，当第一外延层202为N型掺杂时，对第一外延层202注入的掺杂离子可以是磷离子(Phosphorus)。
示例性地，离子注入区203中掺杂离子的离子浓度大于第一外延层202原本的离子浓度。可选地，离子注入区203中掺杂离子的离子浓度小于半导体衬底201的离子浓度。
示例性地，为了获得较好的电场分布，离子注入区203的深度在700A～1000A之间。
示例性地，为了使电场分布更均匀，在注入掺杂离子后，还可以进行高温快速热退火，高温快速热退火的退火温度为可以在650℃～750℃之间，具体可以为约700℃。
接着，如图2C所示，在第一外延层202上形成第二外延层204。第二外延层204的掺杂类型与第一外延层202相同。例如，当第一外延层202采用N型掺杂时，第二外延层204也采用N型掺杂。示例性地，第二外延层204的离子浓度小于第一外延层202的离子浓度。
在形成第二外延层204以后，第一外延层202、形成在第一外延层202表面的离子注入区203和第二外延层204共同构成了类似于三层的外延层结构，离子浓度由上至下先增大，再减小。上述的外延层结构使整个电场呈现矩形分布，最大程度改善耐压，使峰值变平缓，抬高了最低处的电场，使电场更加均匀，因此很大程度改善了耐压问题，降低导通电阻。并且形成上述外延层结构不需要使用额外的掩膜版，不会增加制造成本。
接着，如图2D所示，刻蚀第一外延层202和第二外延层204，以形成栅极沟槽205。具体地，需要使用光罩进行曝光显影，从而在第二外延层204表面形成图案化的光刻胶层，光刻胶层露出栅极沟槽所对应的区域，之后，以光刻胶层为掩膜对第二外延层204和第一外延层202进行各向异性刻蚀，以形成栅极沟槽205。栅极沟槽205的深度大于第二外延层204的深度，小于第一外延层202的深度。
示例性地，栅极沟槽205的深度大于离子注入区203的深度，即栅极沟槽205的底部位于离子注入区203的下方，从而提高栅极沟槽205的电场，实现提高器件耐压性、降低导通电阻的技术效果。
接着，在栅极沟槽205中形成栅极结构。如图2E所示，栅极结构包括第一栅极材料层206、第二栅极材料层207、位于第一栅极材料层206和第二栅极材料层207之间的栅间介质层208和位于栅极沟槽底部和侧壁上的栅极介质层209。
具体地，首先在栅极沟槽205中依次形成栅极介质层209和第一栅极材料层206，第一栅极材料层206可以称为屏蔽栅材料层。其中，栅极介质层209可以是氧化层，具体包括氧化硅层或氮氧化硅层。示例性地，可以采用但不限于化学气相沉积(Chemical VaporDeposition，CVD)等沉积工艺向栅极沟槽205的侧壁及底部形成栅极介质层209，或者，可以通过高温炉管热氧化工艺形成栅极介质层209。
接着，形成填充栅极沟槽的第一栅极材料层206。第一栅极材料层206可以是多晶硅层，多晶硅中可以掺杂有N型或P型的掺杂离子，具体可以在沉积多晶硅层的过程中进行P型离子或N型离子的原位掺杂并退火，也可以在沉积多晶硅层后，对沉积的多晶硅层进行P型离子或N型离子注入并退火，使得其中掺杂的P型离子或N型离子在多晶硅层中扩散均匀。
之后，刻蚀栅极介质层209和第一栅极材料层206，使栅极介质层209和第一栅极材料层206的厚度小于栅极沟槽的深度，从而在第一栅极材料层206上方形成凹陷区。具体地，首先通过湿法或干法刻蚀工艺去除一部分高度的第一栅极材料层206，接着，回刻蚀栅极介质层209，对栅极介质层209的刻蚀工艺可选用干法刻蚀或者湿法刻蚀的方法，可以使用单一的刻蚀方法，或者也可以使用多于一个的刻蚀方法。
接着，在第一栅极材料层206顶部形成栅间介质层208。示例性地，通过热氧化工艺对第一栅极材料层206的顶部进行热氧化，从而形成栅间介质层208。
接着，沉积第二栅极材料层207，以填充栅极沟槽。第二栅极材料层207可以称为控制栅材料层，控制栅材料层可以是多晶硅层，可以在沉积多晶硅的过程中进行原位掺杂并退火，也可以在沉积多晶硅后，对多晶硅层进行掺杂离子注入并退火。在沉积第二栅极材料层以后，还可以执行刻蚀工艺或研磨工艺等，以去除栅极沟槽205外部的第二栅极材料层。
接着，在第二外延层204表面形成体区和源区，体区和源区具有不同的掺杂类型，其中，体区的掺杂类型与第一外延层202和第二外延层204相反，例如当第一外延层202和第二外延层204为N型掺杂时，体区为P型掺杂；源区形成在体区中，与体区的掺杂类型相反，例如为N型掺杂。
接着，形成覆盖第二外延层204的层间介质层。在一些实施例中，层间介质层包括依次层叠的无掺杂氧化硅(USG)和硼磷硅玻璃(Boro-phospho-silicate Glass，BPSG)。将USG沉积在BPSG之下可以防止BPSG中的P元素渗透到第二外延层204中。
之后，执行光刻工艺，在层间介质层中形成连接栅极结构的接触孔，以及形成填充接触孔的接触孔金属层。示例性地，由于钨具有均匀填充高深宽比通孔的能力，因此可以选用钨作为接触孔金属层的材料。
值得一提的是，上述步骤的顺序仅作为示例，在不冲突的前提下，上述步骤的顺序还可以进行调换或者交替进行等。
至此完成了对本发明实施例的半导体器件的制造方法的介绍，对于完整的器件的制作还需其他前序步骤、中间步骤或者后续步骤，在此不做赘述。
参照图3、图4图4和图5，传统的具有SGT结构的半导体器件的栅极沟槽无法达到电荷平衡状态，电场分布不均匀，且电场峰值太尖，使得耐压偏低，导通电阻偏大。相比而言，本发明实施例通过对第一外延层进行离子注入提高了体区结电场，使整个电场呈现矩形分布，最大程度上改善了耐压性，使电场峰值变平缓，并抬高了最低处的电场，使电场分布更加均匀，因而在改善耐压性的同时降低了导通电阻。
本发明实施例还提供了一种半导体器件，该半导体器件可以采用如上所述的半导体器件的制造方法制造而成。
如图2E所示，本发明实施例的半导体器件包括：半导体衬底201；位于半导体衬底201上的第一外延层202，第一外延层202表面形成有离子注入区203；位于第一外延层202上的第二外延层204；形成在第一外延层202和第二外延层204中的栅极沟槽，栅极沟槽中形成有栅极结构。
示例性地，栅极结构包括第一栅极材料层206、第二栅极材料层207、位于第一栅极材料层206和第二栅极材料层207之间的栅间介质层208和位于栅极沟槽底部和侧壁上的栅极介质层209。其中，第一栅极材料层206可以是多晶硅层，多晶硅中可以掺杂有N型或P型的掺杂离子；第一栅极材料层206可以称为屏蔽栅材料层。栅极介质层209可以是氧化层，具体包括氧化硅层或氮氧化硅层。第二栅极材料层207可以称为控制栅材料层，控制栅材料层可以是多晶硅层。
示例性地，第一外延层202和第二外延层204的掺杂类型相同，例如，当第一外延层202采用N型掺杂时，第二外延层204也采用N型掺杂。示例性地，第二外延层204的离子浓度小于第一外延层202的离子浓度。
并且离子注入区203中掺杂离子的掺杂类型与第一外延层202和第二外延层204的掺杂类型相同。例如，当第一外延层202为N型掺杂时，对第一外延层202注入的掺杂离子可以是磷离子(Phosphorus)。
示例性地，离子注入区203中掺杂离子的离子浓度大于第一外延层202原本的离子浓度。可选地，离子注入区203中掺杂离子的离子浓度小于半导体衬底201的离子浓度。
示例性地，栅极沟槽205的深度大于离子注入区203的深度，即栅极沟槽205的底部位于离子注入区203的下方，从而提高栅极沟槽205的电场，实现提高器件耐压性、降低导通电阻的技术效果。
示例性地，第二外延层表面还形成有体区和源区，体区和源区具有不同的掺杂类型。其中，体区的掺杂类型与第一外延层202和第二外延层204相反，例如当第一外延层202和第二外延层204为N型掺杂时，体区为P型掺杂；源区形成在体区中，与体区的掺杂类型相反，例如为N型掺杂。
根据本发明提供的半导体器件在第一外延层表面设置了离子注入区，优化了电场分布，在改善耐压问题的同时降低了导通电阻。本发明实施例的半导体器件的更多具体细节可以参照上文对半导体器件的制造方法进行的描述，在此不做赘述。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，包括以下步骤：
提供半导体衬底；
在所述半导体衬底上形成第一外延层；
在所述第一外延层中注入掺杂离子，以在所述第一外延层表面形成离子注入区；
在所述第一外延层上形成第二外延层；
刻蚀所述第一外延层和所述第二外延层，以形成栅极沟槽；
在所述栅极沟槽中形成栅极结构。
2.根据权利要求1所述的方法，其特征在于，在所述栅极沟槽中形成栅极结构，包括：
在所述栅极沟槽中依次形成栅极介质层和第一栅极材料层；
刻蚀所述栅极介质层和所述第一栅极材料层，使所述栅极介质层和所述第一栅极材料层的厚度小于所述栅极沟槽的深度；
所述第一栅极材料层顶部形成栅间介质层；
沉积第二栅极材料层，以填充所述栅极沟槽；
在所述栅极沟槽中形成栅极结构之后，所述方法还包括：
在所述第二外延层表面形成体区和源区，所述体区和所述源区具有不同的掺杂类型。
3.根据权利要求1所述的方法，其特征在于，所述掺杂离子的掺杂类型与所述第一外延层和所述第二外延层的掺杂类型相同。
4.根据权利要求1所述的方法，其特征在于，所述掺杂离子包括磷离子。
5.根据权利要求1所述的方法，其特征在于，所述离子注入区的深度小于所述栅极沟槽底部的深度。
6.根据权利要求1所述的方法，其特征在于，所述掺杂离子的离子浓度大于所述第一外延层的离子浓度。
7.一种半导体器件，其特征在于，所述半导体器件包括：
半导体衬底；
位于所述半导体衬底上的第一外延层，所述第一外延层表面形成有离子注入区；
位于所述第一外延层上的第二外延层；
形成在所述第一外延层和所述第二外延层中的栅极沟槽，所述栅极沟槽中形成有栅极结构。
8.根据权利要求7所述的半导体器件，其特征在于，所述掺杂离子的掺杂类型与所述第一外延层和所述第二外延层的掺杂类型相同。
9.根据权利要求7所述的半导体器件，其特征在于，所述离子注入区的深度小于所述栅极沟槽的深度。
10.根据权利要求7所述的半导体器件，其特征在于，所述掺杂离子的离子浓度大于所述第一外延层的离子浓度。
CN202310872927.3A 2023-07-14 2023-07-14 一种半导体器件的制造方法和半导体器件 Pending CN116759313A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310872927.3A CN116759313A (zh) 2023-07-14 2023-07-14 一种半导体器件的制造方法和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310872927.3A CN116759313A (zh) 2023-07-14 2023-07-14 一种半导体器件的制造方法和半导体器件

Publications (1)

Publication Number Publication Date
CN116759313A true CN116759313A (zh) 2023-09-15

Family

ID=87957194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310872927.3A Pending CN116759313A (zh) 2023-07-14 2023-07-14 一种半导体器件的制造方法和半导体器件

Country Status (1)

Country Link
CN (1) CN116759313A (zh)

Similar Documents

Publication Publication Date Title
KR100967883B1 (ko) 개선된 드레인 접점을 가진 트렌치 ｄｍｏｓ 디바이스
US6365942B1 (en) MOS-gated power device with doped polysilicon body and process for forming same
EP1052690A2 (en) Process or forming MOS-gated devices having self-aligned trenches
CN112825327B (zh) 半导体结构及其形成方法
US10985240B2 (en) Semiconductor device having diode devices with different barrier heights and manufacturing method thereof
CN115701211A (zh) 半导体结构及其制作方法
CN105633042B (zh) 超高纵横比接触件
CN115547838A (zh) 金属氧化物半导体器件的制备方法及器件
US7851329B2 (en) Semiconductor device having EDMOS transistor and method for manufacturing the same
CN115332309A (zh) 双绝缘体上硅器件及其制造方法
CN109830527B (zh) 半导体结构及其制造方法与半导体器件
TW202407808A (zh) 功率半導體裝置及其製造方法
CN109585558B (zh) 具有多个栅极结构的ldmos finfet结构
CN115101477B (zh) 一种半导体结构及其制造方法
TWI812995B (zh) SiC MOSFET器件的製造方法
CN112242445A (zh) Ldmos器件及其形成方法
CN112133750A (zh) 深沟槽功率器件及其制备方法
CN115662902A (zh) 沟槽型场效应晶体管的制作方法
CN113809162B (zh) 功率元件
US20230132488A1 (en) Semiconductor device and method for forming the same
JP7263644B2 (ja) 半導体デバイスの製造方法
US6774455B2 (en) Semiconductor device with a collector contact in a depressed well-region
CN211700291U (zh) 自对准的沟槽式场效应晶体管
CN116759313A (zh) 一种半导体器件的制造方法和半导体器件
CN113964038A (zh) 沟槽栅mosfet器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination