CN116755606A - 控制突发长度以访问电子系统的存储装置的系统和方法 - Google Patents

Abstract

提供了一种电子系统。存储装置包括多个存储体组。控制器耦合到存储装置并且包括请求队列。请求队列用于存储多个请求。当请求对应于不同的存储体组时，控制器被配置为根据对应于请求的多个长突发命令访问存储装置的数据。当这些请求对应于同一存储体组时，控制器被配置为根据对应于这些请求的多个短突发命令来访问存储装置的数据。短突发命令对应于短突发长度，而长突发命令对应于长突发长度。长突发长度是短突发长度的两倍。该存储装置是一种低功耗双倍数据速率同步动态随机存取存储器。

Description

控制突发长度以访问电子系统的存储装置的系统和方法

交叉引用

本申请要求2022年3月14日提交的美国临时申请第63/319,403号的权益，其全部内容通过引用并入本文。

技术领域

本发明涉及一种电子系统，尤其涉及一种电子系统中的低功耗存储装置。

背景技术

诸如低功率双倍数据速率(LPDDR)同步动态随机存取存储器(SDRAM)的半导体存储装置被广泛用于诸如移动电话、便携式计算器等移动设备中。LPDDR SDRAM是一种内部配置为单信道的高速同步SDRAM器件，可支持多组架构，为各种系统配置提供最佳访问方法。此外，由数据预取大小确定的突发长度取决于所使用的存储器架构。

随着操作系统(OS)变得越来越大以支持多任务处理，电子系统(例如，移动设备)的存储装置需要以更高的速度高效运行。

发明内容

本发明实施例提供一种电子系统。该电子系统包括存储装置和控制器。存储装置包括多个存储体组，每个存储体组包括多个存储体。控制器耦合到存储装置并且被配置为以数据速率访问存储装置。控制器包括请求队列，请求队列用于存储多个请求。当这些请求对应于不同的存储体组，控制器被配置为根据对应于这些请求的多个长突发命令来访问存储装置的数据。当这些请求对应于同一存储体组时，控制器被配置为根据对应于这些请求的多个短突发命令来访问存储装置的数据。短突发命令对应于短突发长度，而长突发命令对应于长突发长度。长突发长度是短突发长度的两倍。

此外，本发明的实施例提供了一种控制突发长度以访问电子系统中的存储装置的方法。获取存储在电子系统的请求队列中的多个请求。判断这些要求是否对应于存储装置的多个存储体组，其中每个存储体组包括多个存储体。当请求对应于不同的存储体组时，可以根据对应于请求的多个长突发命令来访问存储装置的数据。当所述多个请求对应于同一组群时，根据所述多个请求对应的多个短突发命令来存取存储装置的数据。短突发命令对应于短突发长度，而长突发命令对应于两倍于短突发长度的长突发长度。

附图说明

通过参考附图阅读随后的详细描述和实施例可以更充分地理解本发明，其中：

图1示出了根据本发明一些实施例的电子系统。

图2展示根据本发明的一些实施例的图1的控制器和存储装置的框图。

图3示出了根据本发明一些实施例的用于动态控制命令的突发长度以访问存储装置的方法。

图4A标出了图标根据本发明一些实施例的在第一突发模式下互连的信号的示意图。

图4B标出了图标根据本发明的一些实施例的在第二突发模式下互连的信号的示意图。

图4C标出了图标根据本发明的一些实施例的在第三突发模式中互连的信号的示意图。

具体实施方式

下面的描述是为了说明本发明的一般原理，不应被理解为限制性的。本发明的范围最好参照所附请求保护范围来确定。

图1示出了根据本发明一些实施例的电子系统100。电子系统100可以是移动设备，例如手机、便携式计算器(例如膝上型计算器、平板计算器)、可穿戴设备等。电子系统100包括处理器110、控制器120和存储装置130。处理器110通过互连(interconnect)(例如，总线(bus))155耦合到控制器120，并且控制器120通过互连(例如，总线)175耦合到存储装置130。处理器110是电子系统100中的请求者，其需要访问存储装置130中的数据以执行各种应用。为了简化描述，仅将处理器110描述为电子系统100中的请求者，其他请求者(例如，中央处理单元(CPU)、数字信号处理器(DSP)、图形处理单元(GPU)等)需要访问电子系统100中的存储装置130的将被省略。存储装置130是低功耗存储装置，其为电子系统100消耗较少的功率。例如，存储装置130可以是低功耗双倍数据速率同步动态随机存取存储器(LPDDRSDRAM)。

在一些实施例中，存储装置130可以是动态随机存取存储器(DRAM)，例如双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率同步动态随机存取存储器(LPDDR SDRAM)、图形双倍数据速率同步动态随机存取存储器(GDDR SDRAM)、Rambus动态随机存取存储器(RDRAM)等。在一些实施例中，电子系统100包括多个存储装置130，并且控制器120被配置为控制处理器110(或各种请求器)与多个存储装置130之间的数据交换。

图2展示图1的控制器120和存储装置130的框图。根据本发明的一些实施例。控制器120包括请求队列125，并且请求队列125被配置为存储来自处理器110或电子系统100的其他请求者(未示出)的请求REQ1至REQn。在一些实施例中，请求REQ1至REQn是由同一请求者提供。在一些实施例中，请求REQ1到REQn由多个请求者提供。响应于请求REQ1到REQn，控制器120被配置为通过互连175以数据速率访问存储装置130。存储装置130包括多个存储体组(bank group)BG0到BG3。存储体组BG0至BG3中的每一个包括多个存储体10，例如4个存储体。根据请求队列125中排队的请求REQ1至REQn，控制器120被配置为动态地控制对应于数据和命令的突发长度，以有效地访问存储装置130。

需要说明的是，图2中所示的存储体组的数量和存储体的数量仅为一范例，本发明不应以此为限。

互连175包括用于传输命令/地址CA、时钟CK、数据DQ和数据时钟WCK的多条传输线。为了简化描述，图2仅示出了互连175中的一部分信号。控制器120被配置为通过互连175中的单向传输线向存储装置130提供时钟CK、命令/地址CA和数据时钟WCK。在一些实施例中，数据时钟WCK的频率是时钟CK的两倍。此外，控制器120被配置为通过互连175中的双向传输线在写入操作期间向存储装置130提供数据DQ并且在读取操作期间从存储装置130接收数据DQ。命令/地址CA包括读或写操作对应的命令信息、突发长度等，以及对应行地址、列地址、存储体组等的地址信息。时钟CK被配置为采样(或捕获)存储装置130的命令/地址CA。在一些实施例中，时钟CK是一对差分信号。数据时钟WCK用于在存储装置130上的写入操作期间捕获数据DQ以及在读取操作期间输出数据DQ。在一些实施例中，数据时钟WCK是一对差分信号。

图3示出了根据本发明一些实施例的用于动态控制命令的突发长度以访问存储装置130的方法200。当控制器120存取存储装置130时，存储装置130的突发长度由来自控制器120的存取命令(例如，读/写命令)设定(或编程)。

首先，在步骤S210中，控制器120被配置为获取在请求队列125中排队的请求REQl至REQn。在一些实施例中，请求REQl至REQn由同一请求者(例如，图1之处理器110)。在一些实施例中，请求REQ1到REQn由两个或更多个请求者(未示出)发出。接下来，在步骤S220中，控制器120被配置为确定存储装置130是否操作在高数据速率，即，存储装置130的数据速率大于特定数据速率(例如，4800Nbps)。如果存储装置130在低数据速率下操作，例如，存储装置130的数据速率小于或等于特定数据速率，则控制器120被配置为以第一突发模式调度数据与命令(步骤S230)，以发出长突发命令(例如读取/写入命令)以存取具有长突发长度BLy的数据(例如读取/写入数据)，以响应REQl至REQn请求。

在第一突发模式中，响应于一个请求，相应的数据在数据时钟WCK的连续时钟周期(successive clock cycle)被传送到存储装置130或从存储装置130传送，并且相应的命令在时钟CK的连续时钟周期被发送到存储装置130。此外，数据时钟WCK的时钟周期是根据长突发长度BLy来确定的。例如，数据时钟WCK的时钟周期等于长突发长度BLy。第一突发模式的操作在图4A中描述。

在方法200的流程图中，如果存储装置130操作在高数据速率(步骤S220)，即，存储装置130的数据速率大于特定数据速率，则控制器120被配置为判断请求REQ1到REQn是否对应不同的存储体组。即，响应于请求REQ1至REQn访问多个存储体组(步骤S240)。

如果请求REQl至REQn对应于至少两个存储体组(步骤S240)，则控制器120被配置为以第二突发模式调度数据和命令(步骤S250)，以便交织两个长突发命令以访问具有短突发长度BLx的数据(例如，读/写数据)，以响应对应于不同存储体组的请求REQ1到REQn中的两个。

在第二突发模式中，响应于一个请求，相应的数据被划分(或分裂)成两个部分并且在数据时钟WCK的连续时钟周期上被分别传送到存储装置130或从存储装置130传送，并且相应的命令在时钟CK的连续时钟周期连同首先传输的分割数据的部分被传输到存储装置130。进一步地，对应于每一部分划分数据的数据时钟WCK的时钟周期是根据短突发长度BLx来确定的。例如，每一部分划分数据对应的数据时钟WCK的时钟周期等于短突发长度BLx。对应于另一个存储体组的另一个请求的一部分数据被插入到被划分的数据的两个部分之间。第二突发模式的操作在图4B中描述。

在方法200的流程图中，如果请求REQl至REQn对应于相同的存储体组(步骤S240)，则控制器120被配置为以第三突发模式调度数据和命令(步骤S260)，以便响应REQ1至REQn请求，将一个长突发命令重组为两个短突发命令，然后发出两个短突发命令以访问具有短突发长度BLx的数据(例如，读/写数据)。

在第三突发模式中，响应于一个请求，相应的数据被划分(或分割)成两个部分并且在数据时钟WCK的连续时钟周期上分别传送到存储装置130或从存储装置130传送，并且相应的短突发命令在时钟CK的连续时钟周期连同分割数据的每个部分被传送到存储装置130。进一步地，对应于每一部分划分数据的数据时钟WCK的时钟周期是根据短突发长度BLx来确定的。例如，每一部分划分数据对应的数据时钟WCK的时钟周期等于短突发长度BLx。在第三突发模式中，在分割数据的各个部分之间没有插入对应于请求队列125中的另一个排队请求的数据。第三突发模式的操作在图4C中描述。

图4A标出了图标根据本发明的一些实施例的第一突发模式中的互连175的信号的图。假设控制器120被配置为响应于图1的请求REQ1执行读/写操作。当操作在第一突发模式时，控制器120被配置为响应于请求REQ1，根据读/写(RD/WR)命令232访问具有长突发长度BLy的存储装置130的数据。此外，读写命令232为一长突发命令，而存储装置130的突发长度由读写命令232设定。在时间间隔tBLy内，对应于请求REQ1的读写命令232发出用于启动存储装置130的突发读/写操作，并且数据235在数据时钟WCK的连续时钟周期上被传送到存储装置130或从存储装置130传送。此外，数据时钟WCK在时间间隔tBLy中的时钟周期是根据长突发长度BLy来确定的。在一些实施例中，数据时钟WCK的时钟周期的数量为48，数据235为数据DQ中的32字节(byte)数据。

图4B标出了图标根据本发明的一些实施例的第二突发模式中的互连175的信号的示意图。假设控制器120被配置为响应于图1中的请求REQ1和REQ2来执行读/写操作。请求REQ1和REQ2分别对应于图2的存储体组BG0和BG1。当在第二突发模式下操作时，控制器120被配置为响应于请求REQ1和REQ2根据读/写(RD/WR)命令252和254访问具有短突发长度BLx的存储装置130的数据。读/写命令252和254是长突发命令。此外，长突发长度BLy是短突发长度BLx的两倍，即BLy＝2*BLx。

请参考图4B，存储装置130的突发长度是由读写命令252与254所设定。首先，发出对应于请求REQ1的读写命令252，以启动存储体组BG0的突发读写操作。在时间间隔tBLx中，存储装置130的存储体组BG0的部分数据251_1在数据时钟WCK的连续时钟周期上被传送到存储装置130或从存储装置130传送。换句话说，部分数据251_1与读/写命令252同时传送。此外，数据时钟WCK在时间间隔tBLx中的时钟周期是根据短突发长度BLx来确定的。在一些实施例中，数据时钟WCK的时钟周期的数量为24。无缝地，发出对应于请求REQ2的读/写命令254以发起对存储装置130的存储体组BG1的突发读/写操作，并且在时间间隔tBLx中，在数据时钟WCK的连续时钟周期上，存储体组BG1的部分数据253_1被传输到存储装置130或从存储装置130传输。换言之，部分数据253_1与读/写命令254同时传输。在时间间隔tBLx中，响应于读/写命令252，存储体组BG0的数据251_2的剩余部分被无缝地传输到存储装置或从存储装置传输，数据时钟WCK的连续时钟周期数量为130。无缝地，响应于读/写命令254，存储体组BG1的剩余数据253_2在时间间隔tBLx中在数据时钟WCK的连续时钟周期上被传送到存储装置130或从存储装置130传送。在这样的实施例中，响应于请求REQl和REQ2中的每一个，控制器120被配置为仅向存储装置130发出单个命令(即，长突发命令252或254)，尽管数据的多个部分被分别地发送。换句话说，当数据251_2的剩余部分和数据253_2的剩余部分被传输时，控制器120没有发出命令。

在图4B中，存储装置130的存储体组BG0的数据与存储体组BG1的数据交替传送，即存储体组BG0与BG1的数据交织于数据DQ中。在此实施例中，存储体组BG0的数据为数据DQ中的32字节数据，并分为第一部分数据251_1和第二部分数据251_2。同理，存储体组BG1的数据为数据DQ中的32字节数据，分为第一部分数据253_1和第二部分数据253_2。此外，控制器120用以控制数据251_1、253_1、251_2及253_2依序无缝传输。因此，当不同存储体组的读/写命令交错时，数据DQ的数据总线效率得到优化。

图4C标出了图标根据本发明一些实施例的第三突发模式中的互连175的信号的示意图。假设控制器120被配置为响应于图1中的请求REQ2来执行读/写操作。图2中的请求REQ1到REQn对应于图2中相同的存储体组BG2。当操作于第三突发模式时，控制器120被配置为响应于请求REQ2根据读/写(RD/WR)命令265_1和265_2以短突发长度BLx访问存储装置130的数据。此外，读写命令265_1与265_2为短突发命令。

如图4C所示，存储装置130的突发长度由读写命令262设定。首先，发出对应于请求REQ2的读写命令265_1，以启动针对存储装置130的存储体组BG2的突发读写操作。存储装置130，并且存储体组BG2的数据261_1的第一部分在时间间隔tBLx中在数据时钟WCK的连续时钟周期上被传送到存储装置130或从存储装置130传送。接着，当到达列到列(column-to-column)或命令到命令(command-to-command)延迟时间tCCD时，发出对应于同一请求REQ2的读/写命令265_2以启动对存储装置130的存储体组BG2进行突发读/写操作，并且在时间间隔tBLx，存储体组BG2的第二部分数据261_2的在数据时钟WCK的连续时钟周期上被传送到存储装置130或从存储装置130传送。

读/写命令265_1和265_2被重组为存储体组BG2的顺序地址。时间间隔tBLx中数据时钟WCK的时钟周期根据短突发长度BLx确定。在一些实施例中，数据时钟WCK的时钟周期为24。在第三突发模式中，响应于请求REQ2，控制器120被配置为将一个长突发命令分成两个短突发命令(例如，读/写命令265_1与265_2)，然后连续发出两个短突发命令命令至存储装置130。一般而言，延迟时间tCCD可理解为连续存取命令之间的时间间隔。

参照图4C，存储装置130中的存储体组BG2的数据被单独传输。在此实施例中，存储体组BG2的数据为数据DQ中的32字节数据，并分为第一部分数据261_1和第二部分数据261_2。此外，控制器120被配置为根据列到列或命令到命令的延迟时间tCCD顺序地传送数据261_1和251_2。

与使用传统的长突发长度命令来传输由较大固定时间(例如，时间间隔tBLx)间隔的具有短突发长度BLx的两部分数据的传统方法相比，对应于第二短突发命令(例如，读/写命令265_2)的第二部分数据，由于时间间隔较小(即，固定时间间隔tFIX小于时间间隔tBx)，被更快地传输。因此，优化了数据DQ的数据总线效率。

虽然本发明已经通过示例的方式并根据优选实施例进行了描述，但是应当理解本发明不限于所公开的实施例。相反，它旨在涵盖各种修改和类似的布置(如本领域技术人员显而易见的那样)。因此，所附权利要求书应给予最宽泛的解释，以涵盖所有此类修改和类似布置。

Claims (20)

1.一种电子系统，包括：

存储装置，包括多个存储体组，其中每个存储体组包括多个存储体；以及

控制器，耦合到所述存储装置并被配置为以数据速率访问所述存储装置，并且包括：

请求队列，配置为存储多个请求，

其中，当所述多个请求对应于不同的存储体组时，所述控制器被配置为根据对应于所述多个请求的多个长突发命令来访问所述存储装置的数据，

其中，当所述多个请求对应于同一存储体组时，所述控制器被配置为根据对应于所述多个请求的多个短突发命令来访问所述存储装置的数据，

其中，所述短突发命令对应短突发长度，所述长突发命令对应长突发长度，所述长突发长度是所述短突发长度的两倍。

2.根据权利要求1所述的电子系统，其特征在于，当所述多个请求对应于同一存储组时，所述控制器将所述多个请求中对应于第一请求的第一长突发命令重组为第一短突发命令和第二短突发命令。

3.根据权利要求2所述的电子系统，其特征在于，响应于所述第一请求，所述控制器被配置为分别根据第一和第二短突发命令将数据的一部分和数据的剩余部分传送到所述存储装置、或分别根据第一和第二短突发命令从所述存储装置传送数据的一部分和数据的剩余部分，并且所述控制器被配置为在发出第一短突发命令并且达到列到列或命令到命令延迟时发出第二短突发命令。

4.根据权利要求3所述的电子系统，其特征在于，数据的一部分在所述控制器的数据时钟的第一连续时钟周期被传送到所述存储装置或从所述存储装置传送，并且在数据时钟的第二连续时钟周期数据的剩余部分被传送到存储装置或从存储装置传送，其中所述第一连续时钟周期的数量和所述第二连续时钟周期的数量等于短突发长度。

5.根据权利要求1所述的电子系统，其特征在于，当所述多个请求对应于不同的存储体组时，所述控制器交织对应于所述请求中的第一请求的第一长突发命令和对应于第二请求的第二长突发命令，以访问所述多个存储体组中的第一存储体组的第一数据和所述多个存储体组中的第二存储体组的第二数据。

6.根据权利要求5所述的电子系统，其特征在于，所述控制器用以根据所述第一长突发命令和所述第二长突发命令传输控制所述第一数据的一部分、所述第二数据的一部分、所述第一数据的剩余部分及所述第二数据的剩余部分依序无缝地传输。

7.根据权利要求6所述的电子系统，其特征在于，所述第一数据的一部分与所述第一长突发命令同时传送，所述第二数据的一部分与所述第二长突发命令同时传送。

8.根据权利要求6所述的电子系统，其特征在于，在传输所述第一数据的剩余部分与所述第二数据的剩余部分期间，所述控制器不发出命令。

9.根据权利要求6所述的电子系统，其特征在于，所述第一数据的一部分在所述控制器的数据时钟的第一连续时钟周期被传输到所述存储装置或从所述存储装置传输，并且在数据时钟的第二个连续时钟周期上所述第二数据的一部分被传输到所述存储装置或从所述存储装置传输，其中所述第一连续时钟周期的数量和所述第二连续时钟周期的数量等于短突发长度。

10.根据权利要求9所述的电子系统，其特征在于，所述第一数据的剩余部分在数据时钟的第三连续时钟周期被传输到所述存储装置或从所述存储装置传输，并且所述第二数据的剩余部分在数据时钟的第四连续时钟周期被传输到所述存储装置或从所述存储装置传输，其中所述第三连续时钟周期的数量和所述第四连续时钟周期的数量等于短突发长度。

11.根据权利要求1所述的电子系统，其特征在于，当数据速率小于特定数据速率时，所述控制器被配置为根据对应于其中一个请求的第一长突发命令访问所述存储装置的数据，其中，数据在所述控制器的数据时钟的连续时钟周期被传输到所述存储装置或从所述存储装置传输，并且所述连续时钟周期的数量等于长突发长度。

12.一种控制突发长度以访问电子系统中的存储装置的方法，包括：

获取存储在所述电子系统的请求队列中的多个请求；

判断所述多个请求是否对应于所述存储装置的多个存储体组，其中每个存储体组包括多个存储体；

当所述多个请求对应于不同的存储体组时，根据所述多个请求对应的多个长突发命令访问所述存储装置的数据；以及

当所述多个请求对应于同一存储体组时，根据所述多个请求对应的多个短突发命令访问所述存储装置的数据，

其中，所述短突发命令对应短突发长度，所述长突发命令对应长突发长度，所述长突发长度是所述短突发长度的两倍。

13.根据权利要求12所述的方法，其特征在于，当所述多个请求对应于同一存储体组时，根据所述多个请求对应的短突发命令访问所述存储装置的数据还包括：

将与所述多个请求中的第一请求相对应的第一长突发命令重组为第一短突发命令和第二短突发命令。

14.根据权利要求13所述的方法，其特征在于，当所述多个请求对应于同一存储体组时，根据所述多个请求对应的短突发命令访问所述存储装置的数据还包括：

响应于第一请求，分别根据第一和第二短突发命令将数据的一部分和数据的剩余部分传送至所述存储装置或从所述存储装置传送数据；以及

当发出所述第一短突发命令并且达到列到列或命令到命令延迟时，发出所述第二短突发命令。

15.根据权利要求14所述的方法，其特征在于，所述数据的一部分在所述控制器的数据时钟的第一连续时钟周期被传送到所述存储装置或从所述存储装置传送，并且在数据时钟的第二连续时钟周期所述数据的剩余部分被传送到所述存储装置或从所述存储装置传送，其中所述第一连续时钟周期的数量和所述第二连续时钟周期的数量等于短突发长度。

16.根据权利要求12所述的方法，其特征在于，当所述多个请求对应于不同的存储体组时，根据所述多个请求对应的长突发命令访问所述存储装置的数据还包括：

交织对应于该所述多个请求的第一请求的第一长突发命令和对应于所述多个请求的第二请求的第二长突发命令，以访问所述多个存储体组中的第一存储体组的第一数据和第二存储体组的第二数据。

17.根据权利要求16所述的方法，其特征在于，所述第一数据的一部分、所述第二数据的一部分、所述第一数据的剩余部分和所述第二数据的剩余部分根据第一长突发命令以及第二长突发命令顺序无缝地传输。

18.根据权利要求17所述的方法，其特征在于，所述第一数据的一部分在所述控制器的数据时钟的第一连续时钟周期被传送到所述存储装置或从所述存储装置传送，并且在数据时钟的第二连续时钟周期上所述第二数据的一部分被传送到所述存储装置或从所述存储装置传送，其中所述第一连续时钟周期的数量和所述第二连续时钟周期的数量等于短突发长度。

19.根据权利要求18所述的方法，其特征在于，所述第一数据的剩余部分在数据时钟的第三连续时钟周期被传输到所述存储装置或从所述存储装置传输，并且在数据时钟的第四连续时钟周期上所述第二数据的剩余部分被传输到所述存储装置或从所述存储装置传输，其中第三连续时钟周期的数量和第四连续时钟周期的数量等于短突发长度。

20.根据权利要求12所述的方法，还包括：

当数据速率小于特定数据速率时，根据对应于其中一个请求的第一长突发命令访问所述存储装置的数据，

其中，所述数据在所述控制器的数据时钟的连续时钟周期被传输到所述存储装置或从所述存储装置传输，并且连续时钟周期的数量等于长突发长度。