CN116724490A - 具有不同栅极长度的场效应晶体管（fet）跨导装置 - Google Patents

具有不同栅极长度的场效应晶体管（fet）跨导装置 Download PDF

Info

Publication number
CN116724490A
CN116724490A CN202180088950.2A CN202180088950A CN116724490A CN 116724490 A CN116724490 A CN 116724490A CN 202180088950 A CN202180088950 A CN 202180088950A CN 116724490 A CN116724490 A CN 116724490A
Authority
CN
China
Prior art keywords
fet
gate
gate length
effective
effective gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180088950.2A
Other languages
English (en)
Inventor
K·W·科巴亚希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
Qorvo US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qorvo US Inc filed Critical Qorvo US Inc
Publication of CN116724490A publication Critical patent/CN116724490A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45134—Indexing scheme relating to differential amplifiers the whole differential amplifier together with other coupled stages being fully differential realised
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45238—Two dif amps realised in FET technology, the dif amps being either both of the NMOS type or both of the PMOS type, are coupled in parallel with their gates and their drains
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45498—Indexing scheme relating to differential amplifiers the CSC comprising only resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

公开一种具有不同栅极长度的场效应晶体管(FET)跨导装置。在一个方面中，在差分架构中使用不同有效栅极长度以同时获得线性偶数和奇数阶运算。在具体方面中，所述有效栅极长度可以根据差分Multi‑Tanh状架构变化。有效栅极长度的这种变化特别是与不同栅极宽度或发射极面积相比实现了紧凑的实施方案，同时还提供线性偶数和奇数阶运算。

Description

具有不同栅极长度的场效应晶体管(FET)跨导装置
优先权要求
本申请要求2021年1月29日提交的标题为“线性差分FET跨导体(LINEARDIFFERENTIAL FET TRANSCONDUCTOR)”的第63/143,050号美国临时专利申请的优先权，所述专利申请的内容以全文引用的方式并入本文中。
技术领域
本公开的技术大体上涉及一种配置成同时提供线性偶数和奇数阶运算的场效应晶体管(FET)。
背景技术
在现代社会中，计算装置比比皆是，且更具体地，移动通信装置越来越普遍。这些移动通信装置的普及部分地由目前在此类装置上启用的许多功能驱动。此类装置中处理能力的提高意味着移动通信装置从纯通信工具演进为复杂移动娱乐中心，从而能够增强用户体验。随着功能的数目和范围增加，对用于无线通信的额外带宽的需求也增加。即使在无线通信用例之外，也需要宽带宽。对宽带宽的需求与对无线通信电路内的可预测(即线性)行为的需求相结合。这种线性运算对于跨越宽带宽运算的放大器来说是一个挑战并且为创新提供空间。
发明内容
详细描述中公开的方面包含具有不同栅极长度的场效应晶体管(FET)跨导装置。在差分架构中使用不同有效栅极长度以同时获得线性偶数和奇数阶运算。在具体方面中，有效栅极长度可以根据差分Multi-Tanh状架构变化。有效栅极长度的这种变化特别是与不同栅极宽度或发射极面积相比实现了紧凑的实施方案，同时还提供线性偶数和奇数阶运算。
在这方面，在一个方面，公开一种跨导体。所述跨导体包括第一电压电平输入。所述跨导体还包括第一多个FET，所述第一多个FET中的每一个耦合到所述第一电压电平输入并且彼此电并联。所述第一多个FET包括第一FET，所述第一FET包括第一源极和第一有效栅极长度。所述第一多个FET还包括第二FET，所述第二FET包括第二源极和不同于所述第一有效栅极长度的第二有效栅极长度。所述跨导体还包括第二电压电平输入。所述跨导体还包括在数目上等于所述第一多个FET的第二多个FET，所述第二多个FET中的每一个耦合到所述第二电压电平输入并且彼此电并联。所述第二多个FET包括第三FET，所述第三FET包括耦合到所述第一源极的第三源极和等于所述第二有效栅极长度的第三有效栅极长度。所述第二多个FET还包括第四FET，所述第四FET包括耦合到所述第二源极的第四源极和等于所述第一有效栅极长度的第四有效栅极长度。
附图说明
图1是具有不同有效栅极长度(Lg)的示例性差分线性场效应晶体管(FET)跨导体的电路图；
图2A是示出有效栅极长度可以如何根据本公开的示例性方面变化的表；
图2B到2G是比较常规跨导体相对于根据图2A中设置的参数制定的两个不同跨导体的性能特性的曲线图；
图2H到2M是示出共同地形成在图2B到2G中的曲线图中提供的线(即，Mult-Tanh2)中的一个的各个配对晶体管响应的曲线图；
图3是FET的横截面正视图，其示出可以根据本公开的示例性方面变化的第一栅极长度；
图4是具有双栅极的FET的横截面正视图，其示出可以根据本公开的示例性方面变化的有效栅极长度；
图5是具有场镀栅极的FET的横截面正视图，其示出可以根据本公开的示例性方面变化的有效栅极长度；
图6A和6B是具有双栅极和三栅极侧/成形三维(3D)结构的两个finFET的透视图，其示出可以根据本公开的示例性方面变化的有效栅极长度控制；
图7A到7F是比较常规跨导体(即，Lg常数)相对于根据图2A中设置的参数制定的跨导体(即，Lg-Mult-Tanh 2)和类似于Lg-Multi-Tanh 2，但具有选择性加权的栅极宽度的一个跨导体(即，Lg-Mult-Tanh3)的性能特性的曲线图；以及
图7G到7L是示出共同地形成在图7A到7F中的曲线图中提供的线中的一个的各个配对晶体管响应的曲线图。
具体实施方式
下文阐述的实施例表示使本领域技术人员能够实践实施例并且说明实践实施例的最佳模式所必需的信息。在根据附图阅读以下描述时，本领域技术人员将理解本公开的概念，并将认识到这些概念在此未特别述及的应用。应理解，这些概念和应用落入本公开和所附权利要求的范围内。
应理解，尽管术语第一、第二等在本文中可以用于描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于区分一个元件与另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。如本文所用，术语“和/或”包含相关联所列项目中的一个或多个项目的任何和所有组合。
应当理解，当例如层、区域或基板的元件被称为“在另一元件上”或“延伸到”另一元件上时，其可以直接在另一元件上或直接延伸到另一元件上，或者也可以存在中间元件。相反，当元件被称为“直接在另一元件上”或“直接延伸到另一元件上”时，不存在中间元件。同样，应理解，当例如层、区域或基板的元件被称为“在另一元件上方”或“在另一元件上方延伸”时，其可以直接在另一元件上方或直接在另一元件上方延伸，或者也可以存在中间元件。相反，当元件被称为“直接在另一元件上方”或“直接在另一元件上方”延伸时，不存在中间元件。还将理解，当元件被称为“连接”或“耦合”到另一元件时，其可以直接连接或耦合到另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接耦合”到另一元件时，不存在中间元件。
例如“以下”或“以上”或“上”或“下”或“水平”或“竖直”的相对术语在本文中可以用于描述一个元件、层或区域与如图所示的另一元件、层或区域的关系。应理解，这些术语和上面讨论的那些旨在包含除附图中描绘的朝向之外的装置的不同朝向。
本文所用的术语仅用于描述特定实施例的目的，并且不旨在限制本公开。如本文所用，除非上下文另外明确指示，否则单数形式“一(a/an)”和“所述”也旨在包含复数形式。还应理解，当在本文中使用时，项“包括(comprises/comprising)”和/或包含(includes/including)指定存在所述特征、整数、步骤、操作、元件和/或部件，但不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、部件和/或它们的群组。
除非另外定义，否则本文使用的所有术语(包含技术和科学术语)具有与本公开所属领域的普通技术人员通常理解的相同含义。将进一步理解的是，除非本文明确地定义，否则本文使用的术语应被解释为具有与其在本说明书的上下文和相关技术中的含义一致的含义，并且将不以理想化或过于正式的意义来解释。
详细描述中公开的方面包含具有不同栅极长度的场效应晶体管(FET)跨导装置。在差分架构中使用不同有效栅极长度以同时获得线性偶数和奇数阶运算。在具体方面中，有效栅极长度可以根据差分Multi-Tanh状架构变化。有效栅极长度的这种变化特别是与不同栅极宽度或发射极面积相比实现了紧凑的实施方案，同时还提供线性偶数和奇数阶运算。
在论述本公开的示例性方面之前，提供传统方法的简要概述。具体来说，现有和提出的几个行业都依赖于基于线性差分FET的放大器。对于新兴标准，这些基于线性差分FET的放大器应该在宽带宽(例如，大于一个倍频程)上运行，同时保持偶数和奇数阶线性度。此类行业包含用于相控阵列的第五代(5G)和提出的第六代(6G)毫米集成电路(MMIC)、光纤光-电(O/E)和电-光(E/O)线性驱动器和跨阻抗放大器(TIA)、卫星通信以及有线电视装置等。
这些行业中的装置可能面临不可过滤的带内失真，因此集中于整形跨导(Gm)及其衍生物(Gm'、Gm")，以实现改进的三阶拦截点(IP3)、三阶互调(IM3)或奇数阶线性度，从而减少这种带内失真。已经提出并使用各种技术。然而，到目前为止，解决方案涉及在二阶拦截点(IP2)与IP3之间优化的折衷。优化IP2的大多数技术涉及优化IP3的对立面的技术，且反之亦然。因此，存在提供IP2与IP3之间的更好平衡的改进空间。
本公开的示例性方面采用在FET中具有不同有效栅极长度的Multi-Tanh差分线性FET跨导体，以实现平衡IP2和IP3并且在Gm的一阶和二阶导数处维持相对线性运算的装置。为清楚起见，Multi-Tanh装置是由多个单独非线性装置组成，但是整体实现线性传递功能的装置。在这种情况下，装置是FET，并且装置之间的差异通过改变有效栅极长度来实现，使得整个跨导体在感兴趣的频率上具有偶数阶和奇数阶线性运算。可以通过选择性地改变FET的栅极宽度来进行额外的性能改进。
通过使用差分结构和Multi-Tanh结构来改进二阶线性度。如下文中更详细地解释，通过单独地调整装置来提供三阶线性度。
在这方面，图1是Multi-Tanh差分线性FET跨导体100的电路图。跨导体100是差分结构，并且包含第一电压电平输入102和第二电压电平输入(VDD)104。跨导体100可以进一步包含共同地形成差分输入的第一共同输入节点(IN)106和第二共同输入节点108。跨导体100可以进一步包含共同地形成差分输出的第一共同输出节点/>110和第二共同输出节点(OUT)112。
多个差分放大器114(1)到114(N)在差分输入与差分输出之间。每个差分放大器114(1)到114(N)包含两个FET。举例来说，第一差分放大器114(1)可以包含第一FET(M1)116和第二FET(M11)118。第二差分放大器114(2)可以包含第三FET(M2)120和第四FET(M22)122。在示例性方面中，FET可以由氮化镓(GaN)制成，但是可以视需要或根据需要使用其它材料。应注意，第一至第四和其它种类的序号名称是为了方便起见并且可以在不脱离本公开的范围的情况下重新布置。
应了解，每个FET具有对应栅极(例如，栅极116G、118G、120G、122G)、对应漏极(116D、118D、120D、122D)和对应源极(116S、118S、120S、122S)。在示例性方面中，耦合给定差分放大器114(1)到114(N)内的FET的源极。因此，例如，源极116S耦合到源极118S，并且源极120S耦合到源极122S。这种耦合将耦合源极置于共同电位。这种耦合还可以通过相应电阻器或电感器(两者均未示出)进行。因此，源极116S和源极118S耦合在共同电位126(1)处，并且每个差分放大器114(1)到114(N)具有相应的共同电位126(1)到126(N)。在示例性方面中，共同电位126(1)到126(N)可以是虚拟接地。共同电位126(1)到126(N)可以通过电流源130(1)到130(N)耦合到地128(或设定直流(DC)供应电压电平，例如Vss)。可以独立地控制电流源130(1)到130(N)以改变电流值，以便视需要优化线性度。或者，代替电流源130(1)到130(N)，电阻器(未示出)可以位于共同电位126(1)到126(N)与地128之间。
与本公开更相关，FET的栅极具有例如栅极宽度(Wg)和有效栅极长度(Lg)的尺寸。如下文参考图3到6更好地解释，FET的几何形状可以改变促成栅极尺寸特性的元件，因此在下文探索这些变化中的一些之后，更详细地定义有效栅极长度。本公开的示例性方面改变差分Multi-Tanh状架构中的有效栅极长度，以同时实现更好的线性偶数和奇数阶运算。图2A提供关于示例性有效栅极长度变化的一些额外细节，但是一般来说，给定差分放大器114(1)到114(N)内的FET可以具有不同有效栅极长度，并且给定的一对差分放大器内的FET可以具有在其间共享的一些共同有效栅极长度。例如，四边形132可以由差分放大器114(1)、114(2)形成并且Lg1可以等于Lg22；Lg2可以等于Lg11，但是Lg1≠Lg11并且Lg2≠Lg22。在示例性方面中，N是偶数，使得每个差分放大器114(1)到114(N)在四边形内，但是本公开不限于此，并且可以存在不属于四边形的孤差分放大器114(N)。
在示例性方面中，第一多个FET(M1到MN)耦合到第一电压电平输入102并且彼此电并联。同样，第二多个FET(M11到MNN)耦合到第二电压电平输入104并且彼此电并联。第一多个FET的栅极同样耦合到第一共同输入节点106。第二多个FET的栅极耦合到第二共同输入节点108。第一多个FET的漏极耦合到第一共同输出节点110。第二多个FET的漏极耦合到第二共同输出节点112。
如上所述，本公开的示例性方面设想改变差分Multi-Tanh状架构中的各种FET的Lg。图2A提供用于两个Multi-Tanh配置的十二指(N＝6)装置的示例性值的表200。具体来说，列202(1)到202(6)提供第一多个FET的长度，并且列204(1)到204(6)提供第二多个FET的长度。行206示出具有对各种长度的适度调整的第一配置，并且行208示出具有对各种长度的更夸张调整的第二配置。表200内的条目的尺寸以微米(μm)为单位。
如上所述，在任一配置中，在四边形内，Lg1可以等于Lg22；Lg2可以等于Lg11，但是Lg1≠Lg11并且Lg2≠Lg22。因此，在第一配置中，Lg1可以等于Lg22＝0.1μm；Lg2可以等于Lg11＝0.25μm，并且Lg1≠Lg11并且Lg2≠Lg22。可以选择所述值，使得总体二阶跨导是线性的。此外，应注意，本公开还预期至少一个差分放大器114(1)到114(N)可以具有相等的有效栅极长度。这种差分放大器可以是四边形的一部分，在这种情况下，四边形内的所有四个FET具有相等有效栅极长度，或者它可以是孤电子对。
图2B到2G中的曲线图220到225以图形方式示出根据表200中相对于常规装置阐述的任一配置制备的跨导体100的改进性能。具体来说，图2B中的曲线图220示出具有线206'的第一配置的跨导和具有线208'的第二配置的跨导。线206'和208'是相对线性的，特别是与示出常规装置的跨导的线230相比。
类似地，二阶跨导(Gm')通过图2C中的曲线图221示出。线206"和线208"分别对应于第一配置和第二配置，而线230'示出常规装置的性能。同样，线206"和208"基本上比线230'更线性。
类似地，三阶跨导(Gm")通过图2D中的曲线图222示出。线206"'和线208"'分别对应于第一配置和第二配置，而线230"示出常规装置的性能。同样，线206"'和208"'基本上比线230"更线性。
类似地，通过图2E中的曲线图223示出归一化Id(漏极与源极之间的电流)对比Vg(跨越栅极和源极的电压)。线206""和线208""分别对应于第一配置和第二配置，而线230"'示出常规装置的性能。同样，线206""和208""示出相比于线230"'的略微改进。
类似地，通过图2F中的曲线图224示出二阶拦截点(IP2)。线206""'和线208""'分别对应于第一配置和第二配置，而线230""示出常规装置的性能。虽然线206""'相对地接近线230""，但是线208""'视需要具有基本上更宽的IP2
类似地，通过图2G中的曲线图225示出三阶拦截点(IP3)。线206"""和线208"""分别对应于第一配置和第二配置，而线230""'示出常规装置的性能。线206"""具有相对于线230""'的形状反射一些期望加宽的两个峰值，但是线208"""视需要具有高得多且可接受的广泛宽度。
根据与曲线图221到225中呈现的数据相对应的数据的比较，可以为跨导体100选择期望的性能并相应地选择Multi-Tanh函数的值。
可以在图2H到2M中找到关于差分对的额外信息。具体来说，针对各个差分放大器对中的每一个示出第二配置Gm(S/mm)(曲线图240、图2H)、Gm'(A/V2-mm)(曲线图241、图2I)、Gm”(A/V3-mm)(曲线图242、图2J)、Id(A/mm)(曲线图243、图2K)和计算出的IP2(dBm)(曲线图244、图2L)和IP3(dBm)(曲线图245、图2M)响应。
图2K的曲线图243示出各个差分对的差分电流Multi-Tanh传送响应。传送响应从Vgs＝0差分输入电压偏移。组合的总差分电流是比各个组分更宽且更线性的Multi-Tanh传递函数。这种组合导致图2H中的线250所示的宽和平坦的Gm响应。图2H的曲线图240还给出各个差分对Gm响应。通过改变每个差分对的栅极长度(Lg)，使用Multi-Tanh来优化各个Gm偏移以在宽差分Vgs动态范围内产生总体平坦和线性Gm响应。图2I和2J的对应Gm'和Gm”响应分别示出所产生的平坦聚合Gm'响应线252和接近零的Gm”响应线254，以及各个差分对贡献。最后，在图形244、245中还给出分别聚合IP2线256和IP3线258以及各个组分贡献。
用于IP2和IP3的等式在图2L和2M的插图中给出，并且是基于对表征FET装置的Gm函数的泰勒级数多项式的简单双音正弦激励。
图3到6更好地示出有效栅极长度的含义。在这方面，图3示出FET 300，所述FET具有位于例如碳化硅(SiC)、磷酸铟(InP)、砷化镓(GaAs)等半绝缘衬底306上的源极302和漏极304。沟道308位于源极302与漏极304之间。栅极310位于沟道308上并且可以由电介质312包围。栅极310具有栅极长度Lg，所述栅极长度对应于源极302与漏极304之间的栅极310的横向尺寸。如图所示，栅极310具有进出图像延伸的栅极宽度Wg。在FET 300中，在仅具有一个栅极310的情况下，栅极长度和有效栅极长度相同。
图4中示出稍微更复杂的FET 400，其中许多元件相同，但是栅极是具有栅极402、404的横向双栅极。在FET 400中，有效栅极长度是基于横向双栅极，并且更确切地说，是第一栅极长度Lg1和第二栅极长度Lg2的总和。第二栅极404的存在相对于图3的FET 300的有效栅极长度增加有效栅极长度。应注意，第二栅极404可以是偏置的或浮动的。
图5示出关于FET 500内的栅极的另一变化。具体来说，FET 500使用具有至少一个场板502和源极场板504的场镀栅极。FET 500的有效栅极长度仅大于栅极506的横向长度，但是小于栅极506的横向长度和场板502的横向长度的总和。
虽然未示出，但是栅极可以包含各种T-cap(厚度)几何形状，例如悬垂物、T-cap下方的电介质、主干角等。
图6A示出替代类型的FET，即finFET 600，所述FET至少包含在鳍片604上方并且围绕所述鳍片延伸的双三维(3D)栅极结构602，所述双三维(3D)栅极结构充当沟道。栅极结构602可以接触鳍片604的侧面。应注意，用于finFET的常规栅极长度定义为源极-漏极的方向(页面内/页面外)。如本文所使用的术语“有效3D栅极长度”定义为以与图3到5中所示的有效栅极长度类似的方式影响沟道阈值电压的栅极的区段的总和。具体来说，对沟道阈值电压具有影响的区段是Lg1-sec和Lg2-sec。有效栅极长度变成栅极结构602与鳍片604接触的距离的总和。因此，有效栅极长度可以是Lg1-sec和Lg2-sec的总和。
图6B示出包含3D栅极结构612的类似finFET 610，所述3D栅极结构在鳍片614上方并且围绕所述鳍片延伸，所述3D栅极结构充当沟道。栅极结构612可以接触鳍片614的三个侧面。如同finFET 600，控制沟道以及其阈值特性的有效栅极长度例如以与finFET的常规栅极长度略微不同的方式定义，并且影响沟道阈值电压的区段是Lg1-sec、Lg2-sec和Lg3-sec。有效栅极长度变成栅极结构612与鳍片604接触的距离的总和。因此，有效栅极长度可以是Lg1-sec、Lg2-sec和Lg3-sec的总和。
根据对图3到6B的论述，应了解，控制沟道电荷、有效跨导和阈值特征的有效栅极长度不仅限于栅极位于沟道上的横向距离，而且包含栅极结构的部分(例如，场板)不直接接触沟道，但对沟道具有材料影响的情况。
此外，应注意，本公开的示例性方面预期FET中的一个或多个可以具有加权栅极宽度。可以进行此加权以优化线性度，并且添加用于优化所得形状和有效总Gm的额外自由度，所述额外自由度可以针对偶数和奇数阶线性度进行优化。选择性地增加差分对的单个沟道或沟道对的Wg将改变加权Gm对总有效Gm传递函数的贡献。在示例性方面中，因此对FET的总数目的不到百分之十五(15％)进行加权。另外，这种加权可以通过小于三倍并且更有可能小于二倍来完成。因此，例如，在跨导体100中，两个FET可以具有其它栅极宽度的大小的80％的栅极宽度。在替代实例中，跨导体100的两个FET可以具有大约是装置内的其它栅极宽度的两倍宽度的栅极宽度。改变栅极宽度可以增加跨导体100的跨导以及改变阈值电压以帮助符合设计标准。
图7A到7F实处曲线图700到705，其示出Gm(S/mm)(曲线图700、图7A)、Gm'(A/V2-mm)(曲线图701、图7B)、Gm”(A/V3-mm)(曲线图702、图7C)、差分Id(A/mm)(曲线图703、图7D)和计算出的IP2(dBm)(曲线图704、图7E)和IP3(dBm)(曲线图705、图7F)。具体来说，将常规恒定栅极长度装置(由曲线图700到705中的每一个中的线710示出)的这些特征与多栅极长度Multi-Tanh跨导体100的两个不同配置进行比较。线712对应于由图2A到2G的各种208线所示的Lg-Multi-Tanh 2装置。第三线714类似于Lg-Multi-Tanh 2装置，但是具有另外非均匀的加权栅极宽度。与常规装置相比，两个线712(即，Lg-Multi-Tanh 2)和714(即，Lg-Multi-Tanh 3，具有Wg加权)在曲线图700到702中具有更平坦曲线。
图7E和7F在曲线图704、705中示出Lg-Mult-Tanh 3(具有Wg加权)配置可以相对于常规装置(再次参见线710)并且还相对于Lg-Mult-Tanh 2(再次参见线712)同时(再次参见线714)实现IP2和IP3两者改进。因此，配置Lg-Mult-Tanh 3示出IP2和IP3两者相比于Lg-Multi-Tanh 2的改进，但是由于Multi-Tanh对的非均匀Wg加权函数，具有略微更小的差分输入电压范围。
用于IP2和IP3的等式在图7E和7F的插图中给出，并且是基于对表征FET装置的Gm函数的泰勒级数多项式的简单双音正弦激励。
图7G到7L类似于图2H到2M，但是反映除不同栅极长度之外具有不均匀地加权的栅极宽度的装置的优化Lg-Multi-Tanh 3配置的各个贡献。具体来说，图7G到7L包含对应于Gm(S/mm)(曲线图720、图7G)、Gm'(A/V2-mm)(曲线图721、图7H)、Gm”(A/V3-mm)(曲线图722、图7I)、差分Id(A/mm)(曲线图723、图7J)和计算出的IP2(dBm)(曲线图724、曲线图7K)和IP3(dBm)(曲线图725、图7L)的曲线图720到725。
图7J示出各个差分对的差分电流Multi-Tanh传送响应。传送响应从Vgs＝0差分输入电压偏移。组合的总差分电流是比各个组分更宽且更线性的Multi-Tanh传递函数。这种组合导致图7G中的宽和平坦的Gm响应线752。图7G还给出各个差分对Gm响应。通过改变每个差分对的栅极长度(Lg)，使用Multi-Tanh来优化各个Gm偏移以在宽差分Vgs动态范围内产生总体平坦和线性Gm响应。当不同栅极长度与选择性地优化各个晶体管的栅极宽度(Wg)加权相结合时，可以实现更优化的响应。图7H和7I的对应Gm'和Gm”响应示出所产生的平坦聚合Gm'和接近零Gm”响应(分别线754、756)，以及各个差分对贡献。最后，在图7K和7L中给出聚合IP2线758和IP3线760以及各个组分贡献。
用于IP2和IP3的等式在图7K和7L的插图中给出，并且是基于对表征FET装置的Gm函数的泰勒级数多项式的简单双音正弦激励。
根据本文所公开的方面的具有不同栅极长度的FET跨导装置可以设置于或集成到任何基于处理器的装置中。实例包含但不限于机顶盒、娱乐单元、导航装置、通信装置、固定位置数据单元、移动位置数据单元、全球定位系统(GPS)装置、移动电话、蜂窝电话、智能手机、会话起始协议(SIP)电话、平板电脑、平板手机、服务器、计算机、便携式计算机、移动计算装置、可穿戴计算装置(例如，智能手表、健康状况或健身追踪器、眼镜等)、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、收音机、卫星收音机、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘(DVD)播放器、便携式数字视频播放器、汽车、车辆组件、航空电子系统、无人机和多旋翼飞行器。
提供对本公开的先前描述，使得本领域的任何技术人员都能够进行或使用本公开。对本公开的各种修改对于本领域的技术人员来说将显而易见，并且本文中定义的一般原理可应用于其它变型。因此，本公开并不希望限于本文中所描述的实例和设计，而应被赋予与本文中所公开的原理和新颖特征相一致的最广范围。

Claims (19)

1.一种跨导体，其包括：
第一电压电平输入；
第一多个场效应晶体管(FET)，所述第一多个FET中的每一个耦合到所述第一电压电平输入并且彼此电并联，所述第一多个FET包括：
第一FET，其包括第一源极和第一有效栅极长度；以及
第二FET，其包括第二源极和不同于所述第一有效栅极长度的第二有效栅极长度；
第二电压电平输入；以及
第二多个FET，其在数目上等于所述第一多个FET，所述第二多个FET中的每一个耦合到所述第二电压电平输入并且彼此电并联，所述第二多个FET包括：
第三FET，其包括耦合到所述第一源极的第三源极和等于所述第二有效栅极长度的第三有效栅极长度；以及
第四FET，其包括耦合到所述第二源极的第四源极和等于所述第一有效栅极长度的第四有效栅极长度。
2.根据权利要求1所述的跨导体，其中所述第一FET和所述第三FET共同地形成第一差分放大器。
3.根据权利要求2所述的跨导体，其中所述第一源极和所述第三源极耦合到共同电位。
4.根据权利要求3所述的跨导体，其中所述共同电位包括虚拟接地。
5.根据权利要求3所述的跨导体，其中所述共同电位通过电阻器耦合到地。
6.根据权利要求3所述的跨导体，其中所述共同电位通过有源电流源耦合到地。
7.根据权利要求1所述的跨导体，其中所述第二FET和所述第四FET共同地形成差分放大器。
8.根据权利要求1所述的跨导体，其中所述第一FET包括第一栅极并且所述第二FET包括第二栅极，其中所述第一栅极和所述第二栅极耦合到共同输入节点。
9.根据权利要求1所述的跨导体，其中所述第一FET包括第一漏极并且所述第二FET包括第二漏极，其中所述第一漏极和所述第二漏极耦合到共同输出节点。
10.根据权利要求1所述的跨导体，其中所述第三FET包括第三栅极并且所述第四FET包括第四栅极，其中所述第三栅极和所述第四栅极耦合到第二共同输入节点。
11.根据权利要求1所述的跨导体，其中所述第三FET包括第三漏极并且所述第四FET包括第四漏极，其中所述第三漏极和所述第四漏极耦合到第二共同输出节点。
12.根据权利要求2所述的跨导体，其进一步包括第三差分放大器，所述第三差分放大器包括：第五FET，其包括第五有效栅极长度；以及第六FET，其包括第六有效栅极长度，其中所述第五有效栅极长度等于所述第六有效栅极长度。
13.根据权利要求1所述的跨导体，其中所述第一FET包括横向双栅极，并且所述第一有效栅极长度是基于所述横向双栅极。
14.根据权利要求1所述的跨导体，其中所述第一FET包括具有至少一个场板的单个栅极，并且所述第一有效栅极长度是基于具有所述至少一个场板的所述单个栅极。
15.根据权利要求1所述的跨导体，其中所述第一FET包括finFET，并且所述finFET包括三维(3D)栅极结构的至少两个区段，并且所述第一有效栅极长度对应于有效栅极控制并且是基于所述至少两个区段。
16.根据权利要求15所述的跨导体，其中所述第一有效栅极长度是基于所述至少两个区段的长度尺寸。
17.根据权利要求1所述的跨导体，其中所述第一FET包括finFET，并且所述finFET包括三维(3D)栅极结构的三个区段，并且所述第一有效栅极长度对应于有效栅极控制并且是基于所述三个区段。
18.根据权利要求1所述的跨导体，其中所述第一FET包括第一栅极宽度，并且所述第二FET包括不同于所述第一栅极宽度的第二栅极宽度。
19.根据权利要求18所述的跨导体，其中所述第三FET具有等于所述第二栅极宽度的第三栅极宽度，并且所述第四FET具有等于所述第一栅极宽度的第四栅极宽度。
CN202180088950.2A 2021-01-29 2021-12-29 具有不同栅极长度的场效应晶体管（fet）跨导装置 Pending CN116724490A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163143050P 2021-01-29 2021-01-29
US63/143,050 2021-01-29
PCT/US2021/073166 WO2022164601A1 (en) 2021-01-29 2021-12-29 Field effect transistor (fet) transconductance device with varying gate lengths

Publications (1)

Publication Number Publication Date
CN116724490A true CN116724490A (zh) 2023-09-08

Family

ID=80123261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180088950.2A Pending CN116724490A (zh) 2021-01-29 2021-12-29 具有不同栅极长度的场效应晶体管（fet）跨导装置

Country Status (3)

Country Link
US (1) US20240056042A1 (zh)
CN (1) CN116724490A (zh)
WO (1) WO2022164601A1 (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6542019B1 (en) * 2001-11-28 2003-04-01 Berkäna Wireless, Inc. Highly linear and low noise figure mixer

Also Published As

Publication number Publication date
US20240056042A1 (en) 2024-02-15
WO2022164601A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
US9761585B2 (en) Macro transistor devices
CN100566144C (zh) 晶体管装置、集成电路及运行场效应晶体管的方法
US11552196B2 (en) Low noise amplifier transistors with decreased noise figure and leakage in silicon-on-insulator technology
EP0845815A2 (en) Semiconductor device, method of designing the same and semiconductor integrated circuit device
US11990874B2 (en) Device stack with novel gate capacitor topology
US20080122014A1 (en) Semiconductor device
US20170018658A1 (en) Solid-source diffused junction for fin-based electronics
US7667499B2 (en) MuGFET circuit for increasing output resistance
CN116724490A (zh) 具有不同栅极长度的场效应晶体管（fet）跨导装置
CN107112283B (zh) 具有增大的调谐范围的cmos变容二极管
Gupta et al. A new flipped voltage follower with enhanced bandwidth and low output impedance
US7112867B2 (en) Resistive isolation between a body and a body contact
US6900976B2 (en) Variable capacitor element and integrated circuit having variable capacitor element
JP4867007B2 (ja) Ｍｅｍｓスイッチ及び携帯無線端末機器
JP2011233594A (ja) 半導体装置
Sapawi et al. A 0.9–3.5 GHz high linearity, good efficiency CMOS broadband power amplifier using stagger tuning technique
CN112636698A (zh) 一种cmos放大器电路及在射频识别的应用及包含该电路的集成电路
KR100528347B1 (ko) 이중 게이트 캐스코드 앰프
US5977830A (en) Low noise transistor module and amplifier
TW202318794A (zh) 功率放大器結構、電子裝置及對輸入訊號進行放大的方法
US20230282716A1 (en) High performance device with double side contacts
Otı́n et al. Digitally programmable CMOS transconductor for very high frequency
Jakhar et al. Various aspects of mosfet technology for 5g communications
Dutta Roy A Theoretical Investigation into the Limits of Bandwidth Enhancement with the Asymmetrical Bridged T-Coil Network
JP2011086813A (ja) バイアス回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination