CN116722861A - 信号的逻辑处理方法、装置、电子设备和存储介质 - Google Patents

信号的逻辑处理方法、装置、电子设备和存储介质 Download PDF

Info

Publication number
CN116722861A
CN116722861A CN202311000131.5A CN202311000131A CN116722861A CN 116722861 A CN116722861 A CN 116722861A CN 202311000131 A CN202311000131 A CN 202311000131A CN 116722861 A CN116722861 A CN 116722861A
Authority
CN
China
Prior art keywords
field effect
effect transistor
logic circuit
logic
input signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311000131.5A
Other languages
English (en)
Other versions
CN116722861B (zh
Inventor
刘力桥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pulse Vision Beijing Technology Co ltd
Original Assignee
Pulse Vision Beijing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pulse Vision Beijing Technology Co ltd filed Critical Pulse Vision Beijing Technology Co ltd
Priority to CN202311000131.5A priority Critical patent/CN116722861B/zh
Publication of CN116722861A publication Critical patent/CN116722861A/zh
Application granted granted Critical
Publication of CN116722861B publication Critical patent/CN116722861B/zh
Priority to PCT/CN2023/138442 priority patent/WO2024125552A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

本公开实施例公开了一种信号的逻辑处理方法、装置、电子设备和存储介质，其中，方法包括：通过复位信号导通逻辑电路中的一个场效应晶体管，对所述逻辑电路进行复位，使逻辑电路的输出端恢复为第一状态；其中，所述逻辑电路包括多个场效应晶体管；所述第一状态为高电平状态或低电平状态；通过所述逻辑电路的至少两个输入端分别接收待运算的至少两个输入信号；对至少两个所述输入信号经过至少一个所述场效应晶体管进行处理，根据所述至少两个输入信号的信号状态确定逻辑处理结果；通过所述逻辑电路的输出端输出所述逻辑处理结果对应的目标状态；本公开实施例极大简化了电路结构，便于在数据产生或存储端进行预处理编码等计算。

Description

信号的逻辑处理方法、装置、电子设备和存储介质
技术领域
本公开涉及数字电路技术，尤其是一种信号的逻辑处理方法、装置、电子设备和存储介质。
背景技术
在数字电路中，所谓“门”就是只能实现基本逻辑关系的电路。最基本的逻辑关系是与、或、非，最基本的逻辑门是与门、或门和非门。逻辑门可以用电阻、电容、二极管、三极管等分立原件构成，成为分立元件门。也可以将门电路的所有器件及连接导线制作在同一块半导体基片上，构成集成逻辑门电路。
发明内容
本公开的实施例提供了一种信号的逻辑处理方法、装置、电子设备和存储介质。
根据本公开实施例的一个方面，提供了一种信号的逻辑处理方法，包括：
通过复位信号导通逻辑电路中的一个场效应晶体管，对所述逻辑电路进行复位，使逻辑电路的输出端恢复为第一状态；其中，所述逻辑电路包括多个场效应晶体管；所述第一状态为高电平状态或低电平状态；
通过所述逻辑电路的至少两个输入端分别接收待运算的至少两个输入信号；
对至少两个所述输入信号经过至少一个所述场效应晶体管进行处理，根据所述至少两个输入信号的信号状态确定逻辑处理结果；
通过所述逻辑电路的输出端输出所述逻辑处理结果对应的目标状态。
可选地，所述逻辑电路为第一逻辑电路，所述第一逻辑电路包括两个场效应晶体管；
以所述两个场效应晶体管中的第一场效应晶体管的栅端和漏端作为两个输入端，以所述第一场效应晶体管的源端和第二场效应晶体管的漏端作为输出端；
所述第二场效应晶体管的栅极与所述复位信号连接，根据所述复位信号的控制导通或断开，所述第二场效应晶体管的源端接地或与电源连接。
可选地，所述第一逻辑电路为与逻辑电路；所述第一场效应晶体管和所述第二场效应晶体管为n型场效应晶体管；所述第一状态为低电平状态；所述第二场效应晶体管的源端接地；
所述对至少两个所述输入信号经过至少一个所述场效应晶体管进行处理，根据所述至少两个输入信号的信号状态确定逻辑处理结果，包括：
通过所述第一场效应晶体管的栅端和漏端接收两个输入信号；
响应于两个所述输入信号均为高电平时，所述第一场效应晶体管导通，确定所述逻辑处理结果为高电平；
所述通过所述逻辑电路的输出端输出所述逻辑处理结果对应的目标状态，包括：
通过所述逻辑电路的输出端输出所述逻辑处理结果对应的高电平状态。
可选地，所述第一逻辑电路为或逻辑电路；所述第一场效应晶体管和所述第二场效应晶体管为p型场效应晶体管；所述第一状态为高电平状态；所述第二场效应晶体管的源端与电源连接；
所述对至少两个所述输入信号经过至少一个所述场效应晶体管进行处理，根据所述至少两个输入信号的信号状态确定逻辑处理结果，包括：
通过所述第一场效应晶体管的栅端和漏端接收两个输入信号；
响应于两个所述输入信号均为低电平时，所述第一场效应晶体管导通，确定所述逻辑处理结果为低电平；
所述通过所述逻辑电路的输出端输出所述逻辑处理结果对应的目标状态，包括：
通过所述逻辑电路的输出端输出所述逻辑处理结果对应的低电平状态。
可选地，所述逻辑电路为第二逻辑电路，所述第二逻辑电路包括三个场效应晶体管；
分别以所述三个场效应晶体管中的第一场效应晶体管的栅端和第二场效应晶体管的栅端作为两个输入端，以所述第二场效应晶体管的源端和第三场效应晶体管的漏端作为输出端；
所述第一场效应晶体管的源端与所述第二场效应晶体管的漏端连接，所述第一场效应晶体管的漏端接地或与电源连接；
所述第三场效应晶体管的栅极与所述复位信号连接，根据所述复位信号的控制导通或断开，所述第三场效应晶体管的源端接地或与电源连接。
可选地，所述第二逻辑电路为与非逻辑电路；所述第一场效应晶体管、所述第二场效应晶体管和所述第三场效应晶体管为n型场效应晶体管；所述第一状态为高电平状态；所述第一场效应晶体管的漏端接地，所述第三场效应晶体管的源端与电源连接；
所述对至少两个所述输入信号经过至少一个所述场效应晶体管进行处理，根据所述至少两个输入信号的信号状态确定逻辑处理结果，包括：
通过所述第一场效应晶体管的栅端和所述第二场效应晶体管的栅端接收两个输入信号；
响应于两个所述输入信号均为高电平时，所述第一场效应晶体管和所述第二场效应晶体管同时导通，确定所述逻辑处理结果为低电平；
所述通过所述逻辑电路的输出端输出所述逻辑处理结果对应的目标状态，包括：
通过所述逻辑电路的输出端输出所述逻辑处理结果对应的低电平状态。
可选地，所述第二逻辑电路为或非逻辑电路；所述第一场效应晶体管和所述第二场效应晶体管为p型场效应晶体管，所述第三场效应晶体管为n型场效应晶体管；所述第一状态为低电平状态；所述第一场效应晶体管的漏端与电源连接，所述第三场效应晶体管的源端接地；
所述对至少两个所述输入信号经过至少一个所述场效应晶体管进行处理，根据所述至少两个输入信号的信号状态确定逻辑处理结果，包括：
通过所述第一场效应晶体管的栅端和所述第二场效应晶体管的栅端接收两个输入信号；
响应于两个所述输入信号均为低电平时，所述第一场效应晶体管和所述第二场效应晶体管同时导通，确定所述逻辑处理结果为高电平；
所述通过所述逻辑电路的输出端输出所述逻辑处理结果对应的目标状态，包括：
通过所述逻辑电路的输出端输出所述逻辑处理结果对应的高电平状态。
可选地，所述逻辑电路为第三逻辑电路，所述第三逻辑电路包括三个场效应晶体管；
所述三个场效应晶体管中的第一场效应晶体管的栅端与第二场效应晶体管的漏端连接并作为一个输入端；所述第一场效应晶体管的漏端与所述第二场效应晶体管的栅端连接并作为另一个输入端；所述第一场效应晶体管的源端与所述第二场效应晶体管的源端以及第三场效应晶体管的漏端连接并作为输出端；
所述第三场效应晶体管的栅极与所述复位信号连接，根据所述复位信号的控制导通或断开，所述第三场效应晶体管的源端接地或与电源连接。
可选地，所述第三逻辑电路为同或逻辑电路；所述第一场效应晶体管和所述第二场效应晶体管为n型场效应晶体管，所述第三场效应晶体管为p型场效应晶体管；所述第一状态为高电平状态；所述第三场效应晶体管的源端与电源连接；
所述对至少两个所述输入信号经过至少一个所述场效应晶体管进行处理，根据所述至少两个输入信号的信号状态确定逻辑处理结果，包括：
通过所述第一场效应晶体管的栅端与所述第二场效应晶体管的漏端接收一个输入信号；通过所述第一场效应晶体管的漏端与所述第二场效应晶体管的栅端接收另一个输入信号；
响应于两个所述输入信号不相同时，所述第一场效应晶体管和所述第二场效应晶体管不同时导通或断开，确定所述逻辑处理结果为低电平；
所述通过所述逻辑电路的输出端输出所述逻辑处理结果对应的目标状态，包括：
通过所述逻辑电路的输出端输出所述逻辑处理结果对应的低电平状态。
可选地，所述第三逻辑电路为异或逻辑电路；所述第一场效应晶体管和所述第二场效应晶体管为p型场效应晶体管，所述第三场效应晶体管为n型场效应晶体管；所述第一状态为低电平状态；所述第三场效应晶体管的源端接地；
所述对至少两个所述输入信号经过至少一个所述场效应晶体管进行处理，根据所述至少两个输入信号的信号状态确定逻辑处理结果，包括：
通过所述第一场效应晶体管的栅端与所述第二场效应晶体管的漏端接收一个输入信号；通过所述第一场效应晶体管的漏端与所述第二场效应晶体管的栅端接收另一个输入信号；
响应于两个所述输入信号不相同时，所述第一场效应晶体管和所述第二场效应晶体管不同时导通或断开，确定所述逻辑处理结果为高电平；
所述通过所述逻辑电路的输出端输出所述逻辑处理结果对应的目标状态，包括：
通过所述逻辑电路的输出端输出所述逻辑处理结果对应的高电平状态。
根据本公开实施例的另一方面，提供了一种信号的逻辑处理装置，包括：
复位模块，用于通过复位信号导通逻辑电路中的一个场效应晶体管，对所述逻辑电路进行复位，使逻辑电路的输出端恢复为第一状态；其中，所述逻辑电路包括多个场效应晶体管；所述第一状态为高电平状态或低电平状态；
信号接收模块，用于通过所述逻辑电路的至少两个输入端分别接收待运算的至少两个输入信号；
逻辑处理模块，用于对至少两个所述输入信号经过至少一个所述场效应晶体管进行处理，根据所述至少两个输入信号的信号状态确定逻辑处理结果；
状态输出模块，用于通过所述逻辑电路的输出端输出所述逻辑处理结果对应的目标状态。
可选地，所述逻辑电路为第一逻辑电路，所述第一逻辑电路包括两个场效应晶体管；
以所述两个场效应晶体管中的第一场效应晶体管的栅端和漏端作为两个输入端，以所述第一场效应晶体管的源端和第二场效应晶体管的漏端作为输出端；
所述第二场效应晶体管的栅极与所述复位信号连接，根据所述复位信号的控制导通或断开，所述第二场效应晶体管的源端接地或与电源连接。
可选地，所述第一逻辑电路为与逻辑电路；所述第一场效应晶体管和所述第二场效应晶体管为n型场效应晶体管；所述第一状态为低电平状态；所述第二场效应晶体管的源端接地；
所述逻辑处理模块，具体用于通过所述第一场效应晶体管的栅端和漏端接收两个输入信号；响应于两个所述输入信号均为高电平时，所述第一场效应晶体管导通，确定所述逻辑处理结果为高电平；
所述状态输出模块，具体用于通过所述逻辑电路的输出端输出所述逻辑处理结果对应的高电平状态。
可选地，所述第一逻辑电路为或逻辑电路；所述第一场效应晶体管和所述第二场效应晶体管为p型场效应晶体管；所述第一状态为高电平状态；所述第二场效应晶体管的源端与电源连接；
所述逻辑处理模块，具体用于通过所述第一场效应晶体管的栅端和漏端接收两个输入信号；响应于两个所述输入信号均为低电平时，所述第一场效应晶体管导通，确定所述逻辑处理结果为低电平；
所述状态输出模块，具体用于通过所述逻辑电路的输出端输出所述逻辑处理结果对应的低电平状态。
可选地，所述逻辑电路为第二逻辑电路，所述第二逻辑电路包括三个场效应晶体管；
分别以所述三个场效应晶体管中的第一场效应晶体管的栅端和第二场效应晶体管的栅端作为两个输入端，以所述第二场效应晶体管的源端和第三场效应晶体管的漏端作为输出端；
所述第一场效应晶体管的源端与所述第二场效应晶体管的漏端连接，所述第一场效应晶体管的漏端接地或与电源连接；
所述第三场效应晶体管的栅极与所述复位信号连接，根据所述复位信号的控制导通或断开，所述第三场效应晶体管的源端接地或与电源连接。
可选地，所述第二逻辑电路为与非逻辑电路；所述第一场效应晶体管、所述第二场效应晶体管和所述第三场效应晶体管为n型场效应晶体管；所述第一状态为高电平状态；所述第一场效应晶体管的漏端接地，所述第三场效应晶体管的源端与电源连接；
所述逻辑处理模块，具体用于通过所述第一场效应晶体管的栅端和所述第二场效应晶体管的栅端接收两个输入信号；响应于两个所述输入信号均为高电平时，所述第一场效应晶体管和所述第二场效应晶体管同时导通，确定所述逻辑处理结果为低电平；
所述状态输出模块，具体用于通过所述逻辑电路的输出端输出所述逻辑处理结果对应的低电平状态。
可选地，所述第二逻辑电路为或非逻辑电路；所述第一场效应晶体管和所述第二场效应晶体管为p型场效应晶体管，所述第三场效应晶体管为n型场效应晶体管；所述第一状态为低电平状态；所述第一场效应晶体管的漏端与电源连接，所述第三场效应晶体管的源端接地；
所述逻辑处理模块，具体用于通过所述第一场效应晶体管的栅端和所述第二场效应晶体管的栅端接收两个输入信号；响应于两个所述输入信号均为低电平时，所述第一场效应晶体管和所述第二场效应晶体管同时导通，确定所述逻辑处理结果为高电平；
所述状态输出模块，具体用于通过所述逻辑电路的输出端输出所述逻辑处理结果对应的高电平状态。
可选地，所述逻辑电路为第三逻辑电路，所述第三逻辑电路包括三个场效应晶体管；
所述三个场效应晶体管中的第一场效应晶体管的栅端与第二场效应晶体管的漏端连接并作为一个输入端；所述第一场效应晶体管的漏端与所述第二场效应晶体管的栅端连接并作为另一个输入端；所述第一场效应晶体管的源端与所述第二场效应晶体管的源端以及第三场效应晶体管的漏端连接并作为输出端；
所述第三场效应晶体管的栅极与所述复位信号连接，根据所述复位信号的控制导通或断开，所述第三场效应晶体管的源端接地或与电源连接。
可选地，所述第三逻辑电路为同或逻辑电路；所述第一场效应晶体管和所述第二场效应晶体管为n型场效应晶体管，所述第三场效应晶体管为p型场效应晶体管；所述第一状态为高电平状态；所述第三场效应晶体管的源端与电源连接；
所述逻辑处理模块，具体用于通过所述第一场效应晶体管的栅端与所述第二场效应晶体管的漏端接收一个输入信号；通过所述第一场效应晶体管的漏端与所述第二场效应晶体管的栅端接收另一个输入信号；响应于两个所述输入信号不相同时，所述第一场效应晶体管和所述第二场效应晶体管不同时导通或断开，确定所述逻辑处理结果为低电平；
所述状态输出模块，具体用于通过所述逻辑电路的输出端输出所述逻辑处理结果对应的低电平状态。
可选地，所述第三逻辑电路为异或逻辑电路；所述第一场效应晶体管和所述第二场效应晶体管为p型场效应晶体管，所述第三场效应晶体管为n型场效应晶体管；所述第一状态为低电平状态；所述第三场效应晶体管的源端接地；
所述逻辑处理模块，具体用于通过所述第一场效应晶体管的栅端与所述第二场效应晶体管的漏端接收一个输入信号；通过所述第一场效应晶体管的漏端与所述第二场效应晶体管的栅端接收另一个输入信号；响应于两个所述输入信号不相同时，所述第一场效应晶体管和所述第二场效应晶体管不同时导通或断开，确定所述逻辑处理结果为高电平；
所述状态输出模块，具体用于通过所述逻辑电路的输出端输出所述逻辑处理结果对应的高电平状态。
根据本公开实施例的又一方面，提供了一种电子设备，包括：处理器，以及与所述处理器通信连接的存储器，还包括上述任一实施例所述的信号的逻辑处理装置；
所述存储器存储计算机执行指令；
所述处理器执行所述存储器存储的计算机执行指令，以控制所述信号的逻辑处理装置实现上述任一实施例所述的信号的逻辑处理方法。
可选地，所述电子设备被纳入以下任意一项：脉冲相机、高速相机、音/视频播放器、导航设备、固定位置终端、娱乐单元、智能手机、通信设备、机动交通工具中的设备、摄像头、运动或可穿戴式相机、检测设备、飞行设备、医疗设备、安防设备。
根据本公开实施例的还一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，当所述指令被执行时，使得计算机执行上述任一实施例所述的信号的逻辑处理方法。
根据本公开实施例的再一方面，提供了一种计算机程序产品，包括计算机程序，其中，所述计算机程序在被处理器执行时实现上述任一实施例所述的信号的逻辑处理方法。
基于本公开上述实施例提供的信号的逻辑处理方法、装置、电子设备和存储介质，通过复位信号导通逻辑电路中的一个场效应晶体管，对所述逻辑电路进行复位，使逻辑电路的输出端恢复为第一状态；其中，所述逻辑电路包括多个场效应晶体管；所述第一状态为高电平状态或低电平状态；通过所述逻辑电路的两个输入端分别接收待运算的两个输入信号；对两个所述输入信号经过至少一个所述场效应晶体管进行处理，根据所述两个输入信号的信号状态确定逻辑处理结果；通过所述逻辑电路的输出端输出所述逻辑处理结果对应的目标状态；本公开实施例仅需多个场效应晶体管即可实现逻辑运算，与标准数字单元相比，电路结构极大简化，更易于集成在像素阵列、存储阵列等非运算电路中，以便于在数据产生或存储端进行预处理编码等计算。
下面通过附图和实施例，对本公开的技术方案做进一步的详细描述。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同描述一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1是本公开一示例性实施例提供的信号的逻辑处理方法的流程示意图；
图2-1是本公开一示例性实施例提供的信号的逻辑处理方法应用到与逻辑的电路结构示意图；
图2-2是本公开一示例性实施例提供的信号的逻辑处理方法应用到或逻辑的电路结构示意图；
图3-1是本公开一示例性实施例提供的信号的逻辑处理方法应用到与非逻辑的电路结构示意图；
图3-2是本公开一示例性实施例提供的信号的逻辑处理方法应用到或非逻辑的电路结构示意图；
图4-1是本公开一示例性实施例提供的信号的逻辑处理方法应用到同或逻辑的电路结构示意图；
图4-2是本公开一示例性实施例提供的信号的逻辑处理方法应用到异或逻辑的电路结构示意图；
图5是本公开一示例性实施例提供的脉冲信号的压缩编码装置的结构示意图；
图6图示了根据本公开实施例的电子设备的框图。
具体实施方式
下面，将参考附图详细地描述根据本公开的示例实施例。显然，所描述的实施例仅仅是本公开的一部分实施例，而不是本公开的全部实施例，应理解，本公开不受这里描述的示例实施例的限制。
应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
本领域技术人员可以理解，本公开实施例中的“第一”、“第二”等术语仅用于区别不同步骤、设备或模块等，既不代表任何特定技术含义，也不表示它们之间的必然逻辑顺序。
还应理解，在本公开实施例中，“多个”可以指两个或两个以上，“至少一个”可以指一个、两个或两个以上。
还应理解，对于本公开实施例中提及的任一部件、数据或结构，在没有明确限定或者在前后文给出相反启示的情况下，一般可以理解为一个或多个。
另外，本公开中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本公开中字符“/”，一般表示前后关联对象是一种“或”的关系。本公开中所指数据可以包括文本、图像、视频等非结构化数据，也可以是结构化数据。
还应理解，本公开对各个实施例的描述着重强调各个实施例之间的不同之处，其相同或相似之处可以相互参考，为了简洁，不再一一赘述。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
在实现本公开的过程中，发明人发现，在标准的数字电路设计当中，同或/异或逻辑运算电路通常需要使用到多级门电路，至少需要十几个晶体管，如果要进行多比特的信号比较，电路代价将会很大，如果应用到图像传感器的像素单元内，会使得像素面积大大增加。
图1是本公开一示例性实施例提供的信号的逻辑处理方法的流程示意图。本实施例可应用在电子设备上，如图1所示，包括如下步骤：
步骤102，通过复位信号导通逻辑电路中的一个场效应晶体管，对逻辑电路进行复位，使逻辑电路的输出端恢复为第一状态。
其中，逻辑电路包括多个场效应晶体管；第一状态为高电平状态或低电平状态。
可选地，对应不同的数字逻辑可能包括不同数量的场效应晶体管，例如，包括两个或三个场效应晶体管；第一状态为逻辑电路在处理输入信号之前处于的常规状态，对应不同的数字逻辑可能为不同状态，例如，高电平状态或低电平状态。
步骤104，通过逻辑电路的至少两个输入端分别接收待运算的至少两个输入信号。
可选地，输入信号可以为电平信号，例如，高电平信号或低电平信号，通常数字逻辑是对至少两个信号的相同或不同进行判断处理，例如，两个信号的相同或不同进行判断处理，因此，逻辑电路提供至少两个输入端分别接受至少两个输入信号。
步骤106，对至少两个输入信号经过至少一个场效应晶体管进行处理，根据至少两个输入信号的信号状态确定逻辑处理结果。
本实施例中，通过多个场效应晶体管中的至少一个场效应晶体管对至少两个输入信号执行相应的数字逻辑运算，根据至少两个输入信号的信号状态（高电平或低电平）得到对应的逻辑处理结果，由于仅利用场效应晶体管处理数字逻辑，极大简化了电路结构。
步骤108，通过逻辑电路的输出端输出逻辑处理结果对应的目标状态。
本公开上述实施例提供的信号的逻辑处理方法，通过复位信号导通逻辑电路中的一个场效应晶体管，对所述逻辑电路进行复位，使逻辑电路的输出端恢复为第一状态；其中，所述逻辑电路包括多个场效应晶体管；所述第一状态为高电平状态或低电平状态；通过所述逻辑电路的至少两个输入端分别接收待运算的至少两个输入信号；对至少两个所述输入信号经过至少一个所述场效应晶体管进行处理，根据所述至少两个输入信号的信号状态确定逻辑处理结果；通过所述逻辑电路的输出端输出所述逻辑处理结果对应的目标状态；本公开实施例仅需多个场效应晶体管即可实现逻辑运算，与标准数字单元相比，电路结构极大简化，更易于集成在像素阵列、存储阵列等非运算电路中，以便于在数据产生或存储端进行预处理编码等计算。
在一些可选的实施例中，逻辑电路为第一逻辑电路，第一逻辑电路包括两个场效应晶体管；
以两个场效应晶体管中的第一场效应晶体管的栅端和漏端作为两个输入端，以第一场效应晶体管的源端和第二场效应晶体管的漏端作为输出端；
第二场效应晶体管的栅极与复位信号连接，根据复位信号的控制导通或断开，第二场效应晶体管的源端接地或与电源连接。
本实施例中，第一逻辑电路可以实现简单的数字逻辑，例如，与逻辑、或逻辑等；第一逻辑电路由两个场效应晶体管构成，两个场效应晶体管的连接关系简单第一场效应晶体管的源端与第二场效应晶体管的漏端连接；通过第一场效应晶体管的栅端和漏端提供两个输入端，通过第一场效应晶体管的源端作为输出端，第二场效应晶体管的栅极与复位信号连接，当复位信号控制第二场效应晶体管闭合时，输出端与第二场效应晶体管的源端连接，此时根据第二场效应晶体管的源端的连接情况，可确定对应的第一状态为高电平状态或低电平状态，实现对第一逻辑电路的复位。
图2-1是本公开一示例性实施例提供的信号的逻辑处理方法应用到与逻辑的电路结构示意图。如图2-1所示，第一逻辑电路为与逻辑电路；第一场效应晶体管和第二场效应晶体管为n型场效应晶体管；第一状态为低电平状态；第二场效应晶体管的源端接地；
步骤106可以包括：
通过第一场效应晶体管的栅端和漏端接收两个输入信号；
响应于两个输入信号均为高电平时，第一场效应晶体管导通，确定逻辑处理结果为高电平；
步骤108可以包括：通过逻辑电路的输出端输出逻辑处理结果对应的高电平状态。
本实施例还可以包括：响应于两个输入信号存在至少一个低电平时，第一场效应晶体管不导通，确定逻辑处理结果为低电平；通过逻辑电路的输出端输出逻辑处理结果对应的低电平状态。
与逻辑的运算逻辑是只有两个信号均为高电平时输出高电平，其余情况均输出低电平。因此，本实施例中，在对逻辑电路进行复位时，将该逻辑电路复位为输出端输出低电平状态，因此，只有在逻辑电路输出端为高电平状态时，即可确定两个输入信号均为高电平，实现与逻辑运算。例如，如图2-1所示，将输入信号A和输入信号B分别接至n型场效应晶体管T1（对应第一场效应晶体管）的栅端和漏端，其源端为输出端Z，在复位阶段，n型场效应晶体管T2（对应第二场效应晶体管）根据复位信号控制导通，复位信号可以是充电信号（charge），n型场效应晶体管T2的源端接地（Gnd），输出端Z被复位至低电平。运算阶段n型场效应晶体管T2断开，只有当输入信号A和输入信号B同时为高电平时，n型场效应晶体管T1才会导通，且将高电平信号传输至输出端Z，否则输出端Z均为低电平，从而实现与逻辑操作。
图2-2是本公开一示例性实施例提供的信号的逻辑处理方法应用到或逻辑的电路结构示意图。如图2-2所示，第一逻辑电路为或逻辑电路；第一场效应晶体管和第二场效应晶体管为p型场效应晶体管；第一状态为高电平状态；第二场效应晶体管的源端与电源连接；
步骤106可以包括：
通过第一场效应晶体管的栅端和漏端接收两个输入信号；
响应于两个输入信号均为低电平时，第一场效应晶体管导通，确定逻辑处理结果为低电平；
步骤108可以包括：通过逻辑电路的输出端输出逻辑处理结果对应的低电平状态。
本实施例还可以包括：响应于两个输入信号存在至少一个高电平时，第一场效应晶体管不导通，确定逻辑处理结果为高电平；通过逻辑电路的输出端输出逻辑处理结果对应的高电平状态。
或逻辑的运算逻辑是只有两个信号均为低电平时输出低电平，其余情况均输出高电平。本实施例中，在对逻辑电路进行复位时，将该逻辑电路复位为输出端输出高电平状态，因此，只有在逻辑电路输出端为低电平状态时，即可确定两个输入信号均为低电平，实现或逻辑运算。如图2-2所示，将输入信号A和输入信号B分别接至p型场效应晶体管T1的栅端和漏端，其源端为输出端Z，复位阶段，p型场效应晶体管T2根据复位信号控制导通，复位信号可以是充电信号（charge），p型场效应晶体管T2的源端与电源（Vdd）连接，输出端被复位至高电平，运算阶段p型场效应晶体管T2断开。只有当输入信号A和输入信号B同时为低电平时，p型场效应晶体管T1才会导通，且将低电平信号传输至输出端Z，否则输出端Z均为高电平，从而实现或逻辑操作。
在一些可选的实施例中，逻辑电路为第二逻辑电路，第二逻辑电路包括三个场效应晶体管；
分别以三个场效应晶体管中的第一场效应晶体管的栅端和第二场效应晶体管的栅端作为两个输入端，以第二场效应晶体管的源端和第三场效应晶体管的漏端作为输出端；
第一场效应晶体管的源端与第二场效应晶体管的漏端连接，第一场效应晶体管的漏端接地或与电源连接；
第三场效应晶体管的栅极与复位信号连接，根据复位信号的控制导通或断开，第三场效应晶体管的源端接地或与电源连接。
本实施例中，第二逻辑电路可以为较为复杂的数字逻辑，例如，与非逻辑、或非逻辑等；第二逻辑电路由三个场效应晶体管构成，三个场效应晶体管依次通过源端与下一个场效应晶体管的漏端连接，例如，第一场效应晶体管的源端与第二场效应晶体管的漏端连接，第二场效应晶体管的源端与第三场效应晶体管的漏端连接；并以第二场效应晶体管的源端作为输出端，分别以第一场效应晶体管和第二场效应晶体管的栅端作为输入端，在逻辑运算时，以此达到两个信号相同时第一场效应晶体管和第二场效应晶体管同时导通，输出端由第一场效应晶体管的漏端的外部确定；当复位信号控制第三场效应晶体管闭合时，输出端与第三场效应晶体管的源端连接，此时根据第三场效应晶体管的源端的连接情况，可确定对应的第一状态为高电平状态或低电平状态，实现对第二逻辑电路的复位。
图3-1是本公开一示例性实施例提供的信号的逻辑处理方法应用到与非逻辑的电路结构示意图。如图3-1所示，第二逻辑电路为与非逻辑电路；第一场效应晶体管、第二场效应晶体管和第三场效应晶体管为n型场效应晶体管；第一状态为高电平状态；第一场效应晶体管的漏端接地，第三场效应晶体管的源端与电源连接；
步骤106可以包括：
通过第一场效应晶体管的栅端和第二场效应晶体管的栅端接收两个输入信号；
响应于两个输入信号均为高电平时，第一场效应晶体管和第二场效应晶体管同时导通，确定逻辑处理结果为低电平；
步骤108可以包括：通过逻辑电路的输出端输出逻辑处理结果对应的低电平状态。
本实施例还可以包括：响应于两个输入信号存在至少一个低电平时，第一场效应晶体管和第二场效应晶体管存在至少一个不导通，确定逻辑处理结果为高电平；通过逻辑电路的输出端输出逻辑处理结果对应的高电平状态。
与非逻辑的运算逻辑是只有两个信号均为高电平时输出低电平，其余情况均输出高电平。本实施例中，在对逻辑电路进行复位时，将该逻辑电路复位为输出端输出高电平状态，因此，只有在逻辑电路输出端为低电平状态时，即可确定两个输入信号均为高电平，实现与非逻辑运算。如图3-1所示，将输入信号A和输入信号B分别接至n型场效应晶体管T1（对应第一场效应晶体管）和n型场效应晶体管T2（对应第二场效应晶体管）的栅端，复位阶段，n型场效应晶体管T3（对应第三场效应晶体管）根据复位信号控制导通，复位信号可以是充电信号（charge），n型场效应晶体管T3的源端与电源（Vdd）连接，输出端Z被复位至高电平（输出端与第三场效应晶体管的源端连接）。运算阶段n型场效应晶体管T3断开，只有当输入信号A和输入信号B同时为高电平时，n型场效应晶体管T1和n型场效应晶体管T2才会同时导通，且将低电平信号传输至输出端Z，否则输出端Z均为高电平，从而实现与非逻辑操作。
图3-2是本公开一示例性实施例提供的信号的逻辑处理方法应用到或非逻辑的电路结构示意图。如图3-2所示，第一逻辑电路为或非逻辑电路；第一场效应晶体管和第二场效应晶体管为p型场效应晶体管，第三场效应晶体管为n型场效应晶体管；第一状态为低电平状态；第一场效应晶体管的漏端与电源连接，第三场效应晶体管的源端接地；
步骤106可以包括：
通过第一场效应晶体管的栅端和第二场效应晶体管的栅端接收两个输入信号；
响应于两个输入信号均为低电平时，第一场效应晶体管和第二场效应晶体管同时导通，确定逻辑处理结果为高电平；
步骤108可以包括：通过逻辑电路的输出端输出逻辑处理结果对应的高电平状态。
本实施例还可以包括：响应于两个输入信号存在至少一个高电平时，第一场效应晶体管和第二场效应晶体管存在至少一个不导通，确定逻辑处理结果为低电平；通过逻辑电路的输出端输出逻辑处理结果对应的低电平状态。
或非逻辑的运算逻辑是只有两个信号均为低电平时输出高电平，其余情况均输出低电平。本实施例中，在对逻辑电路进行复位时，将该逻辑电路复位为输出端输出低电平状态，因此，只有在逻辑电路输出端为高电平状态时，即可确定两个输入信号均为低电平，实现或非逻辑运算。如图3-2所示，将输入信号A和输入信号B分别接至p型场效应晶体管T1（对应第一场效应晶体管）和p型场效应晶体管T2（对应第二场效应晶体管）的栅端，复位阶段，n型场效应晶体管T3（对应第三场效应晶体管）根据复位信号控制导通，复位信号可以是充电信号（charge），n型场效应晶体管T3的源端接地（Gnd），输出端Z被复位至低电平。运算阶段T3断开，只有当输入信号A和输入信号B同时为低电平时，p型场效应晶体管T1和p型场效应晶体管T2才会同时导通，且将高电平信号传输至输出端Z，否则输出端Z均保持低电平，从而实现或非逻辑操作。
在一些可选的实施例中，逻辑电路为第三逻辑电路，第三逻辑电路包括三个场效应晶体管；
三个场效应晶体管中的第一场效应晶体管的栅端与第二场效应晶体管的漏端连接并作为一个输入端；第一场效应晶体管的漏端与第二场效应晶体管的栅端连接并作为另一个输入端；第一场效应晶体管的源端与第二场效应晶体管的源端以及第三场效应晶体管的漏端连接并作为输出端；
第三场效应晶体管的栅极与复位信号连接，根据复位信号的控制导通或断开，第三场效应晶体管的源端接地或与电源连接。
本实施例中，第三逻辑电路可以为较为复杂的数字逻辑，例如，同或逻辑、异或逻辑等；第三逻辑电路由三个场效应晶体管构成，第一场效应晶体管的栅端与第二场效应晶体管的漏端连接，第一场效应晶体管的漏端与第二场效应晶体管的栅端连接，并且第一场效应晶体管的源端与第二场效应晶体管的源端与第三场效应晶体管的漏端连接，在逻辑运算时，以此达到两个信号相同时第一场效应晶体管和第二场效应晶体管同时导通或同时断开，输出端的状态与复位状态相同，不发生变化，只有当两个信号不同时，第一场效应晶体管和第二场效应晶体管中只有一个导通的情况下，输出端的状态发生变化；当复位信号控制第三场效应晶体管闭合时，输出端与第三场效应晶体管的源端连接，此时根据第三场效应晶体管的源端的连接情况，可确定对应的第一状态为高电平状态或低电平状态，实现对第三逻辑电路的复位。
图4-1是本公开一示例性实施例提供的信号的逻辑处理方法应用到同或逻辑的电路结构示意图。如图4-1所示，第三逻辑电路为同或逻辑电路；第一场效应晶体管和第二场效应晶体管为n型场效应晶体管，第三场效应晶体管为p型场效应晶体管；第一状态为高电平状态；第三场效应晶体管的源端与电源连接；
步骤106可以包括：
通过第一场效应晶体管的栅端与第二场效应晶体管的漏端接收一个输入信号；通过第一场效应晶体管的漏端与第二场效应晶体管的栅端接收另一个输入信号；
响应于两个输入信号不相同时，第一场效应晶体管和第二场效应晶体管不同时导通或断开，确定逻辑处理结果为低电平；
步骤108可以包括：通过逻辑电路的输出端输出逻辑处理结果对应的低电平状态。
本实施例还可以包括：响应于两个输入信号相同时，第一场效应晶体管和第二场效应晶体管同时导通或断开，确定逻辑处理结果为高电平；通过逻辑电路的输出端输出逻辑处理结果对应的高电平状态。
同或逻辑的运算逻辑是两个信号相同时输出高电平，否则输出低电平。本实施例中，在对逻辑电路进行复位时，将该逻辑电路复位为输出端输出高电平状态，因此，只有在逻辑电路输出端为低电平状态时，即可确定两个输入信号不同，实现同或逻辑运算。参照图4-1所示，逻辑电路在工作时首先进行复位，复位阶段复位信号为低电平，复位信号可以是充电信号（charge），此时p型场效应晶体管T3（对应第三场效应晶体管）导通，p型场效应晶体管T3的源端与电源（Vdd）连接，输出端Z的信号被复位至高电平。复位阶段结束后，进入运算阶段，此时将复位信号置为高电平，p型场效应晶体管T3断开，通过两个输入端接收输入信号A和输入信号B，若输入信号A和输入信号B均为高电平，则n型场效应晶体管T1和n型场效应晶体管T2均导通，输出端Z信号保持高电平；若输入信号A为低电平，输入信号B为高电平，则n型场效应晶体管T1断开、n型场效应晶体管T2导通，输出端Z信号会被输入信号A拉至低电平；若输入信号A为高电平，输入信号B为低电平，则n型场效应晶体管T1导通、n型场效应晶体管T2断开，输出端Z信号会被输入信号B拉至低电平；若输入信号A和输入信号B均为低电平，则n型场效应晶体管T1和n型场效应晶体管T2均断开，输出端Z信号保持高电平。综合上述四种情况可知，当输入信号A和输入信号B相同时，输出端Z输出高电平；当输入信号A和输入信号B信号相异时，输出端Z输出低电平；即能够正确完成同或逻辑运算。
图4-2是本公开一示例性实施例提供的信号的逻辑处理方法应用到异或逻辑的电路结构示意图。如图4-2所示，第三逻辑电路为异或逻辑电路；第一场效应晶体管和第二场效应晶体管为p型场效应晶体管，第三场效应晶体管为n型场效应晶体管；第一状态为低电平状态；第三场效应晶体管的源端接地；
步骤106可以包括：
通过第一场效应晶体管的栅端与第二场效应晶体管的漏端接收一个输入信号；通过第一场效应晶体管的漏端与第二场效应晶体管的栅端接收另一个输入信号；
响应于两个输入信号不相同时，第一场效应晶体管和第二场效应晶体管不同时导通或断开，确定逻辑处理结果为高电平；
步骤108可以包括：通过逻辑电路的输出端输出逻辑处理结果对应的高电平状态。
本实施例还可以包括：响应于两个输入信号相同时，第一场效应晶体管和第二场效应晶体管同时导通或断开，确定逻辑处理结果为低电平；通过逻辑电路的输出端输出逻辑处理结果对应的低电平状态。
异或逻辑的运算逻辑是两个信号相同时输出低电平，否则输出高电平。本实施例中，在对逻辑电路进行复位时，将该逻辑电路复位为输出端输出低电平状态，因此，只有在逻辑电路输出端为高电平状态时，即可确定两个输入信号不同，实现异或逻辑运算。如图4-2所示，输入信号A接p型场效应晶体管T1的栅端以及p型场效应晶体管T2的漏端，输入信号B接p型场效应晶体管T2的栅端以及p型场效应晶体管T1的漏端。在复位阶段，n型场效应晶体管T3根据复位信号控制导通，复位信号可以是充电信号（charge），n型场效应晶体管T3的源端接地（Gnd），输出端Z被复位至低电平。复位阶段结束后，运算阶段n型场效应晶体管T3断开，当输入信号A和输入信号B同为低电平时，p型场效应晶体管T1和p型场效应晶体管T2同时导通，输出端Z保持低电平；当输入信号A和输入信号B同为高电平时，T1和T2同时断开，输出端Z依然保持低电平；当输入信号A为高电平，输入信号B为低电平时，T1断开，T2导通，输入信号A通过T2将输出端Z拉为高电平；当输入信号A为低电平，输入信号B为高电平时，T1导通，T2断开，输入信号B通过T1将输出端Z拉为高电平，从而实现异或逻辑。
本公开实施例通过场效应晶体管的栅极电压和漏极电压来控制晶体管导通时输出的电压高低，根据n型或p型场效应晶体管的导通逻辑来实现常用数字逻辑，并通过复位的方式保证逻辑运算结果的正确性；与标准数字逻辑电路相比，结构更为简单，面积更小。适用于图像传感器的像素单元内预处理等面积约束严格的应用场景。信号的逻辑处理方法任意适当的具有数据处理能力的设备执行，包括但不限于：终端设备和服务器等。或者，本公开实施例提供的任一种脉冲信号的压缩编码方法可以由处理器执行，如处理器通过调用存储器存储的相应指令来执行本公开实施例提及的任一种脉冲信号的压缩编码方法。下文不再赘述。
图5是本公开一示例性实施例提供的脉冲信号的压缩编码装置的结构示意图。如图5所示，本实施例提供的装置包括：
复位模块51，用于通过复位信号导通逻辑电路中的一个场效应晶体管，对所述逻辑电路进行复位，使逻辑电路的输出端恢复为第一状态；其中，所述逻辑电路包括多个场效应晶体管；所述第一状态为高电平状态或低电平状态；
信号接收模块52，用于通过所述逻辑电路的至少两个输入端分别接收待运算的至少两个输入信号；
逻辑处理模块53，用于对至少两个所述输入信号经过至少一个所述场效应晶体管进行处理，根据所述至少两个输入信号的信号状态确定逻辑处理结果；
状态输出模块54，用于通过所述逻辑电路的输出端输出所述逻辑处理结果对应的目标状态。
本公开上述实施例提供的信号的逻辑处理装置，通过复位信号导通逻辑电路中的一个场效应晶体管，对所述逻辑电路进行复位，使逻辑电路的输出端恢复为第一状态；其中，所述逻辑电路包括多个场效应晶体管；所述第一状态为高电平状态或低电平状态；通过所述逻辑电路的至少两个输入端分别接收待运算的至少两个输入信号；对至少两个所述输入信号经过至少一个所述场效应晶体管进行处理，根据所述至少两个输入信号的信号状态确定逻辑处理结果；通过所述逻辑电路的输出端输出所述逻辑处理结果对应的目标状态；本公开实施例仅需多个场效应晶体管即可实现逻辑运算，与标准数字单元相比，电路结构极大简化，更易于集成在像素阵列、存储阵列等非运算电路中，以便于在数据产生或存储端进行预处理编码等计算。
在一些可选的实施例中，逻辑电路为第一逻辑电路，第一逻辑电路包括两个场效应晶体管；
以两个场效应晶体管中的第一场效应晶体管的栅端和漏端作为两个输入端，以第一场效应晶体管的源端和第二场效应晶体管的漏端作为输出端；
第二场效应晶体管的栅极与复位信号连接，根据复位信号的控制导通或断开，第二场效应晶体管的源端接地或与电源连接。
可选地，第一逻辑电路为与逻辑电路；第一场效应晶体管和第二场效应晶体管为n型场效应晶体管；第一状态为低电平状态；第二场效应晶体管的源端接地；
逻辑处理模块53，具体用于通过第一场效应晶体管的栅端和漏端接收两个输入信号；响应于两个输入信号均为高电平时，第一场效应晶体管导通，确定逻辑处理结果为高电平；
状态输出模块54，具体用于通过逻辑电路的输出端输出逻辑处理结果对应的高电平状态。
可选地，第一逻辑电路为或逻辑电路；第一场效应晶体管和第二场效应晶体管为p型场效应晶体管；第一状态为高电平状态；第二场效应晶体管的源端与电源连接；
逻辑处理模块53，具体用于通过第一场效应晶体管的栅端和漏端接收两个输入信号；响应于两个输入信号均为低电平时，第一场效应晶体管导通，确定逻辑处理结果为低电平；
状态输出模块54，具体用于通过逻辑电路的输出端输出逻辑处理结果对应的低电平状态。
在一些可选的实施例中，逻辑电路为第二逻辑电路，第二逻辑电路包括三个场效应晶体管；
分别以三个场效应晶体管中的第一场效应晶体管的栅端和第二场效应晶体管的栅端作为两个输入端，以第二场效应晶体管的源端和第三场效应晶体管的漏端作为输出端；
第一场效应晶体管的源端与第二场效应晶体管的漏端连接，第一场效应晶体管的漏端接地或与电源连接；
第三场效应晶体管的栅极与复位信号连接，根据复位信号的控制导通或断开，第三场效应晶体管的源端接地或与电源连接。
可选地，第二逻辑电路为与非逻辑电路；第一场效应晶体管、第二场效应晶体管和第三场效应晶体管为n型场效应晶体管；第一状态为高电平状态；第一场效应晶体管的漏端接地，第三场效应晶体管的源端与电源连接；
逻辑处理模块53，具体用于通过第一场效应晶体管的栅端和第二场效应晶体管的栅端接收两个输入信号；响应于两个输入信号均为高电平时，第一场效应晶体管和第二场效应晶体管同时导通，确定逻辑处理结果为低电平；
状态输出模块54，具体用于通过逻辑电路的输出端输出逻辑处理结果对应的低电平状态。
可选地，第二逻辑电路为或非逻辑电路；第一场效应晶体管和第二场效应晶体管为p型场效应晶体管，第三场效应晶体管为n型场效应晶体管；第一状态为低电平状态；第一场效应晶体管的漏端与电源连接，第三场效应晶体管的源端接地；
逻辑处理模块53，具体用于通过第一场效应晶体管的栅端和第二场效应晶体管的栅端接收两个输入信号；响应于两个输入信号均为低电平时，第一场效应晶体管和第二场效应晶体管同时导通，确定逻辑处理结果为高电平；
状态输出模块54，具体用于通过逻辑电路的输出端输出逻辑处理结果对应的高电平状态。
在一些可选的实施例中，逻辑电路为第三逻辑电路，第三逻辑电路包括三个场效应晶体管；
三个场效应晶体管中的第一场效应晶体管的栅端与第二场效应晶体管的漏端连接并作为一个输入端；第一场效应晶体管的漏端与第二场效应晶体管的栅端连接并作为另一个输入端；第一场效应晶体管的源端与第二场效应晶体管的源端以及第三场效应晶体管的漏端连接并作为输出端；
第三场效应晶体管的栅极与复位信号连接，根据复位信号的控制导通或断开，第三场效应晶体管的源端接地或与电源连接。
可选地，第三逻辑电路为同或逻辑电路；第一场效应晶体管和第二场效应晶体管为n型场效应晶体管，第三场效应晶体管为p型场效应晶体管；第一状态为高电平状态；第三场效应晶体管的源端与电源连接；
逻辑处理模块53，具体用于通过第一场效应晶体管的栅端与第二场效应晶体管的漏端接收一个输入信号；通过第一场效应晶体管的漏端与第二场效应晶体管的栅端接收另一个输入信号；响应于两个输入信号不相同时，第一场效应晶体管和第二场效应晶体管不同时导通或断开，确定逻辑处理结果为低电平；
状态输出模块54，具体用于通过逻辑电路的输出端输出逻辑处理结果对应的低电平状态。
可选地，第三逻辑电路为异或逻辑电路；第一场效应晶体管和第二场效应晶体管为p型场效应晶体管，第三场效应晶体管为n型场效应晶体管；第一状态为低电平状态；第三场效应晶体管的源端接地；
逻辑处理模块53，具体用于通过第一场效应晶体管的栅端与第二场效应晶体管的漏端接收一个输入信号；通过第一场效应晶体管的漏端与第二场效应晶体管的栅端接收另一个输入信号；响应于两个输入信号不相同时，第一场效应晶体管和第二场效应晶体管不同时导通或断开，确定逻辑处理结果为高电平；
状态输出模块54，具体用于通过逻辑电路的输出端输出逻辑处理结果对应的高电平状态。
本公开实施例还提供一种电子设备，包括：处理器，以及与所述处理器通信连接的存储器，还包括上述任一实施例所述的信号的逻辑处理装置；
所述存储器存储计算机执行指令；
所述处理器执行所述存储器存储的计算机执行指令，以控制所述信号的逻辑处理装置实现上述任一实施例所述的信号的逻辑处理方法。
本公开提供的电子设备可被纳入为以下任意一项：脉冲相机、高速相机、音/视频播放器、导航设备、固定位置终端、娱乐单元、智能手机、通信设备、机动交通工具中的设备、摄像头、运动或可穿戴式相机、检测设备、飞行设备、医疗设备、安防设备等。
本公开提供的电子设备可被应用于以下任意一项：脉冲相机、高速相机、音/视频播放器、导航设备、固定位置终端、娱乐单元、智能手机、通信设备、机动交通工具中的设备、摄像头、运动或可穿戴式相机、检测设备、飞行设备、医疗设备、安防设备等。
下面，参考图6来描述根据本公开实施例的电子设备。该电子设备可以是第一设备和第二设备中的任一个或两者、或与它们独立的单机设备，该单机设备可以与第一设备和第二设备进行通信，以从它们接收所采集到的输入信号。
图6图示了根据本公开实施例的电子设备的框图。
如图6所示，电子设备包括一个或多个处理器和存储器。
处理器可以是中央处理单元（CPU）或者具有数据处理能力和/或指令执行能力的其他形式的处理单元，并且可以控制电子设备中的其他组件以执行期望的功能。
存储器可以存储一个或多个计算机程序产品，所述存储器可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。所述易失性存储器例如可以包括随机存取存储器（RAM）和/或高速缓冲存储器（cache）等。所述非易失性存储器例如可以包括只读存储器（ROM）、硬盘、闪存等。在所述计算机可读存储介质上可以存储一个或多个计算机程序产品，处理器可以运行所述计算机程序产品，以实现上文所述的本公开的各个实施例的信号的逻辑处理方法以及/或者其他期望的功能。
在一个示例中，电子装置还可以包括：输入装置和输出装置，这些组件通过总线系统和/或其他形式的连接机构（未示出）互连。
此外，该输入装置还可以包括例如键盘、鼠标等等。
该输出装置可以向外部输出各种信息，包括确定出的距离信息、方向信息等。该输出装置可以包括例如显示器、扬声器、打印机、以及通信网络及其所连接的远程输出装置等等。
当然，为了简化，图6中仅示出了该电子设备中与本公开有关的组件中的一些，省略了诸如总线、输入/输出接口等等的组件。除此之外，根据具体应用情况，电子设备还可以包括任何其他适当的组件。
除了上述方法和设备以外，本公开的实施例还可以是计算机程序产品，其包括计算机程序指令，所述计算机程序指令在被处理器运行时使得所述处理器执行本说明书上述部分中描述的根据本公开各种实施例的信号的逻辑处理方法中的步骤。
所述计算机程序产品可以以一种或多种程序设计语言的任意组合来编写用于执行本公开实施例操作的程序代码，所述程序设计语言包括面向对象的程序设计语言，诸如Java、C++等，还包括常规的过程式程序设计语言，诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。
此外，本公开的实施例还可以是计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令在被处理器运行时使得所述处理器执行本说明书上述部分中描述的根据本公开各种实施例的信号的逻辑处理方法中的步骤。
所述计算机可读存储介质可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以包括但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子（非穷举的列表）包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器（RAM）、只读存储器（ROM）、可擦式可编程只读存储器（EPROM或闪存）、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
以上结合具体实施例描述了本公开的基本原理，但是，需要指出的是，在本公开中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本公开的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本公开为必须采用上述具体的细节来实现。
本说明书中各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似的部分相互参见即可。对于系统实施例而言，由于其与方法实施例基本对应，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
本公开中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的，可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇，指“包括但不限于”，且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”，且可与其互换使用，除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“诸如但不限于”，且可与其互换使用。
可能以许多方式来实现本公开的方法和装置。例如，可通过软件、硬件、固件或者软件、硬件、固件的任何组合来实现本公开的方法和装置。用于所述方法的步骤的上述顺序仅是为了进行说明，本公开的方法的步骤不限于以上具体描述的顺序，除非以其它方式特别说明。此外，在一些实施例中，还可将本公开实施为记录在记录介质中的程序，这些程序包括用于实现根据本公开的方法的机器可读指令。因而，本公开还覆盖存储用于执行根据本公开的方法的程序的记录介质。
还需要指出的是，在本公开的装置、设备和方法中，各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本公开的等效方案。
提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本公开。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的，并且在此定义的一般原理可以应用于其他方面而不脱离本公开的范围。因此，本公开不意图被限制到在此示出的方面，而是按照与在此公开的原理和新颖的特征一致的最宽范围。
为了例示和描述的目的已经给出了以上描述。此外，此描述不意图将本公开的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例，但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。

Claims (14)

1.一种信号的逻辑处理方法，其特征在于，包括：
通过复位信号导通逻辑电路中的一个场效应晶体管，对所述逻辑电路进行复位，使逻辑电路的输出端恢复为第一状态；其中，所述逻辑电路包括多个场效应晶体管；所述第一状态为高电平状态或低电平状态；
通过所述逻辑电路的至少两个输入端分别接收待运算的至少两个输入信号；
对至少两个所述输入信号经过至少一个所述场效应晶体管进行处理，根据所述至少两个输入信号的信号状态确定逻辑处理结果；
通过所述逻辑电路的输出端输出所述逻辑处理结果对应的目标状态。
2.根据权利要求1所述的方法，其特征在于，所述逻辑电路为第一逻辑电路，所述第一逻辑电路包括两个场效应晶体管；
以所述两个场效应晶体管中的第一场效应晶体管的栅端和漏端作为两个输入端，以所述第一场效应晶体管的源端和第二场效应晶体管的漏端作为输出端；
所述第二场效应晶体管的栅极与所述复位信号连接，根据所述复位信号的控制导通或断开，所述第二场效应晶体管的源端接地或与电源连接。
3.根据权利要求2所述的方法，其特征在于，所述第一逻辑电路为与逻辑电路；所述第一场效应晶体管和所述第二场效应晶体管为n型场效应晶体管；所述第一状态为低电平状态；所述第二场效应晶体管的源端接地；
所述对至少两个所述输入信号经过至少一个所述场效应晶体管进行处理，根据所述至少两个输入信号的信号状态确定逻辑处理结果，包括：
通过所述第一场效应晶体管的栅端和漏端接收两个输入信号；
响应于两个所述输入信号均为高电平时，所述第一场效应晶体管导通，确定所述逻辑处理结果为高电平；
所述通过所述逻辑电路的输出端输出所述逻辑处理结果对应的目标状态，包括：
通过所述逻辑电路的输出端输出所述逻辑处理结果对应的高电平状态。
4.根据权利要求2所述的方法，其特征在于，所述第一逻辑电路为或逻辑电路；所述第一场效应晶体管和所述第二场效应晶体管为p型场效应晶体管；所述第一状态为高电平状态；所述第二场效应晶体管的源端与电源连接；
所述对至少两个所述输入信号经过至少一个所述场效应晶体管进行处理，根据所述至少两个输入信号的信号状态确定逻辑处理结果，包括：
通过所述第一场效应晶体管的栅端和漏端接收两个输入信号；
响应于两个所述输入信号均为低电平时，所述第一场效应晶体管导通，确定所述逻辑处理结果为低电平；
所述通过所述逻辑电路的输出端输出所述逻辑处理结果对应的目标状态，包括：
通过所述逻辑电路的输出端输出所述逻辑处理结果对应的低电平状态。
5.根据权利要求1所述的方法，其特征在于，所述逻辑电路为第二逻辑电路，所述第二逻辑电路包括三个场效应晶体管；
分别以所述三个场效应晶体管中的第一场效应晶体管的栅端和第二场效应晶体管的栅端作为两个输入端，以所述第二场效应晶体管的源端和第三场效应晶体管的漏端作为输出端；
所述第一场效应晶体管的源端与所述第二场效应晶体管的漏端连接，所述第一场效应晶体管的漏端接地或与电源连接；
所述第三场效应晶体管的栅极与所述复位信号连接，根据所述复位信号的控制导通或断开，所述第三场效应晶体管的源端接地或与电源连接。
6.根据权利要求5所述的方法，其特征在于，所述第二逻辑电路为与非逻辑电路；所述第一场效应晶体管、所述第二场效应晶体管和所述第三场效应晶体管为n型场效应晶体管；所述第一状态为高电平状态；所述第一场效应晶体管的漏端接地，所述第三场效应晶体管的源端与电源连接；
所述对至少两个所述输入信号经过至少一个所述场效应晶体管进行处理，根据所述至少两个输入信号的信号状态确定逻辑处理结果，包括：
通过所述第一场效应晶体管的栅端和所述第二场效应晶体管的栅端接收两个输入信号；
响应于两个所述输入信号均为高电平时，所述第一场效应晶体管和所述第二场效应晶体管同时导通，确定所述逻辑处理结果为低电平；
所述通过所述逻辑电路的输出端输出所述逻辑处理结果对应的目标状态，包括：
通过所述逻辑电路的输出端输出所述逻辑处理结果对应的低电平状态。
7.根据权利要求5所述的方法，其特征在于，所述第二逻辑电路为或非逻辑电路；所述第一场效应晶体管和所述第二场效应晶体管为p型场效应晶体管，所述第三场效应晶体管为n型场效应晶体管；所述第一状态为低电平状态；所述第一场效应晶体管的漏端与电源连接，所述第三场效应晶体管的源端接地；
所述对至少两个所述输入信号经过至少一个所述场效应晶体管进行处理，根据所述至少两个输入信号的信号状态确定逻辑处理结果，包括：
通过所述第一场效应晶体管的栅端和所述第二场效应晶体管的栅端接收两个输入信号；
响应于两个所述输入信号均为低电平时，所述第一场效应晶体管和所述第二场效应晶体管同时导通，确定所述逻辑处理结果为高电平；
所述通过所述逻辑电路的输出端输出所述逻辑处理结果对应的目标状态，包括：
通过所述逻辑电路的输出端输出所述逻辑处理结果对应的高电平状态。
8.根据权利要求1所述的方法，其特征在于，所述逻辑电路为第三逻辑电路，所述第三逻辑电路包括三个场效应晶体管；
所述三个场效应晶体管中的第一场效应晶体管的栅端与第二场效应晶体管的漏端连接并作为一个输入端；所述第一场效应晶体管的漏端与所述第二场效应晶体管的栅端连接并作为另一个输入端；所述第一场效应晶体管的源端与所述第二场效应晶体管的源端以及第三场效应晶体管的漏端连接并作为输出端；
所述第三场效应晶体管的栅极与所述复位信号连接，根据所述复位信号的控制导通或断开，所述第三场效应晶体管的源端接地或与电源连接。
9.根据权利要求8所述的方法，其特征在于，所述第三逻辑电路为同或逻辑电路；所述第一场效应晶体管和所述第二场效应晶体管为n型场效应晶体管，所述第三场效应晶体管为p型场效应晶体管；所述第一状态为高电平状态；所述第三场效应晶体管的源端与电源连接；
所述对至少两个所述输入信号经过至少一个所述场效应晶体管进行处理，根据所述至少两个输入信号的信号状态确定逻辑处理结果，包括：
通过所述第一场效应晶体管的栅端与所述第二场效应晶体管的漏端接收一个输入信号；通过所述第一场效应晶体管的漏端与所述第二场效应晶体管的栅端接收另一个输入信号；
响应于两个所述输入信号不相同时，所述第一场效应晶体管和所述第二场效应晶体管不同时导通或断开，确定所述逻辑处理结果为低电平；
所述通过所述逻辑电路的输出端输出所述逻辑处理结果对应的目标状态，包括：
通过所述逻辑电路的输出端输出所述逻辑处理结果对应的低电平状态。
10.根据权利要求8所述的方法，其特征在于，所述第三逻辑电路为异或逻辑电路；所述第一场效应晶体管和所述第二场效应晶体管为p型场效应晶体管，所述第三场效应晶体管为n型场效应晶体管；所述第一状态为低电平状态；所述第三场效应晶体管的源端接地；
所述对至少两个所述输入信号经过至少一个所述场效应晶体管进行处理，根据所述至少两个输入信号的信号状态确定逻辑处理结果，包括：
通过所述第一场效应晶体管的栅端与所述第二场效应晶体管的漏端接收一个输入信号；通过所述第一场效应晶体管的漏端与所述第二场效应晶体管的栅端接收另一个输入信号；
响应于两个所述输入信号不相同时，所述第一场效应晶体管和所述第二场效应晶体管不同时导通或断开，确定所述逻辑处理结果为高电平；
所述通过所述逻辑电路的输出端输出所述逻辑处理结果对应的目标状态，包括：
通过所述逻辑电路的输出端输出所述逻辑处理结果对应的高电平状态。
11.一种信号的逻辑处理装置，其特征在于，包括：
复位模块，用于通过复位信号导通逻辑电路中的一个场效应晶体管，对所述逻辑电路进行复位，使逻辑电路的输出端恢复为第一状态；其中，所述逻辑电路包括多个场效应晶体管；所述第一状态为高电平状态或低电平状态；
信号接收模块，用于通过所述逻辑电路的至少两个输入端分别接收待运算的至少两个输入信号；
逻辑处理模块，用于对至少两个所述输入信号经过至少一个所述场效应晶体管进行处理，根据所述至少两个输入信号的信号状态确定逻辑处理结果；
状态输出模块，用于通过所述逻辑电路的输出端输出所述逻辑处理结果对应的目标状态。
12.一种电子设备，其特征在于，包括：处理器，以及与所述处理器通信连接的存储器，还包括权利要求11所述的信号的逻辑处理装置；
所述存储器存储计算机执行指令；
所述处理器执行所述存储器存储的计算机执行指令，以控制所述信号的逻辑处理装置实现权利要求1-10任一所述的信号的逻辑处理方法。
13.根据权利要求12所述的设备，其特征在于，所述电子设备被纳入为以下任意一项：脉冲相机、高速相机、音/视频播放器、导航设备、固定位置终端、娱乐单元、智能手机、通信设备、机动交通工具中的设备、摄像头、运动或可穿戴式相机、检测设备、飞行设备、医疗设备、安防设备。
14.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机执行指令，当所述指令被执行时，使得计算机执行权利要求1-10任一所述的信号的逻辑处理方法。
CN202311000131.5A 2022-12-15 2023-08-09 信号的逻辑处理方法、装置、电子设备和存储介质 Active CN116722861B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202311000131.5A CN116722861B (zh) 2023-08-09 2023-08-09 信号的逻辑处理方法、装置、电子设备和存储介质
PCT/CN2023/138442 WO2024125552A1 (zh) 2022-12-15 2023-12-13 光信号的编码方法、解码方法和像素电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311000131.5A CN116722861B (zh) 2023-08-09 2023-08-09 信号的逻辑处理方法、装置、电子设备和存储介质

Publications (2)

Publication Number Publication Date
CN116722861A true CN116722861A (zh) 2023-09-08
CN116722861B CN116722861B (zh) 2023-11-14

Family

ID=87870129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311000131.5A Active CN116722861B (zh) 2022-12-15 2023-08-09 信号的逻辑处理方法、装置、电子设备和存储介质

Country Status (1)

Country Link
CN (1) CN116722861B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3745370A (en) * 1971-12-02 1973-07-10 North American Rockwell Charge circuit for field effect transistor logic gate
JP2000165227A (ja) * 1998-11-26 2000-06-16 Hitachi Ltd 論理出力回路
CN1691509A (zh) * 2004-04-28 2005-11-02 精工爱普生株式会社 差分电流型相位/频率检测器电路
DE102005042310A1 (de) * 2005-09-06 2007-03-15 Infineon Technologies Ag CMOS-Schaltkreis-Anordnung
CN103219990A (zh) * 2013-04-02 2013-07-24 宁波大学 基于绝热多米诺逻辑的三值低功耗t运算电路
CN104935302A (zh) * 2014-03-17 2015-09-23 瑞昱半导体股份有限公司 直流电压产生电路及其脉冲产生电路
CN112468134A (zh) * 2020-10-23 2021-03-09 北京大学（天津滨海）新一代信息技术研究院 一种逻辑电路的生成方法、生成装置、门电路和逻辑电路
CN115275955A (zh) * 2022-06-17 2022-11-01 长鑫存储技术有限公司 静电保护电路及半导体芯片
CN116301268A (zh) * 2023-05-19 2023-06-23 北京中科网威信息技术有限公司 复位信号预处理装置、方法及可编程逻辑器件

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3745370A (en) * 1971-12-02 1973-07-10 North American Rockwell Charge circuit for field effect transistor logic gate
JP2000165227A (ja) * 1998-11-26 2000-06-16 Hitachi Ltd 論理出力回路
CN1691509A (zh) * 2004-04-28 2005-11-02 精工爱普生株式会社 差分电流型相位/频率检测器电路
DE102005042310A1 (de) * 2005-09-06 2007-03-15 Infineon Technologies Ag CMOS-Schaltkreis-Anordnung
CN103219990A (zh) * 2013-04-02 2013-07-24 宁波大学 基于绝热多米诺逻辑的三值低功耗t运算电路
CN104935302A (zh) * 2014-03-17 2015-09-23 瑞昱半导体股份有限公司 直流电压产生电路及其脉冲产生电路
CN112468134A (zh) * 2020-10-23 2021-03-09 北京大学（天津滨海）新一代信息技术研究院 一种逻辑电路的生成方法、生成装置、门电路和逻辑电路
CN115275955A (zh) * 2022-06-17 2022-11-01 长鑫存储技术有限公司 静电保护电路及半导体芯片
CN116301268A (zh) * 2023-05-19 2023-06-23 北京中科网威信息技术有限公司 复位信号预处理装置、方法及可编程逻辑器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
冯朝文;白鹏;杨晓阔;危波;: "混合忆阻器-CMOS逻辑运算的优化设计研究", 计算机技术与发展, no. 12 *

Also Published As

Publication number Publication date
CN116722861B (zh) 2023-11-14

Similar Documents

Publication Publication Date Title
CN111539514B (zh) 用于生成神经网络的结构的方法和装置
US20240104020A1 (en) Methods and systems for handling data received by a state machine engine
JP5885719B2 (ja) 識別装置および演算装置
JP2015509228A (ja) ステートマシンにおける検出方法とシステム
US9922240B2 (en) Clustering large database of images using multilevel clustering approach for optimized face recognition process
KR20140102274A (ko) 상태 기계 격자에서의 불리언 로직
KR20140103143A (ko) 상태 기계 격자에서의 카운터 동작
US9313485B2 (en) Imagers with error checking capabilities
US10949290B2 (en) Validation of a symbol response memory
CN112668716A (zh) 一种神经网络模型的训练方法及设备
KR20210041546A (ko) 인과 관계의 판별 방법, 장치, 전자 기기 및 저장 매체
US20190130148A1 (en) Multiplication-free approximation for neural networks and sparse coding
KR20200105994A (ko) 높은 온/오프 비율의 백그라운드를 갖는 4t4r 3중 웨이트 셀
US20210174179A1 (en) Arithmetic apparatus, operating method thereof, and neural network processor
KR102650386B1 (ko) 낮은 출력 전류 및 높은 온/오프 비율을 갖는 가변 저항 3t3r 바이너리 웨이트 셀
US11556763B2 (en) Multi-kernel configuration for convolutional neural networks
CN116722861B (zh) 信号的逻辑处理方法、装置、电子设备和存储介质
US10733713B1 (en) Non-maximum suppression in image data
US20210357647A1 (en) Method and System for Video Action Classification by Mixing 2D and 3D Features
CN220823057U (zh) 数字逻辑电路、数据比较电路和电子设备
WO2020005599A1 (en) Trend prediction based on neural network
CN220823056U (zh) 数字逻辑电路、半加器电路和电子设备
CN221151349U (zh) 数字逻辑电路、译码器电路和电子设备
US11157829B2 (en) Method to leverage similarity and hierarchy of documents in NN training
US11005462B1 (en) Interface circuit and interface device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant