CN116721923A - 超级结mos器件的制作方法以及超级结mos器件 - Google Patents

超级结mos器件的制作方法以及超级结mos器件 Download PDF

Info

Publication number
CN116721923A
CN116721923A CN202310685119.6A CN202310685119A CN116721923A CN 116721923 A CN116721923 A CN 116721923A CN 202310685119 A CN202310685119 A CN 202310685119A CN 116721923 A CN116721923 A CN 116721923A
Authority
CN
China
Prior art keywords
super junction
epitaxial
epitaxial layer
substrate
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310685119.6A
Other languages
English (en)
Inventor
祁金伟
张耀辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huatai Electronics Co Ltd
Original Assignee
Suzhou Huatai Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huatai Electronics Co Ltd filed Critical Suzhou Huatai Electronics Co Ltd
Priority to CN202310685119.6A priority Critical patent/CN116721923A/zh
Publication of CN116721923A publication Critical patent/CN116721923A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本申请提供了一种超级结MOS器件的制作方法以及超级结MOS器件。该方法包括：提供基底，包括层叠的衬底以及第一外延层；在第一外延层中形成多个间隔设置的籽晶，任意相邻的两个籽晶之间的第一外延层的宽度大于籽晶的宽度，籽晶的远离衬底的表面与第一外延层的远离衬底的表面齐平；在各籽晶的远离衬底的表面上形成超级结柱，且在相邻的超级结柱之间形成外延柱，外延柱与第一外延层接触；在各外延柱的远离衬底的一侧形成栅极结构。超级结柱的宽度小于外延柱的宽度，保证了外延柱的通流空间较大，又因为超级结柱是在籽晶的远离衬底的表面上形成的，保证了可得到质量较好且厚度较小的超级结柱，保证了超级结MOS器件的性能较好。

Description

超级结MOS器件的制作方法以及超级结MOS器件
技术领域
本申请涉及半导体领域，具体而言，涉及一种超级结MOS器件的制作方法以及超级结MOS器件。
背景技术
为了提高MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)器件的耐压能力，引入了超级结器件，但是，由于超级结对应的P型柱结构在器件中对导电没有贡献，导致超级结结构对应的器件中，外延层的利用率较低，从而导致器件的通流能力较弱，进而影响器件的性能。
发明内容
本申请的主要目的在于提供一种超级结MOS器件的制作方法以及超级结MOS器件，以解决现有技术中的超级结器件的通流能力弱导致性能较差的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种超级结MOS器件的制作方法，所述方法包括：提供基底，包括层叠的衬底以及第一外延层；在所述第一外延层中形成多个间隔设置的籽晶，任意相邻的两个所述籽晶之间的所述第一外延层的宽度大于所述籽晶的所述宽度，所述宽度为沿着多个所述籽晶排列方向上的宽度，所述籽晶的远离所述衬底的表面与所述第一外延层的远离所述衬底的表面齐平；在各所述籽晶的远离所述衬底的表面上形成超级结柱，且在相邻的所述超级结柱之间形成外延柱，所述外延柱与所述第一外延层接触；在各所述外延柱的远离所述衬底的一侧形成栅极结构。
可选地，所述超级结柱的所述宽度与所述籽晶的所述宽度相同，所述外延柱的所述宽度与所述超级结柱的所述宽度的比值大于或者等于5。
可选地，所述第一外延层的材料与所述外延柱的材料相同，所述超级结柱的材料与所述籽晶的材料相同。
可选地，在所述第一外延层中形成多个间隔设置的籽晶，包括：去除部分所述第一外延层，形成多个间隔设置的第一凹槽；在所述第一凹槽中形成所述籽晶，所述籽晶的掺杂类型与所述第一外延层的掺杂类型不同。
可选地，在各所述外延柱的远离所述衬底的一侧形成栅极结构，包括：在所述外延柱以及所述超级结柱的远离所述衬底的表面上形成第二外延层；对所述第二外延层进行离子注入，得到体区；去除部分所述体区以及各所述外延柱的部分，形成多个间隔设置的第二凹槽，所述第二凹槽的底部使得部分所述外延柱裸露；在所述第二凹槽中依次形成栅氧层以及栅极，所述栅氧层覆盖所述第二凹槽的底部以及侧壁，所述栅极位于剩余的所述第二凹槽中。
可选地，在所述第二凹槽中依次形成栅氧层以及栅极之后，所述方法还包括：对各所述栅极结构两侧的部分所述体区进行离子注入，形成多个源区，所述源区与所述栅氧层接触，所述源区的掺杂类型与所述第一外延层的掺杂类型相同。
可选地，在各所述籽晶的远离所述衬底的表面上形成超级结柱，且在相邻的所述超级结柱之间形成外延柱，包括：使用化学气相沉积技术，在各所述籽晶的远离所述衬底的表面上形成所述超级结柱，且在相邻的所述超级结柱之间形成所述外延柱。
根据本申请的另一方面，提供了一种超级结MOS器件，所述超级结MOS器件包括基底、多个籽晶、多个超级结柱、多个外延柱以及多个栅极结构，其中，所述基底包括层叠的衬底以及第一外延层；多个籽晶间隔设置在所述第一外延层中，任意相邻的两个所述籽晶之间的所述第一外延层的宽度大于所述籽晶的所述宽度，所述宽度为沿着多个所述籽晶排列方向上的宽度，所述籽晶的远离所述衬底的表面与所述第一外延层的远离所述衬底的表面齐平；所述超级结柱与所述籽晶一一对应，且各所述超级结柱均位于所述籽晶的远离所述衬底的表面上；所述外延柱位于所述第一外延层的远离所述衬底的表面上，各所述外延柱均位于相邻的两个所述籽晶之间，且所述外延柱与相邻的两个所述超级结柱接触；各所述栅极结构位于各所述外延柱的远离所述衬底的一侧。
可选地，所述超级结MOS器件还包括第二外延层以及多个源区，其中，所述第二外延层包括体区，所述第二外延层位于所述外延柱以及所述超级结柱的远离所述衬底的表面上，所述栅极结构贯穿所述第二外延层至所述外延柱中，任意相邻的两个所述超级结柱之间对应一个所述栅极结构；多个所述源区间隔设置在所述栅极结构两侧的所述体区中，所述源区与所述栅极结构接触，所述源区的掺杂类型与所述第一外延层的掺杂类型相同。
可选地，所述外延柱的厚度大于所述第一外延层的厚度，所述外延柱的所述宽度与所述超级结柱的所述宽度的比值大于或者等于5。
应用本申请的技术方案，所述超级结MOS器件的制作方法中，首先，提供基底，包括层叠的衬底以及第一外延层；然后，在所述第一外延层中形成多个间隔设置的籽晶，任意相邻的两个所述籽晶之间的所述第一外延层的宽度大于所述籽晶的所述宽度，所述宽度为沿着多个所述籽晶排列方向上的宽度，所述籽晶的远离所述衬底的表面与所述第一外延层的远离所述衬底的表面齐平；之后，在各所述籽晶的远离所述衬底的表面上形成超级结柱，且在相邻的所述超级结柱之间形成外延柱，所述外延柱与所述第一外延层接触；最后，在各所述外延柱的远离所述衬底的一侧形成栅极结构。相比现有技术中的超级结器件的通流能力弱导致性能较差的问题，本申请的所述超级结MOS器件的制作方法，通过先提供所述第一外延层，再通过在所述第一外延层中形成多个间隔设置的籽晶，由于任意相邻的两个所述籽晶之间的所述第一外延层的宽度大于所述籽晶的所述宽度，即所述籽晶的所述宽度小于所述籽晶之间的所述第一外延层的宽度，又因为所述超级结柱位于所述籽晶的远离所述衬底的表面上，且所述外延柱位于相邻的所述超级结柱之间，因此，所述超级结柱的宽度小于所述外延柱的宽度，保证了所述超级结MOS器件中的所述外延柱的通流空间较大，解决了现有技术中超级结器件的通流能力弱导致性能较差的问题，又因为所述超级结柱是在所述籽晶的远离所述衬底的表面上形成的，使得所述超级结柱的晶体质量较好，保证了可以得到质量较好且厚度较小的所述超级结柱，保证了所述超级结MOS器件的性能较好。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了根据本申请的实施例的超级结MOS器件的制作方法的流程示意图；
图2示出了根据本申请的实施例的基底的结构示意图；
图3示出了根据本申请的实施例的形成第一凹槽后得到的结构示意图；
图4示出了根据本申请的实施例的形成籽晶后得到的结构示意图；
图5示出了根据本申请的实施例的形成超级结柱以及外延柱后得到的结构示意图；
图6示出了根据本申请的实施例的形成第二外延层后得到的结构示意图；
图7示出了根据本申请的实施例的形成体区后得到的结构示意图；
图8示出了根据本申请的实施例的形成第二凹槽后得到的结构示意图；
图9示出了根据本申请的实施例的形成栅极结构后得到的结构示意图；
图10示出了根据本申请的实施例的超级结MOS器件的结构示意图。
其中，上述附图包括以下附图标记：
10、基底；20、籽晶；30、超级结柱；40、外延柱；50、第一凹槽；60、第二外延层；70、体区；80、第二凹槽；90、栅氧层；100、栅极；101、衬底；102、第一外延层；110、栅极结构；120、源区。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术中所介绍的，现有技术中的超级结器件的通流能力弱导致性能较差的问题，为解决上述的问题，本申请的实施例提供了一种超级结MOS器件的制作方法以及超级结MOS器件。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
根据本申请的实施例，提供了一种超级结MOS器件的制作方法。
图1是根据本申请实施例的超级结MOS器件的制作方法的流程图。如图1所示，该方法包括以下步骤：
步骤S101，如图2所示，提供基底10，包括层叠的衬底101以及第一外延层102；
具体地，上述衬底以及上述第一外延层的掺杂类型相同，且上述衬底以及上述第一外延层的材料相同。
步骤S102，如图2至图4所示，在上述第一外延层102中形成多个间隔设置的籽晶20，任意相邻的两个上述籽晶20之间的上述第一外延层102的宽度大于上述籽晶20的宽度，上述宽度为沿着多个上述籽晶20排列方向上的宽度，上述籽晶20的远离上述衬底101的表面与上述第一外延层102的远离上述衬底101的表面齐平；
具体地，上述籽晶是通过微加工技术形成的，且上述籽晶为单晶。
步骤S103，如图5所示，在各上述籽晶20的远离上述衬底101的表面上形成超级结柱30，且在相邻的上述超级结柱30之间形成外延柱40，上述外延柱40与上述第一外延层102接触；
具体地，上述外延柱的厚度大于上述第一外延层的厚度，上述籽晶以及上述第一外延层为种子层。
步骤S104，在各上述外延柱的远离上述衬底的一侧形成栅极结构。
具体地，各上述栅极结构在上述外延柱中的投影位于相邻的两个上述超级结柱之间。
上述超级结MOS器件的制作方法中，首先，提供基底，包括层叠的衬底以及第一外延层；然后，在上述第一外延层中形成多个间隔设置的籽晶，任意相邻的两个上述籽晶之间的上述第一外延层的宽度大于上述籽晶的宽度，上述宽度为沿着多个上述籽晶排列方向上的宽度，上述籽晶的远离上述衬底的表面与上述第一外延层的远离上述衬底的表面齐平；之后，在各上述籽晶的远离上述衬底的表面上形成超级结柱，且在相邻的上述超级结柱之间形成外延柱，上述外延柱与上述第一外延层接触；最后，在各上述外延柱的远离上述衬底的一侧形成栅极结构。相比现有技术中的超级结器件的通流能力弱导致性能较差的问题，本申请的上述超级结MOS器件的制作方法，通过先提供上述第一外延层，再通过在上述第一外延层中形成多个间隔设置的籽晶，由于任意相邻的两个上述籽晶之间的上述第一外延层的宽度大于上述籽晶的宽度，即上述籽晶的宽度小于上述籽晶之间的上述第一外延层的宽度，又因为上述超级结柱位于上述籽晶的远离上述衬底的表面上，且上述外延柱位于相邻的上述超级结柱之间，因此，上述超级结柱的宽度小于上述外延柱的宽度，保证了上述超级结MOS器件中的上述外延柱的通流空间较大，解决了现有技术中超级结器件的通流能力弱导致性能较差的问题，又因为上述超级结柱是在上述籽晶的远离上述衬底的表面上形成的，使得上述超级结柱的晶体质量较好，保证了可以得到质量较好且厚度较小的上述超级结柱，保证了上述超级结MOS器件的性能较好。
现有技术中，超级结结构可以通过电荷平衡以提高耐压能力，因此通过增加外延层的掺杂浓度，可以降低电阻以及传导的损耗，又可以维持MOSFET的耐压。但是，由于超级结结构中的P柱对导电没有贡献，导致超级结结构对应的超级结MOS器件，在实践过程中被限制了约50％的外延层利用率，所以对于高压功率MOSFET器件，反向承压能力与正向通流能力存在折中关系。因此，需要在保证目标承压能力的前提下，使得器件具有较强的通流能力，但是通流能力受限于外延层的横向占比较小，导致超级结MOS器件的通流能力并未充分发挥。而本申请的上述超级结MOS器件，通过先形成上述第一外延层以及上述籽晶对应的种子层，再通过在上述籽晶的远离上述衬底的表面上形成上述超级结柱，由于任意相邻的两个上述籽晶之间的上述第一外延层的宽度大于上述籽晶的宽度，使得上述超级结柱的宽度小于相邻的上述超级结柱之间的距离，进而使得上述外延柱的横向占比较大，从而保证了上述超级结MOS器件的通流能力较强，保证了可以得到质量较好且厚度较小的上述超级结柱，解决了现有技术中的通流能力弱导致性能较差的问题，进一步保证了上述超级结MOS器件的性能较好。
上述实现过程中，现有技术中在上述超级结的宽度与相邻的外延层的宽度相同的情况下，外延层(即漂移区)的有效利用率为50％左右，与没有超级结结构的半导体结构相比，芯片单位面积的电阻增大一倍，严重限制器件的通流能力。上述超级结MOS器件中的电子通路主要为上述外延柱，因此，制备得到宽度较宽的上述外延柱，可以使得上述超级结MOS器件的通流能力较强，相对来说，上述超级结柱的宽度越小，上述外延柱的宽度越大，但是，宽度较小的上述超级结柱的制备方法较难制备，而本申请的上述超级结MOS器件的制备过程中，通过先形成种子层，使得可以得到质量较好且宽度较小的上述超级结柱，从而形成宽度较大的上述外延柱，保证了上述超级结MOS器件的通流能力较强。
为了进一步保证上述超级结MOS器件的性能较好，上述超级结柱的上述宽度与上述籽晶的上述宽度相同，上述外延柱的上述宽度与相邻的两个上述籽晶之间的距离相同，上述外延柱的上述宽度与上述超级结柱的上述宽度的比值大于或者等于5。由于上述超级结柱的上述宽度与上述籽晶的上述宽度相同，且由于任意相邻的两个上述籽晶之间的上述第一外延层的宽度大于上述籽晶的宽度，使得上述超级结柱的宽度小于上述外延柱的宽度，且由于上述外延柱的上述宽度与上述超级结柱的上述宽度的比值大于或者等于5，进一步保证了上述外延柱的通流空间较大，解决了现有技术中超级结器件的通流能力弱导致性能较差的问题，进一步保证了上述超级结MOS器件的性能较好。
当然，在实际应用过程中，为了进一步保证上述超级结MOS器件的通流能力较强，需要制备宽度尽量较大的上述外延柱，即上述外延柱的上述宽度越大，上述超级结MOS器件的通流能力越强。具体的实施例中，上述外延柱的宽度与上述超级结柱的宽度的比值大于5。且在上述外延柱的宽度与上述超级结柱的宽度比值大于5的情况下，上述外延柱作为漂移区的有效利用率可以达到83％左右，与现有技术中上述外延层与超级结结构的宽度持平情况下的通流能力相比，本申请的上述超级结MOS器件的通流能力提升至166％。
为了进一步保证上述超级结MOS器件的性能较好，上述第一外延层的材料与上述外延柱的材料相同，上述超级结柱的材料与上述籽晶的材料相同。由于上述第一外延层的材料与上述外延柱的材料相同，上述超级结柱的材料与上述籽晶的材料相同，使得在上述籽晶的远离上述衬底的表面形成上述超级结柱的过程中，上述超级结柱的生长质量较好，进一步保证了可以得到质量较好且宽度较小的超级结柱，进一步保证了上述超级结MOS器件的性能较好。
一种具体的实施例中，在上述第一外延层中形成多个间隔设置的籽晶，包括：如图2至图3所示，去除部分上述第一外延层102，形成多个间隔设置的第一凹槽50；如图3至图4所示，在上述第一凹槽50中形成上述籽晶20，上述籽晶20的掺杂类型与上述第一外延层102的掺杂类型不同。通过先去除部分上述第一外延层，形成多个间隔设置的上述第一凹槽，再通过在上述第一凹槽中形成上述籽晶，使得可以在较薄的上述第一外延层中形成上述籽晶，进而使得后续可以得到宽度较小的上述超级结柱，进一步保证了上述超级结MOS器件的通流能力较好。
上述实现过程中，上述第一凹槽的宽度对应与上述籽晶的宽度，相邻的两个上述第一凹槽之间的距离对应于本申请的超级结MOS器件中相邻的上述超级结柱之间的距离。因此，需要根据提前规划的超级结柱的尺寸设置上述第一凹槽。
另外，由于上述第一外延层的厚度较小，因此形成上述第一凹槽以及上述籽晶是通过微加工技术实现的。
具体实现过程中，在各上述外延柱的远离上述衬底的一侧形成栅极结构，包括：如图6所示，在上述外延柱40以及上述超级结柱30的远离上述衬底101的表面上形成第二外延层60；如图6至图7所示，对上述第二外延层60进行离子注入，得到体区70；如图7至图8所示，去除部分上述体区70以及各上述外延柱40的部分，形成多个间隔设置的第二凹槽80，上述第二凹槽80的底部使得部分上述外延柱40裸露；如图8至图9所示，在上述第二凹槽80中依次形成栅氧层90以及栅极100，上述栅氧层90覆盖上述第二凹槽80的底部以及侧壁，上述栅极100位于剩余的上述第二凹槽80中。通过先形成上述第二外延层并进行离子注入，使得可以在上述外延柱以及上述超级结柱的远离上述衬底的表面上形成上述体区，再通过去除部分上述体区以及各上述外延柱的部分，使得可以形成多个间隔设置的第二凹槽，且保证了上述第二凹槽位于相邻的上述超级结柱之间，再通过在上述第二凹槽中形成上述栅极结构，保证了上述超级结MOS器件具有体区以及栅极结构，使得上述超级结MOS器件可以实现晶体管的性能。
上述实现过程中，上述第一沟槽以及上述第二沟槽均是通过刻蚀工艺形成的。
另外，由于上述栅氧层覆盖上述第二凹槽的裸露表面，上述栅极位于剩余的上述第二凹槽中，使得可以通过上述栅氧层保护上述栅极，避免上述栅极被破坏，进一步保证了上述超级结MOS器件的性能较好。
一种具体的实施例中，在上述第二凹槽中依次形成栅氧层以及栅极之后，上述方法还包括：如图9至图10所示，对各上述栅极结构110两侧的部分上述体区70进行离子注入，形成多个源区120，上述源区120与上述栅氧层90接触，上述源区120的掺杂类型与上述第一外延层102的掺杂类型相同。通过对上述栅极结构两侧的部分上述体区进行离子注入，得到多个上述源区，使得可以通过上述栅极结构以及上述源区，实现晶体管的性能。
上述实现过程中，上述外延柱也为上述超级结MOS器件的漂移区，上述衬底、上述第一外延层、上述外延柱以及上述源区的掺杂类型均为N型，上述体区以及上述超级结柱的掺杂类型均为P型。另外，上述衬底、上述第一外延层以及上述外延柱的材料包括硅，上述栅极结构中的上述栅极的材料包括多晶硅，上述栅氧层的材料包括氧化硅，上述超级结柱以及上述籽晶的材料包括SiC。当然，上述超级结MOS器件中的各层的材料并不限于上述的材料，具体可以根据实际情况确定。
具体实现过程中，在各上述籽晶的远离上述衬底的表面上形成超级结柱，且在相邻的上述超级结柱之间形成外延柱，包括：使用化学气相沉积技术，在各上述籽晶的远离上述衬底的表面上形成上述超级结柱，且在相邻的上述超级结柱之间形成上述外延柱。
上述实现过程中，在上述籽晶的远离上述衬底的表面上形成上述超级结柱，且在上述超级结柱之间形成上述外延柱是通过上述化学气相沉积技术实现的，具体包括以下过程：上述第一外延层中挖槽沉积的上述籽晶的材料为3C-SiC，上述衬底与上述第一外延层中的硅采用(001)晶向，因此，在此晶向上外延生长的上述籽晶3C-SiC会获得(001)晶向。另外，形成上述超级结柱以及上述外延柱的上述化学气相沉积技术所使用的反应气体为SiH4、H2与C3H8。由于Si的熔点为1415℃，上述籽晶3C-SiC的生长温度被限制在1350摄氏度，SiH4在CVD(Chemical Vapor Deposition，化学气相沉积)的腔体中经过化学反应生成Si，C3H8经过化学反应生成C，在高温CVD环境中，反应气体从反应腔入口区域流动到硅片表面的淀积区域，通过控制气体中C与Si的比列，使之形成一定比例的SiC与Si，新生单晶层按衬底晶向延伸生长，即上述外延柱按照上述第一外延层的晶向生长，且上述超级结柱按照上述籽晶的晶向生长。在上述籽晶做宽度很小的情况下，使用上述化学气相沉积技术，可形成与上述籽晶宽度相同的上述超级结柱对应的P型柱，保证了上述超级结MOS器件的通流能力较好。且由于上述超级结柱对应的SiC的临界击穿电压远大于上述第一外延层以及上述外延柱的临界击穿电压，保证了上述超级结MOS器件的耐压能力较好。
当然，形成宽度较小的上述超级结柱的方式并不限于上述制作方法，还可以通过以下方式形成上述超级结。第一、通过形成其他结构以及材料的超级结，具体地，在上述衬底的表面上形成厚度较厚的外延层，再通过去除部分外延层，形成宽度较小的沟槽，再在沟槽中形成氧化层以及多晶硅层，氧化层覆盖沟槽的底部以及侧面，且多晶硅层位于剩余的沟槽中，其他的栅极结构以及源区等结构不变；第二、在上述衬底的表面上形成厚度较厚的外延层，再通过去除部分外延层，形成宽度较小的沟槽，再通过低温外延的方式在上述沟槽中形成硼材料的超级结柱，其他的栅极结构以及源区等结构不变。以上方式均能保证超级结柱的宽度较小，从而使得上述超级结MOS器件的通流能力较强。
本申请实施例还提供了一种超级结MOS器件，如图10所示，上述超级结MOS器件包括基底10、多个籽晶20、多个超级结柱30、多个外延柱40以及多个栅极结构110，其中，上述基底10包括层叠的衬底101以及第一外延层102；多个籽晶20间隔设置在上述第一外延层102中，任意相邻的两个上述籽晶20之间的上述第一外延层102的宽度大于上述籽晶20的宽度，上述宽度为沿着多个上述籽晶20排列方向上的宽度，上述籽晶20的远离上述衬底101的表面与上述第一外延层102的远离上述衬底101的表面齐平；上述超级结柱30与上述籽晶20一一对应，且各上述超级结柱30均位于上述籽晶20的远离上述衬底101的表面上；上述外延柱40位于上述第一外延层102的远离上述衬底101的表面上，各上述外延柱40均位于相邻的两个上述籽晶20之间，且上述外延柱40与相邻的两个上述超级结柱30接触；各上述栅极结构110位于各上述外延柱40的远离上述衬底101的一侧。
上述的超级结MOS器件包括基底、多个籽晶、多个超级结柱、多个外延柱以及多个栅极结构，其中，上述基底包括层叠的衬底以及第一外延层；多个籽晶间隔设置在上述第一外延层中，任意相邻的两个上述籽晶之间的上述第一外延层的宽度大于上述籽晶的宽度，上述宽度为沿着多个上述籽晶排列方向上的宽度，上述籽晶的远离上述衬底的表面与上述第一外延层的远离上述衬底的表面齐平；上述超级结柱与上述籽晶一一对应，且各上述超级结柱均位于上述籽晶的远离上述衬底的表面上；上述外延柱位于上述第一外延层的远离上述衬底的表面上，各上述外延柱均位于相邻的两个上述籽晶之间，且上述外延柱与相邻的两个上述超级结柱接触；各上述栅极结构位于各上述外延柱的远离上述衬底的一侧。相比现有技术中的超级结器件的通流能力弱导致性能较差的问题，本申请的上述超级结MOS器件，由于任意相邻的两个上述籽晶之间的上述第一外延层的宽度大于上述籽晶的宽度，即上述籽晶的宽度小于上述籽晶之间的上述第一外延层的宽度，又因为上述超级结柱位于上述籽晶的远离上述衬底的表面上，且上述外延柱位于相邻的上述超级结柱之间，因此，上述超级结柱的宽度小于上述外延柱的宽度，保证了上述超级结MOS器件中的上述外延柱的通流空间较大，解决了现有技术中超级结器件的通流能力弱导致性能较差的问题，又因为上述超级结柱是在上述籽晶的远离上述衬底的表面上形成的，使得上述超级结柱的晶体质量较好，保证了可以得到质量较好且厚度较小的上述超级结柱，保证了上述超级结MOS器件的性能较好。
具体实现过程中，如图10所示，上述超级结MOS器件还包括第二外延层60以及多个源区120，其中，上述第二外延层60包括体区70，上述第二外延层60位于上述外延柱40以及上述超级结柱30的远离上述衬底101的表面上，上述栅极结构110贯穿上述第二外延层60至上述外延柱40中，任意相邻的两个上述超级结柱30之间对应一个上述栅极结构110；多个上述源区120间隔设置在上述栅极结构110两侧的上述体区70中，上述源区120与上述栅极结构110接触，上述源区120的掺杂类型与上述第一外延层102的掺杂类型相同。由于上述超级结MOS器件还包括上述体区以及上述源区，从而保证了上述超级结MOS器件可以实现晶体管的性能。
为了进一步保证上述超级结MOS器件的性能较好，上述外延柱的厚度大于上述第一外延层的厚度，上述外延柱的上述宽度与上述超级结柱的上述宽度的比值大于或者等于5。由于上述外延柱的厚度大于上述第一外延层的厚度，进一步保证了上述第一外延层的厚度较小，使得上述第一外延层可以作为种子层，进一步保证了上述外延柱以及上述超级结柱的生长质量较好，进一步保证了上述超级结MOS器件的性能较好。
另外，由于上述外延柱的上述宽度与上述超级结柱的上述宽度的比值大于或者等于5，进一步保证了上述外延柱的通流空间较大，解决了现有技术中超级结器件的通流能力弱导致性能较差的问题，进一步保证了上述超级结MOS器件的性能较好。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的上述超级结MOS器件的制作方法中，首先，提供基底，包括层叠的衬底以及第一外延层；然后，在上述第一外延层中形成多个间隔设置的籽晶，任意相邻的两个上述籽晶之间的上述第一外延层的宽度大于上述籽晶的宽度，上述宽度为沿着多个上述籽晶排列方向上的宽度，上述籽晶的远离上述衬底的表面与上述第一外延层的远离上述衬底的表面齐平；之后，在各上述籽晶的远离上述衬底的表面上形成超级结柱，且在相邻的上述超级结柱之间形成外延柱，上述外延柱与上述第一外延层接触；最后，在各上述外延柱的远离上述衬底的一侧形成栅极结构。相比现有技术中的超级结器件的通流能力弱导致性能较差的问题，本申请的上述超级结MOS器件的制作方法，通过先提供上述第一外延层，再通过在上述第一外延层中形成多个间隔设置的籽晶，由于任意相邻的两个上述籽晶之间的上述第一外延层的宽度大于上述籽晶的宽度，即上述籽晶的宽度小于上述籽晶之间的上述第一外延层的宽度，又因为上述超级结柱位于上述籽晶的远离上述衬底的表面上，且上述外延柱位于相邻的上述超级结柱之间，因此，上述超级结柱的宽度小于上述外延柱的宽度，保证了上述超级结MOS器件中的上述外延柱的通流空间较大，解决了现有技术中超级结器件的通流能力弱导致性能较差的问题，又因为上述超级结柱是在上述籽晶的远离上述衬底的表面上形成的，使得上述超级结柱的晶体质量较好，保证了可以得到质量较好且厚度较小的上述超级结柱，保证了上述超级结MOS器件的性能较好。
2)、本申请上述的超级结MOS器件包括基底、多个籽晶、多个超级结柱、多个外延柱以及多个栅极结构，其中，上述基底包括层叠的衬底以及第一外延层；多个籽晶间隔设置在上述第一外延层中，任意相邻的两个上述籽晶之间的上述第一外延层的宽度大于上述籽晶的宽度，上述宽度为沿着多个上述籽晶排列方向上的宽度，上述籽晶的远离上述衬底的表面与上述第一外延层的远离上述衬底的表面齐平；上述超级结柱与上述籽晶一一对应，且各上述超级结柱均位于上述籽晶的远离上述衬底的表面上；上述外延柱位于上述第一外延层的远离上述衬底的表面上，各上述外延柱均位于相邻的两个上述籽晶之间，且上述外延柱与相邻的两个上述超级结柱接触；各上述栅极结构位于各上述外延柱的远离上述衬底的一侧。相比现有技术中的超级结器件的通流能力弱导致性能较差的问题，本申请的上述超级结MOS器件，由于任意相邻的两个上述籽晶之间的上述第一外延层的宽度大于上述籽晶的宽度，即上述籽晶的宽度小于上述籽晶之间的上述第一外延层的宽度，又因为上述超级结柱位于上述籽晶的远离上述衬底的表面上，且上述外延柱位于相邻的上述超级结柱之间，因此，上述超级结柱的宽度小于上述外延柱的宽度，保证了上述超级结MOS器件中的上述外延柱的通流空间较大，解决了现有技术中超级结器件的通流能力弱导致性能较差的问题，又因为上述超级结柱是在上述籽晶的远离上述衬底的表面上形成的，使得上述超级结柱的晶体质量较好，保证了可以得到质量较好且厚度较小的上述超级结柱，保证了上述超级结MOS器件的性能较好。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种超级结MOS器件的制作方法，其特征在于，所述方法包括：
提供基底，包括层叠的衬底以及第一外延层；
在所述第一外延层中形成多个间隔设置的籽晶，任意相邻的两个所述籽晶之间的所述第一外延层的宽度大于所述籽晶的所述宽度，所述宽度为沿着多个所述籽晶排列方向上的宽度，所述籽晶的远离所述衬底的表面与所述第一外延层的远离所述衬底的表面齐平；
在各所述籽晶的远离所述衬底的表面上形成超级结柱，且在相邻的所述超级结柱之间形成外延柱，所述外延柱与所述第一外延层接触；
在各所述外延柱的远离所述衬底的一侧形成栅极结构。
2.根据权利要求1所述的超级结MOS器件的制作方法，其特征在于，所述超级结柱的所述宽度与所述籽晶的所述宽度相同，所述外延柱的所述宽度与所述超级结柱的所述宽度的比值大于或者等于5。
3.根据权利要求1所述的超级结MOS器件的制作方法，其特征在于，所述第一外延层的材料与所述外延柱的材料相同，所述超级结柱的材料与所述籽晶的材料相同。
4.根据权利要求1所述的超级结MOS器件的制作方法，其特征在于，在所述第一外延层中形成多个间隔设置的籽晶，包括：
去除部分所述第一外延层，形成多个间隔设置的第一凹槽；
在所述第一凹槽中形成所述籽晶，所述籽晶的掺杂类型与所述第一外延层的掺杂类型不同。
5.根据权利要求1所述的超级结MOS器件的制作方法，其特征在于，在各所述外延柱的远离所述衬底的一侧形成栅极结构，包括：
在所述外延柱以及所述超级结柱的远离所述衬底的表面上形成第二外延层；
对所述第二外延层进行离子注入，得到体区；
去除部分所述体区以及各所述外延柱的部分，形成多个间隔设置的第二凹槽，所述第二凹槽的底部使得部分所述外延柱裸露；
在所述第二凹槽中依次形成栅氧层以及栅极，所述栅氧层覆盖所述第二凹槽的底部以及侧壁，所述栅极位于剩余的所述第二凹槽中。
6.根据权利要求5所述的超级结MOS器件的制作方法，其特征在于，在所述第二凹槽中依次形成栅氧层以及栅极之后，所述方法还包括：
对各所述栅极结构两侧的部分所述体区进行离子注入，形成多个源区，所述源区与所述栅氧层接触，所述源区的掺杂类型与所述第一外延层的掺杂类型相同。
7.根据权利要求1所述的超级结MOS器件的制作方法，其特征在于，在各所述籽晶的远离所述衬底的表面上形成超级结柱，且在相邻的所述超级结柱之间形成外延柱，包括：
使用化学气相沉积技术，在各所述籽晶的远离所述衬底的表面上形成所述超级结柱，且在相邻的所述超级结柱之间形成所述外延柱。
8.一种超级结MOS器件，其特征在于，所述超级结MOS器件包括：
基底，包括层叠的衬底以及第一外延层；
多个籽晶，间隔设置在所述第一外延层中，任意相邻的两个所述籽晶之间的所述第一外延层的宽度大于所述籽晶的所述宽度，所述宽度为沿着多个所述籽晶排列方向上的宽度，所述籽晶的远离所述衬底的表面与所述第一外延层的远离所述衬底的表面齐平；
多个间隔设置的超级结柱，所述超级结柱与所述籽晶一一对应，且各所述超级结柱均位于所述籽晶的远离所述衬底的表面上；
多个间隔设置的外延柱，所述外延柱位于所述第一外延层的远离所述衬底的表面上，各所述外延柱均位于相邻的两个所述籽晶之间，且所述外延柱与相邻的两个所述超级结柱接触；
多个间隔设置的栅极结构，各所述栅极结构位于各所述外延柱的远离所述衬底的一侧。
9.根据权利要求8所述的超级结MOS器件，其特征在于，所述超级结MOS器件还包括：
第二外延层，包括体区，所述第二外延层位于所述外延柱以及所述超级结柱的远离所述衬底的表面上，所述栅极结构贯穿所述第二外延层至所述外延柱中，任意相邻的两个所述超级结柱之间对应一个所述栅极结构；
多个源区，间隔设置在所述栅极结构两侧的所述体区中，所述源区与所述栅极结构接触，所述源区的掺杂类型与所述第一外延层的掺杂类型相同。
10.根据权利要求8所述的超级结MOS器件，其特征在于，所述外延柱的厚度大于所述第一外延层的厚度，所述外延柱的所述宽度与所述超级结柱的所述宽度的比值大于或者等于5。
CN202310685119.6A 2023-06-09 2023-06-09 超级结mos器件的制作方法以及超级结mos器件 Pending CN116721923A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310685119.6A CN116721923A (zh) 2023-06-09 2023-06-09 超级结mos器件的制作方法以及超级结mos器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310685119.6A CN116721923A (zh) 2023-06-09 2023-06-09 超级结mos器件的制作方法以及超级结mos器件

Publications (1)

Publication Number Publication Date
CN116721923A true CN116721923A (zh) 2023-09-08

Family

ID=87874675

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310685119.6A Pending CN116721923A (zh) 2023-06-09 2023-06-09 超级结mos器件的制作方法以及超级结mos器件

Country Status (1)

Country Link
CN (1) CN116721923A (zh)

Similar Documents

Publication Publication Date Title
US10679983B2 (en) Method of producing a semiconductor device
US6117735A (en) Silicon carbide vertical FET and method for manufacturing the same
US6693338B2 (en) Power semiconductor device having RESURF layer
US8829608B2 (en) Semiconductor device
US20090267141A1 (en) Method for fabricating silicon carbide vertical mosfet devices
JP2017092368A (ja) 半導体装置および半導体装置の製造方法
US11961904B2 (en) Semiconductor device including trench gate structure and buried shielding region and method of manufacturing
JP2013214661A (ja) 炭化珪素半導体装置およびその製造方法
JP2007027266A (ja) 半導体素子及びその製造方法
JP2006024770A (ja) 半導体装置
CN111009470A (zh) 具有SiC半导体本体的半导体器件和制造半导体器件的方法
KR101802419B1 (ko) 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫 및 그 제조방법
US7192872B2 (en) Method of manufacturing semiconductor device having composite buffer layer
JP7293750B2 (ja) 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
JP6648852B1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN114664934B (zh) 一种含有场板的dmos晶体管及其制作方法
CN111276540A (zh) 沟槽栅功率mosfet及其制造方法
US20220285489A1 (en) Super junction silicon carbide semiconductor device and manufacturing method thereof
US20230147932A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN116721923A (zh) 超级结mos器件的制作方法以及超级结mos器件
CN110366783B (zh) 碳化硅超结功率半导体器件及用于制造该器件的方法
CN205845958U (zh) 一种igbt器件
US20240222498A1 (en) Semiconductor device including trench gate structure and buried shielding region and method of manufacturing
JP7439417B2 (ja) 超接合半導体装置および超接合半導体装置の製造方法
WO2022118976A1 (ja) 超接合半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination