CN116718891A - 一种转接板的测试方法及用于转接板测试的结构 - Google Patents
一种转接板的测试方法及用于转接板测试的结构 Download PDFInfo
- Publication number
- CN116718891A CN116718891A CN202310664284.3A CN202310664284A CN116718891A CN 116718891 A CN116718891 A CN 116718891A CN 202310664284 A CN202310664284 A CN 202310664284A CN 116718891 A CN116718891 A CN 116718891A
- Authority
- CN
- China
- Prior art keywords
- conductive structure
- substrate
- test
- layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 240
- 238000010998 test method Methods 0.000 title abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 128
- 239000000523 sample Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims description 23
- 238000009713 electroplating Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/54—Testing for continuity
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
本发明实施例公开一种转接板的测试方法及用于转接板测试的结构。该转接板的测试方法，包括提供衬底；在衬底的一侧形成第一导电结构，至少部分第一导电结构埋入衬底并沿衬底的厚度方向延伸；在所述第一导电结构的远离所述衬底的一侧形成测试层，并将所述测试层与所述第一导电结构电连接；在所述第一导电结构远离所述测试层的一侧，形成第二导电结构，所述第二导电结构与所述第一导电结构电连接；将测试探针与所述第二导电结构电接触，对所述第一导电结构进行测试，其中，转接板包括所述衬底、所述第一导电结构和所述第二导电结构。本实施例提供的技术方案提高了对转接板的测试效率。
Description
技术领域
本发明实施例涉及电路板技术领域，尤其涉及一种转接板的测试方法及用于转接板测试的结构。
背景技术
随着半导体技术的发展，芯粒(chiplet)技术得到越来越多的应用。而目前主流且先进的chiplet封装技术主要是2.5D硅转接板技术。现有的转接板的2.5D封装测试方案主要包括将需要封装的芯片进行晶圆级测试筛选，这样就会得到KGD(已知合格芯片，KnownGood Die)用于封装。
根据不同的加工步骤，转接板有不同的测试思路。现有的转接板的测试方法存在测试效率较低的问题，影响具有转接板的封装成品的良率。
发明内容
本发明实施例提供一种转接板的测试方法及用于转接板测试的结构，以解决转接板的测试方法存在测试效率较低的问题。
为实现上述技术问题，本发明采用以下技术方案：
本发明实施例提供了一种转接板的测试方法，包括：
提供衬底；
在衬底的一侧形成第一导电结构，至少部分所述第一导电结构埋入所述衬底并沿所述衬底的厚度方向延伸；
在所述第一导电结构的远离所述衬底的一侧形成测试层，并将所述测试层与所述第一导电结构电连接；
在所述第一导电结构远离所述测试层的一侧形成第二导电结构，所述第二导电结构与所述第一导电结构电连接；
将测试探针与所述第二导电结构电接触，对所述第一导电结构进行测试；
转接板包括所述衬底、所述第一导电结构和所述第二导电结构。
可选的，所述在衬底的一侧形成第一导电结构，转接板包括所述衬底、所述第一导电结构和所述第二导电结构，包括：
在所述衬底的第一表面进行刻蚀，形成至少两个盲孔；
在衬底的所述第一表面以及所述盲孔的侧边进行第一介质层的沉积；
通过电镀方式对所述盲孔进行电镀形成信号线；所述信号线沿所述衬底的厚度方向延伸；
在所述信号线靠近所述衬底的第一表面的一侧，形成第一导电层；所述第一导电结构包括信号线和第一导电层；
在所述第一导电结构远离所述测试层的一侧形成第二导电结构，所述第二导电结构与所述第一导电结构电连接，包括：
对所述衬底的第二表面进行研磨，至所述第二表面与所述信号线平齐，所述第一表面与所述第二表面相对设置；
在所述信号线靠近所述第二表面的一侧，形成第二导电层，所述第二导电层与对应的所述信号线电连接；
在所述第二导电层远离所述衬底的一侧形成焊盘，每个焊盘对应至少一条所述信号线；所述第二导电结构包括第二导电层和焊盘。
可选的，在所述第一导电结构的远离所述衬底的一侧形成测试层，并将所述测试层与所述第一导电结构电连接，包括：
在所述第一导电结构远离所述衬底的一侧形成第二介质层；
在所述第二介质层远离所述衬底的一侧形成测试层；所述测试层包括至少一个互连结构，所述互连结构用于通过菊花链的方式将预设的测试范围内所有所述第一导电结构电连接。
可选的，在所述第一导电结构的远离所述衬底的一侧形成测试层，并将所述测试层与所述第一导电结构电连接之后，并且在所述第二导电层远离所述衬底的一侧形成焊盘之前，还包括：
通过临时键合的方式将所述转接板的第三表面的测试层键合到第一载板上。
可选的，将测试探针与所述第二导电结构电接触，对所述第一导电结构进行测试，包括：
将测试探针与所述焊盘电接触，所述测试探针连接至测试机，通过测试机向所述焊盘传输测试信号，并接收从所述焊盘反馈的电信号；
所述测试机根据所述电信号和所述测试信号，确定所述信号线的良率。
可选的，在所述将测试探针与所述第二导电结构电接触，对所述第一导电结构进行测试之后，还包括：
将第一载板与所述转接板的所述第三表面解键合；
将测试完成的所述转接板的所述第四表面键合到第二载板上，所述第三表面与所述第四表面相对设置；
通过刻蚀的方式将测试层去除；
通过光刻电镀的方式在所述第一导电结构远离所述衬底的一侧形成第三导电层。
根据本发明的第二方面，本发明提供了一种用于转接板测试的结构，用于对包括衬底、第一导电结构和第二导电结构的转接板进行测试，所述结构，包括：
测试层，位于所述第一导电结构的远离所述衬底的一侧，所述测试层与所述第一导电结构电连接；
测试探针，与第二导电结构电接触，对所述第一导电结构进行测试；
其中，所述第一导电结构形成于衬底的一侧，至少部分所述第一导电结构贯穿所述衬底；第二导电结构形成于所述第一导电结构远离所述测试层的一侧，所述第二导电结构与所述第一导电结构电连接，所述第二导电结构用于与测试探针电接触，以对所述第一导电结构进行测试。
可选的，所述第一导电结构，包括：信号线和第一导电层，所述信号线沿所述衬底的厚度方向延伸；所述第一导电层设置于所述信号线靠近所述衬底的第一表面的一侧，所述第一导电层与所述信号线电连接；所述衬底的第二表面与所述信号线平齐，所述第一表面与所述第二表面相对设置；
所述第二导电结构，包括：第二导电层和焊盘，所述第二导电层设置于所述信号线靠近所述衬底的第二表面的一侧，其中，所述第二导电层与对应的所述信号线电连接；所述焊盘设置于所述第二导电层远离所述衬底的一侧，每个焊盘对应至少一条所述信号线。
可选的，所述用于转接板测试的结构，还包括：
第二介质层，所述第二介质层设置于所述第一导电结构远离所述衬底的一侧；
所述测试层设置于所述第二介质层远离所述衬底的一侧，所述测试层包括至少一个互连结构，所述互连结构用于通过菊花链的方式将预设的测试范围内所有所述第一导电结构电连接。
可选的，所述测试层远离所述衬底的一侧以临时键合方式设置有第一载板。
根据本发明的第三方面，本发明提供一种转接板，包括：采用第一方面任意项提出的转接板的测试方法测试得到。
根据本发明的第四方面，本发明提供一种电子设备，包括：第三方面提供的转接板。
本实施提供的转接板的测试方法通过提供衬底，在衬底的一侧形成第一导电结构，至少部分第一导电结构埋入衬底并沿衬底的厚度方向延伸。在第一导电结构的远离衬底的一侧形成测试层，并将测试层与第一导电结构电连接。在第一导电结构远离测试层的一侧形成第二导电结构，第二导电结构与第一导电结构电连接。将测试探针与第二导电结构电接触，对第一导电结构进行测试。使得测试层将第一导电结构进行电连接，通过将第二导电结构与测试探针连接，实现对第一导电结构的导通状态的测试，提高了测试效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据本发明实施例的内容和这些附图获得其他的附图。
图1是本发明实施例提供的一种转接板的测试方法的流程图；
图2是本发明实施例提供的一种用于转接板测试的结构的示意图；
图3是本发明实施例提供的另一种用于转接板测试的结构的示意图；
图4是本发明实施例提供的又一种用于转接板测试的结构的示意图；
图5是本发明实施例提供的又一种用于转接板测试的结构的示意图；
图6是本发明实施例提供的另一种转接板的测试方法的流程图；
图7是本发明实施例提供的一种转接板的测试过程的结构示意图；
图8是本发明实施例提供的另一种转接板的测试过程的结构示意图；
图9是本发明实施例提供的又一种转接板的测试方法的流程图；
图10是本发明实施例提供的又一种用于转接板测试的结构的示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
基于上述技术问题，本实施例提出了以下解决方案：
图1是本发明实施例提供的一种转接板的测试方法的流程图。图2是本发明实施例提供的一种用于转接板测试的结构的示意图。图3是本发明实施例提供的另一种用于转接板测试的结构的示意图。图4是本发明实施例提供的又一种用于转接板测试的结构的示意图。图5是本发明实施例提供的又一种用于转接板测试的结构的示意图。结合图1至图5，本发明实施例提供的转接板的测试方法，包括：
S101、提供衬底100。
S102、在衬底100的一侧形成第一导电结构10，至少部分第一导电结构10埋入衬底100并沿衬底100的厚度方向延伸。
S103、在所述第一导电结构10的远离所述衬底100的一侧形成测试层20，并将所述测试层20与所述第一导电结构10电连接。
S104、在所述第一导电结构10远离所述测试层20的一侧形成第二导电结构30，所述第二导电结构30与所述第一导电结构10电连接。
S105、将测试探针A1与所述第二导电结构30电接触，对所述第一导电结构10进行测试；转接板包括衬底100、第一导电结构10和第二导电结构30。
本实施提供的转接板的测试方法通过提供衬底100，在衬底100的一侧形成第一导电结构10，至少部分第一导电结构10埋入衬底100并沿衬底100的厚度方向延伸。在第一导电结构10的远离衬底100的一侧形成测试层20，并将测试层20与第一导电结构10电连接。在第一导电结构10远离测试层20的一侧形成第二导电结构30，第二导电结构30与第一导电结构10电连接。将测试探针A1与第二导电结构30电接触，对第一导电结构10进行测试。使得测试层20将第一导电结构10进行电连接，通过将第二导电结构30与测试探针A1连接，实现对第一导电结构10的导通状态的测试，提高了测试效率。
可选的，图6是本发明实施例提供的另一种转接板的测试方法的流程图。在上述实施例的基础上，结合图2至图6，本实施例提供的转接板的测试方法包括：
S101、提供衬底100。
具体的，可以以硅片或者玻璃等圆片为衬底100。
S201、在所述衬底100的第一表面进行刻蚀，形成至少两个盲孔。
具体的，这样设置可以使得衬底100的第一表面形成至少两个盲孔，便于在盲孔中进行下一制程。可以通过干法腐蚀、激光等方法进行盲孔的刻蚀。
S202、在衬底100的所述第一表面以及所述盲孔的侧边进行第一介质层的沉积。
具体的，第一介质层可以为绝缘材料层或者有机材料层，便于将盲孔的侧边和周边进行绝缘处理。在形成第一介质层之后，可以通过物理气相沉积、蒸镀等方式形成阻挡层及种子层。
S203、通过电镀方式对所述盲孔进行电镀形成信号线11；所述信号线11沿所述衬底100的厚度方向延伸。
具体的，盲孔可以包括经过研磨后形成的硅通孔(TSV)。可以通过电镀方式完成盲孔的电镀，并通过CMP(Chemical Mechanical Polishing，化学机械抛光)的方式将电镀多余的铜、阻挡层和种子层去除，从而形成信号线11。
S204、在所述信号线11靠近所述衬底100的第一表面的一侧，形成第一导电层12；所述第一导电结构10包括信号线11和第一导电层12。
具体的，可以通过传统的封装RDL(ReDistribution Layer，重布线层)工艺对信号线11进行布线形成第一导电层12，第一导电层12与信号线11连接。第一导电层12将多个独立设置的信号线11相互连接。第一导电层12也可以通过采用晶圆制程的后端制程对信号线11进行布线而形成。
S103、在所述第一导电结构10的远离所述衬底100的一侧形成测试层20，并将所述测试层20与所述第一导电结构10电连接。
一种可选的实施方式，在所述第一导电结构10的远离衬底100的一侧形成测试层20，并将测试层20与第一导电结构10电连接，包括：
在第一导电结构10远离衬底100的一侧形成第二介质层；在第二介质层远离衬底100的一侧形成测试层20。测试层20包括至少一个互连结构，每个互连结构通过菊花链的方式将预设的测试范围内的所有第一导电结构10电连接。上述互连结构通过电镀的方式在第二介质层上制备形成。
具体的，第二介质层可以为有机材料层。第一导电层12将信号线11相互连接。测试层20通过菊花链的形式将所有的第一导电结构10电连接。由于测试层20将所有的第一导电结构10电连接，便于提高对信号线11的测试效率。测试层20可以通过电镀方式形成。
测试层20会在预设的测试范围内，将所有的硅通孔(TSV)对应的RDL通过菊花链的方式连接在一起。预设的测试范围一般小于晶圆上单颗转接板的尺寸，依据测试的复杂性及测试效率，一般预设的测试范围的尺寸下限在2*2mm左右。这些测试层20的菊花链是临时存在的。测试层20在设定的测试范围内，将所有的第一导电层12互连，进而将所有的信号线11全部短接。
S104、在所述第一导电结构10远离所述测试层20的一侧形成第二导电结构30，所述第二导电结构30与所述第一导电结构10电连接。
一种可选的实施方式，在上述实施例的基础上，继续参见图4，在第一导电结构10远离测试层20的一侧，形成第二导电结构30，第二导电结构30与第一导电结构10电连接，包括：
对衬底100的第二表面进行研磨，至第二表面与信号线11平齐，所述第一表面与所述第二表面相对设置；在信号线11靠近第二表面的一侧，形成第二导电层31，其中，第二导电层31与对应的信号线11电连接；在第二导电层31远离衬底100的一侧形成焊盘32；每个焊盘32对应至少一条所述信号线11；；第二导电结构30包括第二导电层31和焊盘32。
具体的，对衬底100的第二表面进行研磨，至第二表面与信号线11平齐，使得信号线11从衬底100的第二表面裸露，并通过CMP完成衬底100晶圆背面的平坦化。在信号线11靠近第二表面的一侧，形成第二导电层31，其中，第二导电层31与对应的信号线11电连接。在第二导电层31远离衬底100的一侧形成焊盘32。
又一种可选的实施方式，在所述第二导电层31远离所述衬底100的一侧形成焊盘32，包括：根据所述第二表面的预设焊盘32的间距，使用电镀或者是植球回流的方式形成焊盘32；每个焊盘32对应至少一条所述信号线11。
具体的，示例性的，可以使用电镀或者是植球回流的方式完成焊球，焊球作为焊盘32。
另一种可选的实施方式，继续参见图4，在所述第一导电结构10的远离所述衬底100的一侧形成测试层20，并将所述测试层20与所述第一导电结构10电连接之后，并且在所述第二导电层31远离所述衬底100的一侧形成焊盘32之前，还包括：通过临时键合的方式将所述转接板的第三表面的测试层20键合到第一载板上。上述第三表面相对于第二表面，位于第一表面的另一侧。
具体的，这样设置可以使得厚度较薄的转接板以第一载板作为载体，便于对转接板进行测试，还能避免对转接边进行损伤，进一步改善转接板的良率。第一载板可以是硅晶圆、玻璃晶圆等，旨在通过键合解决在后制程中出现的转接板的拿持、翘曲等问题。可以在转接板和第一载板之间使用临时键合胶，转接板的设置有测试层20的一侧与第一载板通过临时键合胶键合。
S105、将测试探针A1与所述第二导电结构30电接触，对所述第一导电结构10进行测试。
具体的，通过测试探针A1向第二导电结构30传输测试信号，通过第二导电结构30接收测试信号，根据第二导电结构30的测试信号，对第一导电结构10进行测试。由于测试层将预设的测试范围内所有第一导电结构10电互连，当使用单面测试探针A1在该测试范围内对第二导电结构30进行测试时，第二导电结构30和第一导电结构10形成测试回路，且第二导电结构30与第一导电结构10的待测部分均位于上述测试回路中。因此，可以在上述测试范围内可以用单面测试探针A1对转接板的第一导电结构10进行电性测试，测试效率高。
一种可选的实施方式，图7是本发明实施例提供的一种转接板的测试过程的结构示意图。图8是本发明实施例提供的另一种转接板的测试过程的结构示意图。结合图6至图8，将测试探针A1与所述第二导电结构30电接触，对第一导电结构10进行测试，包括：将测试探针A1与焊盘32电接触，所述测试探针A1连接至测试机，通过测试机A2向焊盘32传输测试信号，并接收从所述焊盘32反馈的电信号；测试机A2根据电信号和测试信号，确定信号线11的良率。
具体的，通过连接在测试机A2上的测试探针A1，例如晶圆探针卡，和转接板背面的焊盘32，例如焊球接触，进行电性测试。测试探针A1可以使用直插针，提高测试的效率。
完成所有的布线后，在UBM(凸点下金属层，Under Bump Metal)加工前停止制程。在以上的制程中，TSV孔壁的介质层沉积、TSV孔的电镀都是容易出现制程缺陷的步骤，前者可能出现沉积不完全导致金属材料和衬底100材料互连，出现漏电等缺陷；后者则可能出现电镀的不均匀、电镀空洞等问题，导致TSV开路的缺陷。
如果TSV填铜出现不均匀空洞、TSV侧边介质层未填充等现象，会在TSV对应的焊球上体现出测试数值的变化，从而定位到具体的缺陷位置。如图8所示，分别是对应的三种缺陷，即未填充完全、介质层未覆盖以及填充孔洞。未填充完全的情况下，测试呈现开路状态，即阻值远远大于标准的测试通路值。介质层未覆盖的情况下，会呈现漏电流的问题，会在芯片漏电测试(leakage)项出现阻值变化。孔洞问题主要体现在测试数值和标准值的差异性，阻值会变大。
可选的，图9是本发明实施例提供的又一种转接板的测试方法的流程图。图10是本发明实施例提供的又一种用于转接板测试的结构的示意图。在上述实施例的基础上，结合图8至图10，本实施例提供的转接板的测试方法包括：
S101、提供衬底100。
S102、在衬底100的一侧形成第一导电结构10，至少部分第一导电结构10埋入衬底100并沿衬底100的厚度方向延伸。
S103、在所述第一导电结构10的远离所述衬底100的一侧形成测试层20，并将所述测试层20与所述第一导电结构10电连接。
S104、在所述第一导电结构10远离所述测试层20的一侧形成第二导电结构30，所述第二导电结构30与所述第一导电结构10电连接。
S105、将测试探针A1与所述第二导电结构30电接触，对所述第一导电结构10进行测试。
S301、将第一载板与转接板的第三表面解键合。
具体的，这样设置可以将测试层20裸露出来。
S302、将测试完成的转接板的第四表面键合到第二载板上，第三表面与第四表面相对设置。
具体的，这样设置可以使得厚度较薄的转接板键合到第二载板上，避免转接板翘曲或容易被破坏。上述第四表面相对于第一表面，位于第二表面的另一侧。
S303、通过刻蚀的方式将测试层20去除。
具体的，这样设置可以使得测试层20在测试完成后，通过将测试层20去除，进而将第一导电结构10彼此断开连接。
一种可选的实施方式，在通过刻蚀的方式将测试层20去除后，还可以包括：
通过光刻电镀的方式在所述第一导电结构10远离所述衬底100的一侧形成第三导电层106。
具体的，第三导电层可以为通过光刻电镀的方式形成的转接板正面的微凸点导电结构。
本实施例提供的转接板的测试方法，通过临时的菊花链的测试层20，将原本离散的第一导电结构10聚集在一起，从而实现了单面测试探针A1进行测试的可能性。该转接板的测试方法也可以适用于基于RDL转接板的测试上。又因为是临时结构，对整体转接板影响小；且测试时间节点偏向于转接板的整体制程末端，误测率低。通过采用菊花链测试层20，就可以采用测试探针A1将预设范围内的所有信号线11都导通，相关测试结果都会通过测试探针A1反馈到测试机A2，进一步改善了测试效率。
本发明提供了一种用于转接板测试的结构，在上述实施例的基础上，参见图2至图4，用于对包括衬底100、第一导电结构10和第二导电结构30的转接板进行测试。用于转接板测试的结构包括：测试层20，位于所述第一导电结构10的远离所述衬底100的一侧，所述测试层20与所述第一导电结构10电连接。测试探针A1，用于与与第二导电结构30电接触，对所述第一导电结构10进行测试。其中，第一导电结构10形成于所述衬底100的一侧，至少部分所述第一导电结构10贯穿所述衬底100；第二导电结构30形成于所述第一导电结构10远离所述测试层20的一侧，所述第二导电结构30与所述第一导电结构10电连接，所述第二导电结构30用于与测试探针A1电接触，以对所述第一导电结构10进行测试。
可选的，在上述实施例的基础上，参见图2至图5，所述第一导电结构10，包括：信号线11和第一导电层12，所述信号线11沿所述衬底的厚度方向延伸；所述第一导电层12设置于所述信号线11靠近所述衬底100的第一表面的一侧，第一导电层12与信号线11电连接；所述衬底100的第二表面与所述信号线11平齐，所述第一表面与所述第二表面相对设置；
所述第二导电结构30包括：第二导电层31和焊盘32，所述第二导电层31设置于所述信号线11靠近所述第二表面的一侧，其中，所述第二导电层31与对应的所述信号线11电连接；所述焊盘32设置于所述第二导电层31远离所述衬底100的一侧，每个焊盘32对应至少一条所述信号线11。
可选的，在上述实施例的基础上，参见图2至图5，所述用于转接板测试的结构，还包括：
第二介质层，所述第二介质层设置于所述第一导电结构10远离所述衬底100的一侧；
所述测试层20设置于所述第二介质层远离所述衬底100的一侧，所述测试层20包括至少一个互连结构，互连结构用于通过菊花链的方式将预设的测试范围内的所有第一导电结构10电连接。
可选的，所述测试层20远离所述衬底100的一侧以临时键合方式设置有第一载板。
本实施提供的用于转接板测试的结构包括衬底100和在衬底100的一侧的第一导电结构10。测试层20设置于第一导电结构10的远离衬底100的一侧，测试层20与第一导电结构10电连接。第二导电结构30在第一导电结构10远离测试层20的一侧，第二导电结构30与第一导电结构10电连接。第二导电结构30用于与测试探针A1电接触，对第一导电结构10进行测试。使得测试层20将第一导电结构10进行电连接，通过将第二导电结构30与测试探针A1连接，实现对第一导电结构10的导通状态的测试，提高了测试效率。
本发明提供一种转接板，采用上述任意实施例提出的转接板的测试方法测试得到，具有上述任意实施例提出的转接板的测试方法的有益效果，在此不再赘述。
本发明提供一种电子设备，包括上述任意实施例提供的转接板，具有上述任意实施例提供的转接板的有益效果，在此不再赘述。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种转接板的测试方法，其特征在于，包括：
提供衬底；
在衬底的一侧形成第一导电结构，至少部分所述第一导电结构埋入所述衬底并沿所述衬底的厚度方向延伸；
在所述第一导电结构的远离所述衬底的一侧形成测试层，并将所述测试层与所述第一导电结构电连接；
在所述第一导电结构远离所述测试层的一侧形成第二导电结构，所述第二导电结构与所述第一导电结构电连接；
将测试探针与所述第二导电结构电接触，对所述第一导电结构进行测试；
转接板包括所述衬底、所述第一导电结构和所述第二导电结构。
2.根据权利要求1所述方法，其特征在于，所述在衬底的一侧形成第一导电结构，至少部分所述第一导电结构埋入所述衬底并沿所述衬底的厚度方向延伸，包括：
在所述衬底的第一表面进行刻蚀，形成至少两个盲孔；
在衬底的所述第一表面以及所述盲孔的侧边进行第一介质层的沉积；
通过电镀方式对所述盲孔进行电镀形成信号线；所述信号线沿所述衬底的厚度方向延伸；
在所述信号线靠近所述衬底的第一表面的一侧，形成第一导电层；所述第一导电结构包括信号线和第一导电层；
在所述第一导电结构远离所述测试层的一侧形成第二导电结构，所述第二导电结构与所述第一导电结构电连接，包括：
对所述衬底的第二表面进行研磨，至所述第二表面与所述信号线平齐，所述第一表面与所述第二表面相对设置；
在所述信号线靠近所述第二表面的一侧，形成第二导电层，所述第二导电层与对应的所述信号线电连接；
在所述第二导电层远离所述衬底的一侧形成焊盘，每个所述焊盘对应至少一条所述信号线；所述第二导电结构包括第二导电层和焊盘。
3.根据权利要求1所述方法，其特征在于，在所述第一导电结构的远离所述衬底的一侧形成测试层，并将所述测试层与所述第一导电结构电连接，包括：
在所述第一导电结构远离所述衬底的一侧形成第二介质层；
在所述第二介质层远离所述衬底的一侧形成测试层；所述测试层包括至少一个互连结构，所述互连结构用于通过菊花链的方式将预设的测试范围内所有所述第一导电结构电连接。
4.根据权利要求2所述方法，其特征在于，在所述第一导电结构的远离所述衬底的一侧形成测试层，并将所述测试层与所述第一导电结构电连接之后，并且在所述第二导电层远离所述衬底的一侧形成焊盘之前，还包括：
通过临时键合的方式将所述转接板的第三表面的测试层键合到第一载板上。
5.根据权利要求4所述方法，其特征在于，将测试探针与所述第二导电结构电接触，对所述第一导电结构进行测试，包括：
将测试探针与所述焊盘电接触，所述测试探针连接至测试机，通过测试机向所述焊盘传输测试信号，并接收从所述焊盘反馈的电信号；
所述测试机根据所述电信号和所述测试信号，确定所述信号线的良率。
6.根据权利要求5所述方法，其特征在于，在所述将测试探针与所述第二导电结构电接触，对所述第一导电结构进行测试之后，还包括：
将第一载板与所述转接板的所述第三表面解键合；
将测试完成的所述转接板的第四表面键合到第二载板上，所述第三表面与所述第四表面相对设置；
通过刻蚀的方式将测试层去除；
通过光刻电镀的方式在所述第一导电结构远离所述衬底的一侧形成第三导电结构。
7.一种用于转接板测试的结构，用于对包括衬底、第一导电结构和第二导电结构的转接板进行测试，其特征在于，所述结构，包括：
测试层，位于所述第一导电结构的远离所述衬底的一侧，所述测试层与所述第一导电结构电连接；
测试探针，与第二导电结构电接触，对所述第一导电结构进行测试；
其中，所述第一导电结构形成于衬底的一侧，至少部分所述第一导电结构贯穿所述衬底；第二导电结构形成于所述第一导电结构远离所述测试层的一侧，所述第二导电结构与所述第一导电结构电连接，所述第二导电结构用于与测试探针电接触，以对所述第一导电结构进行测试。
8.根据权利要求7所述结构，其特征在于，
所述第一导电结构，包括：信号线和第一导电层，所述信号线沿所述衬底的厚度方向延伸；所述第一导电层设置于所述信号线靠近所述衬底的第一表面的一侧，所述第一导电层与所述信号线电连接；所述衬底的第二表面与所述信号线平齐，所述第一表面与所述第二表面相对设置；
所述第二导电结构，包括：第二导电层和焊盘，所述第二导电层设置于所述信号线靠近所述衬底的第二表面的一侧，其中，所述第二导电层与对应的所述信号线电连接；所述焊盘设置于所述第二导电层远离所述衬底的一侧，每个焊盘对应至少一条所述信号线。
9.根据权利要求7所述结构，其特征在于，所述用于转接板测试的结构，还包括：
第二介质层，所述第二介质层设置于所述第一导电结构远离所述衬底的一侧；
所述测试层设置于所述第二介质层远离所述衬底的一侧，所述测试层包括至少一个互连结构，所述互连结构用于通过菊花链的方式将预设的测试范围内所有所述第一导电结构电连接。
10.根据权利要求8所述结构，其特征在于，所述测试层远离所述衬底的一侧以临时键合方式设置有第一载板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310664284.3A CN116718891A (zh) | 2023-06-06 | 2023-06-06 | 一种转接板的测试方法及用于转接板测试的结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310664284.3A CN116718891A (zh) | 2023-06-06 | 2023-06-06 | 一种转接板的测试方法及用于转接板测试的结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116718891A true CN116718891A (zh) | 2023-09-08 |
Family
ID=87869114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310664284.3A Pending CN116718891A (zh) | 2023-06-06 | 2023-06-06 | 一种转接板的测试方法及用于转接板测试的结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116718891A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102012470A (zh) * | 2009-09-04 | 2011-04-13 | 日月光半导体（上海）股份有限公司 | 封装基板的电性测试转接板及其方法 |
| CN103926430A (zh) * | 2014-04-23 | 2014-07-16 | 华进半导体封装先导技术研发中心有限公司 | 一种硅通孔转接板测试方法 |
| CN104576434A (zh) * | 2015-02-02 | 2015-04-29 | 华进半导体封装先导技术研发中心有限公司 | 一种硅通孔测试方法 |
| CN105137317A (zh) * | 2015-08-10 | 2015-12-09 | 华进半导体封装先导技术研发中心有限公司 | 快速测试晶圆电性用的转接板工艺和转接板结构 |
| CN105140142A (zh) * | 2015-08-10 | 2015-12-09 | 华进半导体封装先导技术研发中心有限公司 | 晶圆电性抽测用的转接板工艺 |
| CN109587933A (zh) * | 2018-12-10 | 2019-04-05 | 深圳市江波龙电子股份有限公司 | 一种电路转接板以及测试装置 |
| CN109581173A (zh) * | 2018-11-30 | 2019-04-05 | 华进半导体封装先导技术研发中心有限公司 | 一种基于微纳米管阵列的tsv转接板测试装置及方法 |
| CN211320100U (zh) * | 2019-12-02 | 2020-08-21 | 多感科技(上海)有限公司 | 超薄成像芯片和成像模组 |
| CN114280458A (zh) * | 2021-12-28 | 2022-04-05 | 华进半导体封装先导技术研发中心有限公司 | 一种转接板的测试方法 |
| CN114783981A (zh) * | 2022-04-02 | 2022-07-22 | Oppo广东移动通信有限公司 | 转接板及封装测试系统 |
-
2023
- 2023-06-06 CN CN202310664284.3A patent/CN116718891A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102012470A (zh) * | 2009-09-04 | 2011-04-13 | 日月光半导体（上海）股份有限公司 | 封装基板的电性测试转接板及其方法 |
| CN103926430A (zh) * | 2014-04-23 | 2014-07-16 | 华进半导体封装先导技术研发中心有限公司 | 一种硅通孔转接板测试方法 |
| CN104576434A (zh) * | 2015-02-02 | 2015-04-29 | 华进半导体封装先导技术研发中心有限公司 | 一种硅通孔测试方法 |
| CN105137317A (zh) * | 2015-08-10 | 2015-12-09 | 华进半导体封装先导技术研发中心有限公司 | 快速测试晶圆电性用的转接板工艺和转接板结构 |
| CN105140142A (zh) * | 2015-08-10 | 2015-12-09 | 华进半导体封装先导技术研发中心有限公司 | 晶圆电性抽测用的转接板工艺 |
| CN109581173A (zh) * | 2018-11-30 | 2019-04-05 | 华进半导体封装先导技术研发中心有限公司 | 一种基于微纳米管阵列的tsv转接板测试装置及方法 |
| CN109587933A (zh) * | 2018-12-10 | 2019-04-05 | 深圳市江波龙电子股份有限公司 | 一种电路转接板以及测试装置 |
| CN211320100U (zh) * | 2019-12-02 | 2020-08-21 | 多感科技(上海)有限公司 | 超薄成像芯片和成像模组 |
| CN114280458A (zh) * | 2021-12-28 | 2022-04-05 | 华进半导体封装先导技术研发中心有限公司 | 一种转接板的测试方法 |
| CN114783981A (zh) * | 2022-04-02 | 2022-07-22 | Oppo广东移动通信有限公司 | 转接板及封装测试系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10964610B2 (en) | Packaging mechanisms for dies with different sizes of connectors | |
| US11193953B2 (en) | 3D chip testing through micro-C4 interface | |
| US10643861B2 (en) | Methods for making multi-die package with bridge layer | |
| US9418978B2 (en) | Method of forming package-on-package (PoP) structure having a chip package with a plurality of dies attaching to first side of an interposer with a die formed thereon | |
| US8471577B2 (en) | Lateral coupling enabled topside only dual-side testing of TSV die attached to package substrate | |
| TWI387052B (zh) | 用於形成一穿透一半導體裝置結構之導電通孔之方法，用於製造一半導體裝置結構之方法，半導體裝置結構及電子裝置 | |
| US8344749B2 (en) | Through carrier dual side loop-back testing of TSV die after die attach to substrate | |
| KR101977699B1 (ko) | 멀티 칩 반도체 장치 및 그것의 테스트 방법 | |
| US8378346B2 (en) | Circuit architecture for the parallel supplying during electric or electromagnetic testing of a plurality of electronic devices integrated on a semiconductor wafer | |
| US11293974B2 (en) | System and method for semiconductor device testing | |
| US8691600B2 (en) | Method for testing through-silicon-via (TSV) structures | |
| TW200845237A (en) | Sensor-type semiconductor device and manufacturing method thereof | |
| US8802454B1 (en) | Methods of manufacturing a semiconductor structure | |
| CN111933533B (zh) | 半导体封装结构及其制造方法 | |
| US20230408574A1 (en) | Semiconductor test device and system and test method using the same | |
| CN116718891A (zh) | 一种转接板的测试方法及用于转接板测试的结构 | |
| CN112509937B (zh) | 一种双面基板的电通断测试方法 | |
| US11862588B2 (en) | Semiconductor device and method | |
| US10157839B1 (en) | Interconnect structure and manufacturing method thereof | |
| CN117393447A (zh) | 一种基于临时短路的垂直互连晶圆测试方法 | |
| Hung et al. | Processing characteristics and reliability of embedded DDR2 memory chips |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |