CN116705132A - 数据传输电路、数据传输方法和存储器 - Google Patents
数据传输电路、数据传输方法和存储器 Download PDFInfo
- Publication number
- CN116705132A CN116705132A CN202210174055.9A CN202210174055A CN116705132A CN 116705132 A CN116705132 A CN 116705132A CN 202210174055 A CN202210174055 A CN 202210174055A CN 116705132 A CN116705132 A CN 116705132A
- Authority
- CN
- China
- Prior art keywords
- data
- input
- control signal
- transmission
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 526
- 238000000034 method Methods 0.000 title claims abstract description 14
- 230000003993 interaction Effects 0.000 claims abstract description 34
- 230000002452 interceptive effect Effects 0.000 claims abstract description 16
- 230000003111 delayed effect Effects 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 230000000873 masking effect Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 238000005265 energy consumption Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Communication Control (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开涉及半导体电路设计领域，特别涉及一种数据传输电路、数据传输方法和存储器，包括：至少两个数据传输结构；每一数据传输结构包括存储传输端、总线传输端和交互传输端；从存储传输端输入的数据，通过总线传输端输出或通过交互传输端输出；从总线传输端输入的数据，通过存储传输端输出或通过交互传输端输出；从交互传输端输入的数据，通过总线传输端输出或通过存储传输端输出；控制模块，接收存储器提供的输入控制信号和调整控制信号，被配置为，基于调整控制信号对输入控制信号进行延迟输出，以生成对应于输入控制信号的输出控制信号，输入控制信号和输出控制信号用于指示数据传输结构的数据传输路径，以提高存储器的读写数据传输效率。
Description
技术领域
本公开涉及半导体电路设计领域，特别涉及一种数据传输电路、数据传输方法和存储器。
背景技术
动态随机存储存储器(Dynamic Random Access Memory，DRAM)具有数据非易失性、省电、体积小，以及无机械结构等特性，适宜作为移动设备的存储设备。
随着技术的进步，消费者对移动设备的性能要求越来越高，使得存储设备传输速率成为评判存储设备优良的关键参数，如何提高存储器的数据传输效率，是当下技术人员亟待解决的问题。
发明内容
本公开实施例提供一种数据传输电路、数据传输方法和存储器，以提高存储器的读写数据传输效率。
本公开实施例提供了一种数据传输电路，应用于存储器，存储器包括数据总线和多个存储区域，包括：至少两个数据传输结构；每一数据传输结构包括存储传输端、总线传输端和交互传输端，其中，存储传输端用于连接存储区域，总线传输端用于连接数据总线，交互传输端用于连接另一数据传输结构；从存储传输端输入的数据，通过总线传输端输出或通过交互传输端输出；从总线传输端输入的数据，通过存储传输端输出或通过交互传输端输出；从交互传输端输入的数据，通过总线传输端输出或通过存储传输端输出，其中，从交互传输端输入的数据为另一数据传输结构中的总线传输端或存储传输端输入的数据；控制模块，连接数据传输结构，并接收存储器提供的输入控制信号和调整控制信号，控制模块被配置为，基于调整控制信号对输入控制信号进行延迟输出，以生成对应于输入控制信号的输出控制信号，输入控制信号和输出控制信号用于指示数据传输结构的数据传输路径。
通过控制模块控制两个数据传输结构的数据传输路径，使得不同的数据传输结构交替传输数据，对应同一数据传输结构，可以实现不同存储区域的数据传输，通过多路数据的交替传输，使得数据传输更加紧凑，从而提高存储器的数据传输效率。
另外，输入控制信号与输出控制信号之间的信号延迟由调整控制信号控制，有利于避免输出端相对于预设时序提前打开或延后打开，保证数据传输结构准确输出对应的输入数据。
另外，数据传输结构，包括：输入单元，用于接收至少一个输入数据和输入控制信号，被配置为，基于输入控制信号，输出输入控制信号对应的输入数据；输出单元，用于接收输入单元输出的输入数据和至少一个输出控制信号，被配置为，基于输出控制信号表征的有效端口输出输入数据；锁存单元，连接输出单元，用于锁存输出单元输出的输入数据。
另外，输入单元，包括：多个输入控制器，每一输入控制器对应于存储传输端、总线传输端或交互传输端；每一输入控制器用于接收对应存储传输端、总线传输端或交互传输端的输入数据和输入控制信号；输入控制器被配置为，基于输入控制信号导通对应的端口，以输出对应端口的输入数据。
另外，输出单元，包括：多个输出控制器，每一输出控制器对应于存储传输端、总线传输端或交互传输端；每一输出控制器用于接收对应存储传输端、总线传输端或交互传输端的输入单元输出的输入数据和输出控制信号；输出控制器被配置为，基于输出控制信号导通对应的端口，以从对应端口输出输入数据。
另外，锁存单元包括：首尾连接的第一反相器和第二反相器，且第一反相器的输入端和第二反相器的输出端与输出单元的输出端并联。
另外，数据传输结构，还包括：输入选择单元，用于接收至少一个输入控制信号，被配置为，生成对应于输入控制信号的选通脉冲，选通脉冲与输入控制信号表征的有效端口相对应，且选通脉冲与输入控制信号之间具有选择延时；触发单元，时钟端连接输入选择单元，输入端连接输入单元，输出端连接输出单元，被配置为，基于选通脉冲，将输入端接收的输入数据传输至输出端；通过对数据的输入进行延迟，以进一步保证数据在多路传输过程中的准确性。
另外，输入选择单元，包括：触发子单元，用于接收至少一个输入控制信号，若接收到输入控制信号，生成指示信号；延迟子单元，连接触发子单元，用于对指示信号进行延时；转换子单元，连接延迟子单元，用于将延时后的指示信号转换为选通脉冲。
另外，触发单元由D触发器构成。
另外，数据传输结构，还包括：反相单元，设置在触发单元和输入单元之间，被配置为，基于反相控制信号，输出输入数据，或将输入数据反相后输出，通过反相单元对数据直接输出或反相后输出，以降低数据传输结构的数据能耗。
另外，反相单元，包括：翻转控制子单元，用于接收反相控制信号，并基于反相控制信号生成第一控制信号和第二控制信号；第一选择子单元和第二选择子单元，并联后输入端用于接收输入数据，输出端连接触发单元；第一选择子单元被配置为，基于第一控制信号导通，将输入数据反相后输出；第二选择子单元被配置为，基于第二控制信号导通，将输入数据输出。
另外，存储传输端包括：第一传输端、第二传输端、第三传输端和第四传输端；总线传输端包括：第五传输端和第六传输端；交互传输端包括：第七传输端和第八传输端；第一传输端、第二传输端与第三传输端、第四传输端连接存储器的不同存储区域，且第一传输端和第三传输端用于传输低位数据，第二传输端和第四传输端用于传输高位数据；第五传输端和第六传输端用于所属数据传输结构与数据总线之间的数据交互传输第七传输端和第八传输端用于两个数据传输结构之间的数据交互传输。
另外，第五传输端用于所属数据传输结构与数据总线之间的数据交互传输；第六传输端用于所属数据传输结构向数据总线的单向数据传输；通过对第五传输端和第六传输端的特殊设置，使得数据由数据总线输入数据传输结构时，只能通过第五传输端进行数据输入，通过在第五传输端设置ECC模块即可完成对数据的片上ECC的检测，并不会额外增加使用上述数据传输电路进行数据传输时，进行ECC检测所需的电路版图设置。
本公开实施例提供了一种数据传输方法，应用于上述实施例提供的数据传输电路，包括：接收输入控制信号和调整控制信号；基于输入控制信号和调整控制信号生成对应于输入控制信号的输出控制信号，输入控制信号与输出控制信号之间的信号延迟由调整控制信号控制；基于输入控制信号和输出控制信号，获取数据传输路径；基于数据传输路径进行数据传输，以提高存储器的读写数据传输效率。
本公开实施例提供了一种存储器，采用上述实施例提供的数据传输电路进行数据传输，以提高存储器的读写数据传输效率。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领缺普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开一实施例提供的数据传输电路的结构示意图；
图2为本公开一实施例提供的控制模块的具体结构示意图；
图3为本公开一实施例提供的数据传输结构的一种具体连接方式示意图；
图4为本公开一实施例提供的数据读出时数据传输结构的具体结构示意图；
图5为本公开一实施例提供的数据写入时数据传输结构的具体结构示意图；
图6为本公开另一实施例提供的数据传输方法的流程示意图。
具体实施方式
随着技术的进步，消费者对移动设备的性能要求越来越高，使得存储设备传输速率成为评判存储设备优良的关键参数，如何提高存储器的数据传输效率，是当下技术人员亟待解决的问题。
本公开一实施例提供了一种数据传输电路，以提高存储器的读写数据传输效率。
本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本公开的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合，相互引用。
图1为本实施例提供的数据传输电路的结构示意图，图2为本实施例提供的控制模块的具体结构示意图，图3为本实施例提供的数据传输结构的一种具体连接方式示意图，图4为本实施例提供的数据读出时数据传输结构的具体结构示意图，图5为本实施例提供的数据写入时数据传输结构的具体结构示意图，以下结合附图对本实施例提供的数据传输电路作进一步详细说明，具体如下：
参考图1，数据传输电路，应用于存储器，存储器包括数据总线103和多个存储区域102，包括：至少两个数据传输结构101。
每一数据传输结构包括存储传输端111、总线传输端112和交互传输端113，其中，存储传输端111用于连接存储区域102，总线传输端112用于连接数据总线103，交互传输端113用于连接另一数据传输结构的交互传输端113。
其中，从存储传输端111输入的数据，通过总线传输端112输出或通过交互传输端113输出，从总线传输端112输入的数据，通过存储传输端111输出或者通过交互传输端113输出，从交互传输端113输入的数据，通过总线传输端112输出或通过存储传输端111输出，从交互传输端113输入的数据为另一数据传输结构101中的总线传输端112或存储传输端111输入的数据。
控制模块104，连接数据传输结构101，并接收所属存储器提供的输入控制信号和调整控制信号。
参考图1，并结合图2，控制模块104被配置为，基于调整控制信号，对输入控制信号进行延迟输出，以生成对应于输入控制信号的输出控制信号，输入控制信号和输出控制信号用于指示数据传输结构101的数据传输路径。
其中，调整控制信号基于数据传输电路所属存储器生成，用于控制相应输入控制信号和输出控制信号之间的延迟。
通过控制模块104控制两个数据传输结构101的数据传输路径，使得不同的数据传输结构交替传输数据，对应同一数据传输结构101，可以实现不同存储区域102的数据传输，通过多路数据的交替传输，使得数据传输更加紧凑，从而提高存储器的数据传输效率。
需要说明的是，在其他实施例中，数据传输结构的数量可以为任意大于2的偶数，两两数据传输结构之间构成上述数据传输电路，从而实现对存储器数据传输效率的进一步提高。
具体地，输入控制信号与输出控制信号之间的信号延迟由调整控制信号控制，有利于避免输出端相对于预设时序提前打开或延后打开，保证数据传输结构准确输出对应的输入数据。在一些实施例中，参考图1和图3，存储传输端111包括：第一传输端A、第二传输端B、第三传输端C和第四传输端D；总线传输端112包括：第五传输端E和第六传输端F；交互传输端113包括：第七传输端G和第八传输端H。
第一传输端A、第二传输端B与第三传输端C、第四传输端D连接所属存储器的不同存储区域102，且第一传输端A和第三传输端C用于传输低位数据，第二传输端B和第四传输端D用于传输高位数据；第五传输端E和第六传输端F用于所属数据传输结构101与数据总线103之间的数据交互传输；第七传输端G和第八传输端H用于两个数据传输结构101之间的数据交互传输。
需要说明的是，对于第一传输端A和第二传输端B，可以用于传输同一数据的高位数据和低位数据，例如对于16位数据的传输，第一传输端A用于传输低8位的数据，第二传输端B用于传输高8位的数据；第一传输端A和第二传输端B也可以用于传输不同数据，例如，对于8位数据的传输，第一传输端A和第二传输端B用于传输不同的数据。
进一步地，在一些实施例中，第五传输端E用于所属数据传输结构101与数据总线103之间的数据交互传输，第六传输端F用于所属数据传输结构101向数据总线103的单向数据传输；通过对第五传输端E和第六传输端F的特殊设置，使得数据由数据总线103输入数据传输结构101时，只能通过第五传输端E进行数据输入，通过在第五传输端E设置ECC模块即可完成对数据的片上ECC(on die ECC)的检测，并不会额外增加使用上述数据传输电路进行数据传输时，进行ECC检测所需的电路版图设置。
在一些实施例中，参考图2并且结合图3，输入控制信号包括：Sel A、Sel B、Sel C、Sel D、Sel E、Sel F、Sel G和Sel H；输出控制信号包括：Drv A、Drv B、Drv C、Drv D、DrvE、Drv F、Drv G和Drv H。
其中，第一传输端A对应的输入控制信号为Sel A，输出控制信号为Drv A；第二传输端B对应的输入控制信号为Sel B，输出控制信号为Drv B；第三传输端C对应的输入控制信号为Sel C，输出控制信号为Drv C；第四传输端D对应的输入控制信号为Sel D，输出控制信号为Drv D；第五传输端E对应的输入控制信号为Sel E，输出控制信号为Drv E；第六传输端F对应的输入控制信号为Sel F，输出控制信号为Drv F；第七传输端G对应的输入控制信号为Sel G，输出控制信号为Drv G；第八传输端H对应的输入控制信号为Sel H，输出控制信号为Drv H。
参考图1和图3，从存储传输端111输入的数据，通过总线传输端112输出或通过交互传输端113输出，即从第一传输端A、第二传输端B、第三传输端C和第四传输端D读出的数据，可以通过第五传输端E和第六传输端F读出或通过第七传输端G和第八传输端H读出。
从总线传输端112输入的数据，通过存储传输端111输出或者通过交互传输端113输出，即从第五传输端E写入的数据，可以通过第一传输端A、第二传输端B、第三传输端C和第四传输端D写入或通过第七传输端G和第八传输端H写入。
从交互传输端113输入的数据，通过总线传输端112输出或通过存储传输端111输出，即从第七传输端G和第八传输端H输入的数据，可以通过第一传输端A、第二传输端B、第三传输端C和第四传输端D写入或通过第五传输端E和第六传输端F读出。
参考图4和图5，数据传输结构101，包括：输入单元201，用于接收至少一个输入数据和输入控制信号，被配置为，基于输入控制信号，输出输入控制信号对应的输入数据。
输出单元203，用于接收输入单元201输出的输入数据和至少一个输出控制信号，被配置为，基于输出控制信号表征的有效端口输出输入数据。
锁存单元204，连接输出单元203，用于锁存输出单元203输出的输入数据。
输入单元201包括：多个输入控制器211，每一输入控制器211对应于存储传输端111、总线传输端112或交互传输端113；每一输入控制器211用于接收对应的存储传输端111、总线传输端112或交互传输端113的输入数据和输入控制信号，输入控制器211被配置为，基于输入控制信号导通对应的端口，以输出对应端口的输入数据。
具体地，对于数据的读出，参考图4，读出数据通过第一传输端A、第二传输端B、第三传输端C或第四传输端D读出该数据传输结构101所连接的存储区域的数据，也可以通过第七传输端G和第八传输端H读出另一数据传输结构101所连接的存储区域的数据。
其中，第一传输端A的输入数据Data A连接一输入控制器211，该输入控制器通过输入控制信号Sel A控制，当接收到输入控制信号Sel A，输出第一传输端A的输入数据DataA；第二传输端B的输入数据Data B连接一输入控制器211，该输入控制器通过输入控制信号Sel B控制，当接收到输入控制信号Sel B，输出第二传输端B的输入数据Data B；第三传输端C的输入数据Data C连接一输入控制器211，该输入控制器通过输入控制信号Sel C控制，当接收到输入控制信号Sel C，输出第三传输端C的输入数据Data C；第四传输端D的输入数据Data D连接一输入控制器211，该输入控制器通过输入控制信号Sel D控制，当接收到输入控制信号Sel D，输出第四传输端D的输入数据Data D；第七传输端G的输入数据Data G连接一输入控制器211，该输入控制器通过输入控制信号Sel G控制，当接收到输入控制信号Sel G，输出第七传输端G的输入数据Data G；第八传输端H的输入数据Data H连接一输入控制器211，该输入控制器通过输入控制信号Sel H控制，当接收到输入控制信号Sel H，输出第八传输端H的输入数据Data H。
具体地，对于数据的写入，参考图5，写入数据通过第五传输端E写入该数据传输结构101，也可以通过第七传输端G和第八传输端H写入另一数据传输结构101所接收的写入数据。
其中，第五传输端E的输入数据Data E连接一输入控制器211，该输入控制器通过输入控制信号Sel E控制，当接收到输入控制信号Sel E，输出第五传输端E的输入数据DataE；第七传输端G的输入数据Data G连接一输入控制器211，该输入控制器通过输入控制信号Sel G控制，当接收到输入控制信号Sel G，输出第七传输端G的输入数据Data G；第八传输端H的输入数据Data H连接一输入控制器211，该输入控制器通过输入控制信号Sel H控制，当接收到输入控制信号Sel H，输出第八传输端H的输入数据Data H。
在一些实施例中，还包括掩码单元202，用于根据第五传输端E的输入数据Data E生成掩码数据DM，掩码数据DM通过第五传输端E对应的输入控制器211进行数据输入，以实现对数据总线103上数据的选择输入。
具体地，存储器包含数据掩码功能和数据反转功能，当数据掩码有效时，对应的8位数据不写入，当写入的8位数据中1占多数时，若传输通路传0更省电，则对写入的8位数据进行反转。在同时开启数据掩码(data mask，DM)和数据反转(databus inversion，DBI)功能时，由于数据掩码信号和数据反转信号都需要利用到同一数据端口，因此只能择一输入，本公开选择输入数据反转信号，也就是说，在进行数据写入时，输入数据和数据反转信号一同传输至数据传输结构，当数据反转信号有效时，表征同步输入的输入数据Data E需要进行反转，由于如果不写入输入数据Data E就没有进行反转的必要，因此，数据反转信号有效还表征输入数据Data E需要写入；当数据反转信号无效时，若输入数据为正常输入，则输入数据中0应当占多数，也就是说，当数据反转信号无效时，需要检测输入数据中0是否占半数或半数以上，若占半数或半数以上，则不经过数据反转且正常输入，若0占少数且1占多数，则说明此时输入数据表征的是数据掩码信号有效，屏蔽对应的8位输入数据，不存入存储阵列中。
也就是说，当数据反转信号有效时，第五传输端E接收待写入的8位原始数据，反相单元207接收反相控制信号DBI，此时的反相控制信号DBI表征数据翻转信号有效，例如反相控制信号DBI为1，并将输入单元201输入的数据进行翻转以输出至输出单元203；当数据反转信号无效时，根据Data E的内容确定第五传输端E接收待写入的8位原始数据或者掩码数据DM，具体的，当数据反转信号无效时，通过掩码单元202对输入输出Data E进行编译，判断数据掩码信号是否有效(假设有效为1，无效为0)，若数据掩码DM表征有效，则说明8位原始数据无需写入，此时第五传输端E接收掩码数据DM，若数据掩码DM表征无效，则说明8位原始数据需要写入，此时第五传输端E接收输入数据Data E。
需要说明的是，任一数据传输结构仅对对应的第五传输端E输入的数据进行反相，即进行数据写入时，翻转控制子单元221接收反相控制信号DBI只会是输入数据Data E对应的反相控制信号，而不会是输入数据Data G和Data H对应的反相控制信号。这是因为对于第七输入端Sel G和第八输入端Sel H输入的数据，即数据总线103通过另一数据传输结构输入的数据，此时输入数据在另一数据传输结构的反相单元207中已完成上述数据反相过程。
输出单元203包括：多个输出控制器212，每一输出控制器212对应于存储传输端111、总线传输端112或交互传输端113；每一输出控制器212用于接收对应的存储传输端111、总线传输端112或交互传输端113的输入数据和输出控制信号，输出控制器212被配置为，基于输出控制信号导通，以输出输入数据。
具体地，对于数据的读出，参考图4，读出数据通过第五传输端E或第六传输端F读出至数据总线103，也可以通过第七传输端G和第八传输端H读出至另一数据传输结构101，最终通过另一数据传输结构101对应的第五传输端E或第六传输端F读出至对应的另一数据总线103。
其中，连接第五传输端E的输出控制器212通过输出控制信号Drv E控制，当接收到输出控制信号Drv E，将数据通过第五传输端E输出；连接第七传输端G的输出控制器212通过输出控制信号Drv G控制，当接收到输出控制信号Drv G，将数据通过第七传输端G输出；连接第八传输端H的输出控制器212通过输出控制信号Drv H控制，当接收到输出控制信号Drv H，将数据通过第八传输端H输出。
具体地，对于数据的写入，参考图5，写入数据通过第一传输端A、第二传输端B、第三传输端C或第四传输端D写入该数据传输结构101所连接的存储区域，也可以通过第七传输端G和第八传输端H写入另一数据传输结构101所连接的存储区域。
其中，连接第一传输端A的输出控制器212通过输出控制信号Drv A控制，当接收到输出控制信号Drv A，将数据通过第一传输端A输出；连接第二传输端B的输出控制器212通过输出控制信号Drv B控制，当接收到输出控制信号Drv B，将数据通过第二传输端B输出；连接第三传输端C的输出控制器212通过输出控制信号Drv C控制，当接收到输出控制信号Drv C，将数据通过第三传输端C输出；连接第四传输端D的输出控制器212通过输出控制信号Drv D控制，当接收到输出控制信号Drv D，将数据通过第四传输端D输出；连接第七传输端G的输出控制器212通过输出控制信号Drv G控制，当接收到输出控制信号Drv G，将数据通过第七传输端G输出；连接第八传输端H的输出控制器212通过输出控制信号Drv H控制，当接收到输出控制信号Drv H，将数据通过第八传输端H输出。
在本实施例中，锁存单元204包括：首尾相连的第一反相器214和第二反相器213，且第一反相器214的输入端和第二反相器213的输出端与输出单元203的输出端并联，通过锁存单元204与输出单元203的输出端并联，以实现对输出单元203输出数据的保存；需要说明的是，在其他实施例中，锁存单元包括：首尾相连的第一反相器和第二反相器，且第一反相器和输入端和第二反相器的输出端与输入单元的输出端口串联，通过锁存单元与输出单元的输出端串联，以实现对输出单元输出数据的反相锁存，后续通过串联反相器，以实现出输出单元输出数据的保存。
在一些实施例中，还通过对数据的输入进行延迟，以进一步保证数据在多路传输过程中的准确性。
具体地，数据传输结构，参考图4和图5，还包括：输入选择单元205和触发单元206。
其中，输入选择单元205，用于接收至少一个输入控制信号，被配置为，生成对应于输入控制信号的选通脉冲，选通脉冲与输入控制信号表征的有效端口相对应，且选通脉冲与输入控制信号之间具有选择延时；触发单元206，时钟端连接输入选择单元205，输入端连接输入单元201，输出端连接输出单元203，被配置为，基于选通脉冲，将输入端接收的输入数据传输至输出端。
输入选择单元205，包括：触发子单元215，用于接收至少一个输入控制信号，若接收到输入控制信号，生成指示信号；延迟子单元216，连接触发子单元215，用于对指示信号进行延时；转换子单元217，连接延迟子单元216，用于将延时后的指示信号转换为选通脉冲。
通过延时子单元216对指示信号进行延迟，保证数据传输结构准确输出对应的输入数据；延时子单元216的具体延时参数基于所属存储器设定，在一些实施例中，延时子单元216的具体延时参数可以通过工作人员进行调配。
在本实施例中触发子单元215通过或门实现，在数据读出时，参考图4，输入控制信号Sel A、Sel B、Sel C、Sel D、Sel G或Sel H输入触发子单元215中，触发子单元215基于输入控制信号Sel A、Sel B、Sel C、Sel D、Sel G或Sel H的有效电平生成指示信号，指示信号经过延迟子单元216延时后，由转换子单元217转换为选通脉冲以驱动触发单元206；在数据写入时，参考图5，输入控制信号Sel E、Sel G或Sel H输入触发子单元215中，触发子单元215基于输入控制信号Sel E、Sel G或Sel H的有效电平生成指示信号，指示信号经过延迟子单元216延时后，由转换子单元217转换为选通脉冲以驱动触发单元206。
在一些实施例中，触发单元由D触发器构成。
在一些实施例中，数据传输结构101还包括：反相单元207，设置在触发单元206和输入单元201之间，被配置为，基于反相控制信号，输出输入数据，或者将输入数据反相后输出。
通过将数据量化后输出反相控制信号，通过反相单元对数据直接输出或反相后输出，以降低数据传输结构101的数据能耗；具体地，由于数据传输时低电平的耗能较少，通过低电平传输数据能够节省能耗，通过对数据进行量化，若数据中的高电平数据多于低电平数据，则通过反相控制信号控制数据反相后传输；若数据中的高电平数据少于低电平数据，则通过反相控制信号控制数据直接传输。
参考图4和图5，反相单元207包括：翻转控制子单元221，用于接收反相控制信号，并基于反相控制信号生成第一控制信号和第二控制信号；第一选择子单元222和第二选择子单元223，并联后输入端用于接收输入数据，输出端连接触发单元206；第一选择子单元222被配置为，基于第一控制信号导通，将输入数据反相后输出；第二选择子单元223被配置为，基于第二控制信号导通，将输入数据直接输出。
需要说明的是，第一控制信号和第二控制信号可以作为两个信号来驱动第一选择子单元222和第二选择子单元223，也可以作为同一信号的高低电平来驱动第一选择子单元222和第二选择子单元223。
参考图4，在一些实施例中，反相单元207还包括：判断子单元224，用于接收输入数据并基于输入数据生成反相控制信号。
本实施例通过控制模块104控制两个数据传输结构101的数据传输路径，使得不同的数据传输结构交替传输数据，对应同一数据传输结构101，可以实现不同存储区域102的数据传输，通过多路数据的交替传输，使得数据传输更加紧凑，从而提高存储器的数据传输效率。
需要说明的是，本实施例中提到的信号驱动方式中是以信号是否存在为例进行的描述，在具体的应用中，可以根据信号是否存在进行驱动，也可以根据信号的高低电平进行驱动，即信号存在，根据信号的电平是否为有效电平进行驱动。
本实施例中所涉及到的各单元均为逻辑单元，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本公开的创新部分，本实施例中并没有将与解决本公开所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元。
需要说明的是，上述实施例所提供的数据传输电路中所揭露的特征，在不冲突的情况下可以任意组合，可以得到新的数据传输电路实施例。
本公开另一实施例提供一种数据传输方法，应用于上述实施例提供的数据传输电路，以提高存储器的读写数据传输效率。
图6为本实施例提供的数据传输方法的流程示意图，以下结合附图对本实施例提供的数据传输方法作进一步详细说明，具体如下：
参考图6，数据传输方法，包括：
步骤301，接收输入控制信号和调整控制信号。
步骤302，基于输入控制信号和调整控制信号生成对应于输入控制信号的输出控制信号。
其中，输入控制信号和输出控制信号之间的信号延迟有调整控制信号控制。
步骤303，基于输入控制信号和输出控制信号，获取数据传输路径。
步骤304，基于数据传输路径进行数据传输。
具体地，对于数据读出，参考图4，读出数据通过第一传输端A、第二传输端B、第三传输端C或第四传输端D读出该数据传输结构101所连接的存储区域的数据，也可以通过第七传输端G和第八传输端H读出另一数据传输结构101所连接的存储区域的数据。
其中，第一传输端A的输入数据Data A连接一输入控制器211，该输入控制器通过输入控制信号Sel A控制，当接收到输入控制信号Sel A，输出第一传输端A的输入数据DataA；第二传输端B的输入数据Data B连接一输入控制器211，该输入控制器通过输入控制信号Sel B控制，当接收到输入控制信号Sel B，输出第二传输端B的输入数据Data B；第三传输端C的输入数据Data C连接一输入控制器211，该输入控制器通过输入控制信号Sel C控制，当接收到输入控制信号Sel C，输出第三传输端C的输入数据Data C；第四传输端D的输入数据Data D连接一输入控制器211，该输入控制器通过输入控制信号Sel D控制，当接收到输入控制信号Sel D，输出第四传输端D的输入数据Data D；第七传输端G的输入数据Data G连接一输入控制器211，该输入控制器通过输入控制信号Sel G控制，当接收到输入控制信号Sel G，输出第七传输端G的输入数据Data G；第八传输端H的输入数据Data H连接一输入控制器211，该输入控制器通过输入控制信号Sel H控制，当接收到输入控制信号Sel H，输出第八传输端H的输入数据Data H。
读出数据通过第五传输端E或第六传输端读出至数据总线103，也可以通过第七传输端G和第八传输端H读出至另一数据传输结构101。
其中，连接第五传输端E的输出控制器212通过输出控制信号Drv E控制，当接收到输出控制信号Drv E，将数据通过第五传输端E输出；连接第七传输端G的输出控制器212通过输出控制信号Drv G控制，当接收到输出控制信号Drv G，将数据通过第七传输端G输出；连接第八传输端H的输出控制器212通过输出控制信号Drv H控制，当接收到输出控制信号Drv H，将数据通过第八传输端H输出。
具体地，对于数据写入，参考图5，写入数据通过第五传输端E写入该数据传输结构101，也可以通过第七传输端G和第八传输端H写入另一数据传输结构101所接收的写入数据。
其中，第五传输端E的输入数据Data E连接一输入控制器211，该输入控制器通过输入控制信号Sel E控制，当接收到输入控制信号Sel E，输出第五传输端E的输入数据DataE；第七传输端G的输入数据Data G连接一输入控制器211，该输入控制器通过输入控制信号Sel G控制，当接收到输入控制信号Sel G，输出第七传输端G的输入数据Data G；第八传输端H的输入数据Data H连接一输入控制器211，该输入控制器通过输入控制信号Sel H控制，当接收到输入控制信号Sel H，输出第八传输端H的输入数据Data H。
在一些实施例中，掩码单元202用于根据第五传输端E的输入数据Data E生成掩码数据DM E，掩码数据DM E通过第五传输端E对应的输入控制器211进行数据输入，以实现对数据总线103上数据的选择输入。
写入数据通过第一传输端A、第二传输端B、第三传输端C或第四传输端D写入该数据传输结构101所连接的存储区域，也可以通过第七传输端G和第八传输端H写入另一数据传输结构101所连接的存储区域。
其中，连接第一传输端A的输出控制器212通过输出控制信号Drv A控制，当接收到输出控制信号Drv A，将数据通过第一传输端A输出；连接第二传输端B的输出控制器212通过输出控制信号Drv B控制，当接收到输出控制信号Drv B，将数据通过第二传输端B输出；连接第三传输端C的输出控制器212通过输出控制信号Drv C控制，当接收到输出控制信号Drv C，将数据通过第三传输端C输出；连接第四传输端D的输出控制器212通过输出控制信号Drv D控制，当接收到输出控制信号Drv D，将数据通过第四传输端D输出；连接第七传输端G的输出控制器212通过输出控制信号Drv G控制，当接收到输出控制信号Drv G，将数据通过第七传输端G输出；连接第八传输端H的输出控制器212通过输出控制信号Drv H控制，当接收到输出控制信号Drv H，将数据通过第八传输端H输出。
本实施例通过控制模块控制两个数据传输结构的数据传输路径，使得不同的数据传输结构交替传输数据，对应同一数据传输结构，可以实现不同存储区域的数据传输，通过多路数据的交替传输，使得数据传输更加紧凑，从而提高存储器的数据传输效率。
本公开又一实施例提供一种存储器，采用上述实施例提供的数据传输电路进行数据传输，以提高存储器的读写数据传输效率。
在一些实施例中，存储器为动态随机存取存储器DRAM芯片，其中，动态随机存取存储器DRAM芯片的内存符合DDR2内存规格。
在一些实施例中，存储器为动态随机存取存储器DRAM芯片，其中，动态随机存取存储器DRAM芯片的内存符合DDR3内存规格。
在一些实施例中，存储器为动态随机存取存储器DRAM芯片，其中，动态随机存取存储器DRAM芯片的内存符合DDR4内存规格。
在一些实施例中，存储器为动态随机存取存储器DRAM芯片，其中，动态随机存取存储器DRAM芯片的内存符合DDR5内存规格。
本领域的普通技术人员可以理解，上述各实施例是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。
Claims (15)
1.一种数据传输电路，应用于存储器，所述存储器包括数据总线和多个存储区域，其特征在于，包括：至少两个数据传输结构；
每一所述数据传输结构包括存储传输端、总线传输端和交互传输端，其中，所述存储传输端用于连接所述存储区域，所述总线传输端用于连接所述数据总线，所述交互传输端用于连接另一所述数据传输结构；
从所述存储传输端输入的数据，通过所述总线传输端输出或通过所述交互传输端输出；
从所述总线传输端输入的数据，通过所述存储传输端输出或通过所述交互传输端输出；
从所述交互传输端输入的数据，通过所述总线传输端输出或通过所述存储传输端输出，其中，从所述交互传输端输入的数据为另一所述数据传输结构中的所述总线传输端或所述存储传输端输入的数据；
控制模块，连接所述数据传输结构，并接收所述存储器提供的输入控制信号和调整控制信号，所述控制模块被配置为，基于所述调整控制信号对所述输入控制信号进行延迟输出，以生成对应于所述输入控制信号的输出控制信号，所述输入控制信号和所述输出控制信号用于指示所述数据传输结构的数据传输路径。
2.根据权利要求1所述的数据传输电路，其特征在于，所述输入控制信号与所述输出控制信号之间的信号延迟由所述调整控制信号控制。
3.根据权利要求1所述的数据传输电路，其特征在于，所述数据传输结构，包括：
输入单元，用于接收至少一个输入数据和所述输入控制信号，被配置为，基于所述输入控制信号，输出所述输入控制信号对应的所述输入数据；
输出单元，用于接收所述输入单元输出的所述输入数据和至少一个所述输出控制信号，被配置为，基于所述输出控制信号表征的有效端口输出所述输入数据；
锁存单元，连接所述输出单元，用于锁存所述输出单元输出的所述输入数据。
4.根据权利要求3所述的数据传输电路，其特征在于，所述输入单元，包括：
多个输入控制器，每一所述输入控制器对应于所述存储传输端、所述总线传输端或所述交互传输端；
每一所述输入控制器用于接收对应所述存储传输端、所述总线传输端或所述交互传输端的所述输入数据和所述输入控制信号；
所述输入控制器被配置为，基于所述输入控制信号导通对应的端口，以输出对应端口的所述输入数据。
5.根据权利要求3所述的数据传输电路，其特征在于，所述输出单元，包括：
多个输出控制器，每一所述输出控制器对应于所述存储传输端、所述总线传输端或所述交互传输端；
每一所述输出控制器用于接收对应所述存储传输端、所述总线传输端或所述交互传输端的所述输入单元输出的所述输入数据和所述输出控制信号；
所述输出控制器被配置为，基于所述输出控制信号导通对应的端口，以从对应端口输出所述输入数据。
6.根据权利要求3所述的数据传输电路，其特征在于，所述锁存单元包括：首尾连接的第一反相器和第二反相器，且所述第一反相器的输入端和所述第二反相器的输出端与所述输出单元的输出端并联。
7.根据权利要求3所述的数据传输电路，其特征在于，所述数据传输结构，还包括：
输入选择单元，用于接收至少一个所述输入控制信号，被配置为，生成对应于所述输入控制信号的选通脉冲，所述选通脉冲与所述输入控制信号表征的有效端口相对应，且所述选通脉冲与所述输入控制信号之间具有选择延时；
触发单元，时钟端连接所述输入选择单元，输入端连接所述输入单元，输出端连接所述输出单元，被配置为，基于所述选通脉冲，将所述输入端接收的所述输入数据传输至所述输出端。
8.根据权利要求7所述的数据传输电路，其特征在于，输入选择单元，包括：
触发子单元，用于接收至少一个所述输入控制信号，若接收到所述输入控制信号，生成指示信号；
延迟子单元，连接所述触发子单元，用于对所述指示信号进行延时；
转换子单元，连接所述延迟子单元，用于将延时后的所述指示信号转换为所述选通脉冲。
9.根据权利要求7所述的数据传输电路，其特征在于，所述触发单元由D触发器构成。
10.根据权利要求7所述的数据传输电路，其特征在于，所述数据传输结构，还包括：反相单元，设置在所述触发单元和所述输入单元之间，被配置为，基于反相控制信号，输出所述输入数据，或将所述输入数据反相后输出。
11.根据权利要求10所述的数据传输电路，其特征在于，所述反相单元，包括：
翻转控制子单元，用于接收所述反相控制信号，并基于所述反相控制信号生成第一控制信号和第二控制信号；
第一选择子单元和第二选择子单元，并联后输入端用于接收所述输入数据，输出端连接所述触发单元；
所述第一选择子单元被配置为，基于所述第一控制信号导通，将所述输入数据反相后输出；
所述第二选择子单元被配置为，基于所述第二控制信号导通，将所述输入数据输出。
12.根据权利要求1所述的数据传输电路，其特征在于，所述存储传输端包括：第一传输端、第二传输端、第三传输端和第四传输端；所述总线传输端包括：第五传输端和第六传输端；所述交互传输端包括：第七传输端和第八传输端；
所述第一传输端、所述第二传输端与所述第三传输端、所述第四传输端连接所述存储器的不同所述存储区域，且所述第一传输端和所述第三传输端用于传输低位数据，所述第二传输端和所述第四传输端用于传输高位数据；所述第五传输端和所述第六传输端用于所属所述数据传输结构与所述数据总线之间的数据交互传输；所述第七传输端和所述第八传输端用于两个所述数据传输结构之间的数据交互传输。
13.根据权利要求12所述的数据传输电路，其特征在于，包括：
所述第五传输端用于所属所述数据传输结构与所述数据总线之间的数据交互传输；
所述第六传输端用于所属所述数据传输结构向所述数据总线的单向数据传输。
14.一种数据传输方法，其特征在于，应用于权利要求1～13任一项所述数据传输电路，包括：
接收输入控制信号和调整控制信号；
基于所述输入控制信号和所述调整控制信号生成对应于所述输入控制信号的输出控制信号，所述输入控制信号与所述输出控制信号之间的信号延迟由所述调整控制信号控制；
基于所述输入控制信号和所述输出控制信号，获取数据传输路径；
基于所述数据传输路径进行数据传输。
15.一种存储器，其特征在于，采用权利要求1～13任一项所述数据传输电路进行数据传输。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210174055.9A CN116705132B (zh) | 2022-02-24 | 2022-02-24 | 数据传输电路、数据传输方法和存储器 |
| KR1020227022476A KR20230128960A (ko) | 2022-02-24 | 2022-04-20 | 데이터 전송 회로, 데이터 전송 방법 및 메모리 |
| JP2022541012A JP7544823B2 (ja) | 2022-02-24 | 2022-04-20 | データ伝送回路、データ伝送方法及びメモリ |
| PCT/CN2022/087833 WO2023159734A1 (zh) | 2022-02-24 | 2022-04-20 | 数据传输电路、数据传输方法和存储器 |
| EP22729025.1A EP4258267A4 (en) | 2022-02-24 | 2022-04-20 | DATA TRANSMISSION CIRCUIT, DATA TRANSMISSION METHODS AND STORAGE |
| US17/805,934 US11853240B2 (en) | 2022-02-24 | 2022-06-08 | Data transmission circuit, data transmission method, and memory |
| TW111127645A TWI828250B (zh) | 2022-02-24 | 2022-07-22 | 數據傳輸電路、數據傳輸方法和記憶體 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210174055.9A CN116705132B (zh) | 2022-02-24 | 2022-02-24 | 数据传输电路、数据传输方法和存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116705132A true CN116705132A (zh) | 2023-09-05 |
| CN116705132B CN116705132B (zh) | 2024-05-14 |
Family
ID=85384446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210174055.9A Active CN116705132B (zh) | 2022-02-24 | 2022-02-24 | 数据传输电路、数据传输方法和存储器 |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN116705132B (zh) |
| TW (1) | TWI828250B (zh) |
| WO (1) | WO2023159734A1 (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07182856A (ja) * | 1993-11-11 | 1995-07-21 | Oki Electric Ind Co Ltd | シリアルアクセスメモリ及びデータ転送方法 |
| CN1186306A (zh) * | 1996-12-26 | 1998-07-01 | 三菱电机株式会社 | 半导体存储装置 |
| CN1212431A (zh) * | 1997-09-16 | 1999-03-31 | 日本电气株式会社 | 半导体集成电路器件 |
| US20020131313A1 (en) * | 2001-03-14 | 2002-09-19 | Micron Technology, Inc. | High frequency range four bit prefetch output data path |
| CN1495896A (zh) * | 2002-08-23 | 2004-05-12 | ���ش�洢����ʽ���� | 存储系统和数据传输方法 |
| US20050062501A1 (en) * | 2003-09-02 | 2005-03-24 | Matsushita Electric Industrial Co., Ltd. | Data transfer apparatus for serial data transfer in system LSI |
| WO2008038372A1 (fr) * | 2006-09-28 | 2008-04-03 | Fujitsu Microelectronics Limited | Circuit de mémoire partagée et procédé de contrôle d'accès |
| CN103106155A (zh) * | 2011-11-10 | 2013-05-15 | 群联电子股份有限公司 | 存储器储存装置、存储器控制器与其数据传输方法 |
| CN110739014A (zh) * | 2018-07-20 | 2020-01-31 | 美光科技公司 | 具有信号控制机制的存储器装置和存储器装置的操作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103136141A (zh) * | 2013-02-06 | 2013-06-05 | 浪潮电子信息产业股份有限公司 | 一种多控制器间的高速互联方法 |
| KR102093296B1 (ko) * | 2014-02-11 | 2020-03-25 | 한국전자통신연구원 | 시간 확정적으로 대용량 경로를 전환하는 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법 |
| US10339050B2 (en) * | 2016-09-23 | 2019-07-02 | Arm Limited | Apparatus including a memory controller for controlling direct data transfer between first and second memory modules using direct transfer commands |
| JP7131115B2 (ja) * | 2018-06-21 | 2022-09-06 | 日本電気株式会社 | データ処理装置、データ処理方法、およびプログラム |
| TWI726823B (zh) * | 2020-10-15 | 2021-05-01 | 修平學校財團法人修平科技大學 | 雙埠靜態隨機存取記憶體 |
-
2022
- 2022-02-24 CN CN202210174055.9A patent/CN116705132B/zh active Active
- 2022-04-20 WO PCT/CN2022/087833 patent/WO2023159734A1/zh active Application Filing
- 2022-07-22 TW TW111127645A patent/TWI828250B/zh active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07182856A (ja) * | 1993-11-11 | 1995-07-21 | Oki Electric Ind Co Ltd | シリアルアクセスメモリ及びデータ転送方法 |
| CN1186306A (zh) * | 1996-12-26 | 1998-07-01 | 三菱电机株式会社 | 半导体存储装置 |
| CN1212431A (zh) * | 1997-09-16 | 1999-03-31 | 日本电气株式会社 | 半导体集成电路器件 |
| US20020131313A1 (en) * | 2001-03-14 | 2002-09-19 | Micron Technology, Inc. | High frequency range four bit prefetch output data path |
| CN1495896A (zh) * | 2002-08-23 | 2004-05-12 | ���ش�洢����ʽ���� | 存储系统和数据传输方法 |
| US20050062501A1 (en) * | 2003-09-02 | 2005-03-24 | Matsushita Electric Industrial Co., Ltd. | Data transfer apparatus for serial data transfer in system LSI |
| WO2008038372A1 (fr) * | 2006-09-28 | 2008-04-03 | Fujitsu Microelectronics Limited | Circuit de mémoire partagée et procédé de contrôle d'accès |
| CN103106155A (zh) * | 2011-11-10 | 2013-05-15 | 群联电子股份有限公司 | 存储器储存装置、存储器控制器与其数据传输方法 |
| CN110739014A (zh) * | 2018-07-20 | 2020-01-31 | 美光科技公司 | 具有信号控制机制的存储器装置和存储器装置的操作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 冀康灵等: "用于RFID的EEPROM技术及IP设计", 中国知网, 28 February 2006 (2006-02-28) * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116705132B (zh) | 2024-05-14 |
| TWI828250B (zh) | 2024-01-01 |
| WO2023159734A1 (zh) | 2023-08-31 |
| TW202334832A (zh) | 2023-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009211797A (ja) | 半導体素子 | |
| US6192004B1 (en) | Semiconductor integrated circuit | |
| WO2016171974A1 (en) | Methods and apparatuses for command shifter reduction | |
| CN210575117U (zh) | 写操作电路和半导体存储器 | |
| CN116705132B (zh) | 数据传输电路、数据传输方法和存储器 | |
| US11270751B2 (en) | Pseudo static random access memory and method for writing data thereof | |
| CN100501690C (zh) | 使用存储器仿真模块的嵌入式微计算机单元及其测试方法 | |
| US7657713B2 (en) | Memory using packet controller and memory | |
| US11928341B2 (en) | Sleep control method and sleep control circuit | |
| CN112712840A (zh) | 读操作电路、半导体存储器和读操作方法 | |
| US8220992B2 (en) | Digital temperature information generating apparatus for semiconductor integrated circuit | |
| US7742469B2 (en) | Data input circuit and semiconductor device utilizing data input circuit | |
| US6634002B1 (en) | Test circuit of semiconductor memory | |
| CN210667807U (zh) | 读操作电路和半导体存储器 | |
| JP7544823B2 (ja) | データ伝送回路、データ伝送方法及びメモリ | |
| CN116705102A (zh) | 休眠控制方式和休眠控制电路 | |
| JP5077806B2 (ja) | メモリ試験装置 | |
| CN116705105A (zh) | 存储电路、数据传输电路和存储器 | |
| JPH0715800B2 (ja) | 記憶回路 | |
| US7596046B2 (en) | Data conversion circuit, and semiconductor memory apparatus using the same | |
| US20230267976A1 (en) | Memory circuit, data transmission circuit, and memory | |
| TWI835534B (zh) | 控制裝置、存儲器、訊號處理方法和電子設備 | |
| US6895478B2 (en) | Memory control circuit | |
| CN115346571A (zh) | 命令控制电路及方法、命令译码电路、设备 | |
| JP2024531023A (ja) | メモリに適用されるライトレベリング回路及びその制御方法、制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |