CN116704939A - 数据驱动装置、操作方法、显示面板和电子设备 - Google Patents

Abstract

一种数据驱动装置、数据驱动装置的操作方法、显示面板和电子设备。该数据驱动装置包括处理模块、第一选通模块和第二选通模块，第一选通模块用于从至少两列像素数据中选择一者输出给处理模块以进行处理，至少两列像素数据包括第i列像素数据和第i+1列像素数据；第二选通模块与处理模块和用于与像素阵列连接的至少两条数据线连接，至少两条数据线包括用于与像素阵列的第i列像素连接的第一数据线和用于与像素阵列的第i+1列像素连接的第二数据线，第二选通模块用于从至少两条数据线中选择一者与处理模块连通。该方法通过分时处理多列像素数据的方式提高了数据驱动装置能够处理的像素列数，进而可以减少显示面板中数据驱动装置的设置数量，降低成本。

Description

数据驱动装置、操作方法、显示面板和电子设备

技术领域

本公开的实施例涉及一种数据驱动装置、数据驱动装置的操作方法、显示面板和电子设备。

背景技术

随着显示技术的发展，显示面板的分辨率被大幅度提高，但是高分辨率显示面板的成本较高，市场竞争度不足，因此，如何降低高分辨率显示面板的成本是一个需要解决的问题，以在保证显示质量的情况下提高高分辨率显示面板的竞争力。

发明内容

本公开至少一个实施例提供一种数据驱动装置，包括处理模块、第一选通模块和第二选通模块，处理模块配置为对接收的像素数据进行处理；第一选通模块用于从至少两列像素数据中选择一列像素数据输出给所述处理模块以进行处理，其中，所述至少两列像素数据包括第i列像素数据和第i+1列像素数据；第二选通模块与所述处理模块和用于与像素阵列连接的至少两条数据线连接，其中，所述至少两条数据线包括用于与所述像素阵列的第i列像素连接的第一数据线和用于与所述像素阵列的第i+1列像素连接的第二数据线，所述第二选通模块用于从所述至少两条数据线中选择一条数据线与所述处理模块连通，以将所述处理模块的信号输出给被选择的一条数据线；其中，在所述第一选通模块选择所述第i列像素数据输出的情况下，所述第二选通模块选择所述第一数据线与所述处理模块连通；在所述第一选通模块选择所述第i+1列像素数据输出的情况下，所述第二选通模块选择所述第二数据线与所述处理模块连通；其中，i为正整数。

例如，本公开上述实施例的至少一个示例提供的数据驱动装置还包括锁存模块，锁存模块包括至少两个锁存单元，其中，所述至少两个锁存单元包括用于锁存所述第i列像素数据的第一锁存单元和用于锁存所述第i+1列像素数据的第二锁存单元；其中，所述第一选通模块与所述锁存模块的输出端连接，用于从所述至少两个锁存单元的信号中选择一者输出给所述处理模块。

例如，在本公开上述实施例的至少一个示例提供的数据驱动装置中，所述第i列像素为所述像素阵列的任一奇数列像素。

例如，在本公开上述实施例的至少一个示例提供的数据驱动装置中，所述处理模块包括输出缓冲模块，输出缓冲模块用于将与所述接收的像素数据对应的模拟电压信号输出至所述数据线。

例如，在本公开上述实施例的至少一个示例提供的数据驱动装置中，所述第二选通模块与所述输出缓冲模块的输出端连接。

例如，在本公开上述实施例的至少一个示例提供的数据驱动装置中，所述处理模块还包括电平转换模块和数模转换模块，电平转换模块用于对所述接收的像素数据的电压进行转换处理，得到处理后的像素数据；数模转换模块用于根据所述处理后的像素数据，得到所述模拟电压信号。

例如，本公开上述实施例的至少一个示例提供的数据驱动装置还包括数据扩展模块，数据扩展模块用于接收时序控制器发送的第i列像素数据，并至少根据所述第i列像素数据扩展得到所述第i+1列像素数据。

例如，在本公开上述实施例的至少一个示例提供的数据驱动装置中，所述数据扩展模块还接收所述时序控制器发送的第i+n列像素数据，对所述第i列像素数据和所述第i+n列像素数据进行插值计算，得到所述第i+1列像素数据；其中，n为正整数。

本公开至少一个实施例提供一种数据驱动装置的操作方法，包括：在第一时间段，控制所述数据驱动装置的第一选通模块从至少两列像素数据中选择第i列像素数据输出给所述数据驱动装置的处理模块以进行处理，并且控制所述数据驱动装置的第二选通模块从至少两条数据线中选择用于与像素阵列的第i列像素连接的第一数据线与所述处理模块连通；在第二时间段，控制所述第一选通模块从所述至少两列像素数据中选择第i+1列像素数据输出给所述处理模块以进行处理，并且控制所述第二选通模块从所述至少两条数据线中选择用于与所述像素阵列的第i+1列像素连接的第二数据线与所述处理模块连通；其中，i为正整数。

本公开至少一个实施例提供一种显示面板，包括：像素阵列、多条数据线和本公开至少一个实施例提供的数据驱动装置，像素阵列包括阵列排布的多行多列像素，所述多行多列像素包括第i列像素和第i+1列像素；多条数据线包括与所述第i列像素连接的第一数据线和与所述第i+1列像素连接的第二数据线。

例如，本公开上述实施例的至少一个示例提供的显示面板还包括栅极扫描装置和多条栅极扫描信号线，栅极扫描装置用于输出栅极扫描信号；多条栅极扫描信号线用于连接所述栅极扫描装置和所述像素阵列，其中，所述多条栅极扫描信号线包括第一栅极扫描信号线和第二栅极扫描信号线，其中，所述第一栅极扫描信号线与第j行第i列像素和第j+1行第i列像素连接，所述第二栅极扫描信号线与第j行第i+1列像素和第j+1行第i+1列像素连接，其中，j为正整数。

例如，在本公开上述实施例的至少一个示例提供的显示面板中，所述第i列像素为所述像素阵列中的任一奇数列像素；所述第一栅极扫描信号线与第j行和第j+1行中的奇数列像素连接；所述第二栅极扫描信号线与第j行和第j+1行中的偶数列像素连接。

例如，在本公开上述实施例的至少一个示例提供的显示面板中，所述数据驱动装置中的第一选通模块选择第i列像素数据输出的情况下，所述栅极扫描装置向所述第一栅极扫描信号线输出栅极扫描信号；在所述数据驱动装置中的第一选通模块选择第i+1列像素数据输出的情况下，所述栅极扫描装置向所述第二栅极扫描信号线输出栅极扫描信号。

本公开至少一个实施例提供另一种显示面板，包括像素阵列、多条数据线、数据驱动装置和第二选通模块，像素阵列包括阵列排布的多行多列像素，所述多行多列像素包括第i列像素和第i+1列像素；多条数据线包括与所述第i列像素连接的第一数据线和与所述第i+1列像素连接的第二数据线；数据驱动装置包括处理模块和第一选通模块，所述处理模块配置为对接收的像素数据进行处理，所述第一选通模块用于从至少两列像素数据选择一列像素数据输出给所述处理模块以进行处理，其中，所述至少两列像素数据包括第i列像素数据和第i+1列像素数据；第二选通模块与所述处理模块和所述多条数据线连接，其中，所述第二选通模块用于从所述多条数据线中选择一条数据线与所述处理模块连通，以将所述处理模块的信号输出给被选择的一条数据线；其中，在所述第一选通模块选择所述第i列像素数据输出的情况下，所述第二选通模块选择所述第一数据线与所述处理模块连通；在所述第一选通模块选择所述第i+1列像素数据输出的情况下，所述第二选通模块选择所述第二数据线与所述处理模块连通；其中，i为正整数。

本公开至少一个实施例提供一种电子设备，包括本公开至少一个实施例提供的显示面板。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1示出了至少一个示例提供的两种不同分辨率的显示面板的结构示意图；

图2示出了至少一个示例提供的一种像素阵列的部分示意图；

图3示出了本公开至少一实施例提供的一种数据驱动装置的示意图；

图4示出了本公开至少一实施例提供的锁存模块和第一选通模块的部分结构示意图；

图5示出了另一种锁存模块的部分结构示意图；

图6示出了本公开至少一实施例提供的第二选通模块的部分结构示意图；

图7示出了本公开至少一实施例提供的第二选通模块与像素阵列连接的示意图；

图8示出了本公开至少一实施例提供的另一种数据驱动装置的示意图；

图9示出了本公开至少一实施例提供的另一种显示面板的示意图；

图10示出了本公开至少一实施例提供的一种数据扩展的示意图；

图11示出了两种栅极扫描信号的时序示意图；

图12示出了本公开至少一实施例提供的一种栅极扫描信号线与像素阵列连接的示意图；

图13示出了本公开至少一实施例提供的栅极扫描信号和数据信号示意图；

图14示出了本公开至少一实施例提供的一种数据驱动装置的操作方法的流程图；

图15示出了本公开至少一个实施例提供的一种控制装置的示意框图；

图16示出了本公开至少一个实施例提供的一种电子设备的示意框图；

图17示出了本公开至少一个实施例提供的另一种电子设备的示意框图；以及

图18示出了本公开至少一个实施例提供的一种计算机可读存储介质的示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

图1示出了至少一个示例提供的两种不同分辨率的显示面板的结构示意图，其中，(a)部分示出了分辨率为4K×2K(3840x2160)且频率为120HZ的显示面板，(b)部分示出了分辨率为8K×4K(7680x4320)且频率为120HZ的显示面板。

如图1所示，显示面板可以包括时序控制器T-CON(Timing Controller)和数据驱动装置SDIC(Source Driver IC)，显示面板还可以包括像素阵列(未示出)和栅极扫描装置(未示出)等。

图2示出了至少一个示例提供的一种像素阵列的部分示意图。

如图2所示，像素阵列可以包括阵列排布的多行多列子像素，图2示出了其中的4个子像素行和6个子像素列。该多行多列子像素可以包括多种类型(例如多种颜色)的子像素，例如包括红色子像素、绿色子像素和蓝色子像素，在一些实施例中，还可以包括白色子像素等其他类型的子像素。本公开的以下实施例中以每个像素包括一个红色子像素、一个绿色子像素和一个蓝色子像素为例进行说明，但是本公开不以此为限，在实际应用中，每个子像素可以包括两个或更多个红色子像素、绿色子像素或蓝色子像素，或者还可以包括一个或多个其他类型的子像素(例如白色子像素)。

例如，显示面板还可以包括与多行子像素连接的多条栅极扫描信号线，多条栅极扫描信号线例如包括栅极扫描信号线G1～G4，每条栅极扫描信号线可以与一行或多行子像素连接。多条栅极扫描信号线与栅极扫描装置连接，用于将栅极扫描装置的栅极扫描信号传输给多行子像素。显示面板还可以包括与多列子像素连接的多条数据线，多条数据线例如包括数据线CH1～CH6，每条数据线可以与一列或多列子像素连接。多条数据线与数据驱动装置连接，用于将数据驱动装置的数据信号传输给多列子像素。

例如，时序控制器T-CON可以将像素数据发送给数据驱动装置SDIC，以使数据驱动装置SDIC向像素阵列输出数据信号。时序控制器T-CON还可以将时钟信号发送给栅极扫描装置，以使栅极扫描装置向像素阵列输出栅极扫描信号。例如，栅极扫描装置可以依次向多行像素输出栅极扫描信号，以逐行打开多行子像素，在某行子像素被打开的状态下，数据驱动装置输出的数据信号可以被写入该行子像素中，以驱动该行子像素发出与数据信号相对应的光。例如，在第一时刻，在栅极扫描装置将第一行子像素打开，数据驱动装置输出第一行子像素对应的数据信号，以驱动第一行子像素发光；在第二时刻，在栅极扫描装置将第二行子像素打开，数据驱动装置输出第二行子像素对应的数据信号，以驱动第二行子像素发光；在第三时刻，在栅极扫描装置将第三行子像素打开，数据驱动装置输出第三行子像素对应的数据信号，以驱动第三行子像素发光，以此循环，直至像素阵列的最后一行发光，可以使得整个画面被显示，完成一帧画面的显示。

例如，参见图1的(a)部分，4K×2K显示面板采用4K×2K时序控制器SDIC，4K×2K时序控制器SDIC可以获得4K×2K画面的像素数据，并将像素数据逐行发送给多个数据驱动装置SDIC，多个数据驱动装置SDIC对像素数据进行处理后得到数据信号，并将数据信号输出给像素阵列。4K×2K显示面板可以包括12个数据驱动装置SDIC，每个数据驱动装置SDIC可以包括960个数据通道(960ch)，以向960个子像素列输出数据信号。

例如，参见图1的(b)部分，8K×4K显示面板可以采用8K×4K时序控制器SDIC，8K×4K时序控制器SDIC可以获得8K×4K画面的像素数据，并将像素数据逐行发送给多个数据驱动装置SDIC，多个数据驱动装置SDIC对像素数据进行处理后得到数据信号，并将数据信号输出给像素阵列。8K×4K显示面板可以包括24个数据驱动装置SDIC，每个数据驱动装置SDIC可以包括960个数据通道(960ch)，以向960个子像素列输出数据信号。

例如，相比于4K×2K显示面板的时序控制器，8K×4K显示面板的时序控制器处理的数据量增大了4倍，因此需要4倍大的内存。其次，数据驱动装置SDIC的数量从12个增加到24个，数据驱动装置数量的增加导致显示面板的成本增加。并且，由于像素行数增加了一倍，因此，每个数据驱动装置SDIC处理的数据处理速率也需要增大一倍，例如从1通道3.0Gbps增加到2通道3.0Gbps。数据驱动装置SDIC的数据处理速度的提高对设计技术和设计工艺的要求较高，这是数据驱动装置SDIC价格上涨的一个因素。并且，电路板(PrintedCircuit Board，简称PCB)上时序控制器T-CON与数据驱动装置SDIC之间的传输通道从12条增加到48条，这也导致了电路板的价格上涨。

本公开至少一个实施例提供一种数据驱动装置、数据驱动装置的操作方法、显示面板和电子设备。该数据驱动装置包括处理模块、第一选通模块和第二选通模块，处理模块配置为对接收的像素数据进行处理，第一选通模块用于从至少两列像素数据中选择一列像素数据输出给所述处理模块以进行处理，其中，该至少两列像素数据包括第i列像素数据和第i+1列像素数据。第二选通模块与所述处理模块和用于与像素阵列连接的至少两条数据线连接，其中，该至少两条数据线包括用于与像素阵列的第i列像素连接的第一数据线和用于与像素阵列的第i+1列像素连接的第二数据线。第二选通模块用于从该至少两条数据线中选择一条数据线与处理模块连通，以将处理模块的信号输出给被选择的一条数据线。其中，在第一选通模块选择第i列像素数据输出的情况下，第二选通模块选择第一数据线与处理模块连通；在第一选通模块选择第i+1列像素数据输出的情况下，第二选通模块选择第二数据线与处理模块连通；其中，i为正整数。

该数据驱动装置通过设置第一选通模块和第二选通模块，使数据驱动装置分时处理至少两列像素数据，提高了每个数据驱动装置能够处理的像素列数，进而可以减少显示面板中数据驱动装置的设置数量，降低显示面板的成本。

图3示出了本公开至少一实施例提供的一种数据驱动装置的示意图。

如图3所示，数据驱动装置100可以包括处理模块110、第一选通模块120和第二选通模块130。处理模块110配置为对接收的像素数据进行处理。第一选通模块120用于从至少两列像素数据中选择一列像素数据输出给处理模块以进行处理，其中，该至少两列像素数据包括第i列像素数据和第i+1列像素数据。第二选通模块130与处理模块和用于与像素阵列连接的至少两条数据线连接，其中，该至少两条数据线包括用于与像素阵列的第i列像素连接的第一数据线和用于与像素阵列的第i+1列像素连接的第二数据线，第二选通模块用于从该至少两条数据线中选择一条数据线与处理模块连通，以将处理模块的信号输出给被选择的一条数据线。其中，在第一选通模块选择第i列像素数据输出的情况下，第二选通模块选择第一数据线与处理模块连通；在第一选通模块选择第i+1列像素数据输出的情况下，第二选通模块选择第二数据线与处理模块连通。其中，i为正整数。

例如，时序控制器可以将显示画面的像素数据逐行发送给数据驱动装置，数据驱动装置将每次接收的一行像素数据进行处理得到一行像素对应的数据信号，并将一行数据信号通过数据线传输至对应的一行像素。

例如，一个显示面板可以包括多个数据驱动装置，每个数据驱动装置可以与多列像素连接以输出数据信号。例如，一个8K×4K显示面板的像素阵列共包括7680列像素，若8K×4K显示面板包括12个数据驱动装置，则每个数据驱动装置可以处理640列像素数据并向640列像素输出数据信号。若每3列子像素组成1列像素，那么每个数据驱动装置可以向1920列子像素输出数据信号，每个数据驱动装置能够处理1920列子像素数据。

例如，数据驱动装置100可以包括数据接收模块150、移位寄存器161、数据寄存器162。数据接收模块150可以从时序控制器接收像素数据并接收时钟信号，数据接收模块可以将时钟信号发送至移位寄存器161并将像素数据发送至数据寄存器162。

例如，数据驱动装置还可以包括与数据寄存器162连接的锁存模块140，锁存模块140可以实现为锁存器(Latch)，锁存器是一种对脉冲电平敏感的存储单元电路，可以在特定输入脉冲电平作用下改变状态，锁存是把信号暂存以维持某种电平状态。例如，锁存模块140可以包括至少两个锁存单元，该至少两个锁存单元包括用于锁存第i列像素数据的第一锁存单元和用于锁存第i+1列像素数据的第二锁存单元。第一选通模块120可以与锁存模块140的输出端连接，例如，第一选通模块120可以连接于锁存模块140和处理模块110之间，用于至少从该至少两个锁存单元的信号中选择一者输出给处理模块110。

例如，处理模块110可以包括电平转换模块111、数模转换模块112和输出缓冲模块113。电平转换模块111用于对接收的像素数据的电压进行转换处理，得到处理后的像素数据。数模转换模块112用于根据处理后的像素数据，得到对应的模拟电压信号(即数据信号)。输出缓冲模块113用于将模拟电压信号输出至数据线(该模拟电压信号与处理模块接收的像素数据对应)，以通过数据线将模拟电压信号传输给像素阵列。例如，第一选通模块120的输出端可以与电平转换模块111连接，第二选通模块可以与输出缓冲模块113的输出端连接。

图4示出了本公开至少一实施例提供的锁存模块和第一选通模块的部分结构示意图。

如图4所示，锁存模块140可以包括多个锁存单元，每个锁存单元可以用于处理1列像素数据，1列像素数据例如可以包括3列子像素数据。若每个锁存模块140用于处理640列像素数据，那么每个锁存模块140可以包括640个锁存单元，每个锁存单元可以包括与3列子像素对应的3个数据通道，则锁存模块140可以包括1920个数据通道(1920CH)。

例如，在一些实施例中，锁存模块140包括第一锁存单元141和第二锁存单元142在内的多个锁存单元，每个锁存单元可以包括相连的两个锁存器Latch1和Latch2，锁存器Latch1的数据可以传输至锁存器Latch2，锁存器Latch2可以将数据传输给第一选通模块。在第i列像素数据为奇数列像素数据以及第i+1列像素数据为偶数列像素数据的情况下，为了区分奇偶像素数据，第一锁存单元141包括的两个锁存器可以表示为Latch1_odd和Latch2_odd，第二锁存单元142包括的两个锁存器可以表示为Latch1_even和Latch2_even。

例如，第一选通模块120可以包括多个并列的第一选通单元，每个第一选通单元可以实现为一个多路选择器(Multiplexer，简称MUX)121，多路选择器是一种组合逻辑电路，可以包括多个输入口、一个控制口和一个输出口组成，它可以在输入口之间进行选择，从而将多个输入信号转换为一个输出信号。

例如，每个第一选通单元可以从至少两列像素数据中选择一列输出给处理模块。在一些实施例中，每个第一选通单元包括两个输入口，两个输入口分别接收两列像素数据，第一选通模块从两列像素数据中选通一列像素数据输出给处理模块，例如，某个第一选通单元的两个输入口分别接收第i列像素数据和第i+1列像素数据，并从第i列像素数据和第i+1列像素数据中选择一者输出给处理模块。在另一些实施例中，每个第一选通单元可以包括更多个输入口，可以从更多列像素数据中选通一列像素数据输出给处理模块，例如，某个第一选通单元可以从三列像素数据(例如第i列像素数据、第i+1列像素数据和第i+2列像素数据)中选通一列像素数据输出给处理模块；再例如，某个第一选通模块可以从四列像素数据(例如第i列像素数据、第i+1列像素数据、第i+2列像素数据和第i+3列像素数据)中选通一列像素数据输出给处理模块。在以下的一些实施例中，为了便于理解，以每个第一选通单元从两列像素数据(例如第i列像素数据和第i+1列像素数据)中选择一者输出给处理模块为例进行说明。

例如，在一些实施例中，第i列像素数据和第i+1列像素数据可以是数据驱动装置处理的任意两列相邻的像素数据。第i列像素数据可以是与像素阵列中的第i列像素对应的像素数据，第i+1列像素数据可以是与像素阵列中的第i+1列像素对应的像素数据。若每列像素包括3列子像素，则每列像素数据包括3列子像素数据。例如，在一些实施例中，第i列像素为像素阵列的任一奇数列像素，第i+1列像素为与第i列像素相邻的偶数列像素。可以针对像素数据中每两列相邻像素数据执行本公开实施例中关于第i列像素数据和第i+1列像素数据的操作。

例如，在每个第一选通单元(例如多路选择器)包括两个输入口的情况下，数据驱动装置中的每两个相邻的锁存单元可以连接至一个多路选择器的两个输入口，例如，第一锁存单元141和第二锁存单元142可以分别连接至一个多路选择器121的两个输入口，多路选择器121可以从第一锁存单元141的信号和第二锁存单元142的信号中选择一者输出。

例如，第一选通模块120的输入端为1920个通道，输出端为960个通道，每个通道例如用于传输1列子像素数据。在第一时间段内，第一选通模块从接收的1920列子像素数据中选通960列子像素数据输出给处理模块110，处理模块110处理该960列子像素数据，得到与该960列子像素对应的数据信号。在第二时间段内，第一选通模块选通另外960列子像素数据输出给处理模块110，处理模块110处理得到另外960列子像素对应的数据信号。数据驱动装置能够分时处理1920列子像素数据。

图5示出了另一种锁存模块的部分结构示意图。

如图5所示，在不设置第一选通模块的情况下，锁存模块140的数据直接发送给处理模块110，例如直接发送给处理模块110的电平转换模块。若处理模块110包括960个数据通道，那么对应地，锁存模块也仅包括960个数据通道，数据驱动装置仅能处理960列子像素数据。

例如，在另一些实施例中，在每个第一选通单元(例如多路选择器)包括三个输入口的情况下，锁存模块140至少包括第一锁存单元141、第二锁存单元142和第三锁存单元，每个第一选通单元(例如多路选择器)可以包括三个输入口，第一锁存单元141、第二锁存单元142和第三锁存单元的信号可以分别传输至一个多路选择器的三个输入口，以使多路选择器从第一锁存单元141、第二锁存单元142和第三锁存单元的信号中选择一者输出。在另一些实施例中，锁存模块140还可以包括更多个锁存单元，每个多路选择器可以包括更多个输入口，以使多路选择器从更多个锁存单元的信号中选择一者输出。

图6示出了本公开至少一实施例提供的第二选通模块的部分结构示意图。图7示出了本公开至少一实施例提供的第二选通模块与像素阵列连接的示意图。

如图6和图7所示，第二选通模块可以包括多个并列的第二选通单元131，每个第二选通单元131可以与至少两列像素连接，每个第二选通单元131连接的像素列数与第一选通模块的每个第一选通单元(例如多路选择器)接收的像素数据的列数相同。例如，若第一选通模块中的每个第一选通单元从两列像素数据中选择一列输出，那么第二选通模块中的每个第二选通单元131可以与2列像素连接，即与6列子像素连接。每个第二选通单元可以包括1个输入口和2个输出口，每个第二选通单元的1个输入口可以从处理模块接收与一列像素对应的数据信号，2个输出口可以通过多条数据线分别连接至2列像素(即6列子像素)。每个第二选通单元131可以包括2组开关器件S1和S2，该2组开关器件S1和S2分别连接在2个输出口和1个输入口之间的连接线上，用于控制输入口与哪个输出口连通。

例如，第i列像素和第i+1列像素可以通过数据线连接至同一第二选通单元，该第二选通单元可以选择将接收数据信号发送至第i列像素或第i+1列像素。

例如，数据驱动装置还可以包括控制模块，控制模块可以用于控制第一选通模块和第二选通模块。例如，在第一时间段，控制模块控制第一选通模块选择第i列像素数据输出给处理模块，处理模块基于第i列像素数据得到对应的数据信号，与此同时，控制模块控制第二选通模块选择第一数据线与处理模块连通，以导通第i列像素，进而将第i列像素数据对应的数据信号发送给第i列像素。在第二时间段，控制模块控制第一选通模块选择第i+1列像素数据输出给处理模块，处理模块基于第i+1列像素数据得到对应的数据信号，与此同时，控制模块控制第二选通模块选择第二数据线与处理模块连通，以导通第i+1列像素，进而将第i+1列像素数据对应的数据信号发送给第i+1列像素。

例如，在一些实施例中，数据驱动装置获得每行像素数据后，第一选通模块可以分时选择奇数列像素数据或偶数列像素数据进行后续处理和传输，当第一选通模块选择奇数列像素数据时，第二选通模块可以连通奇数列像素，当第一选通模块选择偶数列像素数据时，第二选通模块可以连通偶数列像素，进而可以分时驱动每行中的奇数列像素和偶数列像素。因此，在数据驱动装置设置有第一选通模块和第二选通模块的情况下，可以使第一选通模块和第二选通模块之间的处理模块分时处理奇数列像素数据和偶数列像素数据，进而增大了数据驱动装置能够处理的像素列数，可以减少数据驱动装置的设置数量，降低成本。

例如，在另一些实施例中，若第一选通模块的每个第一选通单元可以从三列(或更多列)像素数据中选择一列像素数据输出，并且第二选通模块中的每个第二选通单元可以从三列(或更多列)像素中选择一列像素连通，那么可以将一帧显示像素数据中的每三列(或更多列)相邻的像素数据作为一组像素数据，并将显示面板中的每三列(或更多列)相邻的像素作为一组像素，数据驱动装置可以使得每组像素数据中的三列(或更多列)像素数据被分时处理，并且每组像素中的三列(或更多列)像素被分时驱动。这一方案可以使得数据驱动装置能够处理的像素列数增大三倍(或更多倍)。

例如，第一选通模块可以用于从第i列像素数据至第i+k列像素数据中选择一者输出给所述处理模块以进行处理，k为大于等于1的整数。第二选通模块与处理模块和多条数据线连接，其中，多条数据线包括分别用于与像素阵列的第i列像素至第i+k列像素连接的k+1条数据线，第二选通模块可以用于从k+1条数据线中选择一者与所述处理模块连通。在第一选通模块选择第i+r列像素数据输出的情况下(r为大于等于0且小于等于k的整数)，第二选通模块选择第i+r列像素对应的数据线与处理模块连通。

例如，在k等于1的情况下，第一选通模块可以在两列像素数据之间选择一者输出，第二选通模块可以在两列像素之间选择一者连通，在这种情况下，处理模块分时处理奇数列像素数据和偶数列像素数据，使得数据驱动装置能够处理的像素列数翻倍。在k大于1的情况下，第一选通模块还可以在三列或更多列像素数据之间选择一者输出，对应地，第二选通模块可以与三列或更多列像素之间选择一者连通，这种情况下，处理模块可以分时处理三列或更多列像素数据，使得数据驱动装置能够处理的像素列数进一步增加。

因此，根据本公开至少一实施例，通过设置第一选通模块和第二选通模块，可以在不增加数据驱动装置的整体通道数量的基础上(至少不增加处理模块的通道数量)，使数据驱动装置处理的像素列数增加(例如翻倍)，因而，可以减少显示面板中数据驱动装置的设置数量(例如减半)。例如，图1(b)所示的8K×4K显示面板中，由于每个数据驱动装置仅包括960个通道，仅能处理960列子像素数据，因此，需要设置24个数据驱动装置。若采用本公开至少一实施例的数据驱动装置，由于每个数据驱动装置通过分时处理不同列像素数据的方式使得数据驱动装置能够处理的像素列数增加，因而，可以减少数据驱动装置的设置数量，例如，若每个数据驱动装置可以分时处理1920列子像素数据，那么相比于图1(b)所示的显示面板，可以使数据驱动装置的设置数量减半，即仅需设置12个数据驱动装置。

例如，在上述实施例中，第一选通模块连接在锁存模块和电平转换模块之间，第二选通模块连接在输出缓存模块的输出端，但是本公开不限于此，在其他实施例中，第一选通模块或第二选通模块还可以连接在其他位置，例如，第一选通模块可以连接在电平转换模块和数模转换模块之间，再例如，第二选通模块可以连接在输出缓存模块和数模转换模块之间。

例如，在一些实施例中，可以针对一帧显示画面的全部像素数据执行上述操作，例如，可以将每相邻两列像素数据分别作为上述的第i列像素数据和第i+1列像素数据，以使得数据驱动装能够处理的像素列数翻倍。在另一些实施例中，可以针对每帧显示画面中的部分列像素数据执行上述操作，也可以在一定程度上增加数据驱动装置能够处理的像素列数。

例如，在一些实施例中，数据驱动装置可以用于处理8K×4K画面，如图3所示。在另一些实施例中，数据驱动装置也可以用于处理具有其他分辨率的画面，例如用于处理4K×2K画面。

图8示出了本公开至少一实施例提供的另一种数据驱动装置的示意图。

如图8所示，例如，数据驱动装置为用于处理4K×2K画面的数据驱动装置，与图3所示的数据驱动装置的区别在于，图8所示的数据驱动装置的整体通道数量是图3所示的数据驱动装置的整体通道数量的一半。锁存模块包括960个通道，电平转换模块、数据转换模块和输出缓存模块均包括480个通道。

根据本公开实施例的数据驱动装置，通过设置第一选通模块和第二选通模块，使数据驱动装置分时处理多列像素数据，提高了数据驱动装置能够处理的像素列数，进而可以减少数据驱动装置的设置数量，降低成本。

例如，对于图3所示的数据驱动装置，其用于处理8K×4K画面，在一些实施例中，数据驱动装置的数据接收模块可以直接接收8K×4K画面的像素数据。在另一些实施例中，数据驱动装置的数据接收模块可以接收分辨率小于8K×4K的画面的像素数据(例如4K×2K画面的像素数据)，并对接收的像素数据进行扩展处理，扩展得到8K×4K画面的像素数据。

例如，数据驱动装置还可以包括数据扩展模块，数据扩展模块用于接收时序控制器发送的第i列像素数据，并至少根据第i列像素数据扩展得到第i+1列像素数据。

例如，数据扩展模块可以位于数据接收模块中，在数据接收模块将数据扩展后，将扩展后的数据传输至后边的模块(例如数据寄存器、锁存模块等)中进行处理。

例如，在一些实施例中，第i+1列像素数据可以与第i列像素数据相同，也就是说，第i+1列像素数据可以直接复制第i列像素数据。

例如，在另一些实施例中，数据扩展模块还接收时序控制器发送的第i+n列像素数据，对第i列像素数据和第i+n列像素数据进行插值计算，得到第i+1列像素数据，其中，n为正整数。

例如，在一些实施例中，可以在每相邻两列原始像素数据之间插入一列扩展像素数据，在行方向上，将像素数据扩展为原来的两倍。例如，数据驱动装置可以接收3840列像素数据，然后在每两列像素数据之间插入一列像素数据，得到7680列像素数据。扩展后，奇数列像素数据为原始像素数据，偶数列像素数据为扩展得到的像素数据。偶数列像素数据可以直接复制与其相邻的奇数列像素数据(即前一列像素数据或后一列像素数据)，或者，偶数列像素数据可以是其前后两列像素数据的平均值。

例如，在另一些实施例中，可以在每相邻两列原始像素数据之间插入两列或更多列扩展像素数据，在行方向上，将像素数据扩展为原来的三倍或更多倍。该两列或更多列扩展像素数据可以直接复制与其相邻的前一列或后一列原始像素数据，也可以对其前后两列原始像素数据进行插值计算，以得到该两列或更多列像素数据。

例如，除了可以在行方向上扩展像素数据外，还可以在列方向上扩展像素数据。例如，数据扩展模块用于接收时序控制器发送的第j行像素数据，并至少根据第j行像素数据扩展得到第j+1行像素数据，j为正整数。例如，第j+1行像素数据可以与第j行像素数据相同。

例如，在一些实施例中，可以在每相邻两行原始像素数据之间插入一行扩展像素数据，在列方向上，将像素数据扩展为原来的两倍。例如，数据驱动装置可以接收2160行像素数据，然后在每两行像素数据之间插入一行像素数据，得到4320行像素数据。扩展后，奇数行像素数据为原始像素数据，偶数行像素数据为扩展得到的像素数据。偶数行像素数据可以直接复制与其相邻的奇数行像素数据(即前一行像素数据或后一行像素数据)。

例如，在另一些实施例中，可以在每相邻两行原始像素数据之间插入两行或更多行扩展像素数据，在列方向上，将像素数据扩展为原来的三倍或更多倍。该两行或更多行扩展像素数据可以直接复制与其相邻的前一行原始像素数据。

图9示出了本公开至少一实施例提供的另一种显示面板的示意图。

如图9所示，为了进一步降低高分辨率显示面板(例如8K×4K显示面板)的成本，可以在高分辨率显示面板中使用已经在分辨率较低的显示面板(例如4K×2K显示面板)中使用的器件，例如时序控制器等。例如，可以在8K×4K显示面板中使用4K×2K时序控制器，4K×2K时序控制器将像素数据发送给数据驱动装置后，数据驱动装置可以对像素数据进行扩展，例如将4K×2K画面扩展为8K×4K画面。并且数据驱动装置可以对扩展后的像素数据进行处理得到数据信号，然后将数据信号传输给像素阵列。例如，显示面板可以采用多个上述任一实施例的数据驱动装置，例如，可以采用12个数据驱动装置，每个数据驱动装置从4K×2K时序控制器接收320列像素数据，对320列像素数据进行扩展得到640列像素数据，每个数据驱动装置可以分时处理640列像素数据(1920列子像素数据)，例如可以对每行像素数据中的奇数列像素数据和偶数列像素数据进行分时处理。

图10示出了本公开至少一实施例提供的一种数据扩展的示意图。

如图10所示，可以在行方向和列方向对像素数据进行扩展，以将4K×2K画面扩展为8K×4K画面。例如，像素阵列中的每行包括循环排列的红色子像素、绿色子像素和蓝色子像素，每行中相邻的一个红色子像素、一个绿色子像素和一个蓝色子像素可以组成一个像素，每三个相邻的子像素列组成一个像素列。数据驱动装置从4K×2K时序控制器接收到像素数据后，可以在每两列相邻的像素数据之间插入一个扩展像素数据列，例如，数据线CH1-CH3所对应的一列像素数据和数据线CH7-CH9所对应的一列像素数据之间可以插入一个扩展像素数据列(与数据线CH4-CH6对应)。该扩展像素数据列可以是复制前一个像素数据列或后一个像素数据列，或者可以是其左右两个像素数据列的平均值。并且，可以在每两行相邻的像素数据之间插入一个扩展像素数据行，例如，栅极扫描线G1所对应的像素数据行和栅极扫描线G3对应的像素数据行之间可以插入一个扩展像素数据行(与栅极扫描线G2对应)。该扩展像素数据行可以复制其上一个像素数据行。基于上述方案，可以将4K×2K画面扩展为8K×4K画面。

例如，在8K×4K显示面板使用4K×2K时序控制器的情况下，数据驱动装置可以接收480通道(480CH)传输的数据，并将480通道的数据扩展为960通道的数据。因此，可以将数据驱动装置SDIC的数据速率设置为1通道1.5Gbps，而不是2通道3.0Gbps。电路板PCB上数据驱动装置与时序控制器之间可以设置24条通道。不仅降低了时序控制器的成本，而且降低了电路板的布线数量，进一步降低了显示面板的成本。

例如，对于图8所示的数据驱动装置，可以接收分辨率小于4K×2K的画面，然后扩展得到4K×2K画面。

图11示出了两种栅极扫描信号的时序示意图。

如图11所示，若像素阵列与多条栅极扫描信号线的连接方式为一条栅极扫描信号线与一行像素连接(如图10的连接方式)，那么在输出栅极扫描信号的过程中，多条栅极扫描信号线依次输出栅极扫描信号，以驱动多行像素依次打开。图11的(a)部分例如示出了4K×2K显示面板的栅极扫描信号线的时序，各条栅极扫描信号线G1、G2、G3等依次输出栅极扫描信号，每行像素扫描的时长例如为3.7μs(微秒)。图11的(b)部分例如示出了8K×4K显示面板的栅极扫描信号线的时序，各条栅极扫描信号线G1、G2、G3等依次输出栅极扫描信号，由于8K×4K显示面板的像素行数相对于4K×2K显示面板的像素行数增加了一倍，若每帧画面的显示时间不变，那么8K×4K显示面板中每行像素的充电时长需要减少一半，每行像素扫描的时长例如为1.85μs(微秒)。

例如，若采用本公开至少一实施例提供的数据驱动装置，向每行像素的奇数列和偶数列像素分时输出数据信号，那么栅极扫描装置也需要对每行像素中的奇数列和偶数列像素分时驱动。例如，沿用上述图11的(b)部分所示的示例，若数据驱动装置将每行像素对应的像素数据同时施加至一行像素，每行像素的充电时长为1.85μs。若数据驱动装置将奇数列像素数据和偶数列像素数据分时施加至一行像素，栅极扫描装置分时驱动奇数列像素和偶数列像素，那么一行中奇数列像素对应的充电时长为0.925μs，偶数列像素对应的充电时长为0.925μs。由于充电时长较短，对于距离栅极扫描装置较远的像素，可能会由于充电时间不足而导致显示噪声。因此，本公开至少一实施例还提供了一种栅极扫描信号线与像素阵列的连接方式以及相应的驱动方式。

例如，多条栅极扫描信号线包括第一栅极扫描信号线和第二栅极扫描信号线，第一栅极扫描信号线与第j行第i列像素和第j+1行第i列像素连接，第二栅极扫描信号线与第j行第i+1列像素和第j+1行第i+1列像素连接，j为正整数。

例如，在数据驱动装置中的第一选通模块选择第i列像素数据输出的情况下，栅极扫描装置向第一栅极扫描信号线输出栅极扫描信号。在数据驱动装置中的第一选通模块选择第i+1列像素数据输出的情况下，栅极扫描装置向第二栅极扫描信号线输出栅极扫描信号。

例如，第j+1行像素数据为基于第j行像素数据扩展得到的，第j+1行像素数据与第j行像素数据相同，这种情况下，栅极扫描装置可以同时驱动第j行像素和第j+1行像素，即第j行像素对应的栅极扫描信号的时序和第j+1行像素对应的栅极扫描信号的时序可以相同，第j行像素和第j+1行像素可以连接相同的栅极扫描信号线。为了能够分时打开第i列像素和第i+1列像素，第j行像素和第j+1行像素可以连接至少两条栅极扫描信号线，该至少两条栅极扫描信号线包括第一栅极扫描信号线和第二栅极扫描信号线，其中，第一栅极扫描信号线与第j行和第j+1行中的第i列像素连接，第二栅极扫描信号线与第j行和第j+1行中的第i+1列像素连接。

例如，在第一时刻，栅极扫描装置可以先向第一栅极扫描信号线输出栅极扫描信号，第一栅极扫描信号线传输的栅极扫描信号可以同时打开第j行和第j+1行中的第i列像素，与此同时，数据驱动装置向第i列像素输出数据信号，驱动第j行和第j+1行中的第i列像素发光。在第二时刻，栅极扫描装置可以向第二栅极扫描信号线输出栅极扫描信号，第二栅极扫描信号线传输的栅极扫描信号可以同时打开第j行和第j+1行中的第i+1列像素，与此同时，数据驱动装置向第i+1列像素输出数据信号，驱动第j行和第j+1行中的第i+1列像素发光。

例如，第i列像素为任一奇数列像素，第i+1列像素为与第i列像素相邻的偶数列像素。第一栅极扫描信号线与第j行和第j+1行中的奇数列像素连接，第二栅极扫描信号线与第j行和第j+1行中的偶数列像素连接。

图12示出了本公开至少一实施例提供的一种栅极扫描信号线与像素阵列连接的示意图。

如图12所示，第一行像素和第二行像素与栅极扫描信号线G1和G2连接，其中，栅极扫描信号线G1与第一行像素和第二行像素中的奇数列像素连接，栅极扫描信号线G2与第一行像素和第二行像素中的偶数列像素连接。其他行同理。

图13示出了本公开至少一实施例提供的栅极扫描信号和数据信号示意图。

如图13所示，在显示一帧画面前，时序控制器可以将该帧画面的数据信号(如图所示的第1行数据、第2行数据、第3行数据)逐行发送给数据驱动装置，并将时钟信号发送给栅极扫描装置。栅极扫描装置可以基于时钟信号生成栅极扫描信号。数据驱动装置接收每行像素数据后，可以对每行数据进行扩展，例如，将原始的各列数据作为奇数列像素数据，并扩展得到偶数列像素数据。

如图12和图13所示，当栅极扫描装置向栅极扫描信号线G1输出栅极扫描信号时，第一行像素和第二行像素中的奇数列像素被打开，同时，数据驱动装置输出奇数列数据信号，以使第一行像素和第二行像素中的奇数列像素发光。当栅极扫描装置向栅极扫描信号线G2输出栅极扫描信号时，第一行像素和第二行像素中的偶数列像素被打开，同时，数据驱动装置输出偶数列数据信号，以使第一行像素和第二行像素中的偶数列像素发光。

例如，在第j行像素数据和第j+1行像素数据相同的情况下，可以使第j行像素和第j+1行像素连接相同的两条或多条栅极扫描信号线，该两条或多条栅极扫描信号线分别连接第j行像素和第j+1行像素中的不同列。基于这一方式，可以使得第j行像素和第j+1行像素被同时扫描，相对于逐行扫描的方式，可以增加每行像素的充电时长。并且，可以使得数据驱动装置对第i列像素和第i+1列像素分时写入数据。

图14示出了本公开至少一实施例提供的一种数据驱动装置的操作方法的流程图。

如图14所示，该数据驱动装置的操作方法可以包括步骤S210～S220。

步骤S210：在第一时间段，控制数据驱动装置的第一选通模块从至少两列像素数据(包括第i列像素数据和第i+1列像素数据)中选择第i列像素数据输出给数据驱动装置的处理模块以进行处理，并且控制数据驱动装置的第二选通模块从至少两条数据线(包括第一数据线和第二数据线)中选择用于与像素阵列的第i列像素连接的第一数据线与处理模块连通。i为正整数。

步骤S220：在第二时间段，控制第一选通模块从该至少两列像素数据中选择第i+1列像素数据输出给处理模块以进行处理，并且控制第二选通模块从该至少两条数据线中选择用于与像素阵列的第i+1列像素连接的第二数据线与处理模块连通。

例如，在本公开上述实施例的至少一个示例提供的数据驱动装置的操作方法中，数据驱动装置还包括锁存模块，锁存模块包括至少两个锁存单元，该至少两个锁存单元包括用于锁存所述第i列像素数据的第一锁存单元和用于锁存所述第i+1列像素数据的第二锁存单元，第一选通模块与锁存模块的输出端连接。在步骤S210中，控制第一选通模块选择第一锁存单元的信号输出给处理模块。在步骤S220中，控制第一选通模块选择第二锁存单元的信号输出给处理模块。

例如，在本公开上述实施例的至少一个示例提供的数据驱动装置的操作方法中，第i列像素为像素阵列的任一奇数列像素。

例如，本公开上述实施例的至少一个示例提供的数据驱动装置的操作方法还包括：接收时序控制器发送的第i列像素数据，并至少根据第i列像素数据扩展得到第i+1列像素数据。

例如，在本公开上述实施例的至少一个示例提供的数据驱动装置的操作方法中，至少根据第i列像素数据扩展得到第i+1列像素数据包括：接收时序控制器发送的第i+n列像素数据，对第i列像素数据和第i+n列像素数据进行插值计算，得到第i+1列像素数据。

本公开至少一个实施例提供了一种显示面板，该显示面板包括像素阵列、多条数据线和上述至少一实施例提供的数据驱动装置，像素阵列包括阵列排布的多行多列像素，多列像素包括第i列像素和第i+1列像素。多条数据线包括与第i列像素连接的第一数据线和与第i+1列像素连接的第二数据线。

例如，本公开上述实施例的至少一个示例提供的显示面板还包括栅极扫描装置和多条栅极扫描信号线，栅极扫描装置用于输出栅极扫描信号，多条栅极扫描信号线用于连接栅极扫描装置和像素阵列，其中，多条栅极扫描信号线包括第一栅极扫描信号线和第二栅极扫描信号线，其中，第一栅极扫描信号线与第j行第i列像素和第j+1行第i列像素连接，第二栅极扫描信号线与第j行第i+1列像素和第j+1行第i+1列像素连接，其中，j为正整数。

例如，在本公开上述实施例的至少一个示例提供的显示面板中，第i列像素为像素阵列中的任一奇数列像素；第一栅极扫描信号线与第j行和第j+1行中的奇数列像素连接；第二栅极扫描信号线与第j行和第j+1行中的偶数列像素连接。

例如，在本公开上述实施例的至少一个示例提供的显示面板中，在数据驱动装置中的第一选通模块选择第i列像素数据输出的情况下，栅极扫描装置向第一栅极扫描信号线输出栅极扫描信号；在数据驱动装置中的第一选通模块选择第i+1列像素数据输出的情况下，栅极扫描装置向第二栅极扫描信号线输出栅极扫描信号。

例如，像素阵列、多条数据线和数据驱动装置等可以参见上述任一实施例的相关描述，在此不再赘述。

例如，在上述实时中，数据驱动装置可以包括第一选通模块和第二选通模块，即将第一选通模块和第二选通模块均设置于数据驱动装置内，在其他实施例中，也可以将第二选通模块设置于数据驱动装置外部，使第二选通模块连接在数据驱动装置和像素阵列之间。

本公开至少一个实施例提供了另一种显示面板，该显示面板包括像素阵列、多条数据线、数据驱动装置和第二选通模块。

像素阵列包括阵列排布的多行多列像素，多列像素包括第i列像素和第i+1列像素。多条数据线包括与第i列像素连接的第一数据线和与第i+1列像素连接的第二数据线。

数据驱动装置包括处理模块和第一选通模块，处理模块配置为对接收的像素数据进行处理，第一选通模块用于从至少两列像素数据中选择一者输出给处理模块以进行处理，该至少两列像素数据包括第i列像素数据和第i+1列像素数据。

第二选通模块与处理模块和多条数据线连接，其中，第二选通模块用于从多条数据线中选择一者与处理模块连通，以将处理模块的信号输出给被选择的一条数据线。其中，在第一选通模块选择第i列像素数据输出的情况下，第二选通模块选择第一数据线与处理模块连通；在第一选通模块选择第i+1列像素数据输出的情况下，第二选通模块选择第二数据线与处理模块连通；其中，i为正整数。

例如，数据驱动装置可以包括第一选通模块，并将第二选通模块设置在数驱动装置外部，第二选通模块连接在数据驱动装置和像素阵列之间。

例如，显示面板可以为矩形面板、圆形面板、椭圆形面板或多边形面板等。另外，显示面板不仅可以为平面面板，也可以为曲面面板，甚至球面面板。

本公开至少一个实施例提供了一种电子设备，包括本公开至少一实施例所述的显示面板。

例如，该电子设备包括但不限于手机、笔记本电脑、平板电脑、显示器等设备。

图15示出了本公开至少一个实施例提供的一种控制装置300的示意框图。

例如，如图15所示，该控制装置300包括第一控制单元310和第二控制单元320。这些组件通过总线系统和/或其它形式的连接机构(未示出)互连。例如，这些模块可以通过硬件(例如电路)模块、软件模块或二者的任意组合等实现，以下实施例与此相同，不再赘述。应当注意，图15所示的控制装置300的组件和结构只是示例性的，而非限制性的，根据需要，控制装置300也可以具有其他组件和结构。

第一控制单元310配置为：在第一时间段，控制所述数据驱动装置的第一选通模块从至少两列像素数据(包括第i列像素数据和第i+1列像素数据)中选择第i列像素数据输出给所述数据驱动装置的处理模块以进行处理，并且控制所述数据驱动装置的第二选通模块从至少两条数据线(包括第一数据线和第二数据线)中选择用于与像素阵列的第i列像素连接的第一数据线与所述处理模块连通其中，i为正整数。第一控制单元310例如可以执行图14描述的步骤S210。

第二控制单元320配置为：在第二时间段，控制所述第一选通模块从所述至少两列像素数据中选择第i+1列像素数据输出给所述处理模块以进行处理，并且控制所述第二选通模块从该至少两条数据线中选择用于与像素阵列的第i+1列像素连接第二数据线与所述处理模块连通。第一控制单元320例如可以执行图14描述的步骤S220。

例如，第一控制单元310和第二控制单元320可以包括存储在存储器中的代码和程序；处理器可以执行该代码和程序以实现如上所述的第一控制单元310和第二控制单元320的一些功能或全部功能。例如，第一控制单元310和第二控制单元320可以是专用硬件器件，用来实现如上所述的第一控制单元310和第二控制单元320的一些或全部功能。例如，第一控制单元310和第二控制单元320可以是一个电路板或多个电路板的组合，用于实现如上所述的功能。在本公开实施例中，该一个电路板或多个电路板的组合可以包括：(1)一个或多个处理器；(2)与处理器相连接的一个或多个非暂时的存储器；以及(3)处理器可执行的存储在存储器中的固件。

需要说明的是，本公开的实施例中，控制装置300的各个单元与前述的数据驱动装置的操作方法的各个步骤对应，关于控制装置300的具体功能可以参考关于数据驱动装置的操作方法的相关描述，此处不再赘述。图15所示的控制装置300的组件和结构只是示例性的，而非限制性的，根据需要，该控制装置300还可以包括其他组件和结构。该控制装置300可以包括更多或更少的电路或单元，并且各个电路或单元之间的连接关系不受限制，可以根据实际需求而定。各个电路或单元的具体构成方式不受限制，可以根据电路原理由模拟器件构成，也可以由数字芯片构成，或者以其他适用的方式构成。

本公开的至少一个实施例还提供了一种电子设备，该电子设备包括处理器和存储器，存储器存储有一个或多个计算机程序模块。一个或多个计算机程序模块被配置为由处理器执行，用于实现上述的数据驱动装置的操作方法。

图16为本公开一些实施例提供的一种电子设备的示意框图。如图16所示，该电子设备400包括处理器410和存储器420。存储器420存储有非暂时性计算机可读指令(例如一个或多个计算机程序模块)。处理器410用于运行非暂时性计算机可读指令，非暂时性计算机可读指令被处理器410运行时执行上文所述的数据驱动装置的操作方法中的一个或多个步骤。存储器420和处理器410可以通过总线系统和/或其它形式的连接机构(未示出)互连。关于该数据驱动装置的操作方法的各个步骤的具体实现以及相关解释内容可以参见上述数据驱动装置的操作方法的实施例，重复之处在此不作赘述。

应当注意，图16所示的电子设备400的组件只是示例性的，而非限制性的，根据实际应用需要，该电子设备400还可以具有其他组件。

例如，处理器410和存储器420之间可以直接或间接地互相通信。

例如，处理器410和存储器420可以通过网络进行通信。网络可以包括无线网络、有线网络、和/或无线网络和有线网络的任意组合。处理器410和存储器420之间也可以通过系统总线实现相互通信，本公开对此不作限制。

例如，处理器410可以控制电子设备400中的其它组件以执行期望的功能。例如，处理器410可以是中央处理单元(CPU)、图形处理单元(GPU)或者具有数据处理能力和/或程序执行能力的其它形式的处理单元。处理器410可以为通用处理器或专用处理器，可以控制电子设备400中的其它组件以执行期望的功能。

例如，存储器420可以包括一个或多个计算机程序产品的任意组合，计算机程序产品可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。易失性存储器例如可以包括随机存取存储器(RAM)和/或高速缓冲存储器(cache)等。非易失性存储器例如可以包括只读存储器(ROM)、硬盘、可擦除可编程只读存储器(EPROM)、便携式紧致盘只读存储器(CD-ROM)、USB存储器、闪存等。在计算机可读存储介质上可以存储一个或多个计算机程序模块，处理器410可以运行一个或多个计算机程序模块，以实现电子设备400的各种功能。在计算机可读存储介质中还可以存储各种应用程序和各种数据以及应用程序使用和/或产生的各种数据等。

需要说明的是，本公开的实施例中，电子设备400的具体功能和技术效果可以参考上文中关于数据驱动装置的操作方法的描述，此处不再赘述。

图17为本公开一些实施例提供的另一种电子设备的示意框图。该电子设备500例如适于用来实施本公开实施例提供的数据驱动装置的操作方法。电子设备500可以是终端设备等。需要注意的是，图17示出的电子设备500仅仅是一个示例，其不会对本公开实施例的功能和使用范围带来任何限制。

如图17所示，电子设备500可以包括处理装置(例如中央处理器、图形处理器等)510，其可以根据存储在只读存储器(ROM)520中的程序或者从存储装置580加载到随机访问存储器(RAM)530中的程序而执行各种适当的动作和处理。在RAM 530中，还存储有电子设备500操作所需的各种程序和数据。处理装置510、ROM 520以及RAM530通过总线540彼此相连。输入/输出(I/O)接口550也连接至总线540。

通常，以下装置可以连接至I/O接口550：包括例如触摸屏、触摸板、键盘、鼠标、摄像头、麦克风、加速度计、陀螺仪等的输入装置560；包括例如液晶显示器(LCD)、扬声器、振动器等的输出装置570；包括例如磁带、硬盘等的存储装置580；以及通信装置590。通信装置590可以允许电子设备500与其他电子设备进行无线或有线通信以交换数据。虽然图17示出了具有各种装置的电子设备500，但应理解的是，并不要求实施或具备所有示出的装置，电子设备500可以替代地实施或具备更多或更少的装置。

例如，根据本公开的实施例，上述数据驱动装置的操作方法可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在非暂态计算机可读介质上的计算机程序，该计算机程序包括用于执行上述数据驱动装置的操作方法的程序代码。在这样的实施例中，该计算机程序可以通过通信装置590从网络上被下载和安装，或者从存储装置580安装，或者从ROM 520安装。在该计算机程序被处理装置510执行时，可以实现本公开实施例提供的数据驱动装置的操作方法中限定的功能。

本公开的至少一个实施例还提供了一种计算机可读存储介质，该计算机可读存储介质存储有非暂时性计算机可读指令，当非暂时性计算机可读指令由计算机执行时可以实现上述的数据驱动装置的操作方法。

图18为本公开一些实施例提供的一种存储介质的示意图。如图18所示，存储介质600存储有非暂时性计算机可读指令610。例如，当非暂时性计算机可读指令610由计算机执行时执行根据上文所述的数据驱动装置的操作方法中的一个或多个步骤。

例如，该存储介质600可以应用于上述电子设备400中。例如，存储介质600可以为图16所示的电子设备400中的存储器420。例如，关于存储介质600的相关说明可以参考图16所示的电子设备400中的存储器420的相应描述，此处不再赘述。

以上描述仅为本公开的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本公开中所涉及的公开范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离上述公开构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本公开中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

此外，虽然采用特定次序描绘了各操作，但是这不应当理解为要求这些操作以所示出的特定次序或以顺序次序执行来执行。在一定环境下，多任务和并行处理可能是有利的。同样地，虽然在上面论述中包含了若干具体实现细节，但是这些不应当被解释为对本公开的范围的限制。在单独的实施例的上下文中描述的某些特征还可以组合地实现在单个实施例中。相反地，在单个实施例的上下文中描述的各种特征也可以单独地或以任何合适的子组合的方式实现在多个实施例中。

尽管已经采用特定于结构特征和/或方法逻辑动作的语言描述了本主题，但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反，上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。

对于本公开，还有以下几点需要说明：

(1)本公开实施例附图只涉及到本公开实施例涉及到的结构，其他结构可参考通常设计。

(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种数据驱动装置，包括：

处理模块，配置为对接收的像素数据进行处理；

第一选通模块，用于从至少两列像素数据中选择一列像素数据输出给所述处理模块以进行处理，其中，所述至少两列像素数据包括第i列像素数据和第i+1列像素数据；

第二选通模块，与所述处理模块和用于与像素阵列连接的至少两条数据线连接，其中，所述至少两条数据线包括用于与所述像素阵列的第i列像素连接的第一数据线和用于与所述像素阵列的第i+1列像素连接的第二数据线，所述第二选通模块用于从所述至少两条数据线中选择一条数据线与所述处理模块连通，以将所述处理模块的信号输出给被选择的一条数据线；

其中，在所述第一选通模块选择所述第i列像素数据输出的情况下，所述第二选通模块选择所述第一数据线与所述处理模块连通；在所述第一选通模块选择所述第i+1列像素数据输出的情况下，所述第二选通模块选择所述第二数据线与所述处理模块连通；

其中，i为正整数。

2.根据权利要求1所述的数据驱动装置，还包括：

锁存模块，包括至少两个锁存单元，其中，所述至少两个锁存单元包括用于锁存所述第i列像素数据的第一锁存单元和用于锁存所述第i+1列像素数据的第二锁存单元；

其中，所述第一选通模块与所述锁存模块的输出端连接，用于从所述至少两个锁存单元的信号中选择一者输出给所述处理模块。

3.根据权利要求1所述的数据驱动装置，其中，所述第i列像素为所述像素阵列的任一奇数列像素。

4.根据权利要求1所述的数据驱动装置，其中，所述处理模块包括：

输出缓冲模块，用于将与所述接收的像素数据对应的模拟电压信号输出给所述数据线。

5.根据权利要求4所述的数据驱动装置，其中，所述第二选通模块与所述输出缓冲模块的输出端连接。

6.根据权利要求4所述的数据驱动装置，其中，所述处理模块还包括：

电平转换模块，用于对所述接收的像素数据的电压进行转换处理，得到处理后的像素数据；

数模转换模块，用于根据所述处理后的像素数据，得到所述模拟电压信号。

7.根据权利要求1所述的数据驱动装置，还包括：

数据扩展模块，用于接收时序控制器发送的第i列像素数据，并至少根据所述第i列像素数据扩展得到所述第i+1列像素数据。

8.根据权利要求7所述的数据驱动装置，其中，

所述数据扩展模块还接收所述时序控制器发送的第i+n列像素数据，对所述第i列像素数据和所述第i+n列像素数据进行插值计算，得到所述第i+1列像素数据；

其中，n为正整数。

9.一种数据驱动装置的操作方法，包括：

在第一时间段，控制所述数据驱动装置的第一选通模块从至少两列像素数据中选择第i列像素数据输出给所述数据驱动装置的处理模块以进行处理，并且控制所述数据驱动装置的第二选通模块从至少两条数据线中选择用于与像素阵列的第i列像素连接的第一数据线与所述处理模块连通；

在第二时间段，控制所述第一选通模块从所述至少两列像素数据中选择第i+1列像素数据输出给所述处理模块以进行处理，并且控制所述第二选通模块从所述至少两条数据线中选择用于与所述像素阵列的第i+1列像素连接的第二数据线与所述处理模块连通；

其中，i为正整数。

10.一种显示面板，包括：

像素阵列，包括阵列排布的多行多列像素，所述多行多列像素包括第i列像素和第i+1列像素；

多条数据线，包括与所述第i列像素连接的第一数据线和与所述第i+1列像素连接的第二数据线；

如权利要求1-8任一项所述的数据驱动装置。

11.根据权利要求10所述的显示面板，还包括：

栅极扫描装置，用于输出栅极扫描信号；

多条栅极扫描信号线，用于连接所述栅极扫描装置和所述像素阵列，其中，所述多条栅极扫描信号线包括第一栅极扫描信号线和第二栅极扫描信号线，其中，所述第一栅极扫描信号线与第j行第i列像素和第j+1行第i列像素连接，所述第二栅极扫描信号线与第j行第i+1列像素和第j+1行第i+1列像素连接，

其中，j为正整数。

12.根据权利要求11所述的显示面板，其中，

所述第i列像素为所述像素阵列中的任一奇数列像素；

所述第一栅极扫描信号线与第j行和第j+1行中的奇数列像素连接；

所述第二栅极扫描信号线与第j行和第j+1行中的偶数列像素连接。

13.根据权利要求11所述的显示面板，其中，

在所述数据驱动装置中的第一选通模块选择第i列像素数据输出的情况下，所述栅极扫描装置向所述第一栅极扫描信号线输出栅极扫描信号；

在所述数据驱动装置中的第一选通模块选择第i+1列像素数据输出的情况下，所述栅极扫描装置向所述第二栅极扫描信号线输出栅极扫描信号。

14.一种显示面板，包括：

像素阵列，包括阵列排布的多行多列像素，所述多行多列像素包括第i列像素和第i+1列像素；

多条数据线，包括与所述第i列像素连接的第一数据线和与所述第i+1列像素连接的第二数据线；

数据驱动装置，包括处理模块和第一选通模块，所述处理模块配置为对接收的像素数据进行处理，所述第一选通模块用于从至少两列像素数据中选择一列像素数据输出给所述处理模块以进行处理，其中，所述至少两列像素数据包括第i列像素数据和第i+1列像素数据；

第二选通模块，与所述处理模块和所述多条数据线连接，其中，所述第二选通模块用于从所述多条数据线中选择一条数据线与所述处理模块连通，以将所述处理模块的信号输出给被选择的一条数据线；

其中，在所述第一选通模块选择所述第i列像素数据输出的情况下，所述第二选通模块选择所述第一数据线与所述处理模块连通；在所述第一选通模块选择所述第i+1列像素数据输出的情况下，所述第二选通模块选择所述第二数据线与所述处理模块连通；

其中，i为正整数。

15.一种电子设备，包括如权利要求10-14任一项所述的显示面板。