CN116701289B - 一种通信方法和设备 - Google Patents

一种通信方法和设备 Download PDF

Info

Publication number
CN116701289B
CN116701289B CN202211123441.1A CN202211123441A CN116701289B CN 116701289 B CN116701289 B CN 116701289B CN 202211123441 A CN202211123441 A CN 202211123441A CN 116701289 B CN116701289 B CN 116701289B
Authority
CN
China
Prior art keywords
interface
chip
data
sampling
gpio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211123441.1A
Other languages
English (en)
Other versions
CN116701289A (zh
Inventor
左攀攀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honor Device Co Ltd
Original Assignee
Honor Device Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honor Device Co Ltd filed Critical Honor Device Co Ltd
Priority to CN202211123441.1A priority Critical patent/CN116701289B/zh
Publication of CN116701289A publication Critical patent/CN116701289A/zh
Application granted granted Critical
Publication of CN116701289B publication Critical patent/CN116701289B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Telephone Function (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请实施例提供一种通信方法和设备，涉及电子技术领域，以能够保证在一个采样周期内，获取到采样数据。该方法应用于电子设备，电子设备包括第一芯片，第一芯片包括第一接口和第二接口，第一接口用于通过电阻与第二接口耦接，该方法包括：第一芯片接收数据交互请求；第一芯片响应于数据交互请求，第一芯片控制第一接口从数据输出状态调整为数据输入状态；在第一接口从数据输出状态调整为数据输入状态后，第一芯片控制第二接口输出读时钟信号，以使第一接口在采样周期内获取采样数据。

Description

一种通信方法和设备
技术领域
本申请涉及电子技术领域，尤其涉及一种通信方法和设备。
背景技术
芯片是手机中的关键器件，一部手机中通常包括多个芯片。多个芯片通过数据交互，来实现手机丰富的功能。现有的手机中有的芯片(如：手机的电池保护板上的防伪芯片)只有一个接口，若该芯片要与其他芯片(如：系统级芯片SoC)进行数据交互，则只能使用一根信号线。目前，one-wire技术可以实现利用单根信号线进行数据交互。因此，对于只有一个接口的芯片来说，可以使用one-wire技术通信。
以SoC利用one-wire技术从防伪芯片处获取采样数据为例，在一个采样周期内，SoC获取采样数据的过程为：1、按照one-wire协议约定，SoC向防伪芯片发送时钟信号，并调整SoC中接口的数据交互状态，使SoC中的接口被设置为数据输入状态，以便于后续利用该接口从防伪芯片处获取采样数据；2、防伪芯片接收到时钟信号后输出采样数据；3、SoC利用该接口从防伪芯片处获取采样数据。由于one-wire技术规定了一个采样周期对应的采样时长，在上述采样过程中，会出现无法在采样周期内获取到采样数据的问题。因此，如何保证在采样周期内，获取到采样数据是亟需解决的问题。
发明内容
有鉴于此，本申请提供了一种通信方法和设备，以保证在一个采样周期内，能够获取到采样数据。
第一方面，本申请提供一种通信方法，该方法应用于电子设备，电子设备包括第一芯片，第一芯片包括第一接口和第二接口，第一接口用于通过电阻与第二接口耦接，方法包括：第一芯片接收数据交互请求；第一芯片响应于数据交互请求，第一芯片控制第一接口从数据输出状态调整为数据输入状态；在第一接口从数据输出状态调整为数据输入状态后，第一芯片控制第二接口输出读时钟信号，以使第一接口在采样周期内获取采样数据。
采样周期是从第一芯片控制第二接口开始输出读时钟信号时开始计时的，本申请提供的方案中，在采样周期开始计时之前，控制第一接口调整为数据输入状态。相较于现有技术，在采样周期内控制第一接口调整为数据输入状态，本申请将直接减少控制第一接口调整为数据输入状态所占用的时间，进而缩短获取到采样数据对应的真实采样时长。由于one-wire协议规定了一个采样周期的采样时长，本申请通过缩短真实采样时长，以保证在采样周期内能够获取到采样数据，同时尽可能缩短真实采样时长，以提高获取到采样数据的可能性。
在一种可能的实现方式中，电子设备还包括第二芯片，第二芯片包括第三接口，第三接口与第一接口耦接，第三接口用于通过电阻与第二接口耦接，方法还包括：第二芯片通过第三接口检测第一芯片输出的读时钟信号；响应于读时钟信号，第二芯片通过第三接口向第一芯片输出采样数据。
在一种可能的实现方式中，方法还包括：在第二接口输出读时钟信号的预设时长后，第一芯片控制第一接口接收来自第二芯片输出的采样数据。当第二芯片输出的采样数据为第一电平(即高电平)时，需要等待预设时长使电流流入到第一接口。因此在第二接口输出读时钟信号的预设时长后，第一芯片才控制第一接口接收来自第二芯片输出的采样数据，这样，能够保证获取到的采样数据更加准确。
在一种可能的实现方式中，第二芯片通过第三接口向第一芯片输出采样数据，包括：在采样数据为第一电平时，第二芯片控制第三接口悬空；在采样数据为第二电平时，第二芯片控制第三接口接地。
第二方面，本申请提供一种电子设备，电子设备包括第一芯片，第一芯片包括第一接口和第二接口，第一接口通过电阻耦接至第二接口；第一芯片，用于接收数据交互请求；第一芯片，还用于响应于数据交互请求，第一芯片控制第一接口从数据输出状态调整为数据输入状态；在第一接口从数据输出状态调整为数据输入状态后，第一芯片，还用于控制第二接口输出读时钟信号，以使第一接口在采样周期内获取采样数据。
在一种可能的实现方式中，电子设备还包括第二芯片，第二芯片包括第三接口，第三接口分别与第一接口和第二接口耦接；第二芯片，用于通过第三接口检测第一芯片输出的读时钟信号；响应于读时钟信号，第二芯片，还用于通过第三接口向第一芯片输出采样数据。
在一种可能的实现方式中，在第二接口输出读时钟信号的预设时长后，第一芯片，还用于控制第一接口接收来自第二芯片输出的采样数据。
在一种可能的实现方式中，在采样数据为第一电平时，第二芯片，用于控制第三接口悬空；在采样数据为第二电平时，第二芯片，用于控制第三接口接地。
第三方面，提供了一种电子设备，该电子设备具有实现上述第一方面的方法的功能。该功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。该硬件或软件包括一个或多个与上述功能相对应的模块。
第四方面，提供了一种电子设备，包括：处理器和存储器；该存储器用于存储计算机执行指令，当该电子设备运行时，该处理器执行该存储器存储的该计算机执行指令，以使该电子设备执行如上述第一方面中任一项的通信方法。
第五方面，提供了一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机可以执行上述第一方面中任一项的通信方法。
第六方面，提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机可以执行上述第一方面中任一项的通信方法。
第七方面，提供了一种装置(例如，该装置可以是芯片系统)，该装置包括处理器，用于支持第一设备实现上述第一方面中所涉及的功能。在一种可能的设计中，该装置还包括存储器，该存储器，用于保存第一设备必要的程序指令和数据。该装置是芯片系统时，可以由芯片构成，也可以包含芯片和其他分立器件。
其中，第二方面至第七方面中任一种设计方式所带来的技术效果可参见第一方面中不同设计方式所带来的技术效果，此处不再赘述。
附图说明
图1为本申请实施例提供的一种通信系统的结构示意图；
图2为本申请实施例提供的一种通信方法的流程示意图之一；
图3为本申请实施例提供的一种采样周期的第一时序图；
图4为本申请实施例提供的一种电子设备的硬件结构示意图；
图5为本申请实施例提供的一种电子设备的软件架构示意图；
图6为本申请实施例提供的一种通信方法的流程示意图之二；
图7为本申请实施例提供的一种采样周期的第二时序图；
图8为本申请实施例提供的一种通信方法的流程示意图之三；
图9为本申请实施例提供的一种芯片系统的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。其中，在本申请的描述中，除非另有说明，“至少一个”是指一个或多个，“多个”是指两个或多于两个。另外，为了便于清楚描述本申请实施例的技术方案，在本申请的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
通常，电子设备(例如手机)包括多个芯片，例如，应用处理器、基带芯片、射频芯片、电源管理芯片和存储芯片等。多个芯片之间通过数据交互，来实现电子设备丰富的功能。由于各个芯片具有差异性，芯片之间的通信方式也有多种。
在电子设备中，有的芯片只有一个引脚，对于这种类型的芯片可以通过one-wire技术与其它芯片通信。one-wire技术是美国DALLAS公司推出的外围串行扩展总线技术，它采用单根信号线，既传输时钟信号又采样数据，而且传输的数据是双向的。所以，one-wire技术具有节省I/O口线、资源结构简单、成本低廉等诸多优点。
下面对只有一个引脚的芯片与其他芯片的通信过程进行详细介绍。
图1示例性的示出一种通信系统，该通信系统包括第一芯片11、第二芯片12和电阻13。第一芯片11包括接口1和接口2，第二芯片12只包括接口3。利用信号线，接口1通过电阻13分别与接口2和接口3耦接，接口2和接口3直接耦接。
在具体实现时，第一芯片11是指与第二芯片12具有数据交互关系的芯片。例如：系统级芯片(System on Chip，SoC)、微控制单元(MicroController Unit，MCU)或中央处理器(central proCessing unit，CPU)等。第一芯片11中的接口1和接口2可以是通用输入输出控制线(General Purpose Input/Output，GPIO)接口。其中，SoC又称片上系统，具体是由电子设备的关键部件，例如：微处理器、模拟IP核、数字IP核和存储器(或片外存储控制接口)等部件集成在一起得到的。
第二芯片12泛指只有一个引脚的芯片，例如：集成在电池保护板上的防伪芯片。示例性的，第一芯片11为SoC，接口1为GPIO-1接口，接口2为GPIO-2接口。利用信号线，SoC中的GPIO-1接口通过电阻13分别与GPIO-2接口与接口3相连。GPIO-2接口和接口3直接相连。
由于one-wire技术支持双向数据传输，在只有一个引脚的第二芯片12利用one-wire技术与第一芯片11通信时，第一芯片11可以从第二芯片12处获取采样数据，第二芯片12也可以从第一芯片11处获取采样数据。鉴于第一芯片11从第二芯片12获取采样数据的过程和第二芯片12从第一芯片11获取采样数据的过程类似，本申请实施例以第一芯片11从第二芯片12获取采样数据的过程为例，来详细阐述只有一个引脚的芯片与其他芯片的通信过程。
如图2所示，以第一芯片11是SoC，第二芯片12是防伪芯片为例，介绍第一芯片11从第二芯片12获取采样数据的过程，SoC从防伪芯片获取采样数据的过程，包括以下三个流程：(1)“SoC触发读时钟信号”流程；(2)“防伪芯片输出采样数据”流程；(3)“SoC获取采样数据”流程。
在说明SoC从防伪芯片获取采样数据的过程之前，对该过程涉及到的芯片中的接口的功能进行详细介绍。具体的，SoC和防伪芯片中的接口可以用于实现多种功能，例如充电功能、时钟功能和数据传输功能。
下面以SoC中的GPIO-2接口为例，详细阐述芯片中的接口实现上述功能的过程。
基于图1中的通信系统，利用信号线，SoC中的GPIO-1接口通过电阻分别与GPIO-2接口与接口3相连为例，在防伪芯片不工作的情况下，SoC中的GPIO-1接口、GPIO-2接口以及防伪芯片中的接口3用于实现充电功能。在防伪芯片工作的情况下，SoC中的GPIO-1接口、GPIO-2接口以及防伪芯片中的接口3用于实现时钟功能和传输采样数据功能。
具体的，在防伪芯片不工作时，SoC设置GPIO-1接口、GPIO-2接口均处于高电平。GPIO-1接口和GPIO-2接口处于高电平时，接口3也处于高电平。相当于SoC为防伪芯片充电，所以此时GPIO-1接口、GPIO-2接口和接口3用于实现充电功能。
在防伪芯片工作时，SoC可以控制接口在预设时刻处于高电平、或者处于低电平，再或者维持一段时间的高电平，又或者维持一段时间的低电平等方式来实现时钟功能的。实现的时钟功能可以是读时钟、写时钟等等。具体的控制方式可以是基于one-wire协议和待实现的功能设置的，本申请对此不作限制。示例性的，本申请实施例提供一种SoC控制接口实现读时钟功能的过程。读时钟具体是SoC控制GPIO-2接口从高电平切换到低电平，并使GPIO-2接口维持一段时间的低电平。
在防伪芯片工作时，根据采样数据的传输方向，SoC可以设置GPIO-2接口的数据交互状态。例如，采样数据的传输方向是SoC从防伪芯片中获取采样数据，则SoC将GPIO-2接口的数据交互状态从数据输出状态切换到数据输入状态。采样数据的方向是防伪芯片从SoC中获取采样数据，则将GPIO-2接口的数据交互状态从数据输入状态切换到数据输出状态。通过设置GPIO-2接口的数据交互状态，在生成采样数据之后，以获取到相应的采样数据，所以此时GPIO-2接口用于实现传输采样数据功能。
以下实施例详细介绍图2所示的三个流程。
(1)“SoC触发读时钟信号”流程。
当SoC希望从防伪芯片获取采样数据时，首先会调整GPIO-2接口的电平，基于调整后的电平，触发读时钟信号。防伪芯片在检测到读时钟信号后，输出采样数据。
其中，SoC调整GPIO-2接口的电平，具体是SOC控制GPIO-2接口从高电平切换为低电平，然后维持一段时间的低电平。在SoC控制GPIO-2接口从高电平切换为低电平，且维持一段时间的低电平时，相当于SoC触发读时钟信号。防伪芯片可以检测到SoC触发读时钟信号，然后响应于读时钟信号，输出采样数据。
在SoC控制GPIO-2接口从高电平切换为低电平，且维持一段时间的低电平的过程中，SoC可以设置GPIO-2接口的数据交互状态，具体是SoC使GPIO-2接口的数据交互状态从数据输出状态切换到数据输入状态。当GPIO-2的数据交互状态从数据输出状态切换到数据输入状态后，SoC可以从防伪芯片中获取采样数据。
在防伪芯片从SoC获取采样数据的场景下，SoC设置GPIO-2接口的状态值，使GPIO-2接口的状态值从数据输入状态切换到数据输出状态，之后防伪芯片就可以从SoC中获取采样数据。
one-wire协议中规定了在一个采样周期内，需要完成SoC从防伪芯片获取采样数据的过程。所以，需要严格控制上述三个流程中每个流程的时长。图3为采样周期的第一时序图，参见图3，一个采样周期tmsr包括第一时长tf、第二时长trl、第三时长to2i、第四时长tw1、第五时长δ、第六时长tw2和第七时长trd。示例性的，一个采样周期tmsr的最大采样时长为3us。即tmsr≤3us。
在(1)“SoC触发读时钟信号”流程中，涉及到如图3所示的第一时长tf、第二时长trl、第三时长to2i和第四时长tw1。其中，第一时长tf是指SoC控制GPIO-2接口从高电平切换到低电平所需的时长。第二时长trl是指在GPIO-2接口维持低电平的时长。当在GPIO-2接口从高电平切换为低电平，且维持第二时长trl的低电平后，可以触发防伪芯片输出采样数据。第三时长to2i是指SoC通过软件控制GPIO-2接口从数据输出状态切换为数据输入状态所需的时长。
由于在SoC控制GPIO-2接口从高电平切换为低电平，且维持一段时间的低电平之后，防伪芯片将输出采样数据。所以，SoC在控制GPIO-2接口从高电平切换为低电平，且维持一段时间的低电平的同时，还需要将GPIO-2接口的数据交互状态从数据输出状态调整为数据输入状态，以便于在防伪芯片输出采样数据后，SoC可以通过GPIO-2接口直接获取到采样数据。
所以第一时长tf、第二时长trl和第三时长to2i的关系满足如下表达式：
第一时长tf+第二时长trl≥第三时长to2i
为了使上述等式一直成立，即为了保证在SoC控制GPIO-2接口从高电平切换为低电平，且维持一段时间的低电平的过程中，也调整好GPIO-2接口的数据交互状态，软件流程中设置了第四时长tw1。第四时长tw1可以称为第一等待时长，第四时长tw1满足如下表达式：
第一时长tf+第二时长trl＝第三时长to2i+第四时长tw1
这样，可以保证在SoC控制GPIO-2从防伪芯片处获取采样数据之前，GPIO-2接口已切换为数据输入状态。
(2)“防伪芯片输出采样数据”流程。
在SoC触发读时钟信号的时候，在防伪芯片可以检测到读时钟信号，接着防伪芯片响应于读时钟信号输出采样数据。在一个采样周期内，防伪芯片输出一个1bit的采样数据。防伪芯片输出的1bit的采样数据可以是1还可以是0。
具体的，防伪芯片输出的采样数据是通过设置接口3的电路状态得到的。防伪芯片可以将接口3的电路状态设置为悬空状态或者接地状态。在接口3被设置为悬空状态时，说明第一芯片输出的信号数据为1，即高电平。在接口3被设置为接地状态时，说明第一芯片输出的信号数据为0，即低电平。
参见图1，图1还包括第一标志点14，第一标志点14位于第一信号线和第二信号线的交接处，第一信号线用于连接接口1和接口3，第二信号线用于连接接口2和接口3，第一信号线的一端和第二信号线的一端共同连接在接口3处。
当防伪芯片控制接口3处于悬空状态时，防伪芯片的接口3的电压和第一标志点14处的电压相同。此时，GPIO-1接口为高电平，GPIO-2接口为低电平，由于接口3悬空，GPIO-1接口的电流会经过一段时间流入GPIO-2接口和第一标志点14处。之后，GPIO-2接口和第一标志点14都将处于高电平，所以GPIO-2接口获取到的采样数据为高电平。相当于防伪芯片控制接口3输出的采样数据为高电平，即防伪芯片输出1。
当防伪芯片控制接口3处于接地状态时，则接口3为低电平。由于GPIO-1接口和GPIO-2接口均与接口3相连，在接口3接地时，GPIO-2接口也直接接地，所以GPIO-2接口获取到的采样数据为低电平。相当于防伪芯片控制接口3输出的采样数据为低电平，即防伪芯片输出0。
在防伪芯片控制接口3处于悬空状态时，GPIO-1接口的电流会经过一段时间流入GPIO-2接口，所以“防伪芯片输出采样数据”流程，会涉及到如图3所示的第五时长δ。第五时长δ是指等待GPIO-1接口的电流流入GPIO-2接口，使GPIO-2接口从低电平切换为高电平所需的时长。之后SoC就可以利用GPIO-2接口进行采样，因此，第五时长δ之后对应的采样窗口是最大采样窗口。
结合前述可知，在防伪芯片输出的采样数据为1时，会涉及到第五时长δ，在防伪芯片输出的采样数据为0时，不会涉及到第五时长δ。在获取数据之前，由于并不清楚防伪芯片输出的采样数据是1还是0，所以为了保证防伪芯片输出的采样数据的准确性，软件流程中设置了经过第五时长δ之后，才开始采样。即在GPIO-2接口从低电平切换为高电平之后，SoC才可以利用GPIO-2接口从防伪芯片中获取采样数据。
为了保证完整执行GPIO-2接口从低电平切换为高电平，软件流程中还设置了如图3所示的第六时长tw2，第六时长tw2可以称为第二等待时长，第六时长tw2满足如下表达式：
第六时长tw2≥第五时长δ
这样，可以保证在SoC从防伪芯片处获取到的采样数据更加精确。
(3)“SoC获取采样数据”流程。
在GPIO-2接口从低电平切换为高电平后，SoC利用GPIO-2接口从防伪芯片中获取采样数据。在SoC利用GPIO-2接口从防伪芯片中获取采样数据的过程中，涉及如图3所示的第七时长trd。第七时长trd为GPIO-2接口从防伪芯片获取采样数据所需的时长。
当上述(1)“SoC触发读时钟信号”流程、(2)“防伪芯片输出采样数据”流程和(3)“SoC获取采样数据”流程应用在手机上时，只有在经过第一时长tf，执行了触发GPIO-2接口从高电平切换到低电平的操作、经过第二时长trl，执行了GPIO-2接口维持一段时间的低电平的操作、经过第五时长δ，执行了等待GPIO-1接口的电流流入GPIO-2接口，使GPIO-2接口从低电平切换为高电平的操作以及经过第七时长trd，执行了利用GPIO-2接口从防伪芯片获取采样数据的操作之后，才能认为完成了SoC从防伪芯片中获取采样数据的过程。所以采样周期tmsr＝第一时长tf+第二时长trl+第五时长δ+第七时长trd。
在具体实现上，通过测试可以得出上述流程中涉及到的每个时长的具体参数，详细内容可以参考表1。
表1
基于表1可知，第一时长tf对应的时间区间为[0.1us，0.2us]。通过测试得出的第一时长tf的测试值为0.2us。第二时长trl对应的时间区间为[0.25us，2us]。第二时长trl取值可以根据实际设置，符合第二时长trl对应的时间区间内即可。通过测试得出第三时长to2i的测试值为1.2us。第四时长tw1＝1us。第五时长δ对应的时间区间为[0.3us，0.5us]。第五时长δ的测试值为0.4us。第六时长tw2＝1us。第七时长trd对应的时间区间为[0.3us，0.6us]。第七时长trd的测试值为0.5us。采样周期tmsr的最大值为3us。
结合图3和表1中每个时长对应的时间区间，可以得出如下表达式：
trl＝tw1-tf+to2i≤2us
tmsr＝tf+trl+tw2+trd≤3us
根据测试值，当第二时长trl＝2us，第六时长tw2＝1us时，采样周期tmsr肯定大于3us，由于在一个采样周期内，GPIO-2接口获取采样数据是最后一步执行的。若采样周期tmsr大于3us，那么有可能出现GPIO-2接口还没有获取采样数据，一个采样周期已完成，这样的话，在一个采样周期内就无法获取到采样数据。
为此，本申请提供一种通信方法，由于采样周期是从第一芯片控制第二接口(即GPIO-1接口)开始输出读时钟信号时开始计时的，该方法在采样周期开始计时之前，控制第一接口(即GPIO-2接口)调整为数据输入状态。相较于现有技术，在采样周期内控制第一接口调整为数据输入状态，该方法将直接减少控制第一接口调整为数据输入状态所占用的时间，进而缩短获取到采样数据对应的真实采样时长。由于one-wire协议规定了一个采样周期的采样时长，本申请通过缩短真实采样时长，以保证在采样周期内能够获取到采样数据，同时尽可能缩短真实采样时长，以提高获取到采样数据的可能性。
本申请实施例提供的通信方法，可以应用于电子设备中。本申请实施例中的电子设备，可以是用于实现无线通信功能的设备，例如终端或者可用于终端中的芯片等。终端也可以称为用户设备(user equipment，UE)、移动台、移动终端等。终端可以是手机、虚拟现实终端设备、增强现实终端设备、工业控制中的无线终端、无人驾驶中的无线终端、远程手术中的无线终端、智能电网中的无线终端、运输安全中的无线终端、智慧城市中的无线终端、智慧家庭中的无线终端等等。本申请的实施例对终端设备所采用的具体技术和具体设备形态不做限定。
下面将结合附图对本申请实施例的实施方式进行详细描述。请参考图4，为本申请实施例提供的一种电子设备100的结构示意图。如图4所示，电子设备可以包括：处理器110，外部存储器接口120，内部存储器121，通用串行总线(universal serial bus，USB)接口130，充电管理模块140，电源管理模块141，电池142，天线1，天线2，移动通信模块150，无线通信模块160，音频模块170，扬声器170A，受话器170B，麦克风170C，耳机接口170D，传感器模块180，按键190，马达191，指示器192，摄像头193，显示屏194，以及用户标识模块(subscriber identification module，SIM)卡接口195等。其中传感器模块180可以包括压力传感器，陀螺仪传感器，气压传感器，磁传感器，加速度传感器，距离传感器，接近光传感器，指纹传感器，温度传感器，触摸传感器，环境光传感器，骨传导传感器等。
可以理解的是，本实施例示意的结构并不构成对电子设备的具体限定。在另一些实施例中，电子设备可以包括比图示更多或更少的部件，或者组合某些部件，或者拆分某些部件，或者不同的部件布置。图示的部件可以以硬件，软件或软件和硬件的组合实现。
处理器110可以包括一个或多个处理单元，例如：处理器110可以包括应用处理器(application processor，AP)，Modem，图形处理器(graphics processing unit，GPU)，图像信号处理器(image signal processor，ISP)，控制器，视频编解码器，数字信号处理器(digital signal processor，DSP)，基带处理器，和/或神经网络处理器(neural-networkprocessing unit，NPU)等。其中，不同的处理单元可以是独立的器件，也可以集成在一个或多个处理器中。
充电管理模块140用于从充电器接收充电输入。其中，充电器可以是无线充电器，也可以是有线充电器。
电源管理模块141用于连接电池142，充电管理模块140与处理器110。电源管理模块141接收电池142和/或充电管理模块140的输入，为处理器110，内部存储器121，显示屏194，摄像头193，和无线通信模块160等供电。
电子设备的无线通信功能可以通过天线1，天线2，移动通信模块150，无线通信模块160，调制解调器以及基带处理器等实现。
天线1和天线2用于发射和接收电磁波信号。电子设备中的每个天线可用于覆盖单个或多个通信频带。不同的天线还可以复用，以提高天线的利用率。
移动通信模块150可以提供应用在电子设备上的包括2G/3G/4G/5G等无线通信的解决方案。
无线通信模块160可以提供应用在电子设备上的包括无线局域网(wirelesslocal area networks，WLAN)(如无线保真(wireless fidelity，Wi-Fi)网络)，蓝牙(bl电子设备tooth，BT)，全球导航卫星系统(global navigation satellite system，GNSS)，调频(freq电子设备ncy modulation，FM)，近距离无线通信技术(near fieldcommunication，NFC)，红外技术(infrared，IR)等无线通信的解决方案。无线通信模块160可以是集成至少一个通信处理模块的一个或多个器件。无线通信模块160经由天线2接收电磁波，将电磁波信号调频以及滤波处理，将处理后的信号发送到处理器110。无线通信模块160还可以从处理器110接收待发送的信号，对其进行调频，放大，经天线2转为电磁波辐射出去。
电子设备通过GPU，显示屏194，以及应用处理器等实现显示功能。GPU为图像处理的微处理器，连接显示屏194和应用处理器。
显示屏194用于显示图像，视频等。电子设备的显示屏194上可以显示一系列图形用户界面(graphical user interface，GUI)。
电子设备可以通过ISP，摄像头193，视频编解码器，GPU，显示屏194以及应用处理器等实现拍摄功能。
摄像头193用于捕获静态图像或视频。
外部存储器接口120可以用于连接外部存储卡，例如Micro SD卡，实现扩展电子设备的存储能力。
内部存储器121可以用于存储计算机可执行程序代码，可执行程序代码包括指令。处理器110通过运行存储在内部存储器121的指令，从而执行电子设备的各种功能应用以及数据处理。
电子设备可以通过音频模块170，扬声器170A，受话器170B，麦克风170C，耳机接口170D，以及应用处理器等实现音频功能。例如音乐播放，录音等。电子设备还可以包括压力传感器，气压传感器，陀螺仪传感器，磁传感器，加速度传感器，距离传感器，接近光传感器，环境光传感器，指纹传感器，温度传感器，触摸传感器，骨传导传感器，按键190，马达191，指示器192等。
SIM卡接口195用于连接SIM卡。SIM卡可以通过插入SIM卡接口195，或从SIM卡接口195拔出，实现和电子设备的接触和分离。电子设备可以支持1个或N个SIM卡接口，N为大于1的正整数。SIM卡接口195可以支持Nano SIM卡，Micro SIM卡，SIM卡等。同一个SIM卡接口195可以同时插入多张卡。SIM卡接口195也可以兼容外部存储卡。电子设备通过SIM卡和网络交互，实现通话以及数据通信等功能。
另外，在上述部件之上，运行有操作系统，例如iOSTM操作系统，AndroidTM操作系统，Windows操作系统等。在该操作系统上可以安装运行应用程序。在另一些实施例中，电子设备内运行的操作系统可以有多个。
应理解，图5所示电子设备包括的硬件模块只是示例性地描述，并不对电子设备的具体结构做出限定。事实上，本申请实施例提供的电子设备中还可以包含其它与图中示意的硬件模块具有交互关系的其它硬件模块，这里不作具体限定。例如，电子设备还可以包括闪光灯、微型投影装置等。
上述电子设备的软件系统可以采用分层架构，事件驱动架构，微核架构，微服务架构，或云架构。本发明实施例以分层架构的AndroidTM系统为例，示例性说明电子设备的软件结构。
分层架构将软件分成若干个层，每一层都有清晰的角色和分工。层与层之间通过接口通信。在一些实施例中，将AndroidTM系统分为四层，从上至下分别为应用程序层，应用程序框架层，Android runtime和系统库，以及内核层。
应用程序层可以包括一系列应用程序包。
如图5所示，应用程序包可以包括邮件、相机、日历、通话、音乐、导航、WLAN、地图、蓝牙、天气以及手电筒等应用程序。
应用程序框架层为应用程序层的应用程序提供应用编程接口(applicationprogramming interface，API)和编程框架。应用程序框架层包括一些预先定义的函数。
应用程序框架层可以包括活动管理器、窗口管理器、内容提供器、视图系统、资源管理器和通知管理器等，本申请实施例对此不做任何限制。
活动管理器(Activity Manager)：用于管理每个应用的生命周期。应用通常以Activity的形式运行在操作系统中。对于每一个Activity，在活动管理器中都会有一个与之对应的应用记录(Activity Record)，这个Activity Record记录了该应用的Activity的状态。活动管理器可以利用这个Activity Record作为标识，调度应用的Activity进程。
窗口管理器(Window Manager Service)：用于管理在屏幕上使用的图形用户界面(graphical user interface，GUI)资源，具体可用于：获取屏幕大小、窗口的创建和销毁、窗口的显示与隐藏、窗口的布局、焦点的管理以及输入法和壁纸管理等。
应用程序框架层以下的系统库和内核层等可称为底层系统，底层系统中包括用于提供显示服务的底层显示系统，例如，底层显示系统包括内核层中的显示驱动以及系统库中的surface manager等。
安卓运行时(Android Runtime)包括核心库和虚拟机。Android Runtime负责安卓系统的调度和管理。核心库包含两部分：一部分是java语言需要调用的功能函数，另一部分是安卓的核心库。应用程序层和应用程序框架层运行在虚拟机中。虚拟机将应用程序层和应用程序框架层的java文件执行为二进制文件。虚拟机用于执行对象生命周期的管理，堆栈管理，线程管理，安全和异常的管理，以及垃圾回收等功能。
系统库可以包括多个功能模块。例如：表面管理器(surface manager)，媒体库(Media Libraries)，二维/三维图形处理库(OpenGL ES)，2D图像引擎(SGL)等。
表面管理器用于对显示子系统进行管理，并且为多个应用程序提供了2D和3D图层的融合。
媒体库支持多种常用的音频，视频格式回放和录制，以及静态图像文件等。媒体库可以支持多种音视频编码格式，例如：MPEG4，H.264，MP3，AAC，AMR，JPG，PNG等。
OpenGL ES用于实现三维图形绘图，图像渲染，合成，和图层处理等。
SGL是2D绘图的绘图引擎。
内核层是硬件和软件之间的层。内核层至少包含显示驱动，摄像头驱动，蓝牙驱动，音频驱动，传感器驱动。硬件至少包含扬声器、显示器和蓝牙。
下面，结合附图详细阐述本申请实施例提供的一种通信方法。该通信方法应用于电子设备，该电子设备是手机，手机包括SoC和防伪芯片，SoC包括GPIO-1接口和GPIO-2接口，防伪芯片包括接口3。接口3与GPIO-2接口耦接，接口3通过电阻与GPIO-1接口耦接为例。如图6所示，该通信方法可以包括如下步骤。
601、SoC接收数据交互请求。
其中，数据交互请求用于请求SoC从防伪芯片获取采样数据。
602、SoC响应于数据交互请求，调整GPIO-2接口的数据交互状态。
当SoC接收到该数据交互请求后，SoC调整GPIO-2接口的数据交互状态。结合601可知，数据交互请求用于请求SoC从防伪芯片获取采样数据，因此SoC调整GPIO-2接口的数据交互状态，使GPIO-2接口从数据输出状态调整为数据输入状态。
在一个采样周期内，经过第一时长tf,执行了触发GPIO-2接口从高电平切换到低电平的操作、经过第二时长trl,执行了GPIO-2接口维持一段时间的低电平的操作、经过第五时长δ,执行了等待GPIO-1接口的电流流入GPIO-2接口，使GPIO-2接口从低电平切换为高电平的操作以及经过第七时长trd,执行了利用GPIO-2接口从防伪芯片获取采样数据的操作均为必要的执行步骤。
在上述采样周期中，还包括SoC控制GPIO-2接口的数据交互状态从数据输出状态切换到数据输入状态。通常，SoC控制GPIO-2接口的数据交互状态从数据输出状态切换到数据输入状态是在GPIO-2接口维持一段时间低电平时执行的。所以SoC控制GPIO-2接口的数据交互状态从数据输出状态切换到数据输入状态对应第三时长to2i与GPIO-2接口维持一段时间低电平对应的第二时长trl有关，若第三时长to2i较长，相应的第二时长trl也需要延长。
通常，当SoC控制GPIO-2接口从高电平切换到低电平时，开始执行采样周期的计时，所以，第三时长to2i必然也要归纳在采样周期内。结合表1可知，第三时长to2i＝1.2us，一个采样周期tmsr最大值取值是3us。第三时长to2i所占的时间较长，所以本申请通过调整第三时长to2i来降低整个采样周期的时长。
图7为采样周期的第二时序图，参见图7，示例性的，本申请调整第三时长to2i来降低整个采样周期的时长的具体实现过程为：在接收到数据交互请求后，SoC响应于数据交互请求控制GPIO-2接口调整数据交互状态。其中，SoC响应于数据交互请求控制GPIO-2接口调整数据交互状态对应第八时长t'o2i。由于在SoC控制GPIO-2接口从高电平切换到低电平时，采样周期才开始计时，所以第八时长t'o2i不计入整个采样周期内。相较于现有技术的方案，相当于直接去掉了SoC中的GPIO-2接口调整数据交互状态所占用的时长，从而为整个采样周期的其他过程提供足够的时间余量，以保证在一个采样周期内能够获取到采样数据。
在SoC控制SoC中的GPIO-2接口调整数据交互状态后，GPIO-2接口只能用于实现数据交互功能，不能再用于实现时钟功能了，之后本申请通过GPIO-1接口来实现时钟功能。
603、SoC控制GPIO-1接口输出读时钟信号。
结合601可知，由于GPIO-2接口当前用于实现数据交互功能，GPIO-2接口被占用，因此，在本申请方案中，利用GPIO-1接口实现时钟功能，以触发防伪芯片输出采样数据。具体的，SoC控制GPIO-1接口输出读时钟信号是指：SoC控制GPIO-1接口从高电平切换到低电平，并维持一段时间的低电平。相当于SoC控制GPIO-1接口实现从1(高电平)到0(低电平)的过程。现有技术中，SoC控制GPIO-2接口输出读时钟信号，而本申请利用GPIO-1接口输出读时钟信号。
604、防伪芯片在检测到GPIO-1接口输出读时钟信号时，输出采样数据。
在SoC控制GPIO-1接口从高电平切换到低电平，并维持一段时间的低电平之后，防伪芯片可以检测到GPIO-1接口的电平发生变化。在检测到GPIO-1接口的电平发生变化，且电平变化趋势与预设变化趋势一致时，认为SoC输出读时钟信号。接着，防伪芯片响应于读时钟信号，输出采样数据。具体的，防伪芯片输出采样数据的过程可以参考前述(2)“防伪芯片输出采样数据”流程中的描述，此处不在赘述。
605、在SoC控制GPIO-1接口输出高电平的时候，SoC利用GPIO-2接口从防伪芯片中获取采样数据。
结合(2)“防伪芯片输出采样数据”流程可知，防伪芯片的输出数据与接口3的电路状态(如，悬空状态或接地状态)有关，当接口3的电路状态为悬空状态时，防伪芯片输出的采样数据为1，当接口3的电路状态为接地状态时，防伪芯片输出的采样数据为0。根据图1可知，GPIO-1接口、GPIO-2接口和接口3相连，当接口3的连接状态是悬空状态时，防伪芯片的输出电平可以间接等同于GPIO-1接口的输出电平。所以，在GPIO-2接口获取采样数据之前，需要将GPIO-1接口从低电平切换到高电平，否则，GPIO-1接口将一直是低电平，那么GPIO-2接口获取的采样数据也将是低电平，这与防伪芯片想要输出的高电平不符。当接口3的连接状态是接地状态，相当于GPIO-2接口通过接口3直接接地，GPIO-1接口是否从低电平切换到高电平不会影响到GPIO-2接口检测到的防伪芯片的输出结果。
所以，当GPIO-1接口从高电平切换到低电平，并维持一段时间的低电平之后，需要SoC控制GPIO-1接口从低电平切换到高电平。参见图7，在第九时长to1时，SoC控制GPIO-1接口低电平切换到高电平，相当于SoC控制GPIO-1接口实现从0(低电平)到1(高电平)的过程。具体的，通过测试可以得出第九时长to1对应的具体时间。测试过程为，获取GPIO-1接口切换前处于低电平对应的时间以及GPIO-1接口切换后处于高电平对应的时间，根据GPIO-1接口切换前处于低电平对应的时间和GPIO-1接口切换后处于高电平对应的时间的差值，得出第九时长to1。示例性的，第九时长to1＝0.4us。
图7中的第六时长tw2是为了保证SoC能够从GPIO-2接口获取到准确的采样数据。当防伪芯片的输出数据为1时，需要使GPIO-1接口的电流流入GPIO-2接口，以保证GPIO-2接口可以获取到高电平。基于步骤601-605可知，整个采样周期将不再包括第三时长to2i，第三时长to2i对应第八时长t'o2i也落在采样周期之外。同时采样周期增加第九时长to1，且增加的第九时长to1(0.4us)远远短于第八时长t'o2i(1.2us)。
可以理解的是，现有方案中设置的第二时长trl与第三时长to2i有关，第二时长trl大于第三时长to2i。而本申请不涉及第三时长to2i，第二时长只要处在表1所示的区间范围内即可。根据表1可知，0.25≤trl≤2，通常在GPIO-1接口维持第二时长trl的低电平时，SoC会在软件上控制GPIO-1接口输出高电平。SoC在软件上控制GPIO-1接口输出高电平对应第九时长to1，结合前述可知，第九时长to1＝0.4us，所以0.4≤trl≤2。
示例性的，在0.4≤trl≤2时，设置第二时长trl＝0.5us，tw2＝δ+0.2(误差)＝0.4+0.2＝0.6us。根据表1中每个时长对应的测试值可知，tf＝0.2，trd＝0.5，参见图7，可以计算出第四时长tw1和采样周期tmsr。第四时长tw1和采样周期tmsr和满足如下表达式：
tw1＝trl+tf–to1＝0.5+0.2-0.4＝0.3
tmsr＝tf+trl+tw2+trd＝0.2+0.5+0.6+0.5＝1.8
由于1.8us远远低于3us，因此，基于本申请实施例提供的通信方法，在一个采样周期内，能够获取到采样数据的可能性更高。并且上述时间参数有的是落在时间区间内的，可以根据需求灵活调整每个时长参数的具体值，本申请对此不作限制。
进一步的，在电子设备的运行过程中，有可能会发生中断，当中断发生时，SoC会暂停当前进程，优先处理中断事件，直到中断事件处理结束后，才能继续执行当前进程。本申请通过尽可能的压缩一个采样周期对应的真实采样时长，使真实采样时长远低于one-wire协议规定的采样时长，从而提高在一个采样周期内，获取到采样数据的可能性。所以，当利用本申请提供的技术方案时，即使碰到了不可抗拒的中断事件，也能尽量保证在中断事件执行结束后，仍然还有时间余量以继续执行当前进程，从而获取到采样数据。
如图8所示，本申请实施例提供一种通信方法，该通信方法应用于电子设备，电子设备包括第一芯片，第一芯片包括第一接口和第二接口，第一接口通过电阻耦接至第二接口。示例性的，以上述电子设备为手机，第一芯片为SoC，第一接口为GPIO-2接口和第二接口为GPIO-1接口举例。该通信方法包括：
801、第一芯片接收数据交互请求。
在需要传输采样数据时，第一芯片会接收数据交互请求，其中该数据交互请求用于请求第一芯片从第二芯片中获取采样数据。示例性的，第二芯片为防伪芯片。SoC接收到数据交互请求，数据交互请求用于请求SoC从防伪芯片中获取采样数据。
802、第一芯片响应于数据交互请求，第一芯片控制第一接口从数据输出状态调整为数据输入状态。
在数据交互请求用于请求第一芯片从第二芯片获取采样数据的情况下，第一芯片控制第一接口从数据输出状态调整为数据数据输入状态。示例性的，SoC控制GPIO-2接口从数据输出状态调整为数据数据输入状态。
803、在第一接口从数据输出状态调整为数据输入状态后，第一芯片控制第二接口输出读时钟信号，以使第一接口在采样周期内获取采样数据。
具体内容参见603-605，在此不再赘述。
可选的，电子设备还包括第二芯片，第二芯片包括第三接口，第三接口分别与第一接口和第二接口耦接，方法还包括：
第二芯片通过第三接口检测第一芯片输出的读时钟信号，响应于读时钟信号，第二芯片通过第三接口向第一芯片输出采样数据。
示例性的，防伪芯片通过第三接口检测SoC输出的读时钟信号，以及响应于读时钟信号，防伪芯片通过第三接口向SoC输出采样数据对应的具体内容可以参考604，在此不再赘述。
可选的，方法还包括：
在第二接口输出读时钟信号的预设时长后，第一芯片控制第一接口接收来自第二芯片输出的采样数据。
结合表1，预设时长可以是第六时长tw2，在GPIO-1接口输出读时钟信号的预设时长后，SoC控制GPIO-2接口接收来自第二芯片输出的采样数据。具体内容可以参考605，在此不再赘述。
可选的，第二芯片通过第三接口向第一芯片输出采样数据，包括：在采样数据为第一电平时，第二芯片控制第三接口悬空；在采样数据为第二电平时，第二芯片控制第三接口接地。
具体的，在采样数据为第一电平(即高电平)时，第二芯片控制第三接口悬空；在采样数据为第二电平(即低电平)时，第二芯片控制第三接口接地。第二芯片数据输出第一电平(即高电平)和第二电平(即低电平)的详细内容可以参考前述的(2)“防伪芯片输出采样数据”流程。
需要说明的是，第一接口相当于图1所示的通信系统中的接口2，第二接口相当于图1所示的通信系统中的接口1，第三接口相当于图1所示的通信系统中的接口3。
本申请另一些实施例提供了一种电子设备，该电子设备包括第一芯片，第一芯片包括第一接口和第二接口，第一接口用于通过电阻与第二接口耦接。
第一芯片包括获取模块和处理模块。获取模块用于接收数据交互请求。处理模块用于响应于数据交互请求，第一芯片控制第一接口从数据输出状态调整为数据输入状态。在第一接口从数据输出状态调整为数据输入状态后，处理模块还用于控制第二接口输出读时钟信号，以使第一接口在采样周期内获取采样数据。
可选的，电子设备还包括第二芯片，第二芯片包括第三接口，第三接口与第一接口耦接，第三接口用于通过电阻与第二接口耦接；第二芯片包括检测模块和输出模块，检测模块用于通过第三接口检测第一芯片输出的读时钟信号；响应于读时钟信号，输出模块，用于通过第三接口向第一芯片输出采样数据。
可选的，在第二接口输出读时钟信号的预设时长后，第一芯片的处理模块，还用于控制第一接口接收来自第二芯片输出的采样数据。
可选的，在采样数据为第一电平时，第二芯片的输出模块，用于控制第三接口悬空；在采样数据为第二电平时，第二芯片的输出模块，还用于控制第三接口接地。
本申请另一些实施例提供了一种电子设备，该电子设备可以包括：通信模块、存储器和一个或多个处理器。该通信模块、存储器与处理器耦合。该存储器用于存储计算机程序代码，该计算机程序代码包括计算机指令。
本申请另一实施例提供一种芯片系统，如图9所示，该芯片系统包括至少一个处理器901和至少一个接口电路902。处理器901和接口电路902可通过线路互联。例如，接口电路902可用于从其它装置接收信号。又例如，接口电路902可用于向其它装置(例如处理器901)发送信号。
例如，接口电路902可读取设备中存储器中存储的指令，并将该指令发送给处理器901。当指令被处理器901执行时，可使得电子设备执行上述实施例中的各个步骤。当然，该芯片系统还可以包含其他分立器件，本申请实施例对此不作具体限定。
本申请实施例还提供一种计算机可读存储介质，该计算机可读存储介质包括计算机指令，当计算机指令在电子设备上运行时，使得电子设备执行上述方法实施例中电子设备(例如，手机)执行的各个功能或者步骤。
本申请实施例还提供一种计算机程序产品，当计算机程序产品在计算机上运行时，使得计算机执行上述方法实施例中电子设备(例如，笔记本电脑)执行的各个功能或者步骤。
通过以上实施方式的描述，所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个装置，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是一个物理单元或多个物理单元，即可以位于一个地方，或者也可以分布到多个不同地方。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该软件产品存储在一个存储介质中，包括若干指令用以使得一个设备(可以是单片机，芯片等)或处理器(proCessor)执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(read only memory，ROM)、随机存取存储器(random access memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上内容，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (8)

1.一种通信方法，应用于电子设备，所述电子设备包括第一芯片和第二芯片，所述第一芯片包括第一接口和第二接口，所述第一接口用于通过电阻与所述第二接口耦接，所述第二芯片包括第三接口，所述第三接口与所述第一接口耦接，所述第三接口通过所述电阻与所述第二接口耦接，其特征在于，所述方法包括：
所述第一芯片接收数据交互请求；
所述第一芯片响应于所述数据交互请求，所述第一芯片控制所述第一接口从数据输出状态调整为数据输入状态；
在所述第一接口从所述数据输出状态调整为所述数据输入状态后，所述第一芯片控制所述第二接口输出读时钟信号；
所述第二芯片通过所述第三接口检测所述第一芯片输出的所述读时钟信号；
响应于所述读时钟信号，所述第二芯片通过所述第三接口向所述第一芯片输出采样数据；
所述第一芯片控制所述第一接口在采样周期内接收来自所述第二芯片的所述采样数据；所述采样周期是从所述第一芯片控制所述第二接口输出所述读时钟信号时开始计时的。
2.根据权利要求1所述的方法，其特征在于，所述第一芯片控制所述第一接口在采样周期内接收来自第二芯片的采样数据，包括：
在所述第二接口输出读时钟信号的预设时长后，所述第一芯片控制所述第一接口在所述采样周期内接收来自所述第二芯片输出的所述采样数据。
3.根据权利要求1或2所述的方法，其特征在于，所述第二芯片通过所述第三接口向所述第一芯片输出所述采样数据，包括：
在所述采样数据为第一电平时，所述第二芯片控制所述第三接口悬空；
在所述采样数据为第二电平时，所述第二芯片控制所述第三接口接地。
4.一种电子设备，其特征在于，所述电子设备包括第一芯片和第二芯片，所述第一芯片包括第一接口和第二接口，所述第一接口用于通过电阻与所述第二接口耦接；所述第二芯片包括第三接口，所述第三接口与所述第一接口耦接，所述第三接口通过所述电阻与所述第二接口耦接；
所述第一芯片，用于接收数据交互请求；
所述第一芯片，还用于响应于所述数据交互请求，所述第一芯片控制所述第一接口从数据输出状态调整为数据输入状态；
在所述第一接口从所述数据输出状态调整为所述数据输入状态后，所述第一芯片，还用于控制所述第二接口输出读时钟信号；
所述第二芯片，用于通过所述第三接口检测所述第一芯片输出的所述读时钟信号；
所述第二芯片，还用于响应于所述读时钟信号，通过所述第三接口向所述第一芯片输出采样数据；
所述第一芯片，还用于控制所述第一接口在采样周期内接收来自第二芯片的采样数据；所述采样周期是从所述第一芯片控制所述第二接口输出所述读时钟信号时开始计时的。
5.根据权利要求4所述的电子设备，其特征在于，
在所述第二接口输出读时钟信号的预设时长后，所述第一芯片，还用于控制所述第一接口在所述采样周期内接收来自所述第二芯片输出的所述采样数据。
6.根据权利要求4或5所述的电子设备，其特征在于，
在所述采样数据为第一电平时，所述第二芯片，用于控制所述第三接口悬空；
在所述采样数据为第二电平时，所述第二芯片，用于控制所述第三接口接地。
7.一种电子设备，其特征在于，包括处理器和存储器；
所述存储器用于存储代码指令；所述处理器用于运行所述代码指令，以执行如权利要求1-3中任一项所述的方法。
8.一种计算机存储介质，其特征在于，包括计算机指令，当所述计算机指令在电子设备上运行时，使得所述电子设备执行如权利要求1-3中任一项所述的方法。
CN202211123441.1A 2022-09-15 2022-09-15 一种通信方法和设备 Active CN116701289B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211123441.1A CN116701289B (zh) 2022-09-15 2022-09-15 一种通信方法和设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211123441.1A CN116701289B (zh) 2022-09-15 2022-09-15 一种通信方法和设备

Publications (2)

Publication Number Publication Date
CN116701289A CN116701289A (zh) 2023-09-05
CN116701289B true CN116701289B (zh) 2024-04-12

Family

ID=87826362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211123441.1A Active CN116701289B (zh) 2022-09-15 2022-09-15 一种通信方法和设备

Country Status (1)

Country Link
CN (1) CN116701289B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117250484B (zh) * 2023-11-20 2024-03-12 北京小米移动软件有限公司 芯片的测试方法、装置、测试芯片和存储介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103129151A (zh) * 2011-11-30 2013-06-05 珠海天威技术开发有限公司 存储芯片及其数据通讯方法、耗材容器、成像设备
CN103220370A (zh) * 2013-03-04 2013-07-24 深圳市硅格半导体有限公司 一种实现swp接口的方法和装置以及swp系统
CN107678995A (zh) * 2017-09-26 2018-02-09 歌尔科技有限公司 数据通信方法及电子设备
WO2018076679A1 (zh) * 2016-10-31 2018-05-03 深圳市中兴微电子技术有限公司 一种基于串行Flash控制器接收数据的方法及装置
CN110471882A (zh) * 2019-08-22 2019-11-19 矽恩微电子(厦门)有限公司 一种单总线通信电路及方法
CN110990319A (zh) * 2019-11-28 2020-04-10 北京雷石天地电子技术有限公司 同步串行总线复用方法、装置、终端和非临时性计算机可读存储介质
CN210691065U (zh) * 2019-08-01 2020-06-05 哈尔滨威帝电子股份有限公司 一种带闪码分析的can总线采集控制模块
CN112003954A (zh) * 2020-10-27 2020-11-27 苏州纳芯微电子股份有限公司 数据通信方法、数据通信系统及计算机可读存储介质
CN113868185A (zh) * 2020-06-30 2021-12-31 Oppo广东移动通信有限公司 多芯片系统、电子设备及数据传输方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10108578B2 (en) * 2013-09-11 2018-10-23 Texas Instruments Incorporated Single wire communications interface and protocol
CN105978576B (zh) * 2016-05-06 2019-04-12 京东方科技集团股份有限公司 按键电路及其使用方法、电视按键板、显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103129151A (zh) * 2011-11-30 2013-06-05 珠海天威技术开发有限公司 存储芯片及其数据通讯方法、耗材容器、成像设备
CN103220370A (zh) * 2013-03-04 2013-07-24 深圳市硅格半导体有限公司 一种实现swp接口的方法和装置以及swp系统
WO2018076679A1 (zh) * 2016-10-31 2018-05-03 深圳市中兴微电子技术有限公司 一种基于串行Flash控制器接收数据的方法及装置
CN107678995A (zh) * 2017-09-26 2018-02-09 歌尔科技有限公司 数据通信方法及电子设备
CN210691065U (zh) * 2019-08-01 2020-06-05 哈尔滨威帝电子股份有限公司 一种带闪码分析的can总线采集控制模块
CN110471882A (zh) * 2019-08-22 2019-11-19 矽恩微电子(厦门)有限公司 一种单总线通信电路及方法
CN110990319A (zh) * 2019-11-28 2020-04-10 北京雷石天地电子技术有限公司 同步串行总线复用方法、装置、终端和非临时性计算机可读存储介质
CN113868185A (zh) * 2020-06-30 2021-12-31 Oppo广东移动通信有限公司 多芯片系统、电子设备及数据传输方法
CN112003954A (zh) * 2020-10-27 2020-11-27 苏州纳芯微电子股份有限公司 数据通信方法、数据通信系统及计算机可读存储介质

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
An IoT based P2P model for Water Sharing using Machine Learning;H O Lekshmy等;《2020 International Conference on Communication and Signal Processing(ICCSP) 》;790-794 *
单线传输可调光LED恒流驱动芯片的设计;胡成煜;《中国优秀硕士学位论文全文数据库 信息科技辑》(第04期);I135-382 *
基于DSP的单总线温度测量系统设计;王军琴;《工矿自动化》;第36卷(第02期);35-38 *

Also Published As

Publication number Publication date
CN116701289A (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
WO2020192714A1 (zh) 显示设备控制页面的方法、相关装置及系统
KR102221023B1 (ko) 이미지를 처리하는 전자장치 및 방법
CN111095723B (zh) 无线充电方法及电子设备
US20230156835A1 (en) NFC-Based Communication Method, Apparatus, and System
US20230216990A1 (en) Device Interaction Method and Electronic Device
CN114513847B (zh) 定位方法、装置、系统、电子设备及存储介质
CN110730448A (zh) 设备之间建立连接的方法及电子设备
WO2021139630A1 (zh) 数据传输方法、装置及数据处理系统、存储介质
CN116701289B (zh) 一种通信方法和设备
CN111464689A (zh) 一种音频输出方法及终端设备
CN112541861B (zh) 图像处理方法、装置、设备及计算机存储介质
CN113572890B (zh) 音量管理的方法及电子设备
CN114554463A (zh) 蓝牙通信方法、蓝牙广播方法、蓝牙设备以及存储介质
CN115655310A (zh) 数据的校准方法、电子设备及可读存储介质
CN111523633B (zh) 数据传输方法、多功能卡及电子设备
CN116567141B (zh) 数据处理方法和电子设备
EP3178259B1 (en) Electronic device and method for controlling information exchange in electronic device
WO2023284555A1 (zh) 安全调用服务的方法、安全注册服务的方法及装置
CN116031964B (zh) 充电控制的方法及终端设备
KR20150059282A (ko) 데이터 처리 방법 및 그 전자 장치
CN114995886B (zh) 一种存储卡的识别方法及电子设备
CN117335830A (zh) 无线通信电路、蓝牙通信切换方法和电子设备
CN114828098B (zh) 数据传输方法和电子设备
CN116305093A (zh) 小应用程序的操作方法和电子设备
CN115016666B (zh) 触控处理方法、终端设备以及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant