CN113868185A - 多芯片系统、电子设备及数据传输方法 - Google Patents
多芯片系统、电子设备及数据传输方法 Download PDFInfo
- Publication number
- CN113868185A CN113868185A CN202010623665.3A CN202010623665A CN113868185A CN 113868185 A CN113868185 A CN 113868185A CN 202010623665 A CN202010623665 A CN 202010623665A CN 113868185 A CN113868185 A CN 113868185A
- Authority
- CN
- China
- Prior art keywords
- chip
- interrupt signal
- interrupt
- pins
- preset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000005540 biological transmission Effects 0.000 title claims abstract description 19
- 230000008859 change Effects 0.000 claims abstract description 39
- 238000012545 processing Methods 0.000 claims description 47
- 230000001960 triggered effect Effects 0.000 claims description 16
- 230000004044 response Effects 0.000 abstract description 45
- 238000004891 communication Methods 0.000 abstract description 13
- 238000001514 detection method Methods 0.000 abstract description 5
- 230000008569 process Effects 0.000 description 13
- 230000006870 function Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000013528 artificial neural network Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000003993 interaction Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
本申请实施例提供一种多芯片系统、电子设备及数据传输方法，所述多芯片系统包括：第一芯片、输入输出模块以及第二芯片，输入输出模块包括多个引脚，所述第二芯片与所述第一芯片通过所述输入输出模块连接，其中，所述第一芯片和所述第二芯片之间可传输多种中断信号，所述多种中断信号中的预设中断信号通过所述多个引脚的电平变化传输。第一芯片和第二芯片之间传输中断信号时，预设中断信号可以通过检测输入输出模块中多个引脚电平的变化来传输，可以充分利用输入输出模块引脚的资源，对于输入输出模块中多个引脚的纯电平信号的检测速度较快，提高了第一芯片和第二芯片之间的中断响应速率，节省芯片之间的通信时间。
Description
技术领域
本申请涉及电子技术领域，特别涉及一种多芯片系统、电子设备及数据传输方法。
背景技术
功能比较强大的电子设备内往往设置有多个处理芯片，处理芯片与处理芯片之间通信通过邮箱(mailbox)进行通信，处理芯片需要读取邮箱内的中断信息进而判断中断类型，在需要中断响应较为频繁的场景下，系统中断响应的速率较低。
发明内容
本申请实施例提供一种多芯片系统、电子设备及数据传输方法，可以提高处理芯片之间的中断响应速率，节省处理芯片之间的通信时间。
本申请实施例提供一种多芯片系统，其包括：
第一芯片；
输入输出模块，包括多个引脚；
第二芯片，所述第二芯片与所述第一芯片通过所述输入输出模块连接；
其中，所述第一芯片和所述第二芯片之间可传输多种中断信号，所述多种中断信号中的预设中断信号通过所述多个引脚的电平变化传输。
本申请实施例还提供一种电子设备，其包括：
多芯片系统，所述多芯片系统如上所述的多芯片系统；以及
图像传感器，所述图像传感器与所述多芯片系统连接，所述图像传感器用于获取图像数据。
本申请实施例还提供一种数据传输方法，其应用于多芯片系统，所述多芯片系统包括第一芯片、输入输出模块以及第二芯片，所述输入输出模块包括位于所述第一芯片的多个引脚以及位于所述第二芯片的多个引脚，所述方法包括：
通过所述第一芯片触发中断信号；
若所述中断信号是预设中断信号，通过所述位于第一芯片的多个引脚将所述预设中断信号发送至所述位于所述第二芯片的多个引脚，所述位于所述第二芯片的多个引脚的电平产生变化；
所述第二芯片检测位于所述第二芯片的多个引脚的电平变化，获取所述预设中断信号，并响应所述预设中断信号。
本申请实施例中，第一芯片和第二芯片之间传输多种中断信号时，预设中断信号可以通过检测输入输出模块中多个引脚电平的变化来传输，可以充分利用输入输出模块引脚的资源，对于输入输出模块中多个引脚的纯电平信号的检测速度较快，提高了第一芯片和第二芯片之间的中断响应速率，节省处理芯片之间的通信时间。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。
图1为本申请实施例提供的多芯片系统的第一种结构示意图。
图2为本申请实施例提供的多芯片系统的第二种结构示意图。
图3为本申请实施例提供的多芯片系统的第三种结构示意图。
图4为本申请实施例提供的电路板的结构示意图。
图5为本申请实施例提供的电子设备的第一种结构示意图。
图6为本申请实施例提供的电子设备的第二种结构示意图。
图7为本申请实施例提供的数据传输方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本申请的保护范围。
请参阅图1，图1为本申请实施例提供的多芯片系统的第一种结构示意图。
多芯片系统包括第一芯片200、输入输出模块300和第二芯片400，其中，第一芯片200可以为外挂芯片，诸如用于图像处理的前图像处理芯片，第二芯片400可以为主芯片，诸如应用处理芯片，第一芯片200和第二芯片400之间通讯往往需要传输中断信号，中断信号可以用于当第二芯片400执行一条现行指令的时候，如果第一芯片200向第二芯片400发出中断请求，那么第一芯片200在满足响应的情况下，将发出中断响应信号，表示第二芯片400不再受理其他芯片的中断。也就是说，第一芯片200和第二芯片400之间的通信须产生中断响应，对于多芯片系统来说，中断信号的种类往往有很多种，此时，为了提高中断响应的速率，可以通过检测输入输出模块300中引脚的电平变化来确定预设中断信号。
具体的，第一芯片200和第二芯片400之间连接有输入输出模块300。其中，输入输出模块300为通用型输入输出接口(GPIO，General-purpose input/output)的，其可以包括多个GPIO引脚，每个引脚可以供使用者由程控自由使用，即每个引脚均可用于实现输入或输出的功能，可以通过读取引脚电位的高低来确定该引脚具体实现的功能是输入或输出，例如，第一芯片200包括多个GPIO引脚，第二芯片400也包括多个GPIO引脚，第一芯片200的GPIO引脚和第二芯片400的GPIO引脚对应连接，当第一芯片200的GPIO引脚电平拉高时，第二芯片400与第一芯片200相连的GPIO引脚电平也相应被拉高，第二芯片400可以检测到GPIO引脚的电平为高电平，当第一芯片200的GPIO引脚电平拉低时，第二芯片400与第一芯片200对应连接的GPIO引脚电平也相应被拉低，第二芯片400可以检测到GPIO引脚的电平为低电平，其中，高电平可以编码为1，低电平可以编码为0，当用作传输中断信号的GPIO引脚足够多时，可以通过对多个GPIO引脚电平进行编码，不同的编码象征不同类型的中断，通过检测电平变化则可以快速得到第一芯片200和第二芯片400之间传输的中断信号的类型，提高第一芯片200和第二芯片400之间中断响应的速度。
为了更详细说明多芯片系统的结构，请参阅图2，图2为本申请实施例提供的多芯片系统的第二种结构示意图。
第一芯片200可以包括主控处理器(central processing unit，CPU)210，第二芯片400可以包括应用处理器(Application Processor，AP)410，多芯片系统还包括邮箱模块220以及系统总线230，其中，邮箱模块220可以集成在第一芯片200内，也可以集成在第二芯片400内，以集成在第一芯片200内为例，第一芯片200和第二芯片400之间可以通过邮箱模块220(mailbox)进行通信，比如主控处理器往邮箱模块220里写入中断信号，其中，中断信号可以包括中断信号的类型，例如可以为watchdog中断，reset中断，mipi中断，spi中断等，此时可以通过一个GPIO引脚触发读取数据的中断信号，应用处理器410收到读取数据的中断信号后，应用处理器410通过系统总线230去读取第一芯片200的邮箱模块220里写入的中断类型，应用处理器410读取主控处理器210写入邮箱模块220内的中断信号后，实行对应的中断响应，当应用处理器410处理完邮箱模块220写入的中断信号后，应用处理器410再通过系统总线230清除邮箱模块220中写入的中断。其中，系统总线230可以为串行外设接口(SPI，Serial Peripheral Interface)，是一种全双工，同步的通信总线，系统总线230还可以为两线式串行总线(I2C，InterIntegrated Circuit)，I2C总线是一种简单、双向二线制同步串行总线，无论是通过SPI还是I2C总线读取邮箱模块220内的中断信号进而判断中断类型均会比通过检测纯电平信号的GPIO引脚判断中断类型的耗时更长，也就是说，通过该方式实现第一芯片200和第二芯片400之间的中断响应，由于第二芯片400中的应用处理器410通过系统总线230读取邮箱模块220中的中断信号时间耗费较长，至少会耗费时长10ms，降低多芯片系统的中断响应速率。
为了提高多芯片系统的中断响应速率，在一些实施方式中，可以通过检测多个GPIO引脚电平变化对预设中断信号进行编码，即不同GPIO引脚电平变化形成多组电平变化的组合来编码预设中断信号，以作为中断引脚的GPIO引脚数量为4示例，分别对4个GPIO引脚电平变化可以形成的组合进行编码，4个GPIO引脚电平变化形成的组合如下表：
其中，对于每个GPIO引脚来说，可存在高电平和低电平两种状态，当GPIO引脚为高电平时，可标记为1，当GPIO引脚为低电平时，可标记为0，4个不同的GPIO引脚可以实现16种电平状态，但由于系统默认初始电平为0，所以当4个GPIO引脚电位均为低电平的时候，应用处理器410不会检测到中断信号，即4个GPIO引脚可以对15种中断类型进行编码。
例如，主控处理器210需要应用处理器410处理中断类型1的中断信号，主控处理器210判断该中断类型1是否属于GPIO引脚编码的中断类型，若是，则根据GPIO引脚的编码表，控制GPIO引脚的电平变化，如4个GPIO引脚的电平由0000变化成0001，也就是说，可以将第四GPIO引脚电平拉高，应用处理器410检测到对应的4个GPIO引脚的变化，对4个GPIO引脚电平变化得到的编码进行解码，得到主控处理器210需要应用处理器410处理的中断响应为中断类型1的中断响应，由于GPIO引脚电平变化检测是较为快速的，可以快速实现主控处理器210和应用处理器410之间的中断信号的传输。
可以理解的是，由于芯片硬件结构的限制，GPIO引脚的资源是固定的，因此当多芯片系统之间需要传输的中断类型大于GPIO引脚编码的预设中断类型时，可以通过系统总线230读取邮箱模块220内的中断信息，例如主控处理器210需要应用处理器410处理中断类型55的中断信号，主控处理器210判断该中断类型55属于其他中断信号，即中断类型55不属于GPIO引脚编码的预设中断信号，将中断类型55通过系统总线230写入邮箱模块220，并控制GPIO引脚的电平变化，如4个GPIO引脚的电平由0000变化成1111，将4个GPIO引脚的电平均拉高，编码1111即为中断类型15，应用处理器410检测到对应的4个GPIO引脚的变化，对编码1111进行解码，得到主控处理器210需要应用处理器410处理的中断响应为中断类型15的中断响应，中断类型15为读取邮箱模块220信息进一步判断中断类型信息，应用处理器410则通过系统总线230读取邮箱模块220内的主控处理器210写入的中断信息，进而判断该中断信息包括的中断类型，根据中断类型实现对应的中断响应。
在本申请实施方式中，由于GPIO引脚电平变化检测是较为快速的，可以将一些预设场景下较为常用的中断信号作为预设中断信号，每个预设中断信号对应一个GPIO编码，其中，一个GPIO编码可以由多个GPIO相同或不同的电平组合实现，将其他不常用的中断信号作为非预设中断信号，非预设中断信号可以通过系统总线230读取邮箱模块220内写入的中断信号获取。
其中，预设场景可以与第一芯片的处理数据类型相关，本申请实施例提供的第一芯片200可以为前图像处理芯片(pre-ISP)，第二芯片400为应用处理芯片，多芯片系统可以用于图像或视频的处理的应用场景，在该应用场景中，由于前图像处理芯片需要与应用处理芯片产生频繁的数据交互，如对处理前以及处理后的图像数据的传输，因此第一芯片200和第二芯片400之间需要实现频繁的中断响应，此时将该应用场景下将会频繁需要用到的中断类型作为预设中断信号，例如，reset中断、mipi中断以及watchdog中断，通过GPIO引脚电平变化传输，将其他不会频繁使用的中断类型作为其他中断信号，通过邮箱模块220传输，可以在预设场景下快速实现第一芯片200和第二芯片400之间的中断信号的传输。
为了更详细说明本申请实施例多芯片系统的结构，请参阅图3，图3为本申请实施例提供的多芯片系统的第三种结构示意图。
第一芯片200还可以包括图像信号处理器(Image Signal Processing，ISP)240、神经网络处理器(Neural-network Processing Unit，NPU)250、数字信号处理器(DigitalSignal Processing，DSP)260。
其中，图像信号处理器240用于对第一芯片200所获取到的图像数据诸如RAW数据进行坏点去除、stats统计、线性化等处理。神经网络处理器250用于对图像信号处理器240所处理过的图像数据进行增强处理，其可以运行人工智能训练网络处理图像算法，以在提高处理图像数据效率的情况下提升图像质量。数字信号处理器260主要用于协助图像信号处理器240和神经网络处理器250。然而，数字信号处理器260也可以对计算量较小的图像数据进行处理。主控处理器(Central Processing Unit,CPU)可以控制第一芯片200系统的运作，诸如中断响应、外设参数配置等。
第一芯片200还可以包括寄存器270、存储器280、第一接口201、第二接口202。
寄存器270可以用于图像信号处理器240、神经网络处理器250、数字信号处理器260和主控处理器210中任意两个之间的通信。
存储器280可以存储第一芯片200的各种数据，诸如图像数据、系统数据等。存储器280也可以理解为第一芯片200的内存。存储器280还可以配合寄存器270用于图像信号处理器240、神经网络处理器250、数字信号处理器260和主控处理器210240中任意两个之间的通信。
系统总线230与第一芯片200的各个部件电连接，诸如系统总线230与图像信号处理器240、神经网络处理器250、数字信号处理器260、主控处理器210、存储器280。
其中，第一接口201和第二接口202均可以为移动产业处理器接口(MobileIndustry Processor Interface，MIPI)。第一接口201可以接收图像数据诸如RAW数据，诸如第一接口201可以接收来自图像传感器所获取到的RAW数据。第一接口201所接收到的图像数据诸如RAW数据可以为原始图像数据，即第一接口201所接收到的图像数据为未经过处理加工的图像数据，具体可以将原始图像数据理解为未经过图像处理器处理的图像数据。第一接口201接收到图像数据诸如原始图像数据后可以将该图像数据传输到图像信号处理器240。
第二接口202可以接收图像信号处理器240对图像数据进行处理的结果，第二接口202也可以接收神经网络处理器250对图像数据进行处理的结果，第二接口202还可以接收数字信号处理器260对图像数据进行处理的结果。比如第一芯片200在对图像数据进行预览处理时，可以将预览数据传输到第二接口202。第二接口202可以与应用处理芯片连接，以将第二接口202所接收到的图像数据诸如预览数据等传输到应用处理芯片。举例来说，当需要进行图像预览时，可以将进行图像预览所处理的数据通过第二接口202传输到应用处理芯片。
第二芯片400还可以包括图像信号处理器(Image Signal Processing，ISP)420、存储器430、系统总线440、第三接口450。
第三接口450可以为移动产业处理器接口(Mobile Industry ProcessorInterface，MIPI)。第三接口450可以与第二接口202采用信号线连接。第二接口202和第三接口450的电连接可以实现第一芯片200所处理的结果传输到第二芯片400，以供第二芯片400的图像信号处理器420对第一芯片200所处理的结果进行进一步处理。
存储器430可以存储第二芯片400的各种数据，诸如存储第一芯片200通过互连总线接口203和第二接口202传输到第二芯片400的图像数据。存储器430还可以存储第二芯片400的运行系统，存储器430还可以存储图像信号处理器420所处理的中间数据或结果。存储器430还可以存储的计算机程序诸如应用处理器410中执行的指令。当然，存储器430还可以存储其他数据，在此不再一一举例说明。
示例性的，本申请实施例提供的多芯片系统的第一芯片以及第二芯片之间存在图像数据交互时，需要频繁通过第一接口、第二接口以及第三接口触发mipi中断，可以将mipi中断设置为预设中断，通过上述方法：GPIO引脚电平变化传输预设中断，应用处理器无需通过系统总线读取邮箱模块内的中断信号，可以有效提高mipi中断响应的速率。具体的，当第一接口接收到图像数据时，触发mipi中断，主控处理器判断mipi中断是否为预设中断，若mipi中断为预设中断信号，如上表格中的中断类型1(编码为0001)，则主控处理器控制输入输出模块中的GPIO引脚根据编码0001改变引脚的电平，根据编码0001将第四GPIO引脚电平拉高，相应的，与该第四GPIO引脚对应连接的第二芯片的GPIO引脚的电平被拉高，应用处理器通过检测用于作为中断信号判断的引脚的电平变化，可以得到该中断信号的编码，对该编码进行解码，得到该中断信号对应的中断类型，如应用处理器通过对编码0001解码，得到第一芯片传输的中断类型为中断类型1(mipi中断)，应用处理器实施mipi中断响应。当第一芯片频繁触发mipi中断时，可以有效提高mipi中断响应的速率。
本申请实施例还提供一种电路板，其上集成有多芯片系统，多芯片系统可以为上述任意一个实施例中的多芯片系统，多芯片系统的具体结构和功能可以参阅上述实施例，在此不再赘述。具体请参阅图4，图4为本申请实施例提供的电路板的结构示意图。电路板22A可以包括第一芯片200和第二芯片400形成的多芯片系统。
本申请实施例还一种电子设备，具体请参阅图5，图5为本申请实施例提供的电子设备的第一种结构示意图。电子设备20A可以包括上述电路板，电路板22A上集成有多芯片系统20，其中，第一芯片200和第二芯片400可以上述任意一个实施例中的前图像处理芯片和应用处理芯片，在此不再赘述。
电子设备20A还可以包括图像传感器600，图像传感器600可以为互补金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)图像传感器、电荷藕合器件(Charge Coupled Device，CCD)图像传感器等。图像传感器600可以与第一芯片200电连接，诸如图像传感器600与第一芯片200的第一接口201电连接。图像传感器600可以采集获取原始图像数据诸如RAW图像数据，并通过第一接口201传输到第一芯片200，以供第一芯片200内部的图像处理器诸如图像信号处理器240和神经网络处理器250进行处理。
其中，图像传感器600可以获取图像数据诸如原始图像数据，该原始图像数据可以为RAW图像数据。
第一芯片200用于处理图像传感器600所获取的图像数据以得到处理结果。
第二芯片400与第一芯片200连接，第二芯片400用于获取第一芯片200的处理结果，并对处理结果进行图像处理。可以理解为，第一芯片200对图像数据进行初步图像处理得到处理结果，第二芯片400对图像第一芯片200的处理结果进行进一步的图像处理得到最终的图像信息，并将图像信息展示给用户。例如，通过电子设备的显示屏显示图像信息。
第二芯片400是电子设备20A的控制中心，利用各种接口和线路连接整个电子设备20A的各个部分，通过运行或调用存储在存储器430内的计算机程序，以及调用存储在存储器430内的数据，执行电子设备20A的各种功能和处理数据，从而对电子设备20A进行整体监控。诸如第二处理器410控制电子设备20A的图像传感器400获取原始图像数据，并控制第一芯片200对图像传感器400所获取到的原始图像数据进行图像质量增强处理，以得到预处理结果。然后，第二处理器410控制第二芯片400的图像信号处理器420对该预处理结果进行进一步处理，再将图像信号处理器420所处理的结果通过电子设备20A的显示屏显示出来。
示例性地，第一芯片需要与第二芯片进行通信时，需要触发相应的中断，主控处理器判断待传输的中断信号是否为预设中断信号，若中断信号为预设中断信号，通过输入输出模块多个引脚的变化传输预设中断信号，若待传输的中断信号为其他中断信号，通过输入输出模块传输目标中断信号，且将其他中断信号写入邮箱模块，应用处理器对输入输出模块的多个引脚的电平进行分析，若多个引脚的电平变化传输的中断信号为预设中断信号，实现预设中断信号的中断响应，若多个引脚的电平变化传输的中断信号为目标中断信号，通过所述系统总线读取邮箱模块内的中断信号，实现其他中断信号的中断响应。通过将部分使用频繁的中断信号作为预设中断信号，通过输入输出模块的多个GPIO引脚电平变化传输预设中断信号，无需通过邮箱模块传输中断信号，可以提高第一芯片和第二芯片之间的中断响应速率，节省第一芯片和第二芯片之间的通信时间。
其中，电子设备20A可以是便携式设备，诸如蜂窝电话、媒体播放器、平板电脑、掌上电脑(PDA，Personal Digital Assistant)或者其他便携式计算设备。
下面以电子设备为手机为例进行说明，电子设备包括壳体和电路板。电路板安装于壳体，电路板可以为上述任意一个实施例的电路板，电路板的具体结构和功能可以参阅上述实施例，在此不再赘述。
本申请实施例还提供一种电子设备，具体请参阅图6，图6为本申请实施例提供的电子设备的第二种结构示意图。电子设备20A包括壳体292和电路板22A。电路板22A安装于壳体292，电路板22A可以为上述任意一个实施例的电路板，电路板22A的具体结构和功能可以参阅上述实施例，在此不再赘述。
壳体包括后盖和边框。电子设备20A还包括中板、显示屏294、电池296和摄像头298。边框围绕中板设置，其中，边框330可以与中板形成电子设备300的中框。中板和边框330在中板两侧各形成一个容纳腔，其中一个容纳腔容置显示装置294，另一个容纳腔容置电池296和电子设备20A的其他电子元件或功能模块，如电路板22A。
显示屏294形成电子设备20A的显示面，用于显示图像、文本等信息。显示屏294可以为全面屏，即，显示屏294的正面基本全部都是显示区域。需要说明的是，显示屏294下方可以设置摄像头294和/或其他一些光学传感器，如接近传感器、红外传感器等。在其他一些实施例中，显示屏294可以为异形屏，显示屏294可以包括显示区域以及非显示区域。其中，显示区域执行显示屏294的显示功能，用于显示图像、文本等信息。非显示区域不显示信息。非显示区域下方设置摄像头和/或其他传感器，如接近传感器、红外传感器、声学传感器等中的至少一种。
本申请实施例还提供一种数据传输方法，具体请参阅图7，图7为本申请实施例提供的数据传输方法的流程示意图。应用于多芯片系统，所述多芯片系统包括第一芯片、输入输出模块以及第二芯片，所述输入输出模块包括位于所述第一芯片的多个引脚以及位于所述第二芯片的多个引脚，所述方法包括：
101通过第一芯片触发中断信号；
102若中断信号是预设中断信号，通过位于第一芯片的多个引脚将预设中断信号发送至位于第二芯片的多个引脚，位于第二芯片的多个引脚的电平产生变化；
103第二芯片检测位于第二芯片的多个引脚的电平变化，获取预设中断信号，并响应预设中断信号。
其中，第一芯片可以为外挂芯片，诸如用于图像处理的前图像处理芯片，第二芯片可以为主芯片，诸如应用处理芯片，第一芯片和第二芯片之间通讯往往需要传输中断信号，中断信号可以用于当第二芯片执行一条现行指令的时候，如果第一芯片向第二芯片发出中断请求，那么第一芯片在满足响应的情况下，将发出中断响应信号，表示第二芯片不再受理其他芯片的中断。也就是说，第一芯片和第二芯片之间的通信须产生中断响应，对于多芯片系统来说，中断信号的种类往往有很多种，此时，为了提高中断响应的速率，可以通过检测输入输出模块中引脚的电平变化来确定预设中断信号。
具体的，输入输出模块为通用型输入输出模块(GPIO，General-purpose input/output)的简称，其可以包括多个GPIO引脚，每个引脚可以供使用者由程控自由使用，即每个引脚均可用于实现输入或输出的功能，可以通过读取引脚电位的高低来确定该引脚具体实现的功能是输入或输出，例如，第一芯片包括多个GPIO引脚，第二芯片也包括多个GPIO引脚，第一芯片的GPIO引脚和第二芯片的GPIO引脚对应连接，当第一芯片的GPIO引脚电平拉高时，第二芯片与第一芯片相连的GPIO引脚电平也相应被拉高，第二芯片可以检测到GPIO引脚的电平为高电平，当第一芯片的GPIO引脚电平拉低时，第二芯片与第一芯片对应连接的GPIO引脚电平也相应被拉低，第二芯片可以检测到GPIO引脚的电平为低电平，其中，高电平可以编码为1，低电平可以编码为0，当用作传输中断信号的GPIO引脚足够多时，可以通过对多个GPIO引脚电平进行编码，不同的编码象征不同类型的中断，通过检测电平变化则可以快速得到第一芯片和第二芯片之间传输的中断信号的类型，提高第一芯片和第二芯片之间中断响应的速度。
在一些实施方式中，所述多芯片系统还包括邮箱模块，所述邮箱模块与所述第一芯片和所述第二芯片均连接，所述方法还包括：
若触发的中断信号是其他中断信号，所述第二芯片将所述触发的中断信号写入所述邮箱模块；
通过所述位于第一芯片的多个引脚发送目标中断信号至所述位于所述第二芯片的多个引脚，所述位于所述第二芯片的多个引脚的电平产生变化，其中，所述目标中断信号用于使所述第二芯片读取所述邮箱模块中的中断信号；
所述第二芯片检测位于所述第二芯片的多个引脚的电平变化，获取所述目标中断信号，响应所述目标中断信号；
响应所述目标中断信号后，所述第二芯片读取所述邮箱模块内的中断信号。
具体的，第一芯片可以包括主控处理器，第二芯片可以包括应用处理器，多芯片系统还包括邮箱模块以及系统总线，其中，邮箱模块可以集成在第一芯片内，也可以集成在第二芯片内，以集成在第一芯片内为例，第一芯片和第二芯片之间可以通过邮箱模块(mailbox)进行通信，比如主控处理器往邮箱模块里写入中断信号，其中，中断信号可以包括中断信号的类型，中断类型可以为watchdog中断，reset中断，mipi中断，spi中断等，此时可以通过一个GPIO引脚触发读取数据的中断信号，应用处理器收到读取数据的中断信号后，应用处理器通过系统总线去读取第一芯片的邮箱模块里写入的中断类型，应用处理器读取主控处理器写入邮箱模块内的中断信号后，实行响应的中断响应，当应用处理器处理完邮箱模块写入的中断信号后，应用处理器再通过系统总线230清除邮箱模块中写入的中断。其中，系统总线可以为串行外设接口(SPI，Serial Peripheral Interface)，是一种全双工，同步的通信总线，系统总线还可以为两线式串行总线(I2C，InterIntegratedCircuit)，I2C总线是一种简单、双向二线制同步串行总线，无论是通过SPI还是I2C总线读取邮箱模块220内的中断信号进而判断中断类型均会比通过检测纯电平信号的GPIO引脚判断中断类型的耗时更长，也就是说，通过该方式实现第一芯片和第二芯片之间的中断响应，由于第二芯片中的应用处理器通过系统总线读取邮箱模块中的中断信号时间耗费较长，至少会耗费时长10ms，降低了多芯片系统的中断响应速率。
为了提高多芯片系统的中断响应速率，在一些实施方式中，可以通过检测多个GPIO引脚电平变化对预设中断信号进行编码，即不同GPIO引脚电平变化形成多组电平变化的组合来编码预设中断信号，以作为中断引脚的GPIO引脚数量为4示例，分别对4个GPIO引脚电平变化可以形成的组合进行编码。其中，对于每个GPIO引脚来说，可存在高电平和低电平两种状态，当GPIO引脚为高电平时，可标记为1，当GPIO引脚为低电平时，可标记为0，4个不同的GPIO引脚可以实现16种电平状态，由于系统默认初始电平为0，所以当4个GPIO引脚电位均为低电平的时候，应用处理器410不会检测到中断信号，即4个GPIO引脚可以对15种中断类型进行编码。
例如，主控处理器需要应用处理器处理中断类型1的中断信号，主控处理器判断该中断类型1是否属于预设中断类型，即GPIO引脚编码的中断类型，若是，则根据GPIO引脚的编码表，控制GPIO引脚的电平变化，如4个GPIO引脚的电平由0000变化成0001，也就是说，可以将第四GPIO引脚电平拉高，应用处理器410检测到对应的4个GPIO引脚的变化，对4个GPIO引脚电平变化得到的编码进行解码，得到主控处理器需要应用处理器处理的中断响应为中断类型1的中断响应，由于GPIO引脚电平变化检测是较为快速的，可以快速实现主控处理器和应用处理器之间的中断信号的传输。
可以理解的是，由于芯片硬件结构的限制，GPIO引脚的资源是固定的，因此当多芯片系统之间需要传输的中断类型大于GPIO引脚编码的预设中断类型时，可以通过系统总线读取邮箱模块内的中断信息，例如主控处理器需要应用处理器处理中断类型55的中断信号，主控处理器判断该中断类型55属于其他中断信号，即中断类型55不属于GPIO引脚编码的预设中断信号，将中断类型55通过系统总线写入邮箱模块，并控制GPIO引脚的电平变化触发目标中断信号，如4个GPIO引脚的电平由0000变化成1111，将4个GPIO引脚的电平均拉高，编码1111即为目标中断信号(中断类型15)，应用处理器检测到对应的4个GPIO引脚的变化，对编码1111进行解码，得到主控处理器需要应用处理器处理的中断响应为中断类型15的中断响应，中断类型15为读取邮箱模块220信息进一步判断中断类型信息，应用处理器则通过系统总线读取邮箱模块内的主控处理器写入的其他中断信息(中断类型55)，进而分析其他中断信号包括的中断类型，根据中断类型实现对应的中断响应。
在一些实施方式中，所述第一芯片连接有图像传感器，所述还方法包括：通过所述第一芯片对所述图像传感器所获取的图像数据进行处理；将所述处理后的图像数据传输至第二芯片，所述第一芯片和所述第二芯片图像数据传输过程中产生的预设中断信号通过所述多个引脚的电平变化传输。
具体的，第一芯片以及第二芯片之间存在通过图像传感器获取的图像数据交互时，需要频繁触发mipi中断，可以将mipi中断设置为预设中断信号，通过上述方法：GPIO引脚电平变化传输预设中断，应用处理器无需通过系统总线读取邮箱模块内的中断信号，可以有效提高mipi中断响应的速率。具体的，当第一接口接收到图像数据时，触发mipi中断，主控处理器判断mipi中断是否为预设中断，若mipi中断为预设中断信号，如上表格中的中断类型1(编码为0001)，则主控处理器控制输入输出模块中的GPIO引脚根据编码0001改变引脚的电平，根据编码0001将第四GPIO引脚电平拉高，相应的，与该第四GPIO引脚对应连接的第二芯片的GPIO引脚的电平被拉高，应用处理器通过检测用于作为中断信号判断的引脚的电平变化，可以得到该中断信号的编码，对该编码进行解码，得到该中断信号对应的中断类型，如应用处理器通过对编码0001解码，得到第一芯片传输的中断类型为中断类型1(mipi中断)，应用处理器实施mipi中断响应。当第一芯片频繁触发mipi中断时，可以有效提高mipi中断响应的速率。
本申请实施方式的数据处理方法，第一芯片和第二芯片之间传输多种中断信号时，预设中断信号可以通过检测输入输出模块中多个引脚电平的变化来传输，可以充分利用输入输出模块引脚的资源，其他中断信号可以通过邮箱模块传输，由于输入输出模块中多个引脚的纯电平信号的检测速度较快，提高了第一芯片和第二芯片之间的中断响应速率，节省处理芯片之间的通信时间。
在本申请的描述中，需要理解的是，诸如“第一”、“第二”等术语仅用于区分类似的对象，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量，需要理解的是，诸如“多”可以表示两个及两个以上。
以上对本申请实施例提供的多芯片系统、电子设备及数据传输方法进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (11)
1.一种多芯片系统，其特征在于，所述多芯片系统包括：
第一芯片；
输入输出模块，包括多个引脚；以及
第二芯片，所述第二芯片与所述第一芯片通过所述输入输出模块连接；
其中，所述第一芯片和所述第二芯片之间可传输多种中断信号，所述多种中断信号中的预设中断信号通过所述多个引脚的电平变化传输。
2.根据权利要求1所述的多芯片系统，其特征在于，所述输入输出模块包括位于所述第一芯片的多个引脚以及位于所述第二芯片的多个引脚；
所述第一芯片用于触发中断信号，并判断所述中断信号是否为预设中断信号，若所述中断信号为预设中断信号，通过位于所述第一芯片的多个引脚将所述预设中断信号传输至所述位于所述第二芯片的多个引脚，以改变位于所述第二芯片的多个引脚的电平；
所述第二芯片用于检测位于所述第二芯片的多个引脚电平的变化获取所述预设中断信号。
3.根据权利要求1所述的多芯片系统，其特征在于，所述多芯片系统还包括邮箱模块，所述邮箱模块分别与所述第一芯片和所述第二芯片连接，其中，所述多种中断信号中的其他中断信号通过所述邮箱模块传输。
4.根据权利要求3所述的多芯片系统，其特征在于，所述第一芯片包括主控处理器，所述主控处理器用于判断触发的中断信号是否为预设中断信号，若所述触发的中断信号为预设中断信号，通过所述输入输出模块的多个引脚电平的变化传输所述预设中断信号至所述第二芯片，若所述触发的中断信号为其他中断信号，通过所述邮箱模块传输所述触发的中断信号。
5.根据权利要求4所述的多芯片系统，其特征在于，所述主控处理器还用于若所述触发的中断信号为其他中断信号，将所述触发的中断信号传输至所述邮箱模块，并通过所述输入输出模块的多个引脚传输目标中断信号至所述第二芯片，其中，所述目标中断信号用于使所述第二芯片读取所述邮箱模块中的中断信号。
6.根据权利要求5所述的多芯片系统，其特征在于，所述第二芯片包括应用处理器，所述应用处理器判断接收到的中断信号是否为预设中断信号，若所述接收到的中断信号为预设中断信号，则响应所述预设中断信号，若接收到的中断信号为所述目标中断信号，则读取所述邮箱模块中的中断信号，响应所述邮箱模块中的中断信号。
7.根据权利要求3-6任一项所述的多芯片系统，其特征在于，所述芯片系统还包括系统总线，所述系统总线分别与所述第一芯片、所述第二芯片以及所述邮箱模块连接，其中，所述系统总线用于传输所述其他中断信号。
8.一种电子设备，其特征在于，包括：
多芯片系统，所述多芯片系统如权利要求1-7任一项所述的多芯片系统；以及
图像传感器，所述图像传感器与所述多芯片系统连接，所述图像传感器用于获取图像数据。
9.一种数据传输方法，其特征在于，应用于多芯片系统，所述多芯片系统包括第一芯片、输入输出模块以及第二芯片，所述输入输出模块包括位于所述第一芯片的多个引脚以及位于所述第二芯片的多个引脚，所述方法包括：
通过所述第一芯片触发中断信号；
若所述中断信号是预设中断信号，通过所述位于第一芯片的多个引脚将所述预设中断信号发送至所述位于所述第二芯片的多个引脚，所述位于所述第二芯片的多个引脚的电平产生变化；
所述第二芯片检测位于所述第二芯片的多个引脚的电平变化，获取所述预设中断信号，并响应所述预设中断信号。
10.根据权利要求9所述的数据传输方法，其特征在于，所述多芯片系统还包括邮箱模块，所述邮箱模块与所述第一芯片和所述第二芯片均连接，所述方法还包括：
若触发的中断信号是其他中断信号，所述第二芯片将所述触发的中断信号写入所述邮箱模块；
通过所述位于第一芯片的多个引脚发送目标中断信号至所述位于所述第二芯片的多个引脚，所述位于所述第二芯片的多个引脚的电平产生变化，其中，所述目标中断信号用于使所述第二芯片读取所述邮箱模块中的中断信号；
所述第二芯片检测位于所述第二芯片的多个引脚的电平变化，获取所述目标中断信号，响应所述目标中断信号；
响应所述目标中断信号后，所述第二芯片读取所述邮箱模块内的中断信号。
11.根据权利要求9-10任一项所述的数据传输方法，其特征在于，所述第一芯片连接有图像传感器，所述方法还包括：
通过所述第一芯片对所述图像传感器所获取的图像数据进行处理；
将所述处理后的图像数据传输至第二芯片，所述第一芯片和所述第二芯片图像数据传输过程中产生的预设中断信号通过所述多个引脚的电平变化传输。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010623665.3A CN113868185B (zh) | 2020-06-30 | 2020-06-30 | 多芯片系统、电子设备及数据传输方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010623665.3A CN113868185B (zh) | 2020-06-30 | 2020-06-30 | 多芯片系统、电子设备及数据传输方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113868185A true CN113868185A (zh) | 2021-12-31 |
| CN113868185B CN113868185B (zh) | 2024-07-23 |
Family
ID=78981028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010623665.3A Active CN113868185B (zh) | 2020-06-30 | 2020-06-30 | 多芯片系统、电子设备及数据传输方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113868185B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116701289A (zh) * | 2022-09-15 | 2023-09-05 | 荣耀终端有限公司 | 一种通信方法和设备 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6003109A (en) * | 1997-08-15 | 1999-12-14 | Lsi Logic Corporation | Method and apparatus for processing interrupts in a data processing system |
| US6021458A (en) * | 1998-01-21 | 2000-02-01 | Intel Corporation | Method and apparatus for handling multiple level-triggered and edge-triggered interrupts |
| US6163829A (en) * | 1998-04-17 | 2000-12-19 | Intelect Systems Corporation | DSP interrupt control for handling multiple interrupts |
| US20050114723A1 (en) * | 2003-11-20 | 2005-05-26 | Via Technologies, Inc. | Interruption control system and method |
| CN101150809A (zh) * | 2007-11-03 | 2008-03-26 | 青岛海信移动通信技术股份有限公司 | 移动终端处理器串口唤醒与流控的方法 |
| CN102928734A (zh) * | 2012-11-13 | 2013-02-13 | 上海华勤通讯技术有限公司 | 中断检测装置及方法 |
| CN105373423A (zh) * | 2014-09-01 | 2016-03-02 | 深圳富泰宏精密工业有限公司 | 解决处理器的中断口不足的装置、方法及系统 |
| CN107506251A (zh) * | 2017-07-25 | 2017-12-22 | 青岛海信电器股份有限公司 | 对智能设备进行复位的方法及装置 |
| CN110545392A (zh) * | 2019-08-27 | 2019-12-06 | 青岛海信电器股份有限公司 | 一种电路板、其制备方法及显示装置 |
-
2020
- 2020-06-30 CN CN202010623665.3A patent/CN113868185B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6003109A (en) * | 1997-08-15 | 1999-12-14 | Lsi Logic Corporation | Method and apparatus for processing interrupts in a data processing system |
| US6021458A (en) * | 1998-01-21 | 2000-02-01 | Intel Corporation | Method and apparatus for handling multiple level-triggered and edge-triggered interrupts |
| US6163829A (en) * | 1998-04-17 | 2000-12-19 | Intelect Systems Corporation | DSP interrupt control for handling multiple interrupts |
| US20050114723A1 (en) * | 2003-11-20 | 2005-05-26 | Via Technologies, Inc. | Interruption control system and method |
| CN101150809A (zh) * | 2007-11-03 | 2008-03-26 | 青岛海信移动通信技术股份有限公司 | 移动终端处理器串口唤醒与流控的方法 |
| CN102928734A (zh) * | 2012-11-13 | 2013-02-13 | 上海华勤通讯技术有限公司 | 中断检测装置及方法 |
| CN105373423A (zh) * | 2014-09-01 | 2016-03-02 | 深圳富泰宏精密工业有限公司 | 解决处理器的中断口不足的装置、方法及系统 |
| CN107506251A (zh) * | 2017-07-25 | 2017-12-22 | 青岛海信电器股份有限公司 | 对智能设备进行复位的方法及装置 |
| CN110545392A (zh) * | 2019-08-27 | 2019-12-06 | 青岛海信电器股份有限公司 | 一种电路板、其制备方法及显示装置 |
Non-Patent Citations (2)
| Title |
|---|
| HOSSEIN KAVIANIPOUR 等: "High Performance FPGA-Based DMA Interface for PCIe", 《PUBLISHED IN: IEEE TRANSACTIONS ON NUCLEAR SCIENCE》, vol. 61, no. 02, 10 April 2014 (2014-04-10), pages 745 - 749, XP011545166, DOI: 10.1109/TNS.2014.2304691 * |
| 李韶光 等: "一种异步通知机制的GPIO中断方法", 《单片机与嵌入式系统应用》, vol. 20, no. 05, 1 May 2020 (2020-05-01), pages 26 - 28 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116701289A (zh) * | 2022-09-15 | 2023-09-05 | 荣耀终端有限公司 | 一种通信方法和设备 |
| CN116701289B (zh) * | 2022-09-15 | 2024-04-12 | 荣耀终端有限公司 | 一种通信方法和设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113868185B (zh) | 2024-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107909583B (zh) | 一种图像处理方法、装置及终端 | |
| EP3493110A1 (en) | Electronic device recognizing text in image | |
| CN111176602B (zh) | 图片显示方法、装置、存储介质及智能设备 | |
| US11887276B2 (en) | Image processing method and display apparatus for adjusting format and resolution of input image in parallel and matrix manner | |
| CN107911597B (zh) | 图像采集装置及智能终端 | |
| US9508109B2 (en) | Graphics processing | |
| CN113868185B (zh) | 多芯片系统、电子设备及数据传输方法 | |
| CN109302563B (zh) | 防抖处理方法、装置、存储介质及移动终端 | |
| US10997090B2 (en) | Accessing input/output devices of detachable peripheral by a main computer | |
| CN113253877B (zh) | 电子白板系统及其控制方法 | |
| CN111447439B (zh) | 图像编码方法、图像编码装置及移动终端 | |
| CN113744139A (zh) | 图像处理方法、装置、电子设备及存储介质 | |
| CN212084130U (zh) | 一种usb信号传输系统和触摸显示设备 | |
| CN111489395B (zh) | 图像信号的方向判断方法及相关设备 | |
| WO2021071124A1 (en) | Electronic device with improved visibility of user interface | |
| CN113873158A (zh) | 一种电子设备及其控制方法 | |
| CN113806283A (zh) | 处理芯片、电路板、电子设备及数据传输方法 | |
| CN112347982A (zh) | 基于视频的无监督难例数据挖掘方法、装置、介质及设备 | |
| CN104298441A (zh) | 一种动态调整终端屏幕文字显示的方法及终端 | |
| CN117156073B (zh) | 视频数据传输装置及系统 | |
| CN217508911U (zh) | 一种图像采集装置及图像采集系统 | |
| CN216391146U (zh) | 一种内置isp架构的图像传感控制器 | |
| CN113747045B (zh) | 多媒体处理芯片、电路板及电子设备 | |
| CN216848590U (zh) | 外接式电脑模块 | |
| WO2024066521A1 (zh) | 内存刷新方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |