CN116701084A - 总线协议验证方法、装置、设备、存储介质及程序产品 - Google Patents

总线协议验证方法、装置、设备、存储介质及程序产品 Download PDF

Info

Publication number
CN116701084A
CN116701084A CN202310396593.7A CN202310396593A CN116701084A CN 116701084 A CN116701084 A CN 116701084A CN 202310396593 A CN202310396593 A CN 202310396593A CN 116701084 A CN116701084 A CN 116701084A
Authority
CN
China
Prior art keywords
detected
request
channel
transmission
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310396593.7A
Other languages
English (en)
Inventor
冯彪
周文杰
马冀炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alibaba China Co Ltd
Original Assignee
Alibaba China Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alibaba China Co Ltd filed Critical Alibaba China Co Ltd
Priority to CN202310396593.7A priority Critical patent/CN116701084A/zh
Publication of CN116701084A publication Critical patent/CN116701084A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本申请提出一种总线协议验证方法、装置、设备、存储介质及程序产品,该总线协议验证方法,包括:基于待检测总线协议的协议内容和待检测端口的端口属性,配置协议验证程序;在协议验证程序与待检测端口之间进行信号传输,遍历待检测端口的传输信号;确定传输信号是否符合待检测总线协议的第一约束内容;第一约束内容用于验证传输信号的参数值;确定传输信号是否符合待检测总线协议的第二约束内容,第二约束内容用于验证传输信号中不同信号之间的关系。本申请具有可配置性,复用性较强,维护方便,通用性较高。

Description

总线协议验证方法、装置、设备、存储介质及程序产品
技术领域
本申请属于计算机技术领域,具体涉及一种总线协议验证方法、装置、设备、存储介质及程序产品。
背景技术
在芯片设计过程中,总线协议的验证是必不可少的环节。但是,总线协议的验证是一项工作量较大、效率较低的工作,而有限的研发周期和人力资源,又对验证效率和验证质量提出了较高的要求。所以,目前亟需一种兼顾准确性和高效性的总线协议验证方法。
发明内容
本申请提出一种总线协议验证方法、装置、设备、存储介质及程序产品,具有可配置性,复用性较强,维护方便,通用性较高。
本申请第一方面实施例提出了一种总线协议验证方法,包括:
基于待检测总线协议的协议内容和待检测端口的端口属性,配置协议验证程序;
在所述协议验证程序与所述待检测端口之间进行信号传输,遍历所述待检测端口的传输信号;
确定所述传输信号是否符合所述待检测总线协议的第一约束内容;所述第一约束内容用于验证所述传输信号的参数值;
确定所述传输信号是否符合所述待检测总线协议的第二约束内容,所述第二约束内容用于验证所述传输信号中不同信号之间的关系。
在本申请的一些实施例中,所述基于待检测总线协议的协议内容和待检测端口的端口属性,配置协议验证程序,包括:
基于所述待检测端口的端口属性,配置协议验证程序与所述待检测端口的连接模式;
基于所述待检测总线协议的协议内容和所述连接模式,配置所述协议验证程序的属性参数,所述属性参数用于对所述协议验证程序与所述待检测端口之间的信号传输进行约束。
在本申请的一些实施例中,所述确定所述传输信号是否符合所述待检测总线协议的第二约束内容,包括:
基于所述第二约束内容,利用预设参考模型从所述传输信号中提取出与传输通道相关的第一待验证信息;
确定所述第一待验证信息是否符合所述待检测总线协议的第二约束内容;
确定所述传输信号中除所述第一待验证信息外的第二待验证信息是否符合所述第二约束内容。
在本申请的一些实施例中,所述基于所述第二约束内容,利用预设参考模型从所述传输信号中提取出与传输通道相关的第一待验证信息,包括:
利用预设参考模型,从所述传输信号中筛选出与传输通道相关的信息;
基于所述第二约束内容,以及筛选出的与传输通道相关的信息,得到所述第一待验证信息。
在本申请的一些实施例中,所述基于所述第二约束内容,以及筛选出的与传输通道相关的信息,得到所述第一待验证信息,包括:
基于筛选出的与传输通道相关的信息,分别确定相同类型请求之间的第一关联关系,以及不同类型请求之间的第二关联关系;
基于所述第一关联关系、所述第二关联关系,以及所述第二约束内容,得到所述第一待验证信息。
在本申请的一些实施例中,所述基于所述第一关联关系、所述第二关联关系,以及所述第二约束内容,得到所述第一待验证信息,包括以下至少一个步骤:
在读通道上突发传输请求的发起时间与写通道上突发传输请求的发起时间不同的情况下,记录读通道上突发传输请求的请求地址,以及写通道上突发传输请求的请求地址;
记录具有相同请求标识的各个超前传输请求的类型;
记录读通道上的响应信息,以及所述响应信息对应的读请求信息;
在地址写通道发出的请求超前数据写通道的情况下,记录数据写通道的数据标识是否符合所述待检测总线协议的相关规定;
地址写通道发出请求后,记录是否需相应读通道发出响应信息。
在本申请的一些实施例中,所述确定所述传输信号中除所述第一待验证信息外的第二待验证信息是否符合所述第二约束内容,包括以下至少一个步骤:
在发起的请求需要至少两个时钟周期进行传输的情况下,确定下一次的地址读取请求是否为在后时钟周期内传输;
在同步命令请求超前传输的情况下,是否有新的同步命令请求发起;
请求类型为独占访问请求的情况下,写请求的通道信号是否与读请求的通道信号一致;
在数据写通道发出的请求超前地址写通道发出请求的情况下,确定所述地址写通道发出的请求是否符合所述数据写通道发出请求对应的监听类型;
对于监听事务的请求,确定对应的响应信息是否符合所述待检测总线协议中的特殊约束内容。
在本申请的一些实施例中,所述确定所述传输信号是否符合所述待检测总线协议的第一约束内容,包括:
确定所述传输信号中包含的请求信息;
在所述请求信息发起的时钟周期内,确定所述请求信息是否符合所述待检测总线协议的第一约束内容。
本申请第二方面实施例提出了一种总线协议验证装置,包括:
配置模块,用于基于待检测总线协议的协议内容和待检测端口的端口属性,配置协议验证程序;
接口模块,用于在所述协议验证程序与所述待检测端口之间进行信号传输,遍历所述待检测端口的传输信号;
第一检测模块,用于确定所述传输信号是否符合所述待检测总线协议的第一约束内容;所述第一约束内容用于验证所述传输信号的参数值;
第二检测模块,用于确定所述传输信号是否符合所述待检测总线协议的第二约束内容,所述第二约束内容用于验证所述传输信号中不同信号之间的关系。
本申请第三方面的实施例提供了一种计算机可读存储介质,其上存储有计算机程序,所述程序被处理器执行实现上述第一方面所述的方法。
本申请第四方面的实施例提供了一种计算机程序产品,包括计算机程序,所述计算机程序被处理器执行以实现第一方面所述的方法。
本申请第五方面的实施例提供了一种计算机程序产品,包括计算机程序,所述计算机程序被处理器执行以实现第一方面所述的方法。
本申请实施例中提供的技术方案,至少具有如下技术效果或优点:
在本申请实施例提供的总线协议验证方法中,先基于待检测总线协议和待检测端口配置协议验证程序,然后通过该配置好的协议验证程序,遍历待检测端口的传输信号,可对传输信号的参数值以及传输信号中不同信号之间的关系进行验证,以确定待检测端口的传输信号是否符合待检测总线协议。如此,按照待检测总线协议和待检测端口配置协议验证程序,具有较强的可配置性,使得该方法能够应用于各类待检测端口的多种总线协议验证,复用性更强。且可通过协议验证程序实现对多个待检测端口的多种总线协议验证,调试过程中出现错误时,仅需对应出错位置修改相应属性即可,使得该总线协议验证方法维护起来更加简单方便。另外,该方法既可用于总线协议的形式验证过程,也可用于总线协议的仿真验证过程,可有效提高该方法的通用性。
本申请附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变的明显,或通过本申请的实践了解到。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本申请的限制。而且在整个附图中,用相同的参考符号表示相同的部件。
在附图中:
图1示出了本申请一实施例所提供的总线协议验证装置的框架结构示意图一;
图2示出了本申请一实施例所提供的总线协议验证方法的流程示意图;
图3示出了本申请一实施例所提供的总线协议验证装置的框架结构示意图二;
图4示出了本申请一实施例中步骤S4的具体流程示意图;
图5示出了本申请一实施例所提供的总线协议验证装置的框架结构示意图三;
图6示出了本申请一实施例所提供的一种电子设备的结构示意图;
图7示出了本申请一实施例所提供的一种存储介质的示意图。
具体实施方式
下面将参照附图更详细地描述本申请的示例性实施方式。虽然附图中显示了本申请的示例性实施方式,然而应当理解,可以以各种形式实现本申请而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本申请,并且能够将本申请的范围完整的传达给本领域的技术人员。
需要注意的是,除非另有说明,本申请使用的技术术语或者科学术语应当为本申请所属领域技术人员所理解的通常意义。
下面先对本申请实施例中涉及的一些技术术语进行解释。
本申请实施例中,总线可理解为,计算机系统中CPU(处理器,Central ProcessingUnit的简称)、内存、输入设备及输出设备之间传递信息的公用通道,主机的各个部件通过总线相连接,外部设备通过相应的接口电路再与总线相连接。
总线协议可理解为通过总线传输数据的规范,总线协议的内容用于定义接口设备、器件及信号、总线及通道之间需要满足的关系,即要实现信号的传输,主机、接口设备、器件及总线通道等,各自均需满足总线协议要求的各种必要条件。基于不同的总线可以设计不同的总线协议,具体地,总线协议可以包括但不限于AXI(高性能扩展总线接口,Advanced eXtensible Interface的简称)协议和ACE(AXI的一致性扩展,AXI CoherencyExtensions的简称)协议。
总线协议的验证,是指根据总线协议的协议内容,来检查协议实体间的信号传输是否满足协议规定的特性或条件的过程。在芯片设计过程中,总线协议的验证是必不可少的环节。
总线协议验证的方式包括仿真验证和形式验证,其中,仿真验证是基于程序的逻辑仿真环境进行验证,在芯片验证过程中,芯片的功能验证大多通过仿真验证来实现。但是,当有较多总线接口的协议请求转发模块时,对于仿真验证,需要对应各总线接口编写相似的总线协议约束和验证过程,不仅验证工作量大,逻辑仿真速度会变得很慢,验证速度将大幅度降低。且仿真验证用于既定的总线接口进行验证,复用性较低。还可能会有多份相似的代码,增加了计算机对文件阅读的难度。另外,当代码出现错误时,由于文件较多可能需要修改多处同样的问题。
形式验证主要是从逻辑上来检查设计程序是否满足某种属性,或者不同的设计程序之间是否逻辑等价等。而目前应用的形式验证大多仅用于静态行为的验证,不能对动态行为进行验证,且当设计程序相对复杂时,需要进行检验的内容也会急剧增加,验证工作量也会很大。
本实施例可基于总线协议验证VIP(verification intellectual property,验证知识产权)进行总线协议验证,总线协议验证VIP可理解为一个能够集成到芯片设计验证环境中的硬件模块,用于验证芯片中总线协议是否符合规范。
下面对本申请实施例进行详细阐述。
基于现有总线协议验证方法的不足,本申请实施例提出了一种总线协议验证方法,该方法可先基于待检测总线协议和待检测端口配置协议验证程序,然后通过该配置好的协议验证程序,遍历待检测端口的传输信号,然后可对传输信号的参数值以及传输信号中不同信号之间的关系进行验证,以确定待检测端口输出的信号是否符合待检测总线协议。该方法按照待检测总线协议和待检测端口配置协议验证程序,具有较强的可配置性,使得该方法能够应用于各类待检测端口的多种总线协议验证,复用性更强。且可通过一份程序文件实现对多个待检测端口的多种总线协议验证,可明显减少验证工作量,调试过程中出现错误时,仅需对应出错位置修改相应属性,使得该总线协议验证方法维护起来更加简单方便。另外,该方法既可用于总线协议的形式验证过程,也可用于总线协议的仿真验证过程,可有效提高该方法的通用性。
需要说明的是,本实施例中的待检测总线协议可以包括但不限于上述的AXI协议和ACE协议,只要能够按照待检测协议和待检测端口配置协议验证程序即可。
该方法基于可配置的协议验证程序来实现,协议验证程序也可理解为协议验证装置,或者上述的总线协议验证VIP,上述配置协议验证程序的过程,可理解为协议验证程序的实例化配置过程。协议验证程序可与待检测端口进行连接,并向待检测端口发送数据或者接收待检测端口发送的数据,以帮助验证待检测端口发送或者接收的数据是否符合待检测总线协议的相关约束内容。
请参照图1,为本申请实施例提供的总线协议验证装置的框架结构示意图,如图1所示,该总线协议验证装置可包括配置模块,接口模块,第一检测模块,以及第二检测模块,其中,配置模块用于对总线协议验证装置进行实例化配置,接口模块用于和待检测端口进行连接和信号传输,并遍历待检测端口的传输信号;第一检测模块,用于确定传输信号的参数值是否符合待检测总线协议的内容;第二检测模块,用于确定传输信号中不同信号之间的关系是否符合待检测总线协议的内容。如此,通过总线协议验证装置便可实现该总线协议验证方法,不仅具有可配置性,复用性较强,且可明显减少验证工作量,维护更加方便,通用性更高。
下面请参见图2,为本申请实施例提供的总线协议验证方法的流程示意图,如图2所示,该方法可以包括以下步骤:
步骤S1,基于待检测总线协议的协议内容和待检测端口的端口属性,配置协议验证程序。
在本实施例中,端口属性可以包括但不限于身份属性、标识属性以及传输通道属性等,其中,身份属性可理解为待检测端口进行信号传输时的身份属性,例如可以是master,向总线协议验证装置发送请求的主设备或者主盘;或者是slave,接收总线协议验证装置发送的请求的从设备或者从盘。
标识属性可以包括但不限于待检测端口进行信号传输时的传输任务序号和信号位宽,主设备可以通过设置传输任务的序号来指示执行顺序。具体地,来自同一个主设备,同一个序号的传输任务只能顺序执行;来自同一主设备不同序号的传输任务,或者来自不同主设备的传输任务,没有执行顺序的要求,即标识属性的作用是指定某些特殊传输任务的顺序,当存在明确的先后顺序时,可以用相同的任务标识。
基于AXI协议或ACE协议的信号传输,从数据和地址控制的角度可以把传输通道分成R通道(Read data channel,读数据通道)、W通道(Write data channel,写数据通道)、AR通道(Read Address channel,读地址通道)、AW通道(Write Address channel,写地址通道)以及B通道(Write Response channel,写响应通道)。
对于ACE协议还具有ac通道,cr通道以及cd通道。其中,ac通道是高速缓冲主设备的输入通道,该高速缓冲主设备为侦听事务提供地址和相关的控制信息。cr通道是高速缓冲主设备的输出通道,其提供对侦听事务的响应,监听响应指示cd通道中相关联的数据传输是否是期望的。cd通道是可选择的输出通道,用于将监听数据从主设备传输出去。通常,当被侦听的主设备具有可供返回的数据副本时可通过cd通道进行传输。上述传输通道属性可理解为待检测端口进行信号传输时,通道相关信息所呈现的某些特性,比如最多支持的barrier(栅栏,类似于信号量和条件变量的概念,用于控制并行程序的执行)数量,outstanding(超前传输)数量,以及w通道提前aw通道发起的传输次数等。
在一些实施方式中,上述步骤S1可以包括以下处理:基于待检测端口的端口属性,配置协议验证程序与待检测端口的连接模式;基于待检测总线协议的协议内容和连接模式,配置协议验证程序的属性参数。如此,根据待检测端口的端口属性,以及待检测总线协议的协议内容对协议验证程序进行配置,使得配置好的协议验证程序能够与待检测端口适配,可以遍历待检测端口的传输信号,以获取足够多的待检测信息。
其中,协议验证程序与待检测端口的连接模式,可根据上述的待检测端口的身份属性进行配置。具体地,若待检测端口是主设备,则总线协议验证装置为从设备;若待检测端口是从设备,则总线协议验证装置为主设备;无论待检测端口是主设备,还是从设备,在总线协议验证装置与待检测端口进行连接,获取了足够的传输信号之后,在对待检测端口的传输信号进行协议验证时,总线协议验证装置均可以作为checker(比较器),验证传输信号是否符合待检测总线协议的相关约束内容,以实现其协议验证功能。
这里协议验证程序的属性参数,用于对协议验证程序与待检测端口之间的信号传输进行约束,具体可根据待检测端口的端口属性进行设置,并符合待检测总线协议的相关约束内容即可,本实施例对此不做具体限定。例如,协议验证程序的属性参数可以包括但不限于总线协议验证装置的传输任务序号和信号位宽,最多支持的barrier数量,outstanding数量,以及w通道提前aw通道发起的传输次数等。
步骤S2,在协议验证程序与待检测端口之间进行信号传输,遍历待检测端口的传输信号。
其中,在协议验证程序与待检测端口之间进行信号传输,可基于总线协议验证装置和待检测端口之间的连接模式,待检测端口可以向总线协议验证装置发送请求,而总线协议验证装置向待检测端口反馈响应信息;待检测端口也可以接收总线协议验证装置发送的请求,而向总线协议验证装置反馈响应信息。遍历待检测端口的传输信号,可理解为对待检测端口的所有输入信号和所有输出信号进行读取、检查、处理等操作。
步骤S3,确定传输信号是否符合待检测总线协议的第一约束内容。
其中,第一约束内容用于验证传输信号的参数值,对参数值的验证可理解为静态行为验证,可以根据待检测端口发出的请求信息直接判断。
具体地,上述步骤S3可以包括以下处理:确定传输信号中包含的请求信息;在请求信息发起的时钟周期内,确定请求信息是否符合待检测总线协议的第一约束内容。
其中,请求信息可以是待检测端口发出的,也可以是总线协议验证装置发出的,本实施例对请求信息的具体类型和内容均不做具体限定,只要是待检测端口与总线协议验证装置之间传输的请求信息即可。请求信息发起的时钟周期,也可称为请求发起当拍,此时间段内请求信息的参数值通常不会发生变化,可以进行参数值的准确验证。
在实际应用中,鉴于传输信号的参数值往往从请求信息中获取,故可以先获取传输信号中包含的请求信息,并在请求信息发起的时钟周期内及时进行验证,以确定请求信息的参数值符合检测协议的相关约束内容。
具体地,确定传输信号是否符合待检测总线协议的第一约束内容的步骤,可以通过总线协议验证装置的第一检测模块执行,具体可包括以下至少一项验证内容:
1)检测请求信息中的信号值是否符合待检测总线协议的相关约束内容,可以检测请求信息中的信号值是否为待检测总线协议中的保留值,例如突发传输的保留值是否为待检测总线协议中规定的2'b11。
2)当前请求类型为axsnoop(监听地址通道发送的请求)的情况下,确定其它通道上的参数值,是否与当前传输请求的监听地址通道上的参数值冲突。例如,axsnoop非0时,axbar信号(地址通道上的信号)不能为1,其中axbar信号可以为低位[01]或高位[10],用于区分memory Barrier(内存屏障)和Sync Barrier(同步屏障),当axsnoop非0时,axbar不能为高位[10],即不能为Sync Barrier。
3)当前请求类型为回环突发(wrap)传输请求的情况下,确定回环突发的长度值是否符合待检测总线协议的相关约束内容。突发传输的地址到了一个边界又跳回最低处重新开始,被称作回环突发,AXI协议和ACE协议规定回环突发的长度只能是2、4、8、16,传输首地址需要和每次突发大小对齐。
4)当前请求类型为读请求或写请求的情况下,确定请求传输的地址是否符合待检测总线协议的相关约束内容。例如,AXI协议和ACE协议规定,从设备传输信号时,地址空间为4Kb,则验证时读请求或写请求的传输地址不能跨4Kb。
5)当前请求类型为独占访问请求的情况下,确定传输大小和地址是否符合待检测总线协议的相关约束内容。例如,AXI协议和ACE协议规定独占访问请求的传输大小为1/2/4/8/16/32/64/128字节,地址根据传输大小对齐,位宽小于16。
6)当前请求类型为虚拟消息传输类型的情况下,确定地址读通道传输的信息是否与消息类型冲突。例如,AXI协议和ACE协议可以规定传输信息的消息类型和传输地址,则传输信号中记载的消息类型不能与当前请求的消息类型冲突。
7)确定当前发起请求的通道是否完成通信连接。基于AXI协议和ACE协议,各独立通道上的信号均包括数据信号、valid信号(发送方置高信号)和ready信号(接收方置高信号),用于提供双向握手机制。信息源端使用valid信号来显示何时为有效地址,数据或控制信息是否在通道上可用。目的端使用ready信号来显示何时可以接收信息。本实施例可以检测当通道的valid信号拉高且未ready信号为低电平时,通道的数据信号是否维持稳定,以验证当前发起请求的通道是否完成通信连接。
对于上述验证内容,若所有验证都通过,则可确定待检测端口符合待检测总线协议的上述第一约束内容,若至少有一项验证内容没有通过验证,则说明待检测端口不符合待检测总线协议的上述第一约束内容,可对待检测端口的相关属性进行调整,然后可以再次遍历待检测端口的传输信号,以重新验证传输信号是否符合待检测总线协议的第一约束内容,直至获取的传输信号符合待检测总线协议的第一约束内容。也可仅获取上次未验证成功的相关信息,以进行重新验证,直至获取该信息符合待检测总线协议的第一约束内容,如此,在调试出错时,可通过修改出错位置对应属性即可完成修改,从而进一步提高该总线协议验证方法的验证效率。
步骤S4,确定传输信号是否符合待检测总线协议的第二约束内容。
其中,第二约束内容用于验证传输信号中不同信号之间的关系,这里的不同信号可以包括不同时间发送的相同类型的信号,也可以是并行发送的不同类型的信号,只要不是完全相同的信号即可。不同信号之间的关系可包括请求信息和响应信息的关系,即传输信号是否符合待检测总线协议的第二约束内容,可以包括动态行为验证。
在一些实施方式中,如图3所示,第二检测模块可以包括预设参考模型和检测单元,则如图4所示,上述步骤S4可以包括以下处理:基于第二约束内容,利用预设参考模型从传输信号中提取出与传输通道相关的第一待验证信息;通过检测单元,确定第一待验证信息是否符合待检测总线协议的第二约束内容,以及确定传输信号中除第一待验证信息外的第二待验证信息是否符合第二约束内容。
其中,预设参考模型基于第二约束内容,从输入的数据中提取出与传输通道相关的信息,可以将提取的信息称为第一待验证信息,将未进行信息提取的请求信息称为第二待验证信息。预设参考模型可以根据待检测总线协议的第二约束内容,规定相关信息需要提取的特征字段,以便从传输信号中提取出与传输通道相关的第一待验证信息。
与传输通道相关的信息可以包括但不限于:ar请求信息,aw请求信息,w请求信息,以及ac请求信息等。其中,ar请求信息可以包括独占访问请求信息和barrier请求信息中与ar通道相关的信息;aw请求信息可以包括barrier请求信息中与aw通道相关的信息,以及aw通道请求超前w通道时,aw通道的信息;w请求信息可以包括w通道请求超前aw通道时,w通道的信息;ac请求信息可以包括ac通道上的信息。
在实际应用中,端口传输的信号量比较大,但是并不是所有的信息都需要进行验证,为减少验证工作量,可以将需要进行验证的信息进行字段提取,验证时可直接对比提取的字段信息是否符合待检测总线协议中的相关规定。对于AXI协议和ACE协议,需要进行验证的信息大多与传输通道相关,故本实施例可以先利用预设参考模型从传输信号中提取出与传输通道相关的第一待验证信息,然后可通过第二检测模块的检测单元,对比第一待验证信息是否符合待检测总线协议中的相关规定,如此,可显著降低总线协议验证的工作量。
在一些实施方式中,上述基于第二约束内容,利用预设参考模型从传输信号中提取出与传输通道相关的第一待验证信息的步骤,可以包括以下处理:利用预设参考模型,从传输信号中筛选出与传输通道相关的信息;基于第二约束内容,以及筛选出的与传输通道相关的信息,得到第一待验证信息。
在本实施例中,待检测端口的传输信号量可能比较大,传输信号中与传输通道相关的信息可能也很多,若验证时依次遍历各条信息,工作量将很大,效率比较低。本实施例利用预设参考模型,先将传输信号中与传输通道相关的信息筛选出来,然后基于第二约束内容,将筛选出来的与传输通道相关的信息再次进行整理,可将第二约束内容相关的字段进行提取,得到可以通过比较器进行判断的第一待验证信息,从而快速确定各条信息是否符合待检测总线协议的相关约束内容,提高整体验证效率。
进一步地,上述基于第二约束内容,以及筛选出的与传输通道相关的信息,得到第一待验证信息的步骤,可以包括以下步骤:基于筛选出的与传输通道相关的信息,分别确定相同类型请求之间的第一关联关系,以及不同类型请求之间的第二关联关系;基于第一关联关系、第二关联关系,以及第二约束内容,得到第一待验证信息。
其中,第一关联关系和第二关联关系,均可以但不限于两个请求发送时间的关系,两个请求采用的传输通道之间的关系,以及发送请求和响应信息之间的关系等。
在本实施例中,总线协议的第二约束内容用于验证传输信号中不同信号之间的关系,故可以对筛选出的传输通道相关的信息进行处理,确定彼此具有关联关系的各组传输信号,然后基于第二约束内容中的具体规定,确定彼此具有关联关系的各组传输信号中与第二约束内容相关的字段或特征,以能够形成上述便于进行协议验证的第一待验证信息。
具体地,上述基于第一关联关系、第二关联关系,以及第二约束内容,得到第一待验证信息的步骤,具体可以包括以下至少一项内容:
1)在读通道上突发传输请求的发起时间与写通道上突发传输请求的发起时间不同的情况下,记录读通道上突发传输请求的请求地址,以及写通道上突发传输请求的请求地址。例如,当读写通道的barrier请求不是同时发起时,可以记录先发起的barrier请求的axid(地址通道的标识),用于检查另有通道发起barrier请求时,其通道地址是否为之前记录的axid,若是,则说明该项待验证信息符合待检测总线协议的相关约束内容;若通道地址不是之前记录的axid,则说明该项待验证信息不符合待检测总线协议的相关约束内容。
2)记录具有相同请求标识的各个超前传输请求的类型。其中,请求标识可理解为上述标识属性中的标识,在AXI协议和ACE协议中,理论上不同超前传输请求不能具有相同的请求标识,但存在明确的先后顺序时,可以用相同的请求标识。例如,barrier请求和虚拟请求便可以具有相同的请求标识,其中,虚拟请求可理解为虚拟机发送或接收的请求。同一请求标识的话,不能有以下超前传输情形:barrier请求超前非barrier请求、虚拟请求超前非虚拟请求等。
3)记录读通道上的响应信息,以及响应信息对应的读请求信息。在AXI协议和ACE协议中,可以对读请求及其响应信息进行一些针对性的规定,在进行总线协议验证时,可对应相关规定进行验证。例如,读通道返回响应信号时,返回次数应该与对应的读请求匹配,具体地,arsnoop为1的传输信号,返回次数为1,其余请求的返回次数,与请求中的arlen(突发传输长度)信号值一致,其中arlen信号值用于表示一次突发传输中包含的数据传输数量。返回的响应信号包括多拍,即需要多个时钟周期完成传输时,若对应虚拟请求,则第二拍返回值需和第一拍的返回值相同。
对于读通道上的请求信息和响应信息,还涉及PassDirty信号和IsShared信号,其中,PassDirty信号用于表示主设备是否在主存储器写入数据,若PassDirty信号的值为1,则表示需要初始主设备将数据写入主存储器,当前的主设备的高速缓存行应该是写过状态或被修改状态(Dirty state);若PassDirty信号的值为0,则表示不需要初始主设备将数据写入主存储器,当前的主设备的高速缓存行可以是未写过状态或未修改状态。IsShared信号用于表示主设备的高速缓存行是否为共享状态,若IsShared信号的值为1,则表示当前主设备的高速缓存行的状态必须是在共享状态;若IsShared信号的值为0,则表示当前主设备的高速缓存行的状态可以不是共享状态。可以在AXI协议和ACE协议中对某些类型的读请求和其响应信息中的PassDirty信号和IsShared信号进行规定,例如,对于某些请求,可要求返回的PassDirty信号和IsShared信号不变,返回值不与OKAY信号和EXOKAY信号混合;不是独占访问请求,不能返回EXOKAY信号。其中,OKAY信号表示除独占访问请求之外的请求传输完成;EXOKAY信号表示独占访问请求的传输完成,如果失败则返回的是OKAY。
4)在地址写通道发出的请求超前数据写通道的情况下,记录数据写通道的数据标识是否符合待检测总线协议的相关规定。其中,数据写通道的数据标识(wstrb),也称为有效标识,用于表示数据写通道传输的信号对应的地址写通道,以及指定时间单元传输数据的最大位数。在AXI协议和ACE协议中,可以对数据写通道和对应的地址写通道,以及指定时间单元传输数据的最大位数进行规定,在进行总线协议验证时,可对应相关规定进行验证。
5)地址写通道发出请求后,记录是否需相应读通道发出响应信息。在AXI协议和ACE协议中,可以对地址写通道上的传输信号,及其响应信号进行规定。例如,对于地址写通道上的传输信号,若地址写通道的请求需要等待对应数据写通道的请求完成,则响应信号的返回值(b bresp)可以为1;若地址写通道的请求不需要等待对应数据写通道的请求完成,则响应信号的返回值(b bresp)可以为0。
在得到上述第一待验证信息之后,确定第一待验证信息是否符合第二约束内容时,可以直接对比记录的每项第一待验证信息是否符合待检测总线协议的相关规定。另外,还可以在预设参考模型中按照第一待验证信息的记录格式,预加载第二约束内容,在得出上述第一待验证信息后,可对上述每项第一待验证信息进行一一对比,进行快速地协议验证。对应上述得到第一待验证信息的具体内容,可以包括以下至少一项验证内容:
1)在读通道上突发传输请求的发起时间与写通道上突发传输请求的发起时间不同的情况下,记录读通道上突发传输请求的请求地址,以及写通道上突发传输请求的请求地址;
2)记录具有相同请求标识的各个超前传输请求的类型;
3)记录读通道上的响应信息,以及响应信息对应的读请求信息;
4)在地址写通道发出的请求超前数据写通道的情况下,记录数据写通道的数据标识是否符合待检测总线协议的相关规定;
5)地址写通道发出请求后,记录是否需相应读通道发出响应信息。
除了验证上述第一待验证信息是否符合待检测总线协议中的相关规定之外,本实施例还验证传输信号中除第一待验证信息外的第二待验证信息是否符合待检测总线协议中的相关规定,具体也可以先基于待检测总线协议的验证点提取相应的特征字段,然后通过通过总线协议验证装置的第二检测模块,对比提取的特征字段是否符合待检测总线协议中的相关规定。
具体地,上述确定传输信号中除第一待验证信息外的第二待验证信息是否符合第二约束内容的步骤,还可以包括以下至少一项验证内容:
1)在发起的请求需要至少两拍进行传输的情况下,确定下一次的地址读取请求是否为第二拍传输。在AXI协议和ACE协议中,对于需要多拍完成传输的请求,可以进行上述规定,以保证信号传输完成,当进行总线协议验证时,可以进行相应验证。例如,返回的响应信号包括多拍时,若发起的传输需要第二拍传输来构成完整请求时,下一次发起的ar请求需该第二拍传输。
2)在同步命令请求超前传输的情况下,是否有新的同步命令请求发起。在AXI协议和ACE协议中,也可以对超前传输进行规定,例如,sync(同步)请求超前传输时,不能再有新的sync请求发起。当进行总线协议验证时,可以进行相应验证。
3)请求类型为独占访问请求的情况下,写请求的通道信号是否与读请求的通道信号一致。在AXI协议和ACE协议中,还可以对独占访问请求的传输进行规定,例如,独占访问写请求与对应的读请求通道信号一致。则在进行总线协议验证时,便可对独占访问写请求与对应的读请求通道信号是否一致,进行相应验证。
4)在数据写通道发出的请求超前地址写通道发出请求的情况下,确定地址写通道发出的请求是否符合数据写通道发出请求对应的监听类型。在ACE协议中,还可以对监听通道进行规定,例如,w通道请求超前aw通道时,滞后的aw请求需符合已发起的w通道请求对应的snoop类型。则在进行总线协议验证时,便可验证滞后的aw请求是否符合已发起的w通道请求对应的snoop类型。
5)对于监听事务的请求,确定对应的响应信息是否符合待检测总线协议中的特殊约束内容。在ACE协议中,还可以包括对监听通道的响应信号的规定。具体地,其中,监听通道包括但不限于ac通道、cr通道及cd通道,ac通道对高速缓存主设备的输入,该高速缓存主设备可以为侦听事务提供地址和相关的控制信息。cr通道返回的响应信号是高速缓存主设备的输出,其提供对侦听事务的响应,各侦听事务均有与其相联系的响应信号。cd通道是可选择的输出通道,用于将监听数据从主设备传输出去。则在进行总线协议验证时,可对监听通道的相关规定进行验证。
例如,cr通道返回响应信号时,cr通道的返回值应该符合对应ac请求(ac通道传输的请求)允许的值。cd通道返回响应信号时,ACE协议可以规定数据返回次数;以及所有ac请求均收到cr通道返回的响应信号后,cd通道返回响应信号的次数可以与cr通道返回的响应信号中数据传输的次数一致。则在进行总线协议验证时,可对cr通道的返回值是否符合对应ac请求允许的值,cd通道返回响应信号的次数,以及cd通道返回响应信号与cr通道返回的响应信号的次数是否一致进行验证。
在另一些实施方式中,如图5所示,总线协议验证装置还可以包括通道信息缓存器,具体可以但不限于是FIFO(First In First Out,先进先出的数据缓存器)。则在得到上述第一待验证信息之前,该总线协议验证方法还可以包括以下处理:将传输信号中与传输通道相关的信息,按照先进先出的规则进行缓存。本实施例还可以设置FIFO的位宽(例如可以选择8bits)和深度,以便对根据传输信号的数据量进行有效缓存。FIFO的深度,也就是能存放多少个指定位宽的数据,例如可以选择256words,如此设置之后,该通道信息FIFO的容量大小即为256个8bits。
本实施例提供的总线协议验证方法,先基于待检测总线协议和待检测端口配置协议验证程序,然后通过该配置好的协议验证程序,遍历待检测端口的传输信号,然后可对传输信号的参数值以及传输信号中不同信号之间的关系进行验证,以确定待检测端口输出的信号是否符合待检测总线协议。如此,按照待检测总线协议和待检测端口配置协议验证程序,具有较强的可配置性,使得该方法能够应用于各类待检测端口的多种总线协议验证,复用性更强。且可通过一份程序文件实现对多个待检测端口的多种总线协议验证,调试过程中出现错误时,仅需对应出错位置修改相应属性即可,使得该总线协议验证方法维护起来更加简单方便。另外,该方法既可用于总线协议的形式验证过程,也可用于总线协议的仿真验证过程,可有效提高该方法的通用性。
基于上述总线协议验证方法相同的构思,本实施例还提供一种总线协议验证装置,该总线协议验证装置用于实现该总线协议验证方法,如图1所示,该总线协议验证装置可以包括:
配置模块,用于基于待检测总线协议的协议内容和待检测端口的端口属性,配置协议验证程序;
接口模块,用于在协议验证程序与待检测端口之间进行信号传输,遍历待检测端口的传输信号;
第一检测模块,用于确定传输信号是否符合待检测总线协议的第一约束内容;第一约束内容用于验证传输信号的参数值;
第二检测模块,用于确定传输信号是否符合待检测总线协议的第二约束内容,第二约束内容用于验证传输信号中不同信号之间的关系。
本申请实施例提供的总线协议验证装置,与上述的总线协议验证方法出于相同的发明构思,至少具有与其相同的有益效果。且该总线协议验证方法的各实施方式同样适用于该总线协议验证装置,本实施例不再赘述。
本申请实施方式还提供一种电子设备,以执行上述总线协议验证方法。请参考图6,其示出了本申请的一些实施方式所提供的一种电子设备的示意图。如图6所示,电子设备4包括:处理器400,存储器401,总线402和通信接口403,处理器400、通信接口403和存储器401通过总线402连接;存储器401中存储有可在处理器400上运行的计算机程序,处理器400运行计算机程序时执行本申请前述任一实施方式所提供的总线协议验证方法。
其中,存储器401可能包含高速随机存取存储器(RAM:Random Access Memory),也可能还包括非不稳定的存储器(non-volatile memory),例如至少一个磁盘存储器。通过至少一个通信接口403(可以是有线或者无线)实现该装置网元与至少一个其他网元之间的通信连接,可以使用互联网、广域网、本地网、城域网等。
总线402可以是ISA总线、PCI总线或EISA总线等。总线可以分为地址总线、数据总线、控制总线等。其中,存储器401用于存储程序,处理器400在接收到执行指令后,执行程序,前述本申请实施例任一实施方式揭示的总线协议验证方法可以应用于处理器400中,或者由处理器400实现。
处理器400可能是一种集成电路芯片,具有信号的处理能力。在实现过程中,上述方法的各步骤可以通过处理器400中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器400可以是通用处理器,包括处理器(Central Processing Unit,简称CPU)、网络处理器(Network Processor,简称NP)等;还可以是数字信号处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成,或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器,闪存、只读存储器,可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器401,处理器400读取存储器401中的信息,结合其硬件完成上述方法的步骤。
本申请实施例提供的电子设备与本申请实施例提供的总线协议验证方法出于相同的发明构思,具有与其采用、运行或实现的方法相同的有益效果。
本申请实施方式还提供一种与前述实施方式所提供的总线协议验证方法对应的计算机可读存储介质,请参考图7,其示出的计算机可读存储介质为光盘50,其上存储有计算机程序(即程序产品),计算机程序在被处理器运行时,会执行前述任意实施方式所提供的总线协议验证方法。
需要说明的是,计算机可读存储介质的例子还可以包括,但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他光学、磁性存储介质,在此不再一一赘述。
本申请实施例还提供一种计算机程序产品,包括计算机程序,该计算机程序被处理器执行以实现权上述任一实施例的总线协议验证方法。
本申请的上述实施例提供的计算机可读存储介质、计算机程序产品均与本申请实施例提供的总线协议验证方法出于相同的发明构思,具有与其存储的应用程序所采用、运行或实现的方法相同的有益效果。
本申请实施例还提供一种与前述实施方式所提供的总线协议验证方法对应的计算机程序产品,包括计算机程序,该计算机程序被处理器执行以实现上述的总线协议验证方法。
本申请实施例提供的计算机程序产品,与本申请实施例提供的总线协议验证方法出于相同的发明构思,具有与其计算机程序被处理器执行以实现的方法相同的有益效果。
需要说明的是:
在此处所提供的说明书中,说明了大量具体细节。然而,能够理解,本申请的实施例可以在没有这些具体细节的情况下实践。在一些实例中,并未详细示出公知的结构和技术,以便不模糊对本说明书的理解。
类似地,应当理解,为了精简本申请并帮助理解各个发明方面中的一个或多个,在上面对本申请的示例性实施例的描述中,本申请的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而,并不应将该公开的方法解释成反映如下示意图:即所要求保护的本申请要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说,如下面的权利要求书所反映的那样,发明方面在于少于前面公开的单个实施例的所有特征。因此,遵循具体实施方式的权利要求书由此明确地并入该具体实施方式,其中每个权利要求本身都作为本申请的单独实施例。
此外,本领域的技术人员能够理解,尽管在此的一些实施例包括其它实施例中所包括的某些特征而不是其它特征,但是不同实施例的特征的组合意味着处于本申请的范围之内并且形成不同的实施例。例如,在下面的权利要求书中,所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
以上,仅为本申请较佳的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。

Claims (12)

1.一种总线协议验证方法,其特征在于,包括:
基于待检测总线协议的协议内容和待检测端口的端口属性,配置协议验证程序;
在所述协议验证程序与所述待检测端口之间进行信号传输,遍历所述待检测端口的传输信号;
确定所述传输信号是否符合所述待检测总线协议的第一约束内容;所述第一约束内容用于验证所述传输信号的参数值;
确定所述传输信号是否符合所述待检测总线协议的第二约束内容,所述第二约束内容用于验证所述传输信号中不同信号之间的关系。
2.根据权利要求1所述的方法,其特征在于,所述基于待检测总线协议的协议内容和待检测端口的端口属性,配置协议验证程序,包括:
基于所述待检测端口的端口属性,配置协议验证程序与所述待检测端口的连接模式;
基于所述待检测总线协议的协议内容和所述连接模式,配置所述协议验证程序的属性参数,所述属性参数用于对所述协议验证程序与所述待检测端口之间的信号传输进行约束。
3.根据权利要求1所述的方法,其特征在于,所述确定所述传输信号是否符合所述待检测总线协议的第二约束内容,包括:
基于所述第二约束内容,利用预设参考模型从所述传输信号中提取出与传输通道相关的第一待验证信息;
确定所述第一待验证信息是否符合所述待检测总线协议的第二约束内容;
确定所述传输信号中除所述第一待验证信息外的第二待验证信息是否符合所述第二约束内容。
4.根据权利要求3所述的方法,其特征在于,所述基于所述第二约束内容,利用预设参考模型从所述传输信号中提取出与传输通道相关的第一待验证信息,包括:
利用预设参考模型,从所述传输信号中筛选出与传输通道相关的信息;
基于所述第二约束内容,以及筛选出的与传输通道相关的信息,得到所述第一待验证信息。
5.根据权利要求4所述的方法,其特征在于,所述基于所述第二约束内容,以及筛选出的与传输通道相关的信息,得到所述第一待验证信息,包括:
基于筛选出的与传输通道相关的信息,分别确定相同类型请求之间的第一关联关系,以及不同类型请求之间的第二关联关系;
基于所述第一关联关系、所述第二关联关系,以及所述第二约束内容,得到所述第一待验证信息。
6.根据权利要求5所述的方法,其特征在于,所述基于所述第一关联关系、所述第二关联关系,以及所述第二约束内容,得到所述第一待验证信息,包括以下至少一个步骤:
在读通道上突发传输请求的发起时间与写通道上突发传输请求的发起时间不同的情况下,记录读通道上突发传输请求的请求地址,以及写通道上突发传输请求的请求地址;
记录具有相同请求标识的各个超前传输请求的类型;
记录读通道上的响应信息,以及所述响应信息对应的读请求信息;
在地址写通道发出的请求超前数据写通道的情况下,记录数据写通道的数据标识是否符合所述待检测总线协议的相关规定;
地址写通道发出请求后,记录是否需相应读通道发出响应信息。
7.根据权利要求3所述的方法,其特征在于,所述确定所述传输信号中除所述第一待验证信息外的第二待验证信息是否符合所述第二约束内容,包括以下至少一个步骤:
在发起的请求需要至少两个时钟周期进行传输的情况下,确定下一次的地址读取请求是否为在后时钟周期内传输;
在同步命令请求超前传输的情况下,是否有新的同步命令请求发起;
请求类型为独占访问请求的情况下,写请求的通道信号是否与读请求的通道信号一致;
在数据写通道发出的请求超前地址写通道发出请求的情况下,确定所述地址写通道发出的请求是否符合所述数据写通道发出请求对应的监听类型;
对于监听事务的请求,确定对应的响应信息是否符合所述待检测总线协议中的特殊约束内容。
8.根据权利要求1所述的方法,其特征在于,所述确定所述传输信号是否符合所述待检测总线协议的第一约束内容,包括:
确定所述传输信号中包含的请求信息;
在所述请求信息发起的时钟周期内,确定所述请求信息是否符合所述待检测总线协议的第一约束内容。
9.一种总线协议验证装置,其特征在于,包括:
配置模块,用于基于待检测总线协议的协议内容和待检测端口的端口属性,配置协议验证程序;
接口模块,用于在所述协议验证程序与所述待检测端口之间进行信号传输,遍历所述待检测端口的传输信号;
第一检测模块,用于确定所述传输信号是否符合所述待检测总线协议的第一约束内容;所述第一约束内容用于验证所述传输信号的参数值;
第二检测模块,用于确定所述传输信号是否符合所述待检测总线协议的第二约束内容,所述第二约束内容用于验证所述传输信号中不同信号之间的关系。
10.一种电子设备,其特征在于,包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序,所述处理器执行所述程序,以实现如权利要求1-8中任一所述的方法。
11.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,该程序被处理器执行,以实现如权利要求1-8中任一所述的方法。
12.一种计算机程序产品,包括计算机程序,其特征在于,所述计算机程序被处理器执行以实现权利要求1-8任一项所述的方法。
CN202310396593.7A 2023-04-13 2023-04-13 总线协议验证方法、装置、设备、存储介质及程序产品 Pending CN116701084A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310396593.7A CN116701084A (zh) 2023-04-13 2023-04-13 总线协议验证方法、装置、设备、存储介质及程序产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310396593.7A CN116701084A (zh) 2023-04-13 2023-04-13 总线协议验证方法、装置、设备、存储介质及程序产品

Publications (1)

Publication Number Publication Date
CN116701084A true CN116701084A (zh) 2023-09-05

Family

ID=87826574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310396593.7A Pending CN116701084A (zh) 2023-04-13 2023-04-13 总线协议验证方法、装置、设备、存储介质及程序产品

Country Status (1)

Country Link
CN (1) CN116701084A (zh)

Similar Documents

Publication Publication Date Title
RU2006100275A (ru) Система разработки интегральной схемы
KR20210033996A (ko) 전용 저 레이턴시 링크를 사용한 다수의 하드웨어 가속기에 대한 통합된 어드레스 공간
JPH0481932A (ja) 割込みコントローラ
JPH02227765A (ja) デジタル・コンピユータのデータ転送装置
EP0431326A2 (en) Inter-processor interrupts in an n-element multi-processor
US10078568B1 (en) Debugging a computing device
JP2009502072A (ja) FlexRay通信モジュール及びFlexRay通信制御装置、並びにFlexRay通信接続とFlexRay加入者装置との間でメッセージを伝送する方法
CN114780248A (zh) 资源访问方法、装置、计算机设备及存储介质
US6529979B1 (en) Method and apparatus for a high-speed serial communications bus protocol with positive acknowledgement
JP4097883B2 (ja) データ転送装置および方法
CN116701084A (zh) 总线协议验证方法、装置、设备、存储介质及程序产品
CN114615353B (zh) 一种基于axi总线的rmap目标方ip核及其命令响应方法
WO2023030128A1 (zh) 通信方法、装置、电子设备、存储介质及片上系统
CN111506461A (zh) 一种基于总线、用于测试的反压模块及其实现方法
CN107870885A (zh) 通信系统、装置及方法
JP4806747B2 (ja) シリアライザ/デシリアライザ・バスコントローラ・インターフェース
JPH11110214A (ja) 命令制御システム及びその方法
US7222202B2 (en) Method for monitoring a set of semaphore registers using a limited-width test bus
US7340586B2 (en) Data transfer for debugging in data driven type processor processing data packet with data flow program including transfer control bit setting instruction
JP7363344B2 (ja) メモリ制御装置、および制御方法
CN111124971A (zh) 算术处理装置和算术处理装置的控制方法
JP2005025601A (ja) マイコンのロジック開発装置
KR100737904B1 (ko) 마스터/슬레이브 디바이스간의 인터페이스 장치 및 그 방법
US8862770B1 (en) Processor architecture verification
US5455914A (en) Tie-breaking control circuit for bus modules which share command execution

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination