CN116668868A - 摄像装置及其控制方法 - Google Patents

Abstract

本发明涉及摄像装置及其控制方法。多个像素电路沿行方向和列方向排列。各像素电路包括针对来自被摄体的光的光电转换电路。光电转换电路的信号电荷被传送到电荷保持电路并且经由溢流门(OFG)被排出。信号处理基板包括针对多个像素电路的多个信号保持电路。信号保持电路包括用于保持从电荷保持电路传送来的电压信号或信号电荷的保持容量电路。在交替地进行从光电转换电路向电荷保持电路的电荷的传送和排出的间歇电荷累积的时间段，进行用于将保持容量电路的信号以行顺序的方式转换成数字信号并输出该数字信号的驱动。

Description

摄像装置及其控制方法

技术领域

实施例的一个公开方面涉及摄像装置及其控制方法。

背景技术

提出了针对通过将对被摄体进行摄像所需的必要曝光时间分割成多个时段所获得的各分割曝光时间进行光电转换的摄像装置。在日本特开2015-109503中公开了用于将在这些分割曝光时间中获得的像素信号相加的技术。摄像元件通过具有可变曝光时间的光电转换来生成像素信号，并且累积单元或电路累积这些像素信号。在一帧图像的摄像时间段内，摄像元件针对通过按预定时间间隔，将必要曝光时间分割成多个时间而获得的各分割曝光时间，通过光电转换来重复地生成像素信号。累积电路累积摄像元件所生成的像素信号并且在必要曝光时间的时间段期间输出所累积的像素信号。转换电路将摄像元件所输出的模拟信号(像素信号)AD转换成数字信号。

在使用日本特开2015-109503中所公开的技术进行AD转换的情况下，电力消耗增加了针对各分割曝光时间所进行的AD转换的量。另外，当从摄像元件中所设置的模拟信号累积电路读出信号时，需要高速读出所有像素的信号并进行AD转换，使得可以尽早开始下一帧的分割曝光。电力消耗峰值相应地增大，由此导致噪声增加的可能性。

发明内容

实施例的目的是提供如下的摄像装置，该摄像装置能够在抑制电力消耗及其峰值的增大的同时，进行用于有效地利用一帧图像的摄像时间段的分割曝光。

根据实施例的装置是一种摄像装置，包括：像素电路；信号电路，其电连接到所述像素电路；以及转换电路，用于将所述信号电路所输出的模拟信号转换成数字信号。所述像素电路包括：光电转换电路，用于对来自被摄体的光进行光电转换；电荷排出电路，用于排出所述光电转换电路的信号电荷；第一保持电路，用于保持基于所述光电转换电路的输出的信号；以及第一传送电路，用于将基于所述光电转换电路的输出的信号传送到所述第一保持电路。所述信号电路包括：第二保持电路，用于保持基于所述像素电路的输出的信号；以及第二传送电路，用于将基于所述像素电路的输出的信号传送到所述第二保持电路。所述像素电路在第一帧的时间段期间交替地进行利用所述第一传送电路的从所述光电转换电路向所述第一保持电路的电荷传送、以及从所述电荷排出电路的电荷排出。所述信号电路被配置成使得在所述第一帧随后的第二帧的时间段期间，所述第二传送电路进行从所述像素电路向所述第二保持电路的传送并且向所述转换电路输出信号。

根据参考附图对以下典型实施例的说明，本公开的更多特征将变得明显。

附图说明

图1是示出根据实施例的摄像装置的受光面侧的结构的图。

图2是示出根据实施例的摄像装置的受光面侧的相反侧的面的结构的图。

图3是示出根据实施例的摄像装置的信号处理基板的结构的框图。

图4是示出第一示例的像素电路和信号保持电路的结构的等效电路图。

图5是示出根据第一示例的摄像装置的驱动方法的时序图。

图6是示出第二示例的像素电路和信号保持电路的结构的等效电路图。

图7是示出根据第二示例的摄像装置的驱动方法的时序图。

图8是示出第三示例的像素电路和信号保持电路的结构的等效电路图。

具体实施方式

现在将参考附图来详细说明本公开的优选实施例。在本实施例的摄像装置中，在一帧的图像的摄像时间段中，进行间歇电荷累积的驱动以及用于将作为模拟信号的像素信号转换成数字信号并输出这些数字信号的驱动，在该间歇电荷累积中，交替地多次进行向电荷保持电路的电荷的传送和排出。在下文，术语“单元”可以指软件上下文、硬件上下文、或者软件上下文和硬件上下文的组合。在软件上下文中，术语“单元”指可以由诸如微处理器、中央处理单元(CPU)或专门设计的可编程装置或控制器等的可编程处理器执行的功能性、应用、软件模块、功能、例程、指令集或程序。存储器包含如下的指令或程序：当由CPU执行指令或程序时使CPU进行与单元或功能相对应的操作。在硬件上下文中，术语“单元”指硬件元件、电路、组装件、物理构造、系统、模块或子系统。术语“单元”可以包括机械、光学或电子组件、或者它们的任何组合。术语“单元”可以包括有源组件(例如，晶体管)或无源组件(例如，电容器)。术语“单元”可以包括包含基板以及具有各种浓度的电导率的材料的其他层的半导体器件。术语“单元”可以包括可以执行存储器中所存储的程序以进行指定功能的CPU或可编程处理器。术语“单元”可以包括由晶体管电路或任何其他开关电路实现的逻辑元件(例如，AND(与)、OR(或))。在软件上下文和硬件上下文的组合中，术语“单元”或“电路”指如上所述的软件上下文和硬件上下文的任何组合。另外，术语“元件”、“组装件”、“组件”或“装置”也可以指具有或不具有与封装材料集成的“电路”。

图1是示出布置有构成根据本实施例的摄像装置的光电转换单元的多个光电二极管(以下称为PD)的PD基板(第一半导体基板)的受光面侧的结构的图。在多个PD中，PD 10(pq)表示在从受光面侧观看时、相对于左上角处的PD的位置而位于第p行第q列的PD。图1示出六行×八列的像素阵列的示例，但实际上，数千万的大量像素按二维阵列排列。

图2是示出根据本实施例的摄像装置的PD基板的受光面的相反侧的面(非受光面)的结构的图。图2示出从受光面侧透视非受光面的状态，并且像素电路11(pq)与图1中的光电二极管PD 10(pq)相对应地按二维阵列排列。在图2中，在多个像素电路中，像素电路11(pq)表示相对于图2中左上角处的像素电路的位置而位于第p行第q列的像素电路。在下文，受光面上的PD 10(pq)和存在于非受光面上的与该PD相对应的位置处的像素电路11(pq)被统称为像素单元。

作为像素电路11(pq)的输出的电压信号可以经由针对各像素电路的电触点CONT被传送到后面要说明的信号处理基板。电触点CONT接合到信号处理基板的垂直扫描电路20(图3)，并且通过在PD基板上向PD等发出控制信号，可以实现全局快门操作和间歇电荷累积。将在说明包括像素电路的等效电路图之后详细说明驱动定时。

例如，使用N型硅基板作为PD基板。PD被形成为N型半导体区域，以累积在从外部接收到光时生成的电子空穴对中的电子。

图3是示出根据本实施例的摄像装置的信号处理基板(第二半导体基板)的结构的框图。信号处理基板包括与PD基板中所包括的多个像素电路电连接的多个信号电路。也就是说，信号保持电路12(pq)与PD基板上的像素电路11(pq)相对应地按二维阵列排列。在多个信号保持电路中，信号保持电路12(pq)表示相对于图3中左上角处的信号保持电路的位置而位于第p行第q列的信号保持电路。

PD基板和信号处理基板被配置成彼此层叠，并且信号保持电路12(pq)和像素电路11(pq)在电触点CONT处彼此连接。另外，像素电路11(pq)所输出的电压信号可以在所有像素中一并累积在相应的信号保持电路12(pq)中。由此，可以实现全局快门功能。

垂直扫描电路20是对像素电路11和信号保持电路12进行扫描的电路。与多个信号保持电路12(pq)相对应地设置了多个垂直输出线VLq0和多个AD转换电路ADq0。例如，当q＝0时，信号保持电路12(00)至12(50)经由垂直输出线VL00连接到AD转换电路AD00。由垂直扫描电路20从像素电路11读出并累积在信号保持电路12中的电压信号按行顺序的方式经由垂直输出线VLq0被发送到AD转换电路ADq0。

由AD转换电路ADq0从模拟信号转换得到的数字信号由水平扫描电路30按列顺序的方式经由水平输出线HL传送到输出单元或电路50。输出单元50包括已知的并行/串行(P/S)转换电路，并且将传送到水平输出线HL的数字摄像信号顺次转换成采用诸如LVDS等的高速串行传输格式的信号并输出这些信号。LVDS是“Low Voltage Differential Signaling(低电压差分信号)”的缩写。另外，输出单元50可以包括用于进行点缺陷校正等的校正处理电路。

在根据本实施例的摄像装置中，针对各列存在一个垂直输出线VLq0，并且该一个垂直输出线VLq0由同一列的所有行共用。另外，针对各列存在一个AD转换电路ADq0。垂直输出线VLq0的信号和随时间的经过而波动的斜坡状参考信号RAMP被输入到AD转换电路ADq0。注意，AD转换电路ADq0的结构是已知的，因此将省略其详细说明。后面将使用等效电路图连同PD10(pq)和像素电路11(pq)一起来说明用于累积信号保持电路12(pq)的电压信号的构造。

定时生成电路40向垂直扫描电路20、AD转换电路ADq0和水平扫描电路30等输出预定的定时信号。基于定时生成电路40所生成的定时信号来确定由垂直扫描电路20按行顺序的方式供给到像素电路11(pq)和信号保持电路12(pq)的预定驱动定时、AD转换电路ADq0的控制以及水平扫描定时。后面将使用时序图来说明摄像装置的驱动方法。

[第一示例]

接着，将参考图4和图5来说明根据第一示例的摄像装置。图4示出本示例中的PD10(pq)、像素电路11(pq)和信号保持电路12(pq)的等效电路图的示例。

PD 10(pq)是被配置成使得阳极接地并且阴极连接到像素电路11(pq)的光电转换元件。

第一传送晶体管TX1构成信号电荷的传送单元或电路。第一传送晶体管TX1的源极连接到PD 10(pq)的阴极，并且PD 10(pq)所生成的电荷被传送到电荷保持单元或电路EM。电荷保持电路EM具有针对光电转换电路的信号电荷的电荷保持容量。

第二传送晶体管TX2连接到电荷保持电路EM。电荷保持电路EM的电荷通过第二传送晶体管TX2被传送到用于构成电荷-电压转换单元或电路的浮动扩散单元或电路(以下称为FD电路)。第一放大晶体管SF1和复位晶体管RES连接到FD电路。

第一放大晶体管SF1具有连接到FD电路的栅极，并且利用附图中未示出的电流源来构成源极跟随器电路。另外，复位晶体管RES是可以利用预定电压VDD的电源来复位FD电路的晶体管。批量传送晶体管(batch transfer transistor)GS连接到第一放大晶体管SF1的漏极，并且批量传送晶体管GS的源极连接到电触点CONT。

溢流门(overflow gate)(称为OFG)构成电荷排出单元或电路。OFG的晶体管是与第一传送晶体管TX1并联设置的，并且将由PD 10(pq)生成的电荷排出到预定电压VDD的电源。

可以通过从垂直扫描电路20供给到各个栅极的控制信号来控制晶体管RES、TX1、TX2、GS和OFG。基于来自垂直扫描电路20的控制信号，在所有像素中一并控制PD 10(pq)的电荷的传送和排出以及与电荷保持电路EM中所累积的电荷相对应的电压信号的读出。

信号保持电路12(pq)经由电触点CONT连接到批量传送晶体管GS的源极。信号保持电路12(pq)包括存储器写入所用的晶体管MWN和MWS、以及用于累积从像素电路11(pq)输出的电压信号的两个电压保持容量单元或电路CN和CS。电压保持容量电路CN和CS具有针对基于像素电路的输出的信号的电压保持容量。

晶体管MWN和MWS并联连接到电触点CONT。晶体管MWN和电压保持容量电路CN彼此连接，并且晶体管MWS和电压保持容量电路CS彼此连接。晶体管MWN和MWS进行将电压信号写入到相应的电压保持容量电路CN和CS的操作。

电压保持容量电路CN保持在像素电路11(pq)的FD电路的复位被解除之后的电压。在下文，电压保持容量电路CN中所保持的电压的信号将被称为N信号。另外，电压保持容量电路CS保持响应于PD的信号电荷而下降了的FD电路的电压。在下文，电压保持容量电路CS中所保持的电压的信号将被称为S信号。

对于电压保持容量电路CN和CS，可以使用通过使用槽构造等增大了表面积的电容元件、或者在信号处理基板的布线层之间在使用高介电常数材料的位置处在布线之间形成的高电容元件。此外，信号处理基板的晶体管栅极氧化膜可以被部分用于电压保持容量电路CN和CS。可以通过进一步增加电压保持容量来降低热噪声，这有助于提高图像质量。

第二放大晶体管SF2N和SF2S分别连接到电压保持容量电路CN和CS。也就是说，第二放大晶体管SF2N的栅极连接到电压保持容量电路CN。第二放大晶体管SF2S的栅极连接到电压保持容量电路CS。第二放大晶体管SF2N和SF2S的漏极连接到预定电压VDD的电源，并且使用附图中未示出的电流源来构成源极跟随器电路。

选择晶体管SELN和SELS分别连接到第二放大晶体管SF2N和SF2S。也就是说，信号保持电路12(pq)包括选择晶体管SELN和SELS，以能够选择性地将第二放大晶体管SF2N和SF2S的源极电压发送到垂直输出线VLq0。以下将使用时序图来说明直到选择晶体管SELN和SELS输出N信号和S信号为止的驱动方法和序列，并且这些选择晶体管也用于行方向上的扫描。

接着，将说明根据本示例的驱动摄像装置的方法。图5是示出根据本示例的驱动摄像装置的方法的时序图。在图5中，将控制信号PRES、POFG、PTX1、PTX2、PGS、PMWN、PMWS、PSELN和PSELS分别供给到晶体管RES、OFG、TX1、TX2、GS、MWN、MWS、SELN和SELS的栅极。关于各控制信号的极性，假定在该信号被设置为处于Hi(高)状态时晶体管接通，并且在该信号被设置为处于Lo(低)状态时晶体管断开。假定时间的经过的方向是图5中的从左到右的方向。

图5所示的从时刻t500到时刻t512的第一时间段的长度等同于第一帧的图像的摄像时间。如后面将说明的，进行在第一时间段内交替地将电荷传送和电荷排出重复多次的间歇电荷累积。

此外，在图5所示的从时刻t513到时刻t516的第二时间段中，进行全局快门操作，该全局快门操作将与第一帧的各像素的信号电荷相对应的电压信号针对所有像素同时传送到信号处理基板的相应信号保持电路。

此外，从时刻t516到时刻t521的第三时间段是位于信号处理基板的第0行的信号保持电路12(0q)向位于第5行的信号保持电路12(5q)的顺次读出扫描时间段。

首先，将说明第一时间段中的驱动方法。在从时刻t500到时刻t501的时间段期间，控制信号PRES为Hi，并且进行利用预定电压VDD的电源来复位FD电路的操作。另外，在该时间段期间控制信号POFG被设置为处于Hi状态，并且进行利用预定电压VDD的电源来复位PD的操作。注意，在从时刻t501到时刻t517的时间段期间，控制信号PRES被设置为处于Lo状态。

接着，在从时刻t502到时刻t503的时间段期间，控制信号PTX1被设置为处于Hi状态。在从时刻t501到时刻t503的时间段期间由PD生成的信号电荷被传送到电荷保持电路EM。随后，在从t504到时刻t505的时间段期间，控制信号POFG被设置为处于Hi状态，并且进行排出在从时刻t503到时刻t505的时间段期间由PD生成的信号电荷的操作。

在从时刻t506到时刻t507的时间段期间，控制信号PTX1再次被设置为处于Hi状态，并且进行在从时刻t505到时刻t507的时间段期间将由PD生成的信号电荷传送到电荷保持电路EM的操作。由于在从时刻t501到时刻t503的时间段期间生成的电荷已累积在电荷保持电路EM中，因此使生成的电荷和新信号电荷相加。

也就是说，电荷保持电路EM累积在从时刻t501到时刻t503的时间段期间和在从时刻t505到时刻t507的时间段期间生成的电荷。在这种情况下，不包括在从时刻t503到时刻t505的时间段期间生成的电荷。以这种方式，间歇地进行向电荷保持电路的信号电荷的排出和信号电荷的传送，因此可以在即使在明亮环境下也不会增加快门速度的情况下，平滑地对作为运动图像中的被摄体的移动物体进行摄像。

重复上述的间歇电荷累积，直到时刻t512为止。也就是说，总共进行四次向电荷保持电路EM的电荷的传送(包括从时刻t508到时刻t509的时间段和从时刻t510到时刻t512的时间段)。然而，电荷传送的次数可以是任意设置的，并且可以根据被摄体(移动体)的移动速度来适当地确定。

另外，电荷传送时间段和电荷排出时间段之间的时间的长度的比率可以是任意设置的，并且可以根据被摄体视野的亮度来确定。特别地，将通过自动曝光控制(AutoExposure(自动曝光))等所确定的必要曝光时间作为用于将PD的信号电荷累积在电荷保持电路中的合计净累积时间进行控制。具体地，从时刻t501到时刻t503的时间段、从时刻t505到时刻t507的时间段、从时刻t508到时刻t509的时间段和从时刻t510到时刻t512的时间段的长度的合计时间是必要曝光时间。

在四次中的最后一次电荷传送时间段中，在时刻t511，控制信号PGS和控制信号PWMN被并行地设置为处于Hi状态，并且在时刻t512，控制信号PWMN被设置为Lo。由此，将作为FD电路的复位被解除之后的电压信号的N信号写入到信号保持电路12(pq)的电压保持容量电路CN。

接着，将说明第二时间段和第三时间段中的驱动方法。在从时刻t513到时刻t514的时间段期间，控制信号PTX2被设置为处于Hi状态，并且进行将电荷保持电路EM中所累积的信号电荷传送到FD电路的操作。在控制信号PGS被设置为处于Hi状态的同时，进行用于将控制信号PWMS设置为在时刻t513处于Hi状态并且在时刻t515处于Lo状态的控制。由此，将作为响应于信号电荷而降低了的FD电路的电压信号的S信号写入到电压保持容量电路CS。在从时刻t513到时刻t514的时间段期间，控制信号POFG被设置为处于Hi状态，并且进行下一帧的间歇电荷累积所用的电荷排出操作。

在从时刻t514到时刻t521的时间段期间，以与第一帧相同的方式进行包括四次电荷传送和排出的第二帧的间歇电荷累积。与第二帧的间歇电荷累积并行地进行读出第一帧的信号的操作。也就是说，垂直扫描电路20将第0行的控制信号PSELN设置为在从时刻t516到时刻t517的时间段期间处于Hi状态，并且将第0行的控制信号PSELS设置为在从时刻t517到时刻t518的时间段期间处于Hi状态。因此，第0行的N信号和S信号经由垂直输出线VL被传送到AD转换单元或电路。AD转换电路对第0行的八个像素的间歇电荷累积的信号进行AD转换。

此外，在时刻t518，垂直扫描电路20进行向第一行的扫描的转变，并且在从时刻t518到时刻t519的时间段期间，第一行的控制信号PSELN被设置为处于Hi状态。在时刻t519，第一行的控制信号PSELS被设置为处于Hi状态。在下文，重复相同的操作，并且完成所有像素的读出扫描，该读出扫描包括第五行的控制信号PSELS被设置为处于Hi状态的从时刻t520到时刻t521的时间段。

从时刻t522到时刻t525的第四时间段中的操作与第一帧中的从时刻t513到时刻t516的第二时间段中的操作类似。进行全局快门操作，该全局快门操作将与第二帧中的各像素的信号电荷相对应的电压信号针对所有像素同时传送到信号处理基板的相应信号保持电路。

如上所述，在本示例中，可以与进行间歇电荷累积的第二帧的图像的摄像时间段并行地执行第一帧的图像的信号读出扫描，因此可以实现最大限度地使用一帧图像的摄像时间段的分割曝光。因此，可以在多个连续帧之间提高作为移动物体的被摄体的图像的平滑度(时间序列中的平滑连续性)。

此外，在本示例中，间歇电荷累积仅由电荷保持容量单元或电路进行，并且可以通过利用下一帧的摄像时间段的大部分来针对各帧进行AD转换。由于该原因，可以有效地利用一帧的图像的摄像时间段来抑制电力消耗及其峰值的增大。此外，可以抑制摄像装置的驱动频率，这对于降噪措施是有效的。

在本示例中，说明了信号保持电路12(pq)设置在与PD基板不同的信号处理基板上的结构。该结构的优点在于杂散光几乎不会进入电压保持容量电路CN和CS。即使当杂散光进入电压保持容量电路CN和CS时，也采用用以进一步减少由于因杂散光生成的电荷而降低的电压的措施(也就是说，用以降低对信号的影响的措施)。电压保持容量电路CN和CS的电容被设置为与PD基板的FD电路的电容相比尽可能大。此外，从确保占用面积的观点来看，信号保持电路12(pq)设置在与PD基板不同的信号处理基板上是有利的。

[变形示例]

在摄像装置中，信号保持电路12(pq)不一定必须设置在与PD基板不同的半导体基板上。变形示例采用将信号保持电路12(pq)以接近像素电路11(pq)的方式包括在PD基板中的结构。可以通过排除信号处理电路来减少基板的数量。这对于后面要说明的示例是相同的。

[第二示例]

将参考图6和图7来说明第二示例。在本示例中，与第一示例中的事项相同的事项将不通过使用已使用的附图标记和符号等来详细说明，并且将主要说明本示例和第一示例之间的不同之处。这种简化说明的方法对于后面要说明的示例是相同的。

图6示出根据本示例的摄像装置的PD 10(pq)、像素电路11(pq)和信号保持电路12(pq)的等效电路图的示例。与图4所示的结构的不同之处如下。

●在像素电路11(pq)中，没有设置晶体管SF1和GS。

●在信号保持电路12(pq)中，设置了用于复位保持容量电路CN的复位晶体管RESN和用于复位保持容量电路CS的复位晶体管RESS。

●尽管第一示例中的CN和CS具有电压保持容量，但本示例中的CN和CS具有针对基于像素单元或电路的输出的信号的电荷保持容量。

在图6所示的像素电路11(pq)中，FD电路以及复位晶体管RES的源极连接到电触点CONT。此外，在信号保持电路12(pq)中，复位晶体管RESN的源极连接到保持容量电路CN以及放大晶体管SF2N的栅极，并且复位晶体管RESN的漏极连接到预定电压VDD的电源。复位晶体管RESS的源极连接到保持容量电路CS以及放大晶体管SF2S的栅极，并且复位晶体管RESS的漏极连接到预定电压VDD的电源。

将参考图7所示的时序图来说明根据本示例的驱动摄像装置的方法。在图7中，控制信号PRESN和PRESS分别被供给到复位晶体管RESN和RESS的栅极。与各控制信号的极性有关的Hi和Lo的定义与第一示例中相同。另外，时间的经过的方向与图5中相同，并且表示从时刻t700到时刻t725的时间段。

本示例和第一示例之间的不同之处在于像素电路11(pq)不进行电荷-电压转换，并且没有设置源极跟随器电路。由于该原因，进行经由信号保持电路12(pq)的晶体管RESN和RESS来将保持容量电路CN和CS的电荷进行复位的操作。该复位操作时间段是从时刻t709到时刻t710的时间段。在该时间段期间，控制信号PRESN和PRESS被设置为处于Hi状态，并且晶体管RESN和RESS被设置为处于接通(ON)状态。在本示例中，使用间歇电荷累积期间的时间段作为复位操作时间段。

此外，在图7中，由于没有设置批量传送晶体管GS，因此不存在PGS。本示例在其他方面与图5所示的第一示例相同，因此将省略其详细说明。

在本示例中，获得了与第一示例中相同的效果，并且此外，在向信号保持电路12(pq)的电荷的传送中不使用源极跟随器电路，因此可以与第一示例中相比更多地抑制电力消耗及其峰值的增大。注意，同样在本示例中，信号保持电路12(pq)可以以接近像素电路11(pq)的方式包括在PD基板中。然而，在光电转换电路中的PD 10(pq)的面积减少了信号保持电路12(pq)的量的情况下，感光度和饱和电荷量等降低，由此导致图像质量下降的可能性，因此优选将信号保持电路12(pq)设置在信号处理基板上。

[第三示例]

将参考图8来说明根据第三实施例的摄像装置。在上述示例中，说明了光电转换电路包括单个PD 10(pq)的示例。在本示例中，说明包括多个PD的光电转换电路的示例。例如，在摄像装置中，相位差检测型像素电路包括PDA和PDB。相位差检测型像素电路是可以通过分割附图中未示出的摄像光学系统的光瞳来接收来自被摄体的光的像素电路，并且用作焦点检测像素和摄像像素这两者。

图8示出根据本示例的摄像装置的PD 10(pq)、像素电路11(pq)和信号保持电路12(pq)的等效电路图的示例。与图6所示的根据第二示例的摄像装置的不同之处如下。

●在PD 10(pq)中，在附图中未示出的共同微透镜下方设置和布置两个光电二极管(即，PDA和PDB)。

●在像素电路11(pq)中，针对PDA设置电荷保持电路EMA以及传送晶体管TX1A和TX2A，并且针对PDB设置电荷保持电路EM以及传送晶体管TX1和TX2。

●在信号保持电路12(pq)中，设置了传送晶体管MWSA、保持容量电路CSA、放大晶体管SF2SA、复位晶体管RESSA和选择晶体管SELSA。

●构成电荷排出电路的两个OFG分别连接到PDA和PDB。

在图8中，PDA具有连接到OFG和第一传送晶体管TX1A的阴极，并且经由第一传送晶体管TX1A连接到电荷保持电路EMA。构成传送电路的第一传送晶体管TX1A将PDA的信号电荷传送到电荷保持电路EMA。电荷保持电路EMA经由第二传送晶体管TX2A连接到FD电路。第二传送晶体管TX2A将信号电荷从电荷保持电路EMA传送到FD电路。

在图8中，PDB具有连接到OFG和第一传送晶体管TX1的阴极，并且经由第一传送晶体管TX1连接到电荷保持电路EM。构成传送电路的第一传送晶体管TX1将PDB的信号电荷传送到电荷保持电路EM。电荷保持电路EM经由第二传送晶体管TX2连接到FD电路。第二传送晶体管TX2将信号电荷从电荷保持电路EM传送到FD电路。

在图8的信号保持电路12(pq)中，添加了能够累积与PDA的信号电荷相对应的信号的保持容量单元或电路CSA。与电触点CONT和保持容量电路CSA连接的传送晶体管MWSA将信号电荷传送到保持容量电路CSA。第二放大晶体管SF2SA具有连接到保持容量电路CSA的栅极，并且使用附图中未示出的电流源来构成源极跟随器电路。选择晶体管SELSA连接到第二放大晶体管SF2SA，使得源极电压可以被选择性地发送到垂直输出线VLq0。复位晶体管RESSA进行将保持容量电路CSA的电荷复位的操作。

将参考图5来说明根据本示例的驱动摄像装置的方法。首先，将说明摄像信号获取处理。在与图5所示的PTX1相同的定时驱动第一传送晶体管TX1A的栅极，并且在与PTX2相同的定时驱动第二传送晶体管TX2A的栅极。在与图5所示的控制信号PWMS相同的定时驱动传送晶体管MWSA的栅极，并且在与信号PSELS相同的定时驱动选择晶体管SELSA的栅极。通过该驱动方法，可以获取到布置在共同微透镜下方的PDA和PDB的相加信号作为摄像信号。

接着，将说明用于获取相位差检测型焦点检测信号的处理。根据图5所示的时序图来分别读出PDA和PDB的信号。可替代地，在附图中未示出的图像处理单元或电路中，进行用于读出PDA或PDB的信号、然后将该信号从摄像信号中减去以获取PDB或PDA的信号的处理。

例如，假定基于PDA的信号的图像信号是A图像信号，并且假定基于PDB的信号的图像信号是B图像信号。通过将A图像信号和B图像信号相加所获得的信号与摄像信号相对应。通过读出A图像信号然后将A图像信号从摄像信号中减去来获取B图像信号，或者通过读出B图像信号然后将B图像信号从摄像信号中减去来获取A图像信号。

通过已知的方法，可以通过A图像信号和B图像信号的相关计算来测量与摄像光学系统的焦点检测相关的散焦量。对于这种相关计算，不一定需要所有行中的信号，并且可以进行用于在行方向或列方向上对A图像信号或B图像信号进行间隔剔除的算术处理。

本示例在光电转换单元或电路包括多个光电转换元件的像素结构方面表现出与上述示例中的效果相同的效果，并且可以获取到摄像信号和相位差检测型焦点检测信号、或者来自不同视点的多个图像信号(视差图像信号)。注意，光电转换电路的二分割型结构是示例，并且本公开可以应用于具有包括三分割或多于三分割或者多分割的光电转换电路的像素结构的摄像装置。

(其他实施例)

还可以通过读出并执行存储介质(还可被更完整地称为“非暂时性计算机可读存储介质”)上所记录的计算机可执行指令(例如，一个或多于一个程序)以进行(一个或多于一个)上述实施例中的一个或多于一个的功能以及/或者包括用于进行(一个或多于一个)上述实施例中的一个或多于一个的功能的一个或多于一个电路(例如，专用集成电路(ASIC))的系统或设备的计算机和通过下面的方法来实现本公开的(一个或多于一个)实施例，其中，该系统或设备的计算机通过例如从存储介质读出并执行计算机可执行指令以进行(一个或多于一个)上述实施例中的一个或多于一个的功能以及/或者控制该一个或多于一个电路以进行(一个或多于一个)上述实施例中的一个或多于一个的功能来进行上述方法。该计算机可以包括一个或多于一个处理器(例如，中央处理单元(CPU)、微处理单元(MPU))，并且可以包括单独计算机或单独处理器的网络，以读出并执行计算机可执行指令。例如可以从网络或存储介质将这些计算机可执行指令提供至计算机。该存储介质可以包括例如硬盘、随机存取存储器(RAM)、只读存储器(ROM)、分布式计算系统的存储部、光盘(诸如致密盘(CD)、数字多功能盘(DVD)或蓝光盘(BD)^TM等)、闪速存储装置和存储卡等中的一个或多于一个。

尽管已经参考典型实施例说明了本公开，但是应该理解，本公开不限于所公开的典型实施例。所附权利要求书的范围应符合最宽泛的解释，以涵盖所有这类修改、等同构造和功能。

本申请要求2022年2月25日提交的日本专利申请2022-028330的权益，其通过引用而被全部包含于此。

Claims (10)

1.一种摄像装置，包括：

像素电路；

信号电路，其电连接到所述像素电路；以及

转换电路，用于将所述信号电路所输出的模拟信号转换成数字信号，

其中，所述像素电路包括：

光电转换电路，用于对来自被摄体的光进行光电转换，

电荷排出电路，用于排出所述光电转换电路的信号电荷，

第一保持电路，用于保持基于所述光电转换电路的输出的信号，以及

第一传送电路，用于将基于所述光电转换电路的输出的信号传送到所述第一保持电路，

所述信号电路包括：

第二保持电路，用于保持基于所述像素电路的输出的信号，以及

第二传送电路，用于将基于所述像素电路的输出的信号传送到所述第二保持电路，

所述像素电路在第一帧的时间段期间交替地进行利用所述第一传送电路的从所述光电转换电路向所述第一保持电路的电荷传送、以及从所述电荷排出电路的电荷排出，以及

所述信号电路被配置成使得在所述第一帧随后的第二帧的时间段期间，所述第二传送电路进行从所述像素电路向所述第二保持电路的传送并且向所述转换电路输出信号。

2.根据权利要求1所述的摄像装置，其中，所述第一保持电路具有针对所述光电转换电路的信号电荷的电荷保持容量。

3.根据权利要求1所述的摄像装置，其中，所述第二保持电路具有针对基于所述像素电路的输出的信号的电压保持容量或电荷保持容量。

4.根据权利要求1所述的摄像装置，其中，所述像素电路包括电荷-电压转换电路，以及

所述第二保持电路具有针对基于所述像素电路的输出的信号的电压保持容量。

5.根据权利要求1所述的摄像装置，其中，在从所述信号电路向所述转换电路输出信号之前，所述第二传送电路将多个信号从所述像素电路传送到所述第二保持电路。

6.根据权利要求1所述的摄像装置，其中，所述光电转换电路包括多个光电转换元件，以及

所述第一保持电路具有针对与所述多个光电转换元件中的各光电转换元件相对应的信号电荷的电荷保持容量。

7.根据权利要求1所述的摄像装置，还包括：

沿行方向和列方向排列的多个所述像素电路，

其中，所述转换电路以行顺序的方式对来自所述信号电路的信号进行转换。

8.根据权利要求1所述的摄像装置，还包括：

具有所述像素电路的第一基板和具有所述信号电路的第二基板，

其中，所述第一基板和所述第二基板彼此层叠。

9.根据权利要求1所述的摄像装置，还包括：

具有所述像素电路和所述信号电路的基板。

10.一种在摄像装置中执行的控制方法，所述摄像装置包括像素电路、信号电路和转换电路，所述信号电路电连接到所述像素电路，所述转换电路用于将所述信号电路所输出的模拟信号转换成数字信号，所述控制方法包括：

使所述像素电路执行以下步骤，这些步骤包括：

利用光电转换电路对来自被摄体的光进行光电转换，

利用电荷排出电路排出所述光电转换电路的信号电荷，以及

利用第一传送电路将基于所述光电转换电路的输出的信号传送到第一保持电路，使得所述像素电路在第一帧的时间段期间交替地进行利用所述第一传送电路的从所述光电转换电路向所述第一保持电路的电荷传送、以及从所述电荷排出电路的电荷排出；以及

使所述信号电路执行以下步骤，这些步骤包括：

利用第二传送电路将基于所述像素电路的输出的信号传送到第二保持电路，以及

在所述第一帧随后的第二帧的时间段期间，从所述第二保持电路向所述转换电路输出信号。