CN116667828B - 双门限比较器 - Google Patents

Abstract

本申请提供一种双门限比较器，包括输入对管单元和负载单元，所述输入对管单元具有三个输入端和三个负载端，三个输入端包括接收待比较信号的第零输入端、接收第一门限阈值信号的第一输入端、接收第二门限阈值信号的第二输入端，所述负载单元包括三个负载输入端和两个负载输出端，两个负载输出端包括输出第一比较信号的第一负载输出端、输出第二比较信号的第二负载输出端，第一比较信号和第二比较信号不同大小的组合关系对应于待比较信号与第一门限阈值信号、第二门限阈值信号之间不同的大小关系。本申请所述双门限比较器，通过输入对管单元和负载单元的共享，实现了只用一个比较器就能区分三个电流等级，减少了电路整体的面积，节约了成本。

Description

双门限比较器

技术领域

本申请涉及集成电路技术领域，具体涉及一种双门限比较器。

背景技术

轮速传感器在对信号进行检测时，需要区分电流大小的不同等级来进行解码通信。在现有的检测电路中，一般需要使用两个比较器来区分两个不同的电流等级，所以电路的整体面积较大，成本也较高。

发明内容

本申请的目的在于提供一种双门限比较器，实现了只用一个比较器就能区分三个电流等级，减少了电路整体的面积，节约了成本。

为达上述目的，本申请提供如下技术方案：

本申请提供一种双门限比较器，所述双门限比较器包括输入对管单元和负载单元，所述输入对管单元具有三个输入端和三个负载端，三个输入端包括接收待比较信号的第零输入端、接收第一门限阈值信号的第一输入端、接收第二门限阈值信号的第二输入端，三个负载端包括第零负载端、第一负载端、第二负载端，所述负载单元包括三个负载输入端和两个负载输出端，三个负载输入端包括与输入对管单元的第零负载端连接的第零负载输入端、与输入对管单元的第一负载端连接的第一负载输入端、与输入对管单元的第二负载端连接的第二负载输入端，两个负载输出端包括输出第一比较信号的第一负载输出端、输出第二比较信号的第二负载输出端，第一比较信号和第二比较信号不同大小的组合关系对应于待比较信号与第一门限阈值信号、第二门限阈值信号之间不同的大小关系。

在一实施方式中，所述双门限比较器还包括偏置电流单元，所述偏置电流单元具有接收偏置电流的偏置电流输入端和三个偏置电流输出端，所述输入对管单元具有偏置电流端，三个偏置电流输出端包括与输入对管单元的偏置电流端连接的第零偏置电流输出端、与负载单元的第一负载输出端连接的第一偏置电流输出端、与负载单元的第二负载输出端连接的第二偏置电流输出端。

在一实施方式中，所述输入对管单元包括第零MOS管、第一MOS管、第二MOS管，均为NMOS，第零MOS管的栅端为所述第零输入端，第零MOS管的漏端为所述第零负载端，第一MOS管的栅端为所述第一输入端，第一MOS管的漏端为所述第一负载端，第二MOS管的栅端为所述第二输入端，第二MOS管的漏端为所述第二负载端，第零MOS管的源端、第一MOS管的源端、第二MOS管的源端共同连接地或共同连接为所述偏置电流端。

在一实施方式中，所述负载单元包括第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管，均为PMOS，第三MOS管的漏端为所述第零负载输入端，并与第三MOS管的栅端连接，第四MOS管的漏端为所述第一负载输入端，第四MOS管的栅端与第三MOS管的栅端连接，第五MOS管的漏端为所述第二负载输入端，第五MOS管的栅端与第三MOS管的栅端连接，第六MOS管的漏端为所述第一负载输出端，第六MOS管的栅端与第四MOS管的漏端连接，第七MOS管的漏端为所述第二负载输出端，第七MOS管的栅端与第五MOS管的漏端连接，第三MOS管的源端、第四MOS管的源端、第五MOS管的源端、第六MOS管的源端、第七MOS管的源端共同连接电源。

在一实施方式中，所述偏置电流单元包括第八MOS管、第九MOS管、第十MOS管、第十一MOS管，均为NMOS，第十一MOS管的漏端为所述偏置电流输入端，接收偏置电流，且与第十一MOS管的栅端连接，第十MOS管的漏端为所述第零偏置电流输出端，第十MOS管的栅端与第十一MOS管的栅端连接，第九MOS管的漏端为所述第一偏置电流输出端，第九MOS管的栅端与第十一MOS管的栅端连接，第八MOS管的漏端为所述第二偏置电流输出端，第八MOS管的栅端与第十一MOS管的栅端连接，第八MOS管的源端、第九MOS管的源端、第十MOS管的源端、第十一MOS管的源端共同连接地。

在一实施方式中，所述输入对管单元包括第零MOS管、第一MOS管、第二MOS管，均为PMOS，第零MOS管的栅端为所述第零输入端，第零MOS管的漏端为所述第零负载端，第一MOS管的栅端为所述第一输入端，第一MOS管的漏端为所述第一负载端，第二MOS管的栅端为所述第二输入端，第二MOS管的漏端为所述第二负载端，第零MOS管的源端、第一MOS管的源端、第二MOS管的源端共同连接电源或共同连接为所述偏置电流端。

在一实施方式中，所述负载单元包括第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管，均为NMOS，第三MOS管的漏端为所述第零负载输入端，并与第三MOS管的栅端连接，第四MOS管的漏端为所述第一负载输入端，第四MOS管的栅端与第三MOS管的栅端连接，第五MOS管的漏端为所述第二负载输入端，第五MOS管的栅端与第三MOS管的栅端连接，第六MOS管的漏端为所述第一负载输出端，第六MOS管的栅端与第四MOS管的漏端连接，第七MOS管的漏端为所述第二负载输出端，第七MOS管的栅端与第五MOS管的漏端连接，第三MOS管的源端、第四MOS管的源端、第五MOS管的源端、第六MOS管的源端、第七MOS管的源端共同连接地。

在一实施方式中，所述偏置电流单元包括第八MOS管、第九MOS管、第十MOS管、第十一MOS管，均为PMOS，第十一MOS管的漏端为所述偏置电流输入端，接收偏置电流，且与第十一MOS管的栅端连接，第十MOS管的漏端为所述第零偏置电流输出端，第十MOS管的栅端与第十一MOS管的栅端连接，第九MOS管的漏端为所述第一偏置电流输出端，第九MOS管的栅端与第十一MOS管的栅端连接，第八MOS管的漏端为所述第二偏置电流输出端，第八MOS管的栅端与第十一MOS管的栅端连接，第八MOS管的源端、第九MOS管的源端、第十MOS管的源端、第十一MOS管的源端共同连接电源。

在一实施方式中，所述双门限比较器还包括输出单元，所述输出单元具有两个比较信号输入端和两个输出端，两个比较信号输入端包括与负载单元的第一负载输出端连接的第一比较信号输入端、与负载单元的第二负载输出端连接的第二比较信号输入端，两个输出端包括输出第一输出信号的第一输出端、输出第二输出信号的第二输出端，第一输出信号、第二输出信号分别与第一比较信号、第二比较信号对应。

在一实施方式中，所述第一比较信号输入端与所述第一输出端之间、所述第二比较信号输入端与所述第二输出端之间分别均包括一组串联的施密特触发器和反相器，且施密特触发器具有取反功能。

与现有技术相比，本申请的技术方案具有以下有益效果：

本申请所述双门限比较器，通过输入对管单元和负载单元的共享，实现了只用一个比较器就能区分三个电流等级，减少了电路整体的面积，节约了成本。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请第一实施方式提供的一种双门限比较器的一个具体实施例的结构示意图；

图2为本申请第一实施方式提供的一种双门限比较器的另一具体实施例的结构示意图；

图3为图1所示具体实施例双门限比较器中各信号的对比示意图。

具体实施方式

下面将对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。需要说明的是，以下实施例的描述顺序不作为对本申请实施例优选顺序的限定。且在以下实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。

请参阅图1所示，本申请第一实施方式提供一种双门限比较器，所述双门限比较器包括输入对管单元I0和负载单元I1，所述输入对管单元I0具有三个输入端和三个负载端，三个输入端包括接收待比较信号VINM的第零输入端、接收第一门限阈值信号VINP1的第一输入端、接收第二门限阈值信号VINP2的第二输入端，三个负载端包括第零负载端、第一负载端、第二负载端，所述负载单元I1包括三个负载输入端和两个负载输出端，三个负载输入端包括与输入对管单元I0的第零负载端连接的第零负载输入端、与输入对管单元I0的第一负载端连接的第一负载输入端、与输入对管单元I0的第二负载端连接的第二负载输入端，两个负载输出端包括输出第一比较信号的第一负载输出端、输出第二比较信号的第二负载输出端，第一比较信号和第二比较信号不同大小的组合关系对应于待比较信号VINM与第一门限阈值信号VINP1、第二门限阈值信号VINP2之间不同的大小关系。

所述输入对管单元I0另外还连接地GND、所述负载单元I1另外还连接电源VDDA，或者所述输入对管单元I0另外还连接电源VDDA、所述负载单元I1另外还连接地GND，如此，所述双门限比较器即可以工作，但此双门限比较器工作时电路中电流较大，不利于电路的安全使用。所以，在一实施方式中，所述双门限比较器还包括偏置电流单元I2，所述偏置电流单元I2具有接收偏置电流IB的偏置电流输入端和三个偏置电流输出端，所述输入对管单元I0具有偏置电流端，三个偏置电流输出端包括与输入对管单元I0的偏置电流端连接的第零偏置电流输出端、与负载单元I1的第一负载输出端连接的第一偏置电流输出端、与负载单元I1的第二负载输出端连接的第二偏置电流输出端。如此，可以将电路在工作时的电流限制在偏置电流IB附近，保证电路的安全。

在一具体实施例中，所述输入对管单元I0包括第零MOS管M0、第一MOS管M1、第二MOS管M2，均为NMOS，第零MOS管M0的栅端为所述第零输入端，第零MOS管M0的漏端为所述第零负载端，第一MOS管M1的栅端为所述第一输入端，第一MOS管M1的漏端为所述第一负载端，第二MOS管M2的栅端为所述第二输入端，第二MOS管M2的漏端为所述第二负载端，第零MOS管M0的源端、第一MOS管M1的源端、第二MOS管M2的源端共同连接地GND或共同连接为所述偏置电流端。其中，当所述双门限比较器中没有偏置电流单元I2时，则第零MOS管M0的源端、第一MOS管M1的源端、第二MOS管M2的源端共同连接地GND；当所述双门限比较器中具有偏置电流单元I2时，则第零MOS管M0的源端、第一MOS管M1的源端、第二MOS管M2的源端共同连接为所述偏置电流端，与所述偏置电流单元I2连接。

所述负载单元I1包括第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7，均为PMOS，第三MOS管M3的漏端为所述第零负载输入端，并与第三MOS管M3的栅端连接，第四MOS管M4的漏端为所述第一负载输入端，第四MOS管M4的栅端与第三MOS管M3的栅端连接，第五MOS管M5的漏端为所述第二负载输入端，第五MOS管M5的栅端与第三MOS管M3的栅端连接，第六MOS管M6的漏端为所述第一负载输出端，第六MOS管M6的栅端与第四MOS管M4的漏端连接，第七MOS管M7的漏端为所述第二负载输出端，第七MOS管M7的栅端与第五MOS管M5的漏端连接，第三MOS管M3的源端、第四MOS管M4的源端、第五MOS管M5的源端、第六MOS管M6的源端、第七MOS管M7的源端共同连接电源VDDA。

所述偏置电流单元I2包括第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11，均为NMOS，第十一MOS管M11的漏端为所述偏置电流输入端，接收偏置电流IB，且与第十一MOS管M11的栅端连接，第十MOS管M10的漏端为所述第零偏置电流输出端，第十MOS管M10的栅端与第十一MOS管M11的栅端连接，第九MOS管M9的漏端为所述第一偏置电流输出端，第九MOS管M9的栅端与第十一MOS管M11的栅端连接，第八MOS管M8的漏端为所述第二偏置电流输出端，第八MOS管M8的栅端与第十一MOS管M11的栅端连接，第八MOS管M8的源端、第九MOS管M9的源端、第十MOS管M10的源端、第十一MOS管M11的源端共同连接地GND。

在一实施方式中，所述双门限比较器还包括输出单元I3，对所述第一比较信号、所述第二比较信号进行缓冲和抗干扰处理，以获得稳定且准确的第一输出信号out1和第二输出信号out2，作为所述双门限比较器最终的输出信号。所述输出单元I3具有两个比较信号输入端和两个输出端，两个比较信号输入端包括与负载单元I1的第一负载输出端连接的第一比较信号输入端、与负载单元I1的第二负载输出端连接的第二比较信号输入端，两个输出端包括输出第一输出信号out1的第一输出端、输出第二输出信号out2的第二输出端，第一输出信号out1、第二输出信号out2分别与第一比较信号、第二比较信号对应。

在一具体实施例中，所述第一比较信号输入端与所述第一输出端之间、所述第二比较信号输入端与所述第二输出端之间分别均包括一组串联的施密特触发器和反相器，且施密特触发器具有取反功能。其中，所述施密特触发器对比较信号（第一比较信号、第二比较信号）进行缓冲处理，以减少受毛刺电压的影响，所述反相器对信号进行取反处理并加强其驱动能力，以驱动后续较长的信号走线。而施密特触发器是否需要具备取反功能，则可根据各实际情况的需要进行选择。

请结合参阅图1和图3所示，图3中IRS为待检测电流，其经过检测电阻转换为待比较信号VINM（电压信号）输入到所述输入对管单元I0的第零输入端，其为一个变化的数值。第一门限阈值信号VINP1、第二门限阈值信号VINP2均为固定数值，且第一门限阈值信号VINP1小于第二门限阈值信号VINP2。第十MOS管M10、第九MOS管M9、第八MOS管M8分别与第十一MOS管M11构成镜像电流源结构，第十MOS管M10的漏端（第零偏置电流输出端）、第九MOS管M9的漏端（第一偏置电流输出端）、第八MOS管M8的漏端（第二偏置电流输出端）持续提供偏置电流IB（数值较低）。当待比较信号VINM小于第一门限阈值信号VINP1、第二门限阈值信号VINP2时，第零MOS管M0关断，第一MOS管M1、第二MOS管M2导通，第三MOS管M3、第四MOS管M4、第五MOS管M5关断，第四MOS管M4的漏端（也是第六MOS管M6的栅端）、第五MOS管M5的漏端（也是第七MOS管M7的栅端）的电压为低，第六MOS管M6、第七MOS管M7导通，第六MOS管M6的漏端（也是第一比较信号）、第七MOS管M7的漏端（也是第二比较信号）的电压为高，输出的第一输出信号out1、第二输出信号out2均为高。当待比较信号VINM大于第一门限阈值信号VINP1、第二门限阈值信号VINP2时，第零MOS管M0导通，第一MOS管M1、第二MOS管M2关断，第三MOS管M3导通，第四MOS管M4、第五MOS管M5分别与第三MOS管M3构成镜像结构因而也导通，第四MOS管M4的漏端（也是第六MOS管M6的栅端）、第五MOS管M5的漏端（也是第七MOS管M7的栅端）的电压为高，第六MOS管M6、第七MOS管M7关断，第六MOS管M6的漏端（也是第一比较信号）、第七MOS管M7的漏端（也是第二比较信号）的电压为低，输出的第一输出信号out1、第二输出信号out2均为低。当待比较信号VINM大于第一门限阈值信号VINP1且小于第二门限阈值信号VINP2时，第零MOS管M0导通，第一MOS管M1关断，第二MOS管M2导通，第三MOS管M3导通，第四MOS管M4、第五MOS管M5分别与第三MOS管M3构成镜像结构因而也导通，第四MOS管M4的漏端（也是第六MOS管M6的栅端）的电压为高（因为第一MOS管M1同时为关断状态），第五MOS管M5的漏端（也是第七MOS管M7的栅端）的电压为低（因为第二MOS管M2同时为导通状态），第六MOS管M6关断，第七MOS管M7导通，第六MOS管M6的漏端（也是第一比较信号）的电压为低，第七MOS管M7的漏端（也是第二比较信号）的电压为高，输出的第一输出信号out1为低、第二输出信号out2为高。如此，当第一输出信号out1、第二输出信号out2均为高时，表示待比较信号VINM小于第一门限阈值信号VINP1、第二门限阈值信号VINP2；当第一输出信号out1、第二输出信号out2均为低时，表示待比较信号VINM大于第一门限阈值信号VINP1、第二门限阈值信号VINP2；当第一输出信号out1为低、第二输出信号out2为高时，表示待比较信号VINM大于第一门限阈值信号VINP1且小于第二门限阈值信号VINP2；即，第一输出信号out1（第一比较信号）和第二输出信号out2（第二比较信号）不同大小的组合关系对应于待比较信号VINM与第一门限阈值信号VINP1、第二门限阈值信号VINP2之间不同的大小关系。所以本申请所述双门限比较器，实现了只用一个比较器就能区分三个电流等级，减少了电路整体的面积，节约了成本。

请参阅图2所示，在另一实施例中，所述输入对管单元I0包括第零MOS管M0、第一MOS管M1、第二MOS管M2，均为PMOS，第零MOS管M0的栅端为所述第零输入端，第零MOS管M0的漏端为所述第零负载端，第一MOS管M1的栅端为所述第一输入端，第一MOS管M1的漏端为所述第一负载端，第二MOS管M2的栅端为所述第二输入端，第二MOS管M2的漏端为所述第二负载端，第零MOS管M0的源端、第一MOS管M1的源端、第二MOS管M2的源端共同连接电源VDDA或共同连接为所述偏置电流端。

所述负载单元I1包括第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7，均为NMOS，第三MOS管M3的漏端为所述第零负载输入端，并与第三MOS管M3的栅端连接，第四MOS管M4的漏端为所述第一负载输入端，第四MOS管M4的栅端与第三MOS管M3的栅端连接，第五MOS管M5的漏端为所述第二负载输入端，第五MOS管M5的栅端与第三MOS管M3的栅端连接，第六MOS管M6的漏端为所述第一负载输出端，第六MOS管M6的栅端与第四MOS管M4的漏端连接，第七MOS管M7的漏端为所述第二负载输出端，第七MOS管M7的栅端与第五MOS管M5的漏端连接，第三MOS管M3的源端、第四MOS管M4的源端、第五MOS管M5的源端、第六MOS管M6的源端、第七MOS管M7的源端共同连接地GND。

所述偏置电流单元I2包括第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11，均为PMOS，第十一MOS管M11的漏端为所述偏置电流输入端，接收偏置电流IB，且与第十一MOS管M11的栅端连接，第十MOS管M10的漏端为所述第零偏置电流输出端，第十MOS管M10的栅端与第十一MOS管M11的栅端连接，第九MOS管M9的漏端为所述第一偏置电流输出端，第九MOS管M9的栅端与第十一MOS管M11的栅端连接，第八MOS管M8的漏端为所述第二偏置电流输出端，第八MOS管M8的栅端与第十一MOS管M11的栅端连接，第八MOS管M8的源端、第九MOS管M9的源端、第十MOS管M10的源端、第十一MOS管M11的源端共同连接电源VDDA。

该另一具体实施例与前一具体实施例的区别仅在于其中MOS管使用了不同的类型，其中的作用原理两者完全相同，在此不再赘述。

与现有技术相比，本申请的技术方案具有以下有益效果：

本申请所述双门限比较器，通过输入对管单元和负载单元的共享，减少了输入对管单元和负载单元中MOS管的数量，实现了只用一个比较器就能区分三个电流等级，减少了电路整体的面积，节约了成本。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。此外，说明书中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种双门限比较器，其特征在于，所述双门限比较器包括输入对管单元和负载单元，所述输入对管单元具有三个输入端和三个负载端，三个输入端包括接收待比较信号的第零输入端、接收第一门限阈值信号的第一输入端、接收第二门限阈值信号的第二输入端，三个负载端包括第零负载端、第一负载端、第二负载端，所述负载单元包括三个负载输入端和两个负载输出端，三个负载输入端包括与输入对管单元的第零负载端连接的第零负载输入端、与输入对管单元的第一负载端连接的第一负载输入端、与输入对管单元的第二负载端连接的第二负载输入端，两个负载输出端包括输出第一比较信号的第一负载输出端、输出第二比较信号的第二负载输出端，第一比较信号和第二比较信号不同大小的组合关系对应于待比较信号与第一门限阈值信号、第二门限阈值信号之间不同的大小关系；所述第一门限阈值信号小于所述第二门限阈值信号，当所述待比较信号小于第一门限阈值信号且小于所述第二门限阈值信号，所述第一比较信号、第二比较信号均为高，当所述待比较信号大于第一门限阈值信号且大于所述第二门限阈值信号，所述第一比较信号、第二比较信号均为低，当所述待比较信号大于第一门限阈值信号且小于所述第二门限阈值信号，所述第一比较信号为低、所述第二比较信号为高；

所述输入对管单元包括第零MOS管、第一MOS管、第二MOS管，均为NMOS，第零MOS管的栅端为所述第零输入端，第零MOS管的漏端为所述第零负载端，第一MOS管的栅端为所述第一输入端，第一MOS管的漏端为所述第一负载端，第二MOS管的栅端为所述第二输入端，第二MOS管的漏端为所述第二负载端，第零MOS管的源端、第一MOS管的源端、第二MOS管的源端共同连接地或共同连接为偏置电流端；

所述负载单元包括第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管，均为PMOS，第三MOS管的漏端为所述第零负载输入端，并与第三MOS管的栅端连接，第四MOS管的漏端为所述第一负载输入端，第四MOS管的栅端与第三MOS管的栅端连接，第五MOS管的漏端为所述第二负载输入端，第五MOS管的栅端与第三MOS管的栅端连接，第六MOS管的漏端为所述第一负载输出端，第六MOS管的栅端与第四MOS管的漏端连接，第七MOS管的漏端为所述第二负载输出端，第七MOS管的栅端与第五MOS管的漏端连接，第三MOS管的源端、第四MOS管的源端、第五MOS管的源端、第六MOS管的源端、第七MOS管的源端共同连接电源。

2.根据权利要求1所述的双门限比较器，其特征在于，所述双门限比较器还包括偏置电流单元，所述偏置电流单元具有接收偏置电流的偏置电流输入端和三个偏置电流输出端，所述输入对管单元具有偏置电流端，三个偏置电流输出端包括与输入对管单元的偏置电流端连接的第零偏置电流输出端、与负载单元的第一负载输出端连接的第一偏置电流输出端、与负载单元的第二负载输出端连接的第二偏置电流输出端。

3.根据权利要求2所述的双门限比较器，其特征在于，所述偏置电流单元包括第八MOS管、第九MOS管、第十MOS管、第十一MOS管，均为NMOS，第十一MOS管的漏端为所述偏置电流输入端，接收偏置电流，且与第十一MOS管的栅端连接，第十MOS管的漏端为所述第零偏置电流输出端，第十MOS管的栅端与第十一MOS管的栅端连接，第九MOS管的漏端为所述第一偏置电流输出端，第九MOS管的栅端与第十一MOS管的栅端连接，第八MOS管的漏端为所述第二偏置电流输出端，第八MOS管的栅端与第十一MOS管的栅端连接，第八MOS管的源端、第九MOS管的源端、第十MOS管的源端、第十一MOS管的源端共同连接地。

4.根据权利要求1所述的双门限比较器，其特征在于，所述双门限比较器还包括输出单元，所述输出单元具有两个比较信号输入端和两个输出端，两个比较信号输入端包括与负载单元的第一负载输出端连接的第一比较信号输入端、与负载单元的第二负载输出端连接的第二比较信号输入端，两个输出端包括输出第一输出信号的第一输出端、输出第二输出信号的第二输出端，第一输出信号、第二输出信号分别与第一比较信号、第二比较信号对应。

5.根据权利要求4所述的双门限比较器，其特征在于，所述第一比较信号输入端与所述第一输出端之间、所述第二比较信号输入端与所述第二输出端之间分别均包括一组串联的施密特触发器和反相器，且施密特触发器具有取反功能。

6.一种双门限比较器，其特征在于，所述双门限比较器包括输入对管单元和负载单元，所述输入对管单元具有三个输入端和三个负载端，三个输入端包括接收待比较信号的第零输入端、接收第一门限阈值信号的第一输入端、接收第二门限阈值信号的第二输入端，三个负载端包括第零负载端、第一负载端、第二负载端，所述负载单元包括三个负载输入端和两个负载输出端，三个负载输入端包括与输入对管单元的第零负载端连接的第零负载输入端、与输入对管单元的第一负载端连接的第一负载输入端、与输入对管单元的第二负载端连接的第二负载输入端，两个负载输出端包括输出第一比较信号的第一负载输出端、输出第二比较信号的第二负载输出端，第一比较信号和第二比较信号不同大小的组合关系对应于待比较信号与第一门限阈值信号、第二门限阈值信号之间不同的大小关系；所述第一门限阈值信号小于所述第二门限阈值信号，当所述待比较信号小于第一门限阈值信号且小于所述第二门限阈值信号，所述第一比较信号、第二比较信号均为高，当所述待比较信号大于第一门限阈值信号且大于所述第二门限阈值信号，所述第一比较信号、第二比较信号均为低，当所述待比较信号大于第一门限阈值信号且小于所述第二门限阈值信号，所述第一比较信号为低、所述第二比较信号为高；

所述输入对管单元包括第零MOS管、第一MOS管、第二MOS管，均为PMOS，第零MOS管的栅端为所述第零输入端，第零MOS管的漏端为所述第零负载端，第一MOS管的栅端为所述第一输入端，第一MOS管的漏端为所述第一负载端，第二MOS管的栅端为所述第二输入端，第二MOS管的漏端为所述第二负载端，第零MOS管的源端、第一MOS管的源端、第二MOS管的源端共同连接电源或共同连接为偏置电流端；

所述负载单元包括第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管，均为NMOS，第三MOS管的漏端为所述第零负载输入端，并与第三MOS管的栅端连接，第四MOS管的漏端为所述第一负载输入端，第四MOS管的栅端与第三MOS管的栅端连接，第五MOS管的漏端为所述第二负载输入端，第五MOS管的栅端与第三MOS管的栅端连接，第六MOS管的漏端为所述第一负载输出端，第六MOS管的栅端与第四MOS管的漏端连接，第七MOS管的漏端为所述第二负载输出端，第七MOS管的栅端与第五MOS管的漏端连接，第三MOS管的源端、第四MOS管的源端、第五MOS管的源端、第六MOS管的源端、第七MOS管的源端共同连接地。

7.根据权利要求6所述的双门限比较器，其特征在于，所述双门限比较器还包括偏置电流单元，所述偏置电流单元具有接收偏置电流的偏置电流输入端和三个偏置电流输出端，所述输入对管单元具有偏置电流端，三个偏置电流输出端包括与输入对管单元的偏置电流端连接的第零偏置电流输出端、与负载单元的第一负载输出端连接的第一偏置电流输出端、与负载单元的第二负载输出端连接的第二偏置电流输出端。

8.根据权利要求7所述的双门限比较器，其特征在于，所述偏置电流单元包括第八MOS管、第九MOS管、第十MOS管、第十一MOS管，均为PMOS，第十一MOS管的漏端为所述偏置电流输入端，接收偏置电流，且与第十一MOS管的栅端连接，第十MOS管的漏端为所述第零偏置电流输出端，第十MOS管的栅端与第十一MOS管的栅端连接，第九MOS管的漏端为所述第一偏置电流输出端，第九MOS管的栅端与第十一MOS管的栅端连接，第八MOS管的漏端为所述第二偏置电流输出端，第八MOS管的栅端与第十一MOS管的栅端连接，第八MOS管的源端、第九MOS管的源端、第十MOS管的源端、第十一MOS管的源端共同连接电源。

9.根据权利要求6所述的双门限比较器，其特征在于，所述双门限比较器还包括输出单元，所述输出单元具有两个比较信号输入端和两个输出端，两个比较信号输入端包括与负载单元的第一负载输出端连接的第一比较信号输入端、与负载单元的第二负载输出端连接的第二比较信号输入端，两个输出端包括输出第一输出信号的第一输出端、输出第二输出信号的第二输出端，第一输出信号、第二输出信号分别与第一比较信号、第二比较信号对应。

10.根据权利要求9所述的双门限比较器，其特征在于，所述第一比较信号输入端与所述第一输出端之间、所述第二比较信号输入端与所述第二输出端之间分别均包括一组串联的施密特触发器和反相器，且施密特触发器具有取反功能。