CN116647229A - 一种晶振控制装置 - Google Patents

一种晶振控制装置 Download PDF

Info

Publication number
CN116647229A
CN116647229A CN202210140696.2A CN202210140696A CN116647229A CN 116647229 A CN116647229 A CN 116647229A CN 202210140696 A CN202210140696 A CN 202210140696A CN 116647229 A CN116647229 A CN 116647229A
Authority
CN
China
Prior art keywords
crystal oscillator
voltage
bias
differential amplifier
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210140696.2A
Other languages
English (en)
Inventor
戴山彪
朱磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Mobile Communications Group Co Ltd
China Mobile IoT Co Ltd
Original Assignee
China Mobile Communications Group Co Ltd
China Mobile IoT Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Mobile Communications Group Co Ltd, China Mobile IoT Co Ltd filed Critical China Mobile Communications Group Co Ltd
Priority to CN202210140696.2A priority Critical patent/CN116647229A/zh
Publication of CN116647229A publication Critical patent/CN116647229A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L3/00—Starting of generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本申请公开了一种晶振控制装置，包括：差分放大器，第一输入端的输入电压为基准电压，第二输入端与晶振的第一端连接，差分放大器的输出端与晶振的第二端连接；自偏置控制模组的输入端与晶振的输出端连接；自偏置控制模组的输出端与差分放大器的偏置端连接；在晶振处于起振状态时，差分放大器的输出端的电压幅度由第一电压值增加到第二电压值，自偏置控制模组提供的偏置电流由第一电流值降低到第二电流值，差分放大器的增益大于预设增益；在晶振处于共振状态时，差分放大器的输出端的电压幅度保持在第二电压值，偏置电流保持在第二电流值，差分放大器的增益降低至所述预设增益值。本方案实现了晶振快速起振且降低了工作时的功耗。

Description

一种晶振控制装置
技术领域
本申请涉及集成电路技术领域，尤其是涉及一种晶振控制装置。
背景技术
晶体振荡电路最初上电起振时，需要较大的振荡增益以保证起振的速度，如果使用最小增益，往往使得起振的速度很慢，会导致电路在上电时有很大延迟，灵敏性较低，在一些需要快速反应的电路中，这一缺点尤为明显；但是，如果单纯考虑起振速度而增加晶体振荡电路的增益，由于现有的晶体振荡电路的增益是固定的，因此，在起振完成之后，电路进入正常工作状态时，仍必须保持使用这一较大增益，这显然会导致电路功耗过大，在某些使用干电池且需要维持较长工作时间的电路中(例如采用电池供电的万年历、便携式通讯设备以及数字电能计量仪表等等)，这一方法显然不实用。因此，降低电路功耗与加快起振速度之间的矛盾成为晶体振荡电路领域亟待解决的问题。
发明内容
本申请的目的在于提供一种晶振控制装置，从而解决现有技术中降低电路功耗与加快起振速度之间的矛盾的问题。
为了达到上述目的，本申请提供一种晶振控制装置，包括：
差分放大器，第一输入端的输入电压为基准电压，第二输入端与晶振的第一端连接，所述差分放大器的输出端与所述晶振的第二端连接；
自偏置控制模组，所述自偏置控制模组的输入端与所述晶振的输出端连接；所述自偏置控制模组的输出端与所述差分放大器的偏置端连接；
其中，在所述晶振处于起振状态时，所述差分放大器的输出端的电压幅度由第一电压值增加到第二电压值，所述自偏置控制模组为所述差分放大器提供的偏置电流由第一电流值降低到第二电流值，所述差分放大器的增益大于预设增益；
在所述晶振处于共振状态时，所述差分放大器的输出端的电压幅度保持在所述第二电压值，所述偏置电流保持在所述第二电流值，所述差分放大器(OP1)的增益降低至所述预设增益值。
可选地，所述自偏置控制模组包括：
分压模组，所述分压模组的第一端与所述差分放大器的输出端连接，所述分压模组的第二端与直流电源连接；
自偏置电流源，所述自偏置电流源的输入端与所述分压模组的分压端连接，所述自偏置电流源的输出端与所述偏置端连接，所述自偏置电流源的电源端与所述直流电源连接；
其中，所述分压模组用于对所述差分放大器输出的电压进行分压，并将通过分压得到的第一电压提供给所述自偏置电流源；
所述自偏置电流源用于基于所述第一电压调整输入至所述偏置端的偏置电流。
可选地，所述分压模组包括：串联在所述差分放大器的输出端和所述直流电源之间的第一分压元件和第二分压元件；
其中，所述第一分压元件和所述第二分压元件之间的连接点形成为所述分压模组的分压端。
可选地，所述第一分压元件和第二分压元件均为电容或电阻或场效应管。
可选地，所述自偏置电流源包括：
由第一镜像电流源和第二镜像电流源组成的串级镜像电流源；
低通滤波器，连接在所述第一镜像电流源的两个MOS管的栅极之间；
其中，所述分压模组与所述低通滤波器的输入端连接；所述第二镜像电流源与所述偏置端连接。
可选地，所述低通滤波器包括以下任一项：
RC滤波器；
LC滤波器。
可选地，所述第一镜像电流源包括第一金属氧化物半导体场效应MOS管、第二MOS管和第一电阻；
所述第二镜像电流源包括第三MOS管和第四MOS管；
其中，所述第一电阻连接在第一MOS管的第一极与直流电源之间；
所述第二MOS管的第一极与所述直流电源连接；
所述第一MOS管的栅极与所述低通滤波器的输出端连接；
所述第二MOS管的栅极、所述低通滤波器的输入端、所述第二MOS管的第二极、所述第四MOS管的第一极均与所述分压端连接；
所述第一MOS管的第二极与所述第三MOS管的第一极、所述第三MOS管的栅极、所述第四MOS管的栅极和所述偏置端连接；
所述第三MOS管的第二极和所述第四MOS管的第二极接地；
其中，在MOS管为PMOS管时，所述第一极为源极，所述第二极为漏极；在MOS管为NMOS管时，所述第一极为漏极，所述第二极为源极。
可选地，所述自偏置电流源与所述偏置端之间连接有第五MOS管；
所述第五MOS管的栅极与所述自偏置电流源连接，所述第五MOS管的第一极与所述偏置端连接，所述第五MOS管的第二极接地；其中，在所述第五MOS管为PMOS管时，所述第一极为源极，所述第二极为漏极；在所述第五MOS管为NMOS管时，所述第一极为漏极，所述第二极为源极。
可选地，所述晶振控制装置还包括与所述晶振并联的反馈电阻；
其中，所述反馈电阻的阻值为NKΩ，N大于或等于1且小于1000。
可选地，所述晶振控制装置还包括：
第一负载电容，所述第一负载电容的第一端与所述晶振的第一端连接，所述第一负载电容的第二端接地；
第二负载电容，所述第二负载电容的第一端与所述晶振的第二端连接，所述第二负载电容的第二端接地；
驱动器，与所述差分放大器的输出端连接。
本申请的上述技术方案至少具有如下有益效果：
本申请实施例的晶振控制装置包括：差分放大器，第一输入端的输入电压为基准电压，第二输入端与晶振的第一端连接，所述差分放大器的输出端与所述晶振的第二端连接；自偏置控制模组，所述自偏置控制模组的输入端与所述晶振的输出端连接；所述自偏置控制模组的输出端与所述差分放大器的偏置端连接；如此，实现了基于晶振振荡产生的电压调整差分放大器的偏置电流，具体的，在所述晶振处于起振状态时，所述差分放大器的输出端的电压幅度由第一电压值增加到第二电压值，所述自偏置控制模组为所述差分放大器提供的偏置电流由第一电流值降低到第二电流值，所述差分放大器的增益大于预设增益；在所述晶振处于共振状态时，所述差分放大器的输出端的电压幅度保持在所述第二电压值，所述偏置电流保持在所述第二电流值，所述差分放大器的增益降低至所述预设增益值。，这样，实现了在晶振起振时为差分放大器提供较大的偏置电流，以增大其增益，实现快速起振，在晶振共振过程中，自动减小偏置电流，以减小其增益，从而降低整体功耗，解决了目前晶振的起振速度和电路功耗之间的矛盾的问题。
附图说明
图1为本申请实施例的晶振控制装置的示意图之一；
图2为本申请实施例的晶振控制装置的示意图之二；
图3为本申请实施例的晶振控制装置的示意图之三；
图4为本申请实施例的晶振控制装置的示意图之四。
附图标记说明：
OP1-差分放大器，X-晶振，200-自偏置控制模组，210-分压模组，220-自偏置电流源，VDD-直流电源，221-低通滤波器，M1-第一MOS管，M2-第二MOS管，M3-第三MOS管，M4-第四MOS管，M5-第五MOS管，M6-第六MOS管，M7-第七MOS管，R1-第一电阻，R0-反馈电阻，C11-第一负载电容，C12-第二负载电容，300-驱动器，Cn-第一分压电容，Cm-第二分压电容。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的晶振控制装置进行详细地说明。
如图1所示，为本申请实施例的晶振控制装置的示意图之一，该晶振控制装置包括：
差分放大器OP1，第一输入端的输入电压为基准电压，第二输入端与晶振X的第一端连接，所述差分放大器OP1的输出端与所述晶振X的第二端连接；
自偏置控制模组200，所述自偏置控制模组200的输入端与所述晶振X的输出端连接；所述自偏置控制模组200的输出端与所述差分放大器OP1的偏置端连接；
其中，在所述晶振X处于起振状态时，所述差分放大器OP1的输出端的电压幅度由第一电压值增加到第二电压值，所述自偏置控制模组200为所述差分放大器OP1提供的偏置电流由第一电流值降低到第二电流值，所述差分放大器OP1的增益大于预设增益；
在所述晶振X处于共振状态时，所述差分放大器OP1的输出端的电压幅度保持在所述第二电压值，所述偏置电流保持在所述第二电流值，所述差分放大器OP1的增益降低至所述预设增益值。
这里，需要说明的是，差分放大器OP1用于对晶振X的压电效应进行放大，从而慢慢输出幅度较大的正弦脉冲，正弦脉冲信号经过驱动器300驱动后形成稳定的时钟脉冲；其中，预设增益可以为1，也就是说，在晶振X起振过程中，差分放大器OP1的增益较大，如此，可以实现晶振的快速起振，在晶振X共振过程中，差分放大器OP1的增益降低为1，如此，可以降低晶振正常工作过程中的功耗。
这里，需要说明的是，如图4所示，本申请实施例可以通过基准电路为差分放大器OP1提供基准电压，具体的，基准电路包括：第六金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)，简称MOS管M6和第七MOS管M7组成，其中，第六MOS管M6的第一极与直流电源VDD连接，第七MOS管M7的第一极接地，第六MOS管M6的第二极、栅极和第七MOS管的第二极、栅极连接，且连接在差分放大器OP1的第一输入端，如此，实现了由基准电路为差分放大器OP1提供基准电压。其中，在第六MOS管和第七MOS管为PMOS管(P沟道MOS管)时，第一极为源极，第二极为漏极；在第六MOS管和第七MOS管为NMOS管时，第一极为漏极，第二极为源极。
这里，还需要说明的是，第一输入端可以为差分放大器OP1的同相输入端，第二输入端为差分放大器OP2的反相输入端；当然，也可以相反，即：第一输入端为差分放大器OP1的反相输入端，第二输入端为差分放大器OP1的同相输入端。
另外，本申请实施例中，保持在所述第一电压值可以是差分放大器OP1的输出端的电压为第一电压值，或者，维持在所述第一电压值附近，即允许有相对误差；同样的，保持在所述第一电流值可以是偏置电流为该第一电流值，或者，维持在所述第一电流值的附近，即允许有相对误差。
本申请实施例的晶振控制装置中，差分放大器OP1的第一输入端的输入电压为基准电压，第二输入端与晶振X的第一端连接，所述差分放大器OP1的输出端与所述晶振X的第二端连接；自偏置控制模组200的输入端与所述晶振X的输出端连接；所述自偏置控制模组200的输出端与所述差分放大器OP1的偏置端连接；如此，可以通过差分放大器OP1和自偏置控制模组200的配合，实现基于晶振X产生的电压调整差分放大器OP1的偏置电流，从而调整差分放大器的增益，在确保晶振快速起振的基础上，降低晶振共振时的功耗。具体的，在所述晶振X处于起振状态时，所述差分放大器OP1的输出端的电压幅度由第一电压值增加到第二电压值，所述自偏置控制模组200为所述差分放大器OP1提供的偏置电流由第一电流值降低到第二电流值，所述差分放大器OP1的增益大于预设增益；在所述晶振X处于共振状态时，所述差分放大器OP1的输出端的电压幅度保持在所述第二电压值，所述偏置电流保持在所述第二电流值，所述差分放大器OP1的增益降低至所述预设增益值。如此，解决了现有技术中晶体振荡电路的功耗与晶振的起振速度之间的矛盾的问题。
作为一个可选的实现方式，如图2所示，所述自偏置控制模组200包括：
分压模组210，所述分压模组210的第一端与所述差分放大器OP1的输出端连接，所述分压模组210的第二端与直流电源VDD连接；
自偏置电流源220，所述自偏置电流源220的输入端与所述分压模组210的分压端连接，所述自偏置电流源220的输出端与所述偏置端连接，所述自偏置电流源220的电源端与所述直流电源VDD连接；
其中，所述分压模组210用于对所述差分放大器OP1输出的电压进行分压，并将通过分压得到的第一电压提供给所述自偏置电流源220；
所述自偏置电流源220用于基于所述第一电压调整输入至所述偏置端的偏置电流。
本可选实现方式中，通过分压模组210对差分放大器OP1输出的电压信号进行分压，从而将通过分压获得的第一电压输入至自偏置电流源220，以使得自偏置电流源220基于该第一电压调整输入至差分放大器OP1的偏置电流，从而调整差分放大器OP1的增益，这样，使得差分放大器OP1的增益与其输出的电压(晶振X振荡产生的电压)相关，如此，一方面，可以不需要外部提供参考偏置，在一定程度上进一步降低整体功耗；另一方面，不需要采用复杂的控制逻辑和可编程调整差分放大器OP1的工作参数，大大降低了晶振控制装置的复杂性，降低了使用难度。
这里，需要说明的是，自偏置控制模组200的工作原理为：在晶振X刚起振时，晶振X的第二端的信号(差分放大器OP1的输出端的信号)幅度极小，起振电路所有的偏置电流均由自偏置电流源220产生，这时的电流为一个固定值，约为35μA，晶振控制装置的整体电流约为2mA左右。在起振过程中，晶振X的第二端的信号幅度慢慢增大，第二端的信号通过分压模组210反馈到自偏置电流源220，自偏置电流源220根据分压模组210反馈的电压，逐步降低输出的偏置电流，从而降低晶振控制电路的整体功耗，其中，该过程是可自动调节的。当晶振X的第二端的振荡幅度增大到使图4中的驱动器300的输出端clkout为方波时，自偏置电流源220输出的偏置电流减小到使差分放大器OP1的增益为1，此时，晶振X达到平衡而工作在低功耗状态。
作为一个具体的实现方式，如图4所示，所述分压模组210包括：串联在所述差分放大器OP1的输出端和所述直流电源VDD之间的第一分压元件和第二分压元件；
其中，所述第一分压元件和所述第二分压元件之间的连接点形成为所述分压模组210的分压端。
本可选实现方式中，通过采用串联的两个分压元件构成分压模组210，使得分压模组210的结构简单，降低了晶振控制装置的复杂度，且实现了自动降低晶振X稳定输出时钟时的功耗。
作为一个更具体的实现方式，所述第一分压元件和第二分压元件均为电容或电阻或场效应管。
这里，需要说明的是，本可选实现方式中，优选采用无源元件构成分压模组210，以图4为例，采用第一分压电容Cm和第二分压电容Cn构成分压模组210，如此，一方面，使得分压模组210无需消耗额外的功耗，更进一步降低了整个晶振控制装置的整体功耗和晶振控制装置的复杂度；其中，通过合理配置分压比，晶振X稳定后的功耗比晶振X起振时的功耗可降低约2/3左右；另一方面，在芯片设计过程中，版图匹配程度可以做的更好，使得芯片的性能可以得到保证。
进一步地，作为一个可选的实现方式，如图3所示，所述晶振控制装置还包括与所述晶振X并联的反馈电阻R0；
其中，所述反馈电阻R0的阻值为NKΩ，N大于或等于1且小于1000。
也就是说，采用本申请实施例的晶振控制装置，反馈电阻R0可以为千欧级的定值电阻，如此，可以省去几十兆欧的反馈大电阻，有利于缩小版图面积，降低芯片的成本。
作为一个具体的实现方式，如图4所示，所述自偏置电流源220包括：
由第一镜像电流源和第二镜像电流源组成的串级镜像电流源；
低通滤波器221，连接在所述第一镜像电流源的两个MOS管的栅极之间；
其中，所述分压模组210与所述低通滤波器221的输入端连接；所述第二镜像电流源与所述偏置端连接。
本具体实现方式中，低通滤波器221用于滤除差分放大器OP1的输出端的输出电压的交流分量，从而将滤波后的直流分量输入至第一镜像电流源，以使得第一镜像电流源基于该直流分量输出电流，从而通过第二镜像电流源为差分放大器OP1提供偏置电流。
作为一个个更具体的实现方式，所述低通滤波器221包括以下任一项：
RC滤波器；
LC滤波器。
本具体实现方式中，在采用无源元件分压的原理的基础上配合RC滤波器或LC滤波器的使用，不需要采用复杂的控制逻辑和可编程调整，大大降低了晶振控制装置的复杂性，降低了使用难度。
作为另一个具体的实现方式，如图4所示，所述第一镜像电流源包括第一MOS管M1、第二MOS管M2和第一电阻R1；
所述第二镜像电流源包括第三MOS管M3和第四MOS管M4；
其中，所述第一电阻R1连接在第一MOS管M1的第一极与直流电源VDD之间；
所述第二MOS管M2的第一极与所述直流电源VDD连接；
所述第一MOS管M1的栅极与所述低通滤波器221的输出端连接；
所述第二MOS管M2的栅极、所述低通滤波器221的输入端、所述第二MOS管M2)第二极、所述第四MOS管M4的第一极均与所述分压端连接；
所述第一MOS(M1的第二极与所述第三MOS管M3的第一极、所述第三MOS管M3的栅极、所述第四MOS管M4的栅极和所述偏置端连接；
所述第三MOS管的第二极和所述第四MOS管M4的第二极接地；
其中，在MOS管为PMOS管时，所述第一极为源极，所述第二极为漏极；在MOS管为NMOS管时，所述第一极为漏极，所述第二极为源极。
本具体实现方式中，通过将所述第一MOS管M1的栅极与所述低通滤波器221的输出端连接，可以将低通滤波器221滤波后得到的直流分量输入至第一MOS管M1的栅极，使得第一MOS管M1的栅压随着差分放大器OP1的输出端的输出信号的变化而变化(随着差分放大器OP1的输出端的输出信号的提高，第一MOS管的栅压提高)，其中，随着栅压的升高，自偏置电流源220输出的偏置电流逐步降低。从而降低晶振的整体功耗。当晶振X的第二端的振荡幅度增大到使驱动器300输出端clkout为方波时，自偏置电流源220的偏置电流减小到使差分放大器OP1的增益降为1，晶振X达到平衡而工作在低功耗状态。
这里，需要说明的是，自偏置电流源220的电流由第一MOS管和第二MOS管的栅压Vgs的差值与第一电阻R1的比值决定，公式如下：
其中，IR1为输出的电流，Vgs1为第一MOS管M1的栅压，Vgs2为第二MOS管M2的栅压，R1为第一电阻R1的阻值。
进一步地，作为一个可选的实现方式，所述自偏置电流源220与所述偏置端之间连接有第五MOS管M5；
所述第五MOS管M5的栅极与所述自偏置电流源220连接，所述第五MOS管M5的第一极与所述偏置端连接，所述第五MOS管的第二极接地；其中，在所述第五MOS管M5为PMOS管时，所述第一极为源极，所述第二极为漏极；在所述第五MOS管M5为NMOS管时，所述第一极为漏极，所述第二极为源极。
这里，需要说明的是，第三MOS管M3和第四MOS管M4为镜像关系，所述第五MOS管M5为差分放大器OP1的尾电流，为了保证谐振电路可以起振，满足“巴克豪森准则”，且可以兼容更多不同谐振频率的晶体，起振的偏置电流一般较大，但谐振电路趋于稳定后，对偏置电流要求可以降低。
这里，还需要说明的是，在晶振X刚起振时，晶振X的第二端的信号幅度极小，但在起振过程中，偏置电流不再由上述公式中的第一MOS管M1和第二MOS管M2的栅压的差值决定，晶振X的第二端的正弦脉冲幅度逐渐升高，经过分压模组210的分压，分压端的脉冲幅度也随之升高，经过低通滤波器221，滤除高频交流分量，保留直流分量，低通滤波器221输出的电压也慢慢升高，此时，低通滤波器221输出的电压控制第一MOS管M1的栅压，导致自偏置电流源220输出的偏置电流慢慢降低，整体功耗也随之降低。
其中，分压端的电压计算方式如下：
其中，Vx为分压端的电压，Vxtal_out为差分放大器OP1输出端的电压，Cn为第一分压电容的容值，Cm为第二分压电容的容值。
可见，随着差分放大器OP1输出端的电压的升高，分压端的电压随之升高。
根据仿真结果可知，在起振过程中，差分放大器OP1的输出端的电压幅度Vxtal_out电压慢慢升高，分压端的电压Vx和第一MOS管的栅压Vg也随之升高，第一镜像电流源的输出电流IR1慢慢降低，最后时钟稳定后，基准电流也稳定不变，基准电流由35uA左右降低到5uA左右，仿真结果表明，本申请实施例的方案，可以自动降低晶体振荡器功耗。
作为一个可选的实现方式，如图4所示，所述晶振控制装置还包括：
第一负载电容C11，所述第一负载电容C11的第一端与所述晶振X的第一端连接，所述第一负载电容C11的第二端接地；
第二负载电容C12，所述第二负载电容C12的第一端与所述晶振X的第二端连接，所述第二负载电容C12的第二端接地；
驱动器300，与所述差分放大器OP1的输出端连接。
本申请实施例的晶振控制装置，一者，在采用电容分压的远离基础上配合低通滤波器的使用，不需要采用复杂的控制逻辑和可编程调整，大大降低了现有的晶振控制装置的复杂性，降低了使用难度，且版图匹配程度可以做的更好，性能可以得到保证；二者，采用电容分压的远离，不仅结构简单，电容分压结果无需消耗额外的功耗，更进一步降低整个晶振控制装置的整体功耗，通过合理配置电容分压比，稳定后的功耗比起振时的功耗可降低2/3左右；三者，采用电容分压的远离，反馈电阻R0为KΩ阻值级别，可以省去几十MΩ的反馈大电阻，有利于缩小版图面积，降低芯片成本；四者，采用电容分压的远离可以自动降低振荡器稳定输出时钟时的功耗；五者，本申请实施例的方案是对现有的AGC回路控制电路的升级或改进，保护范围不局限于电容分压，采用电阻分压或MOS管等分压方式达到等同功能，都属于本申请的保护范围；六者，本申请实施例的晶振输出的时钟信号是通过电容分压原理反馈到自偏置电流源以降低功耗，如通过其他方式降低自偏置电流源的基准电流达到降低晶体振荡器功耗的目的都在本申请的保护范围内；七者，本申请实施例适用于比较宽谐振频率范围(4M至323M)，驱动较大的负载电容，晶体振荡器其震后可自动降低功耗。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请所述原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (10)

1.一种晶振控制装置，其特征在于，包括：
差分放大器(OP1)，第一输入端的输入电压为基准电压，第二输入端与晶振(X)的第一端连接，所述差分放大器(OP1)的输出端与所述晶振(X)的第二端连接；
自偏置控制模组(200)，所述自偏置控制模组(200)的输入端与所述晶振(X)的输出端连接；所述自偏置控制模组(200)的输出端与所述差分放大器(OP1)的偏置端连接；
其中，在所述晶振(X)处于起振状态时，所述差分放大器(OP1)的输出端的电压幅度由第一电压值增加到第二电压值，所述自偏置控制模组(200)为所述差分放大器(OP1)提供的偏置电流由第一电流值降低到第二电流值，所述差分放大器(OP1)的增益大于预设增益；
在所述晶振(X)处于共振状态时，所述差分放大器(OP1)的输出端的电压幅度保持在所述第二电压值，所述偏置电流保持在所述第二电流值，所述差分放大器(OP1)的增益降低至所述预设增益值。
2.根据权利要求1所述的晶振控制装置，其特征在于，所述自偏置控制模组(200)包括：
分压模组(210)，所述分压模组(210)的第一端与所述差分放大器(OP1)的输出端连接，所述分压模组(210)的第二端与直流电源(VDD)连接；
自偏置电流源(220)，所述自偏置电流源(220)的输入端与所述分压模组(210)的分压端连接，所述自偏置电流源(220)的输出端与所述偏置端连接，所述自偏置电流源(220)的电源端与所述直流电源(VDD)连接；
其中，所述分压模组(210)用于对所述差分放大器(OP1)输出的电压进行分压，并将通过分压得到的第一电压提供给所述自偏置电流源(220)；
所述自偏置电流源(220)用于基于所述第一电压调整输入至所述偏置端的偏置电流。
3.根据权利要求2所述的晶振控制装置，其特征在于，所述分压模组(210)包括：串联在所述差分放大器(OP1)的输出端和所述直流电源(VDD)之间的第一分压元件和第二分压元件；
其中，所述第一分压元件和所述第二分压元件之间的连接点形成为所述分压模组(210)的分压端。
4.根据权利要求3所述的晶振控制装置，其特征在于，所述第一分压元件和第二分压元件均为电容或电阻或场效应管。
5.根据权利要求2所述的晶振控制装置，其特征在于，所述自偏置电流源(220)包括：
由第一镜像电流源和第二镜像电流源组成的串级镜像电流源；
低通滤波器(221)，连接在所述第一镜像电流源的两个MOS管的栅极之间；
其中，所述分压模组(210)与所述低通滤波器(221)的输入端连接；所述第二镜像电流源与所述偏置端连接。
6.根据权利要求5所述的晶振控制装置，其特征在于，所述低通滤波器(221)包括以下任一项：
RC滤波器；
LC滤波器。
7.根据权利要求5所述的晶振控制装置，其特征在于，所述第一镜像电流源包括第一金属氧化物半导体场效应MOS管(M1)、第二MOS管(M2)和第一电阻(R1)；
所述第二镜像电流源包括第三MOS管(M3)和第四MOS管(M4)；
其中，所述第一电阻(R1)连接在第一MOS管(M1)的第一极与直流电源(VDD)之间；
所述第二MOS管(M2)的第一极与所述直流电源(VDD)连接；
所述第一MOS管(M1)的栅极与所述低通滤波器(221)的输出端连接；
所述第二MOS管(M2)的栅极、所述低通滤波器(221)的输入端、所述第二MOS管(M2)的第二极、所述第四MOS管(M4)的第一极均与所述分压端连接；
所述第一MOS管(M1)的第二极与所述第三MOS管(M3)的第一极、所述第三MOS管(M3)的栅极、所述第四MOS管(M4)的栅极和所述偏置端连接；
所述第三MOS管的第二极和所述第四MOS管(M4)的第二极接地；
其中，在MOS管为PMOS管时，所述第一极为源极，所述第二极为漏极；在MOS管为NMOS管时，所述第一极为漏极，所述第二极为源极。
8.根据权利要求2所述的晶振控制装置，其特征在于，所述自偏置电流源(220)与所述偏置端之间连接有第五MOS管(M5)；
所述第五MOS管(M5)的栅极与所述自偏置电流源(220)连接，所述第五MOS管(M5)的第一极与所述偏置端连接，所述第五MOS管的第二极接地；其中，在所述第五MOS管(M5)为PMOS管时，所述第一极为源极，所述第二极为漏极；在所述第五MOS管(M5)为NMOS管时，所述第一极为漏极，所述第二极为源极。
9.根据权利要求1所述的晶振控制装置，其特征在于，所述晶振控制装置还包括与所述晶振(X)并联的反馈电阻(R0)；
其中，所述反馈电阻(R0)的阻值为NKΩ，N大于或等于1且小于1000。
10.根据权利要求1所述的晶振控制装置，其特征在于，所述晶振控制装置还包括：
第一负载电容(C11)，所述第一负载电容(C11)的第一端与所述晶振(X)的第一端连接，所述第一负载电容(C11)的第二端接地；
第二负载电容(C12)，所述第二负载电容(C12)的第一端与所述晶振(X)的第二端连接，所述第二负载电容(C12)的第二端接地；
驱动器(300)，与所述差分放大器(OP1)的输出端连接。
CN202210140696.2A 2022-02-16 2022-02-16 一种晶振控制装置 Pending CN116647229A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210140696.2A CN116647229A (zh) 2022-02-16 2022-02-16 一种晶振控制装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210140696.2A CN116647229A (zh) 2022-02-16 2022-02-16 一种晶振控制装置

Publications (1)

Publication Number Publication Date
CN116647229A true CN116647229A (zh) 2023-08-25

Family

ID=87642281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210140696.2A Pending CN116647229A (zh) 2022-02-16 2022-02-16 一种晶振控制装置

Country Status (1)

Country Link
CN (1) CN116647229A (zh)

Similar Documents

Publication Publication Date Title
US6278338B1 (en) Crystal oscillator with peak detector amplitude control
US7123113B1 (en) Regulated, symmetrical crystal oscillator circuit and method
US20090261876A1 (en) Voltage controlled oscillator
US20110156760A1 (en) Temperature-stable oscillator circuit having frequency-to-current feedback
CN102365819B (zh) 振荡器
CN101194416A (zh) 用于单片时钟发生器及定时/频率参考的频率控制器
US11336230B2 (en) Oscillator circuit with two current supplies
US9252708B1 (en) Class-AB XTAL circuit
WO2007069455A1 (ja) 電圧制御発振器
JP2004194336A (ja) 高品質並列共振発振器
JPS643361B2 (zh)
US20120197568A1 (en) Method of determining load capacitance of crystal oscillation circuit, and electronic apparatus using the same
US7061338B2 (en) Average controlled (AC) resonator driver
CN110011644B (zh) 一种环形振荡器
CN110224689B (zh) 起振电路
US7834710B2 (en) Oscillator circuit and electronic device having oscillator circuit
CN113612446A (zh) 一种自适应幅度调整振荡电路
CN116647229A (zh) 一种晶振控制装置
US9306587B2 (en) Oscillator circuit and configuration method thereof
US7928810B2 (en) Oscillator arrangement and method for operating an oscillating crystal
JP2008211757A (ja) 温度補償圧電発振器
CN114337548A (zh) 晶体振荡电路、集成电路及电子设备
KR100476559B1 (ko) 온도 보상 수정 발진기의 사인 버퍼 회로
US8823465B2 (en) Clock generator for crystal or ceramic oscillator and filter system for same
US20030122629A1 (en) Active on-die integrated resistance circuit for real time clock (RTC) oscillators

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination