CN116646364A - 堆叠背照式图像传感器的制备方法 - Google Patents
堆叠背照式图像传感器的制备方法 Download PDFInfo
- Publication number
- CN116646364A CN116646364A CN202310523760.XA CN202310523760A CN116646364A CN 116646364 A CN116646364 A CN 116646364A CN 202310523760 A CN202310523760 A CN 202310523760A CN 116646364 A CN116646364 A CN 116646364A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- copper
- wafer
- pad
- copper pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 96
- 229910052802 copper Inorganic materials 0.000 claims abstract description 96
- 239000010949 copper Substances 0.000 claims abstract description 96
- 238000000034 method Methods 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000010438 heat treatment Methods 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 10
- 238000003466 welding Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 7
- 235000012431 wafers Nutrition 0.000 description 54
- 230000004927 fusion Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供一种堆叠背照式图像传感器的制备方法，方法包括：提供像素晶圆及逻辑晶圆，且像素晶圆包括第一衬底及形成于第一衬底表面的第一介质层，逻辑晶圆包括第二衬底及形成于第二衬底表面的第二介质层；于第一介质层内形成第一铜焊垫且第一铜焊垫的表面高于第一介质层的表面，及于第二介质层内形成第二铜焊垫且第二铜焊垫的表面高于第二介质层的表面；利用混合键合工艺将像素晶圆键合于所述逻辑晶圆上，此时，第一铜焊垫与第二铜焊垫一一对应；利用热处理工艺对键合后的像素晶圆及逻辑晶圆进行热处理。通过本发明解决了现有的芯片面积较大且键合后易产生气泡与空洞缺陷的问题。
Description
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种堆叠背照式图像传感器的制备方法。
背景技术
随着电子器件向智能化、集成化、小型轻薄方向的发展，多功能模块的需求越来越大，该模块由不同功能的芯片经先进的封装技术集合而成，能够提高空间利用率。而在图像传感器的发展过程中，背照式图像传感器(BSI CIS)因具有更优的量子效率和角响应度而逐渐占取前照式图像传感器(FSI CIS)的市场份额。背照式图像传感器的关键技术为晶圆级键合(如融合键合)，而为了节省芯片面积，堆叠式图像传感器应运而生。堆叠式图像传感器的像素(Pixel)区与逻辑(logic)区在不同晶圆上完成(也即是堆叠式图像传感器包括像素晶圆和逻辑晶圆)，且在像素晶圆和逻辑晶圆经过融合键合、减薄等BSI工艺后，通过硅穿孔(TSV)结构实现像素区与逻辑区的连接，最后再引出到焊垫(pad)(所形成的结构如图1所示)。然而，在形成TSV结构时需要深沟槽刻蚀，且后续在填充过程中会对镀铜填充工艺提出一定的挑战。而且，为避免TSV结构对像素区性能产生影响，设计上存在TSV结构到像素区的最小距离限制，也即是晶圆上存在keep-out Zone(KOZ)，而KOZ的存在使得芯片的面积增大。
而且，传统的铜互连BEOL工艺中，经过化学机械研磨(CMP)后，焊垫易凹陷于介质层的表面(如图2所示)，若直接采用混合融合(HB)进行融合，会出现气泡与空洞缺陷，从而影响芯片间电性的连接。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种堆叠背照式图像传感器的制备方法，用于解决现有的芯片面积较大且键合后易产生气泡与空洞缺陷的问题。
为实现上述目的及其他相关目的，本发明提供一种堆叠背照式图像传感器的制备方法，所述方法包括：
提供像素晶圆及逻辑晶圆，且所述像素晶圆包括第一衬底及形成于所述第一衬底表面的第一介质层，所述逻辑晶圆包括第二衬底及形成于所述第二衬底表面的第二介质层；
于所述第一介质层内形成第一铜焊垫且所述第一铜焊垫的表面高于所述第一介质层的表面，及于所述第二介质层内形成第二铜焊垫且所述第二铜焊垫的表面高于所述第二介质层的表面；
利用混合键合工艺将所述像素晶圆键合于所述逻辑晶圆上，此时，所述第一铜焊垫与所述第二铜焊垫一一对应；
利用热处理工艺对键合后的所述像素晶圆及所述逻辑晶圆进行热处理。
可选地，所述第一铜焊垫的表面比所述第一介质层的表面高0～100nm；所述第二铜焊垫的表面比所述第二介质层的表面高0～100nm。
可选地，于所述第一介质层内形成所述第一铜焊垫，及于所述第二介质层内形成所述第二铜焊垫的方法包括：
刻蚀所述第一介质层以形成第一焊垫槽，及刻蚀所述第二介质层以形成第二焊垫槽；
于所述第一焊垫槽及所述第二焊垫槽内填满金属铜，且所述金属铜延伸至所述第一介质层及所述第二介质层的表面；
利用化学机械研磨工艺对所述金属铜进行化学机械研磨以形成所述第一铜焊垫及所述第二铜焊垫。
可选地，利用电镀工艺于所述第一焊垫槽及所述第二焊垫槽内填满所述金属铜。
可选地，在进行混合键合工艺之前，所述方法包括：对形成有所述第一铜焊垫的所述像素晶圆及形成有所述第二铜焊垫的所述逻辑晶圆进行退火工艺。
可选地，所述退火工艺的工艺条件包括：温度大于200℃。
可选地，利用热处理工艺对键合后的所述像素晶圆及所述逻辑晶圆进行热处理的工艺条件包括：温度为300～500℃，时间为30～180min。
可选地，所述第一介质层内形成有第一金属互连层，及所述第二介质层内形成有第二金属互连层，且所述第一铜焊垫与所述第一金属互连层互连，所述第二铜焊垫与所述第二金属互连层互连。
可选地，所述像素晶圆内形成有光电二极管。
如上所述，本发明的堆叠背照式图像传感器的制备方法，通过采用混合键合的方式提高芯片堆叠度，减小芯片面积；相比于TSV技术中对深沟槽刻蚀、电镀等工艺的严格要求，混合键合实现后段(BEOL)工艺的晶圆之间的直接融合，实现铜焊垫之间的电性连接及介质层之间的氢氧键连接，从而提高器件可靠性，改善气泡及空洞缺陷。
附图说明
图1显示为现有的一种堆叠背照式图像传感器的剖面结构示意图。
图2显示为图1所示堆叠背照式图像传感器中焊垫的剖面结构示意图。
图3显示为本发明的堆叠背照式图像传感器的制备方法流程图。
图4显示为本发明的堆叠背照式图像传感器的剖面结构示意图。
图5显示为图4所示堆叠背照式图像传感器中铜焊垫的剖面结构示意。
附图标号说明
10：像素晶圆；11：第一衬底；12：第一介质层；20：逻辑晶圆；21：第二衬底；22：第二介质层；31：第一铜焊垫；32：第二铜焊垫；41：第一金属互连层；42：第二金属互连层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
如图3所示，本实施例提供一种堆叠背照式图像传感器的制备方法，所述方法包括：
步骤1)提供像素晶圆10及逻辑晶圆20，且所述像素晶圆10包括第一衬底11及形成于所述第一衬底11表面的第一介质层12，所述逻辑晶圆20包括第二衬底21及形成于所述第二衬底21表面的第二介质层22；
步骤2)于所述第一介质层12内形成第一铜焊垫31且所述第一铜焊垫31的表面高于所述第一介质层12的表面，及于所述第二介质层22内形成第二铜焊垫32且所述第二铜焊垫32的表面高于所述第二介质层22的表面；
步骤3)利用混合键合工艺将所述像素晶圆10键合于所述逻辑晶圆20上，此时，所述第一铜焊垫31与所述第二铜焊垫32一一对应；
步骤4)利用热处理工艺对键合后的所述像素晶圆10及所述逻辑晶圆20进行热处理。
下面对根据图4及图5对本实施例提供的堆叠背照式图像传感器的制备方法进行详细的说明。
在步骤1)中，提供像素晶圆10及逻辑晶圆20，且所述像素晶圆10包括第一衬底11及形成于所述第一衬底11表面的第一介质层12，所述逻辑晶圆20包括第二衬底21及形成于所述第二衬底21表面的第二介质层22。
本实施例中，所述第一衬底11及所述第二衬底21的材质包括硅衬底、硅锗衬底或绝缘体上硅衬底。所述第一介质层12的表面为第一键合面，所述第二介质层22的表面为第二键合面，在对所述像素晶圆10及所述逻辑晶圆20进行键合时，所述第一键合面与所述第二键合面相贴合。所述第一介质层12与所述第二介质层22的材质为氧化物，包括但不限于氧化硅、氮化硅或氮氧化硅。
具体的，所述像素晶圆10内形成有光电二极管。本实施例中，所述光电二极管形成于所述像素晶圆10的像素区域内，且所述像素区域位于所述第一衬底11靠近所述第一介质层12一侧的浅表层内(图中未示出)。
具体的，所述第一介质层12内形成有第一金属互连层41，及所述第二介质层22内形成有第二金属互连层42，且所述第一铜焊垫与所述第一金属互连层41互连，所述第二铜焊垫与所述第二金属互连层42互连。
本实施例中，所述第一铜焊垫31与所述第一金属互连层41互连表示所述第一铜焊垫与所述第一金属互连层41接触，所述第二铜焊垫32与所述第二金属互连层42互连表示所述第二铜焊垫32与所述第二金属互连层42接触。所述第一金属互连层41的材质与所述第二金属互连层42的材质相同，均为金属铜。
在步骤2)中，于所述第一介质层12内形成第一铜焊垫31且所述第一铜焊垫31的表面高于所述第一介质层12的表面，及于所述第二介质层22内形成第二铜焊垫32且所述第二铜焊垫32的表面高于所述第二介质层22的表面。
具体的，所述第一铜焊垫的表面比所述第一介质层的表面高0～100nm；所述第二铜焊垫的表面比所述第二介质层的表面高0～100nm。
更具体的，于所述第一介质层12内形成所述第一铜焊垫31，及于所述第二介质层22内形成所述第二铜焊垫32的方法包括：刻蚀所述第一介质层12以形成第一焊垫槽，及刻蚀所述第二介质层22以形成第二焊垫槽；于所述第一焊垫槽及所述第二焊垫槽内填满金属铜，且所述金属铜延伸至所述第一介质层12及所述第二介质层22的表面；利用化学机械研磨工艺对所述金属铜进行化学机械研磨以形成所述第一铜焊垫31及所述第二铜焊垫32。
更具体的，利用电镀工艺于所述第一焊垫槽及所述第二焊垫槽内填满所述金属铜。
如图5所示，本实施例中，通过采用特选的研磨液(slurry)控制化学机械研磨后的形貌，使得第一铜焊垫31的表面略微突出于所述第一介质层12的表面，所述第二铜焊垫32的表面略微突出于所述第二介质层22的表面，并控制所述第一介质层12表面及所述第二介质层22表面的粗糙度，从而达到调整二者平整度的目的，进而改善晶圆键合过程中产生的气泡(bubble)缺陷及空洞缺陷。
在步骤3)中，利用混合键合工艺将所述像素晶圆10键合于所述逻辑晶圆20上，此时，所述第一铜焊垫31与所述第二铜焊垫32一一对应。
本实施例中，所述像素晶圆10与所述逻辑晶圆20的键合可采用已知的晶圆级键合技术，在此不做限制。
具体的，在进行混合键合工艺之前，所述方法包括：对形成有所述第一铜焊垫31的所述像素晶圆10及形成有所述第二铜焊垫32的所述逻辑晶圆20进行退火工艺。
本实施例中，所述退火工艺的方法包括快速热退火(RTP)、激光热烧结(LSA)等。通过所述退火工艺对所述像素晶圆10及所述逻辑晶圆20进行热处理，从而提高所述第一铜焊垫31及所述第二铜焊垫32的密实度。
具体的，所述退火工艺的工艺条件包括：温度大于200℃。
本实施例中，通过控制退火温度可对所述第一铜焊垫31及所述第二铜焊垫32的密实度进行控制。本实施例通过采用大于200℃的退火温度来控制所述第一铜焊垫31与所述第二铜焊垫32的密实度，从而达到有效改善二者可靠性的目的。
在步骤4)中，利用热处理工艺对键合后的所述像素晶圆10及所述逻辑晶圆20进行热处理。
具体的，利用热处理工艺对键合后的所述像素晶圆10及所述逻辑晶圆20进行热处理的工艺条件包括：温度为300～500℃，时间为30～180min。
本实施例中，键合后的所述第一铜焊垫31与所述第二铜焊垫32通过热扩散和晶粒长大实现电性连接；而所述第一介质层12与所述第二介质层22通过脱水反应键合实现物理连接。
综上所述，本发明的堆叠背照式图像传感器的制备方法，通过采用混合键合的方式提高芯片堆叠度，减小芯片面积；相比于TSV技术中对深沟槽刻蚀、电镀等工艺的严格要求，混合键合实现后段(BEOL)工艺的晶圆之间的直接融合，实现铜焊垫之间的电性连接及介质层之间的氢氧键连接，从而提高器件可靠性，改善气泡及空洞缺陷。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种堆叠背照式图像传感器的制备方法，其特征在于，所述方法包括：
提供像素晶圆及逻辑晶圆，且所述像素晶圆包括第一衬底及形成于所述第一衬底表面的第一介质层，所述逻辑晶圆包括第二衬底及形成于所述第二衬底表面的第二介质层；
于所述第一介质层内形成第一铜焊垫且所述第一铜焊垫的表面高于所述第一介质层的表面，及于所述第二介质层内形成第二铜焊垫且所述第二铜焊垫的表面高于所述第二介质层的表面；
利用混合键合工艺将所述像素晶圆键合于所述逻辑晶圆上，此时，所述第一铜焊垫与所述第二铜焊垫一一对应；
利用热处理工艺对键合后的所述像素晶圆及所述逻辑晶圆进行热处理。
2.根据权利要求1所述的堆叠背照式图像传感器的制备方法，其特征在于，所述第一铜焊垫的表面比所述第一介质层的表面高0～100nm；所述第二铜焊垫的表面比所述第二介质层的表面高0～100nm。
3.根据权利要求2所述的堆叠背照式图像传感器的制备方法，其特征在于，于所述第一介质层内形成所述第一铜焊垫，及于所述第二介质层内形成所述第二铜焊垫的方法包括：
刻蚀所述第一介质层以形成第一焊垫槽，及刻蚀所述第二介质层以形成第二焊垫槽；
于所述第一焊垫槽及所述第二焊垫槽内填满金属铜，且所述金属铜延伸至所述第一介质层及所述第二介质层的表面；
利用化学机械研磨工艺对所述金属铜进行化学机械研磨以形成所述第一铜焊垫及所述第二铜焊垫。
4.根据权利要求3所述的堆叠背照式图像传感器的制备方法，其特征在于，利用电镀工艺于所述第一焊垫槽及所述第二焊垫槽内填满所述金属铜。
5.根据权利要求1所述的堆叠背照式图像传感器的制备方法，其特征在于，在进行混合键合工艺之前，所述方法包括：对形成有所述第一铜焊垫的所述像素晶圆及形成有所述第二铜焊垫的所述逻辑晶圆进行退火工艺。
6.根据权利要求5所述的堆叠背照式图像传感器的制备方法，其特征在于，所述退火工艺的工艺条件包括：温度大于200℃。
7.根据权利要求1所述的堆叠背照式图像传感器的制备方法，其特征在于，利用热处理工艺对键合后的所述像素晶圆及所述逻辑晶圆进行热处理的工艺条件包括：温度为300～500℃，时间为30～180min。
8.根据权利要求1～7任一项所述的堆叠背照式图像传感器的制备方法，其特征在于，所述第一介质层内形成有第一金属互连层，及所述第二介质层内形成有第二金属互连层，且所述第一铜焊垫与所述第一金属互连层互连，所述第二铜焊垫与所述第二金属互连层互连。
9.根据权利要求8所述的堆叠背照式图像传感器的制备方法，其特征在于，所述像素晶圆内形成有光电二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310523760.XA CN116646364A (zh) | 2023-05-10 | 2023-05-10 | 堆叠背照式图像传感器的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310523760.XA CN116646364A (zh) | 2023-05-10 | 2023-05-10 | 堆叠背照式图像传感器的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116646364A true CN116646364A (zh) | 2023-08-25 |
Family
ID=87617996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310523760.XA Pending CN116646364A (zh) | 2023-05-10 | 2023-05-10 | 堆叠背照式图像传感器的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116646364A (zh) |
-
2023
- 2023-05-10 CN CN202310523760.XA patent/CN116646364A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240088120A1 (en) | Stacked devices and methods of fabrication | |
| US10756056B2 (en) | Methods and structures for wafer-level system in package | |
| US20200035641A1 (en) | Post cmp processing for hybrid bonding | |
| TWI550735B (zh) | 半導體裝置之製造方法 | |
| US9391011B2 (en) | Semiconductor structures including fluidic microchannels for cooling and related methods | |
| TWI613740B (zh) | 具有較高密度之積體電路封裝結構以及方法 | |
| US8129833B2 (en) | Stacked integrated circuit packages that include monolithic conductive vias | |
| Lau | Recent advances and trends in Cu–Cu hybrid bonding | |
| US20240186214A1 (en) | Three Dimensional IC Package with Thermal Enhancement | |
| KR20220008093A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| CN221861640U (zh) | 半导体组件 | |
| KR20140100323A (ko) | 3차원 일체형 광전 집적회로 | |
| CN116646364A (zh) | 堆叠背照式图像传感器的制备方法 | |
| US20240204030A1 (en) | Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic apparatus | |
| CN116264237A (zh) | 具有复合中介结构的光学半导体元件 | |
| CN116264236A (zh) | 具有实现晶粒内连接的集成通孔的光学半导体元件 | |
| CN112331617B (zh) | 一种埋入式键合工艺三维集成方法 | |
| TWI739413B (zh) | 半導體裝置及其製造方法 | |
| TWI798609B (zh) | 封裝元件及其形成方法 | |
| US20230075263A1 (en) | Wafer bonding method using selective deposition and surface treatment | |
| TWI817434B (zh) | 具有串接導通孔的光學半導體元件 | |
| CN117766494A (zh) | 半导体芯片、晶圆及其制造方法、封装结构及封装方法 | |
| KR20230166046A (ko) | 광학 엔진의 방열을 위한 열전 냉각기 | |
| CN116581133A (zh) | 光学半导体元件 | |
| CN114220745A (zh) | 一种背对面的晶圆级混合键合三维堆叠方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |