CN116643156A - 芯片内自检装置、方法、电子设备及存储介质 - Google Patents

芯片内自检装置、方法、电子设备及存储介质 Download PDF

Info

Publication number
CN116643156A
CN116643156A CN202310898024.2A CN202310898024A CN116643156A CN 116643156 A CN116643156 A CN 116643156A CN 202310898024 A CN202310898024 A CN 202310898024A CN 116643156 A CN116643156 A CN 116643156A
Authority
CN
China
Prior art keywords
self
clock signal
checking
checking circuit
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310898024.2A
Other languages
English (en)
Other versions
CN116643156B (zh
Inventor
吴正中
张辉
唐才荣
刘强
邓能文
张祥彬
王晓东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Urban Construction Intelligent Control Technology Co ltd
Original Assignee
Beijing Urban Construction Intelligent Control Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Urban Construction Intelligent Control Technology Co ltd filed Critical Beijing Urban Construction Intelligent Control Technology Co ltd
Priority to CN202310898024.2A priority Critical patent/CN116643156B/zh
Publication of CN116643156A publication Critical patent/CN116643156A/zh
Application granted granted Critical
Publication of CN116643156B publication Critical patent/CN116643156B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明提供一种芯片内自检装置、方法、电子设备及存储介质，涉及数据处理技术领域，包括：时钟信号模块、选择器和自检电路，选择器分别与时钟信号模块和自检电路通信连接；其中，时钟信号模块用于生成内部时钟信号，并接收外部输入的外部时钟信号，将内部时钟信号和外部时钟信号传输到选择器；其中，选择器用于控制内部时钟信号和外部时钟信号交替输入到自检电路；其中，自检电路用于对交替输入的内部时钟信号和外部时钟信号进行自检分析，得到检测结果。在芯片内部产生一个已知频率的内部时钟信号，进而通过内部时钟信号来对自检电路进行检测，在有效保证自检电路正常工作的情况下，准确的对外部时钟信号进行时钟频率检测。

Description

芯片内自检装置、方法、电子设备及存储介质
技术领域
本发明涉及数据处理技术领域，尤其涉及一种芯片内自检装置、方法、电子设备及存储介质。
背景技术
芯片关键参数包括频率、电压、电流、温度等，其中大部分芯片设计中采用内置温度传感器方式实现了温度的自检；但是针对频率参数，特别是时钟频率参数，通常都是通过外部其他处理器共同来实现检测。
但是，随着对于芯片安全性和可靠性的要求日益提高，通过外部其它处理器来进行时钟频率的检测可能存在可靠性和安全性问题。
发明内容
本发明提供一种芯片内自检装置、方法、电子设备及存储介质，用以解决现有技术中通过外部其它处理器来进行时钟频率的检测可能存在可靠性和安全性问题的缺陷。
本发明提供一种芯片内自检装置，包括：时钟信号模块、选择器和自检电路，所述选择器分别与所述时钟信号模块和所述自检电路通信连接；
其中，所述时钟信号模块用于生成内部时钟信号，并接收外部输入的外部时钟信号，将所述内部时钟信号和所述外部时钟信号传输到所述选择器；
其中，所述选择器用于控制所述内部时钟信号和所述外部时钟信号交替输入到所述自检电路；
其中，所述自检电路用于对交替输入的所述内部时钟信号和所述外部时钟信号进行自检分析，得到检测结果。
根据本发明提供的一种芯片内自检装置，所述装置还包括：第一接口，所述第一接口与所述选择器通信连接；
其中，所述第一接口用于将时钟接入周期写入所述选择器，所述时钟接入周期用于为所述选择器配置所述内部时钟信号和所述外部时钟信号交替接入所述自检电路的周期。
根据本发明提供的一种芯片内自检装置，所述选择器，具体用于：
在一个所述时钟接入周期内，将M个内部时钟信号传输到所述自检电路中进行检测分析后，将N个外部时钟信号传输到所述自检电路中进行检测分析，其中，M与N均为与所述时钟接入周期关联的正整数。
根据本发明提供的一种芯片内自检装置，所述自检电路，具体用于：
在检测到所述内部时钟信号的时钟频率与第一时钟频率自检结果不一致的情况下，得到所述检测结果为自检电路故障；
其中，所述第一时钟频率自检结果是所述自检电路对所述内部时钟信号进行时钟频率自检分析得到的；
或，在检测到所述外部时钟信号的时钟频率与第二时钟频率自检结果不一致的情况下，得到所述检测结果为外部时钟信号错误；
其中，所述第二时钟频率自检结果是所述自检电路对所述外部时钟信号进行时钟频率自检分析得到的。
根据本发明提供的一种芯片内自检装置，所述装置还包括：第二接口，所述第二接口与所述自检电路通信连接；
其中，所述第二接口用于在接收到所述自检电路故障的情况下，输出自检电路故障预警，或在接收到所述外部时钟信号错误的情况下，输出外部时钟信号错误预警。
根据本发明提供的一种芯片内自检装置，所述时钟信号模块，具体包括：第一时钟信号模块和第二时钟信号模块，所述第一时钟信号模块和第二时钟信号模块分别与所述选择器通信连接；
其中，所述第一时钟信号模块用于接收并传输所述外部时钟信号；
其中，所述第二时钟信号模块为内部高速振荡器，用于生成所述内部时钟信号，其中，所述第二时钟信号模块设置于所述装置的内部。
根据本发明提供的一种芯片内自检装置，所述第一时钟信号模块，具体包括：外部高速时钟模块和倍频模块，所述倍频模块分别与所述外部高速时钟模块和所述自检电路通信连接；
其中，所述外部高速时钟模块用于生成外部时钟信号，所述倍频模块用于将所述外部时钟信号进行倍频处理后传输至所述选择器。
根据本发明提供的一种芯片内自检装置，所述装置还包括：内部寄存器，所述内部寄存器与所述自检电路通信连接；
其中，所述内部寄存器用于存储所述检测结果。
本发明还提供一种基于上述芯片内自检装置的芯片内自检方法，包括：
所述选择器按照时钟接入周期，控制所述内部时钟信号和所述外部时钟信号交替输入到所述自检电路，其中，所述内部时钟信号用于检测所述自检电路的状态，所述内部时钟信号由设置在所述装置内部的第一时钟信号模块生成；
所述自检电路会根据交替输入的所述内部时钟信号和所述外部时钟信号进行自检分析，得到检测结果。
根据本发明提供的一种芯片内自检方法，所述自检电路会根据交替输入的所述内部时钟信号和所述外部时钟信号进行自检分析，得到检测结果，具体包括：
所述自检电路对所述内部时钟信号进行时钟频率自检分析，得到第一时钟频率自检结果；
在所述第一时钟频率自检结果与所述内部时钟信号的时钟频率不一致的情况下，得到所述检测结果为自检电路故障。
根据本发明提供的一种芯片内自检方法，所述自检电路会根据交替输入的所述内部时钟信号和所述外部时钟信号进行自检分析，得到检测结果，具体包括：
所述自检电路对所述外部时钟信号进行时钟频率自检分析，得到第二时钟频率自检结果；
在所述外部时钟信号的时钟频率与第二时钟频率自检结果不一致的情况下，得到所述检测结果为外部时钟信号错误。
本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述芯片内自检方法。
本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述芯片内自检方法。
本发明还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如上述任一种所述芯片内自检方法。
本发明提供的芯片内自检装置、方法、电子设备及存储介质，通过时钟信号模块，可以在芯片内部产生一个已知频率的内部时钟信号，进而通过内部时钟信号来对自检电路进行检测，然后通过将内部时钟信号和外部时钟信号交替输入到自检电路，能够在有效保证自检电路正常工作的情况下，准确的对外部时钟信号进行时钟频率检测，有效保证时钟频率检测的准确性，整个检测过程无需外部设备来进行辅助，通过芯片内部的芯片内自检装置既可以完成时钟信号频率的检测，有效保证了检测的安全性和可靠性。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的芯片内自检装置结构示意图；
图2为本申请实施例提供的芯片内自检方法流程示意图；
图3为本发明提供的电子设备的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本申请实施例提供的芯片内自检装置结构示意图，如图1所示，包括：时钟信号模块11、选择器12和自检电路13，所述选择器12分别与所述时钟信号模块11和所述自检电路13通信连接；
其中，所述时钟信号模块11用于生成内部时钟信号，并通过第一时钟信号模块中的外部高速时钟模块接收外部输入的外部时钟信号，将所述内部时钟信号和所述外部时钟信号传输到所述选择器12；
外部高速时钟模块接收外部时钟信号，传输到倍频模块，即多路复用器，经过多路复用器对外部时钟信号倍频处理后，再传输到内核时钟，内核时钟将外部时钟信号传输给选择器，并且基于该外部时钟信号生成多个时钟信号源，将生成的各个时钟信号源分别传输给外围总线、内存、外部存储控制器、系统定时器等外部设备。
其中，所述选择器12用于控制所述内部时钟信号和所述外部时钟信号交替输入到所述自检电路13；
其中，所述自检电路13用于对交替输入的所述内部时钟信号和所述外部时钟信号进行自检分析，得到检测结果。
在一个可选地实施例中，该自检装置设置于芯片的内部，对应地该装置中的信号时钟模块也设置在芯片的内部。
本申请中的芯片在正常工作的时候，会使用外部时钟信号作为输入源，并将外部时钟信号经过多路复用器进行倍频处理后，作为系统输入时钟进行使用，而为了保证外部时钟信号的正确性，可在将其作为系统输入时钟进行使用之前，通过自检电路来对其进行分析。
但是，在一些情况下，用于对外部时钟信号进行时钟频率分析的自检电路可能自身存在故障，此时会出现，即使外部时钟信号错误的问题，但是自检电路也无法检测出该问题，或者外部时钟信号正确，但是自检电路会错误将其检测为错误的外部时钟信号，而这种错误的检测结果会很大程度影响时钟信号的正常使用。
因此，本申请中为了充分保证自检电路的有效性，通过已知时钟频率的内部时钟信号来对自检电路进行检测，进而判断自检电路是否正常工作。
本申请实施例中所描述内部时钟信号具体可以是通过预设固定频率的内部振荡器生成的，在生成内部时钟信号后，可以将其传输到选择器。
本申请实施例中所描述的外部时钟信号具体可以是外部输入的时钟信号经过倍频处理后得到的，在完成倍频处理后，可以将外部时钟信号传输到选择器。
本申请实施例中，选择器可以根据预先配置的时钟接入周期，来控制内部时钟信号和外部时钟信号依次按照该时钟接入周期传输到自检电路中。
在一个可选地实施例中，若无预先配置的时钟接入周期，可以先通过控制器将内部时钟信号接入自检电路，完成自检电路正确性的确认之后，再将外部时钟信号接入自检电路，通过经过正确性确认的自检电路对外部时钟信号进行时钟频率自检分析。
在本申请实施例中，自检电路收到内部时钟信号后，会对其进行时钟频率检测分析，并根据分析结果和内部时钟信号的固有时钟频率进行对比，得到自检电路的检测结果。
在本申请实施例中，自检电路在收到外部时钟信号之后，会对其进行时钟频率检测分析，实现外部时钟信号的时钟频率自检，得到自检结果。
在本申请实施例中，通过时钟信号模块，可以在芯片内部产生一个已知频率的内部时钟信号，进而通过内部时钟信号来对自检电路进行检测，然后通过将内部时钟信号和外部时钟信号交替输入到自检电路，能够在有效保证自检电路正常工作的情况下，准确的对外部时钟信号进行时钟频率检测，有效保证时钟频率检测的准确性，整个检测过程无需外部设备来进行辅助，通过芯片内部的芯片内自检装置既可以完成时钟信号频率的检测，有效保证了检测的安全性和可靠性。
可选地，所述装置还包括：第一接口，所述第一接口与所述选择器通信连接；
其中，所述第一接口用于将时钟接入周期写入所述选择器，所述时钟接入周期用于为所述选择器配置所述内部时钟信号和所述外部时钟信号交替接入所述自检电路的周期。
在一个可选地实施例中，该第一接口具体可以是用户配置接口，通过该用户配置，可以将用户配置的时钟接入周期写入选择器，从而使得选择器按照用户配置的周期来控制内部时钟信号和外部时钟信号接入自检电路。
所述选择器，具体用于：
在一个所述时钟接入周期内，将M个内部时钟信号传输到所述自检电路中进行检测分析后，将N个外部时钟信号传输到所述自检电路中进行检测分析，其中，M与N均为与所述时钟接入周期关联的正整数。
在本申请实施例中，选择器具体可以是一个开关门，具体通过开关门的控制来选择接入内部时钟信号或者外部时钟信号。
在本申请实施例中用户配置的时钟接入周期，具体可以是通过M和N的配置来实现，其以使用户根据需求自行是否对自检电路进行检测，以及对自检电路进行检测的检测周期。
在一个时钟接入周期内，通过M个内部时钟信号对自检电路进行M次检测，然后通过检测后的自检电路对N个外部时钟信号进行时钟频率检测之后，一个时钟接入周期结束。
例如，配置M为1，N为2，即在一个时钟接入周期内，首先将1个内部时钟信号传输到自检电路中，完成检测分析后，再将2个外部时钟信号传输到自检电路中进行检测分析，然后该周期结束。
又例如，配置M为1，N也为1，即在一个时钟接入周期内，首先将1个内部时钟信号传输到自检电路中，完成检测分析后，再将1个外部时钟信号传输到自检电路中进行检测分析，然后该周期结束，此时可以在每个外部时钟信号进行自检分析之前，都对自检电路进行一次分析，能够最大程度的保证对于外部时钟信号的分析结果准确。
在本申请实施例中，通过第一接口写入的时钟接入周期，能够有效控制是否通过内部时钟信号进行自检电路检测，以及通过内部时钟信号进行自检电路检测的周期，从而在符合用户检测需求的前提下，有效发现自检电路本身的故障，保证对于外部时钟信号检测的准确性。
可选地，所述自检电路，具体用于：
在检测到所述内部时钟信号的时钟频率与第一时钟频率自检结果不一致的情况下，得到所述检测结果为自检电路故障；
其中，所述第一时钟频率自检结果是所述自检电路对所述内部时钟信号进行时钟频率自检分析得到的；
或，在检测到所述外部时钟信号的时钟频率与第二时钟频率自检结果不一致的情况下，得到所述检测结果为外部时钟信号错误；
其中，所述第二时钟频率自检结果是所述自检电路对所述外部时钟信号进行时钟频率自检分析得到的。
在本申请实施例中，自检电路在接收到内部时钟信号输入之后，会对其进行时钟频率检测，得到第一时钟频率自检结果，而由于内部时钟信号可以是由固定频率的内部高速振荡器产生的，内部时钟信号的时钟频率是已知的，因此可以通过比较内部时钟信号已知的时钟频率与第一时钟频率自检结果是否一致，从而判断自检电路是否故障。
在检测到所述内部时钟信号的时钟频率与第一时钟频率自检结果不一致的情况下，则说明此时自检电路存在故障，得到的检测结果为自检电路故障。
在检测到在检测到所述内部时钟信号的时钟频率与第一时钟频率自检结果一致的情况下，则说明此时自检电路正常。
同时，在另一方面，检测到所述外部时钟信号的时钟频率与第二时钟频率自检结果不一致的情况下，则说明此时外部时钟信号错误，此时可以阻断外部时钟信号的传输，避免其作为系统输入时钟使用。
在检测到所述外部时钟信号的时钟频率与第二时钟频率自检结果一致的情况下，则说明外部时钟信号正常，此时继续将外部时钟信号作为系统输入时钟使用。
在本申请实施例中，自检电路能够通过内部时钟信号的时钟频率与第一时钟频率自检结果进行分析，进而实现对于自检电路本身的分析，同时自检电路还能够通过外部时钟信号的时钟频率与第二时钟频率自检结果进行分析，进而实现对于外部时钟信号的自检分析，最终有效保证外部时钟信号的可靠性。
可选地，所述装置还包括：第二接口，所述第二接口与所述自检电路通信连接；
其中，所述第二接口用于在接收到所述自检电路故障的情况下，输出自检电路故障预警，或在接收到所述外部时钟信号错误的情况下，输出外部时钟信号错误预警。
在本申请实施例中，该第二接口具体可以是通用输出接口，该通用型输出接口具体可以在接收到所述自检电路故障的情况下，输出自检电路故障预警，从而有效提醒用户自检电路故障，此时对于外部时钟信号的检测结果不可信，需要进一步对其进行维护。
可选地，在检测到接收到所述外部时钟信号错误的情况下，会输出外部时钟信号错误预警，从而有效提醒用户此时外部时钟信号可能错误，需要进一步检查维护，避免使用错误的系统时间。
在本申请实施例中，通过第二接口能够有效输出自检电路故障预警或者外部时钟信号错误预警，从而及时实现风险提醒的效果。
可选地，所述时钟信号模块，具体包括：第一时钟信号模块和第二时钟信号模块，所述第一时钟信号模块和第二时钟信号模块分别与所述选择器通信连接；
其中，所述第一时钟信号模块用于接收并传输所述外部时钟信号；
其中，所述第二时钟信号模块为内部高速振荡器，用于生成所述内部时钟信号，其中，所述第二时钟信号模块设置于所述装置的内部。
所述第一时钟信号模块，具体包括：外部高速时钟模块和倍频模块，所述倍频模块分别与所述外部高速时钟模块和所述自检电路通信连接；
其中，所述外部高速时钟模块用于生成外部时钟信号，所述倍频模块用于将所述外部时钟信号进行倍频处理后传输至所述选择器。
本申请实施例中所描述的选择器具体可以是开关门，分别连接第一时钟信号模块和第二时钟信号模块，通过开关门的控制，进而分别控制第一时钟信号模块的接入与第二时钟信号模块的接入。
本申请实施例中所描述的第二时钟信号模块具体可以是设置在装置内部的固定频率内部高速振荡器，其可以生成固定频率的内部时钟信号。
本申请实施例中所描述的第一时钟信号模块可以接收外部输入的外部时钟信号，同时将经过倍频模块进行倍频处理后，将外部时钟信号传输到选择器。
在本申请实施例中，第一时钟信号模块和第二时钟信号模块可以分别接收并传输外部时钟信号，并在内部生成一个固定频率的内部时钟信号，从而可以通过内部时钟信号单独进行自检电路的检测，然后在对外部时钟信号进行分析，有效保证分析的准确性。
可选地，所述装置还包括：内部寄存器，所述内部寄存器与所述自检电路通信连接；
其中，所述内部寄存器用于存储所述检测结果。
在本申请实施例中，自检电路在完成自检分析，得到检测结果之后，可以将检测结果写入内部寄存器中，便于后续进行数据汇总分析。
在一个可选地实施例中，其它具备权限的设备可以从内部寄存器中读取检测结果。
在本申请实施例中，通过内部寄存器可以有效保存检测结果，以便于后续对数据进行分析和汇总。
图2为本申请实施例提供的芯片内自检方法流程示意图，如图2所示，该芯片内自检方法应用于上述芯片自检装置，该方法包括：
步骤210，所述选择器按照时钟接入周期，控制所述内部时钟信号和所述外部时钟信号交替输入到所述自检电路，其中，所述内部时钟信号用于检测所述自检电路的状态，所述内部时钟信号由设置在所述装置内部的第一时钟信号模块生成；
步骤220，所述自检电路会根据交替输入的所述内部时钟信号和所述外部时钟信号进行自检分析，得到检测结果。
可选地，所述自检电路会根据交替输入的所述内部时钟信号和所述外部时钟信号进行自检分析，得到检测结果，具体包括：
所述自检电路对所述内部时钟信号进行时钟频率自检分析，得到第一时钟频率自检结果；
在所述第一时钟频率自检结果与所述内部时钟信号的时钟频率不一致的情况下，得到所述检测结果为自检电路故障。
可选地，所述自检电路会根据交替输入的所述内部时钟信号和所述外部时钟信号进行自检分析，得到检测结果，具体包括：
所述自检电路对所述外部时钟信号进行时钟频率自检分析，得到第二时钟频率自检结果；
在所述外部时钟信号的时钟频率与第二时钟频率自检结果不一致的情况下，得到所述检测结果为外部时钟信号错误。
上述本发明提供的芯片内自检方法的描述，与上文描述的芯片内自检装置的部分可相互对应参照，此处不再赘述。
在本申请实施例中，通过时钟信号模块，可以在芯片内部产生一个已知频率的内部时钟信号，进而通过内部时钟信号来对自检电路进行检测，然后通过将内部时钟信号和外部时钟信号交替输入到自检电路，能够在有效保证自检电路正常工作的情况下，准确的对外部时钟信号进行时钟频率检测，有效保证时钟频率检测的准确性，整个检测过程无需外部设备来进行辅助，通过芯片内部的芯片内自检装置既可以完成时钟信号频率的检测，有效保证了检测的安全性和可靠性。
图3为本发明提供的电子设备的结构示意图，如图3所示，该电子设备可以包括：处理器(processor)310、通信接口(Communications Interface)320、存储器(memory)330和通信总线340，其中，处理器310，通信接口320，存储器330通过通信总线340完成相互间的通信。处理器310可以调用存储器330中的逻辑指令，以执行芯片内自检方法，该方法包括：所述选择器按照时钟接入周期，控制所述内部时钟信号和所述外部时钟信号交替输入到所述自检电路，其中，所述内部时钟信号用于检测所述自检电路的状态，所述内部时钟信号由设置在所述装置内部的第一时钟信号模块生成；
所述自检电路会根据交替输入的所述内部时钟信号和所述外部时钟信号进行自检分析，得到检测结果。
此外，上述的存储器330中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面，本发明还提供一种计算机程序产品，所述计算机程序产品包括计算机程序，计算机程序可存储在非暂态计算机可读存储介质上，所述计算机程序被处理器执行时，计算机能够执行上述各方法所提供的芯片内自检方法，该方法包括：所述选择器按照时钟接入周期，控制所述内部时钟信号和所述外部时钟信号交替输入到所述自检电路，其中，所述内部时钟信号用于检测所述自检电路的状态，所述内部时钟信号由设置在所述装置内部的第一时钟信号模块生成；
所述自检电路会根据交替输入的所述内部时钟信号和所述外部时钟信号进行自检分析，得到检测结果。
又一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法提供的芯片内自检方法，该方法包括：所述选择器按照时钟接入周期，控制所述内部时钟信号和所述外部时钟信号交替输入到所述自检电路，其中，所述内部时钟信号用于检测所述自检电路的状态，所述内部时钟信号由设置在所述装置内部的第一时钟信号模块生成；
所述自检电路会根据交替输入的所述内部时钟信号和所述外部时钟信号进行自检分析，得到检测结果。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (13)

1.一种芯片内自检装置，其特征在于，包括：时钟信号模块、选择器和自检电路，所述选择器分别与所述时钟信号模块和所述自检电路通信连接；
其中，所述时钟信号模块用于生成内部时钟信号，并接收外部输入的外部时钟信号，将所述内部时钟信号和所述外部时钟信号传输到所述选择器；
其中，所述选择器用于控制所述内部时钟信号和所述外部时钟信号交替输入到所述自检电路；
其中，所述自检电路用于对交替输入的所述内部时钟信号和所述外部时钟信号进行自检分析，得到检测结果。
2.根据权利要求1所述的芯片内自检装置，其特征在于，所述装置还包括：第一接口，所述第一接口与所述选择器通信连接；
其中，所述第一接口用于将时钟接入周期写入所述选择器，所述时钟接入周期用于为所述选择器配置所述内部时钟信号和所述外部时钟信号交替接入所述自检电路的周期。
3.根据权利要求2所述的芯片内自检装置，其特征在于，所述选择器，具体用于：
在一个所述时钟接入周期内，将M个内部时钟信号传输到所述自检电路中进行检测分析后，将N个外部时钟信号传输到所述自检电路中进行检测分析，其中，M与N均为与所述时钟接入周期关联的正整数。
4.根据权利要求1所述的芯片内自检装置，其特征在于，所述自检电路，具体用于：
在检测到所述内部时钟信号的时钟频率与第一时钟频率自检结果不一致的情况下，得到所述检测结果为自检电路故障；
其中，所述第一时钟频率自检结果是所述自检电路对所述内部时钟信号进行时钟频率自检分析得到的；
或，在检测到所述外部时钟信号的时钟频率与第二时钟频率自检结果不一致的情况下，得到所述检测结果为外部时钟信号错误；
其中，所述第二时钟频率自检结果是所述自检电路对所述外部时钟信号进行时钟频率自检分析得到的。
5.根据权利要求4所述的芯片内自检装置，其特征在于，所述装置还包括：第二接口，所述第二接口与所述自检电路通信连接；
其中，所述第二接口用于在接收到所述自检电路故障的情况下，输出自检电路故障预警，或在接收到所述外部时钟信号错误的情况下，输出外部时钟信号错误预警。
6.根据权利要求1所述的芯片内自检装置，其特征在于，所述时钟信号模块，具体包括：第一时钟信号模块和第二时钟信号模块，所述第一时钟信号模块和第二时钟信号模块分别与所述选择器通信连接；
其中，所述第一时钟信号模块用于接收并传输所述外部时钟信号；
其中，所述第二时钟信号模块为内部高速振荡器，用于生成所述内部时钟信号，其中，所述第二时钟信号模块设置于所述装置的内部。
7.根据权利要求6所述的芯片内自检装置，其特征在于，所述第一时钟信号模块，具体包括：外部高速时钟模块和倍频模块，所述倍频模块分别与所述外部高速时钟模块和所述自检电路通信连接；
其中，所述外部高速时钟模块用于生成外部时钟信号，所述倍频模块用于将所述外部时钟信号进行倍频处理后传输至所述选择器。
8.根据权利要求1所述的芯片内自检装置，其特征在于，所述装置还包括：内部寄存器，所述内部寄存器与所述自检电路通信连接；
其中，所述内部寄存器用于存储所述检测结果。
9.一种基于上述权利要求1-8任一项所述芯片内自检装置的芯片内自检方法，其特征在于，包括：
所述选择器按照时钟接入周期，控制所述内部时钟信号和所述外部时钟信号交替输入到所述自检电路，其中，所述内部时钟信号用于检测所述自检电路的状态，所述内部时钟信号由设置在所述装置内部的第一时钟信号模块生成；
所述自检电路会根据交替输入的所述内部时钟信号和所述外部时钟信号进行自检分析，得到检测结果。
10.根据权利要求9所述的芯片内自检方法，其特征在于，所述自检电路会根据交替输入的所述内部时钟信号和所述外部时钟信号进行自检分析，得到检测结果，具体包括：
所述自检电路对所述内部时钟信号进行时钟频率自检分析，得到第一时钟频率自检结果；
在所述第一时钟频率自检结果与所述内部时钟信号的时钟频率不一致的情况下，得到所述检测结果为自检电路故障。
11.根据权利要求10所述的芯片内自检方法，其特征在于，所述自检电路会根据交替输入的所述内部时钟信号和所述外部时钟信号进行自检分析，得到检测结果，具体包括：
所述自检电路对所述外部时钟信号进行时钟频率自检分析，得到第二时钟频率自检结果；
在所述外部时钟信号的时钟频率与第二时钟频率自检结果不一致的情况下，得到所述检测结果为外部时钟信号错误。
12.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求9至11任一项所述芯片内自检方法。
13.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求9至11任一项所述芯片内自检方法。
CN202310898024.2A 2023-07-21 2023-07-21 芯片内自检装置、方法、电子设备及存储介质 Active CN116643156B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310898024.2A CN116643156B (zh) 2023-07-21 2023-07-21 芯片内自检装置、方法、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310898024.2A CN116643156B (zh) 2023-07-21 2023-07-21 芯片内自检装置、方法、电子设备及存储介质

Publications (2)

Publication Number Publication Date
CN116643156A true CN116643156A (zh) 2023-08-25
CN116643156B CN116643156B (zh) 2023-11-07

Family

ID=87640322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310898024.2A Active CN116643156B (zh) 2023-07-21 2023-07-21 芯片内自检装置、方法、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN116643156B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5875153A (en) * 1997-04-30 1999-02-23 Texas Instruments Incorporated Internal/external clock option for built-in self test
CN106293004A (zh) * 2016-08-08 2017-01-04 杭州晟元数据安全技术股份有限公司 一种新型的提高系统稳定性的芯片系统及方法
CN108491286A (zh) * 2018-01-16 2018-09-04 深圳市博巨兴实业发展有限公司 一种mcu芯片保护方法
CN112083755A (zh) * 2020-08-10 2020-12-15 合肥市芯海电子科技有限公司 一种时钟控制电路、芯片及时钟控制方法
CN112511137A (zh) * 2019-09-13 2021-03-16 半导体元件工业有限责任公司 时钟切换电路及方法
CN114779880A (zh) * 2022-05-05 2022-07-22 合肥甘尧电子科技有限公司 一种芯片时钟源检测电路及基于其的芯片时钟电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5875153A (en) * 1997-04-30 1999-02-23 Texas Instruments Incorporated Internal/external clock option for built-in self test
CN106293004A (zh) * 2016-08-08 2017-01-04 杭州晟元数据安全技术股份有限公司 一种新型的提高系统稳定性的芯片系统及方法
CN108491286A (zh) * 2018-01-16 2018-09-04 深圳市博巨兴实业发展有限公司 一种mcu芯片保护方法
CN112511137A (zh) * 2019-09-13 2021-03-16 半导体元件工业有限责任公司 时钟切换电路及方法
CN112083755A (zh) * 2020-08-10 2020-12-15 合肥市芯海电子科技有限公司 一种时钟控制电路、芯片及时钟控制方法
CN114779880A (zh) * 2022-05-05 2022-07-22 合肥甘尧电子科技有限公司 一种芯片时钟源检测电路及基于其的芯片时钟电路

Also Published As

Publication number Publication date
CN116643156B (zh) 2023-11-07

Similar Documents

Publication Publication Date Title
US9275757B2 (en) Apparatus and method for non-intrusive random memory failure emulation within an integrated circuit
JPH09282024A (ja) 電子コントロールユニットの監視装置
CN103712642A (zh) 一种实现安全检测器自我检测的方法及装置
CN116680101A (zh) 一种操作系统宕机检测方法及装置、消除方法及装置
CN116643156B (zh) 芯片内自检装置、方法、电子设备及存储介质
CN106649023A (zh) 电脑状态诊断芯片与包含其的电脑状态诊断系统
CN110471790A (zh) 计算机设备、产品及其数据任务的处理方法和装置
CN115934449B (zh) 一种寄存器的校验方法、装置及设备
US20230224289A1 (en) Communication device, vehicle, communication method, and recording medium recorded with program
US11748220B2 (en) Transmission link testing
CN107933499B (zh) 一种基于peps系统的钥匙id验证方法及相关装置
US5515504A (en) Method for checking conformity to a standard of a representative module of a circuit dedicated to management of a communications protocol, and system for implementing it
JP4954249B2 (ja) 電子端末装置及び電子連動装置
US20090077426A1 (en) Method and system for identifying communication errors resulting from reset skew
CN108615543A (zh) 用于离散量信号处理芯片的自检方法
RU170434U1 (ru) Программируемый JTAG - модуль диагностирования
CN111475400A (zh) 一种业务平台的验证方法及相关设备
CN206975671U (zh) Rfid设备控制装置
JP2806856B2 (ja) 誤り検出訂正回路の診断装置
CN114338736B (zh) 物联网设备的数据传输管理系统、方法和计算机装置
CN113867994B (zh) 机箱vpd信息处理方法、装置、存储设备及可读存储介质
CN113645093B (zh) 一种待测设备、开发调试系统和通信方法
CN114006837B (zh) 智能网卡网络端口的误码测试方法、装置以及智能网卡
US20030093725A1 (en) Method and circuit for monitoring microcomputer for onboard electronic control device
KR102019378B1 (ko) 마이크로 프로세서 유닛을 감시하는 감시 장치, 그것의 포함하는 시스템 및 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant